JPH0738980Y2 - 定電圧回路 - Google Patents
定電圧回路Info
- Publication number
- JPH0738980Y2 JPH0738980Y2 JP1985173730U JP17373085U JPH0738980Y2 JP H0738980 Y2 JPH0738980 Y2 JP H0738980Y2 JP 1985173730 U JP1985173730 U JP 1985173730U JP 17373085 U JP17373085 U JP 17373085U JP H0738980 Y2 JPH0738980 Y2 JP H0738980Y2
- Authority
- JP
- Japan
- Prior art keywords
- constant voltage
- transistor
- zener diode
- positive
- negative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Electrical Variables (AREA)
Description
【考案の詳細な説明】 （産業上の利用分野） 本考案は定電圧回路に関し、特に正負２極の定電圧を供
給する定電圧回路に関する。
給する定電圧回路に関する。
（従来の技術） 定電圧回路から出力される定電圧は、回路内のツェナー
ダイオードに発生するツェナー電圧に基づいてコントロ
ールされる。従来の回路ではこのツェナー電圧を発生さ
せるためのバイアス電流を電源・グランド間で流してい
た。
ダイオードに発生するツェナー電圧に基づいてコントロ
ールされる。従来の回路ではこのツェナー電圧を発生さ
せるためのバイアス電流を電源・グランド間で流してい
た。
（考案が解決しようとする問題点） 特に、オーディオ用の増幅器において従来の定電圧回路
を用いた場合、グランドに流れ込んだバイアス電流が信
号電流に影響を及ぼし、音質劣化の原因となる欠点があ
った。
を用いた場合、グランドに流れ込んだバイアス電流が信
号電流に影響を及ぼし、音質劣化の原因となる欠点があ
った。
（問題点を解決するための手段） 正負両極の直流電源を入力し、正負の定電圧を出力する
定電圧回路であって、グランド電位に対する所定の基準
電位を発生すべくツェナーダイオードにバイアス電流を
流すも、その殆どが前記正負の両極間で直接流れるよう
に構成した基準電位発生手段と、前記基準電位と出力電
位を一定の関係に負帰還制御する制御手段とからなる。
定電圧回路であって、グランド電位に対する所定の基準
電位を発生すべくツェナーダイオードにバイアス電流を
流すも、その殆どが前記正負の両極間で直接流れるよう
に構成した基準電位発生手段と、前記基準電位と出力電
位を一定の関係に負帰還制御する制御手段とからなる。
（実施例） 第１図は本考案の基本回路を示す。
入力端子１はトランジスタQ1のコレクタ、FETQ4のドレ
インにそれぞれ直接接続されると共に、抵抗R1を介して
ツェナーダイオードD1のカソードに接続されている。ト
ランジスタQ1のベースはツェナーダイオードD1のカソー
ドに接続されると共に、そのエミッタが出力端子３に接
続されている。入力端子２はトランジスタQ2のコレク
タ、FETQ3のドレインにそれぞれ直接接続されると共
に、抵抗R2を介してツェナーダイオードD2のアノードに
接続されている。トランジスタQ2のベースはツェナーダ
イオードD2のアノードに接続されると共に、そのエミッ
タが出力端子４に接続されている。ツェナーダイオード
D1のアノード、D2のカソードはそれぞれFETQ3、Q4のソ
ースに接続され、FETQ3、Q4のゲートは共にグランドに
接続されている。そして、レギュレータ、コンデンサ等
で整流された正負２極の直流電源が入力端子１、２にそ
れぞれ供給される。
インにそれぞれ直接接続されると共に、抵抗R1を介して
ツェナーダイオードD1のカソードに接続されている。ト
ランジスタQ1のベースはツェナーダイオードD1のカソー
ドに接続されると共に、そのエミッタが出力端子３に接
続されている。入力端子２はトランジスタQ2のコレク
タ、FETQ3のドレインにそれぞれ直接接続されると共
に、抵抗R2を介してツェナーダイオードD2のアノードに
接続されている。トランジスタQ2のベースはツェナーダ
イオードD2のアノードに接続されると共に、そのエミッ
タが出力端子４に接続されている。ツェナーダイオード
D1のアノード、D2のカソードはそれぞれFETQ3、Q4のソ
ースに接続され、FETQ3、Q4のゲートは共にグランドに
接続されている。そして、レギュレータ、コンデンサ等
で整流された正負２極の直流電源が入力端子１、２にそ
れぞれ供給される。
以上の回路構成に於いてその動作を説明する。
ツェナーダイオードD1に流れ込むバイアス電流i1は抵抗
R1を介して正電源から流れ込み、FETQ3のソース、ドレ
インを経て負電源に流れ出る。一方、ツェナーダイオー
ドD2に流れ込むバイアス電流i2は正電源からFETQ4のド
レイン、ソースを経て流れ込み、抵抗R2を介して負電源
に流れ出る。この状態で、各FETQ3、Q4のゲート・ソー
ス間電圧Vgsは約0.2Vを保つため、それぞれのソース電
位は−0.2V、＋0.2Vとなっている。従って、各ツェナー
ダイオードD1、D2のツェナー電圧をVd、各トランジスタ
Q1、Q2のベース・エミッタ間電圧Vbeを0.6Vとすると、
各出力端子３、４から出力される正負の定電圧Vc、Vc′
はそれぞれ Vc＝（Vd−0.8）Ｖ Vc′＝−（Vd−0.8）Ｖ となる。
R1を介して正電源から流れ込み、FETQ3のソース、ドレ
インを経て負電源に流れ出る。一方、ツェナーダイオー
ドD2に流れ込むバイアス電流i2は正電源からFETQ4のド
レイン、ソースを経て流れ込み、抵抗R2を介して負電源
に流れ出る。この状態で、各FETQ3、Q4のゲート・ソー
ス間電圧Vgsは約0.2Vを保つため、それぞれのソース電
位は−0.2V、＋0.2Vとなっている。従って、各ツェナー
ダイオードD1、D2のツェナー電圧をVd、各トランジスタ
Q1、Q2のベース・エミッタ間電圧Vbeを0.6Vとすると、
各出力端子３、４から出力される正負の定電圧Vc、Vc′
はそれぞれ Vc＝（Vd−0.8）Ｖ Vc′＝−（Vd−0.8）Ｖ となる。
従って、各ツェナーダイオードD1、D2のバイアス電流
i1、i2がグランドに流れ込むことなく、正負の定電圧V
c、Vc′を出力することが出来る。
i1、i2がグランドに流れ込むことなく、正負の定電圧V
c、Vc′を出力することが出来る。
第２図は、ツェナーダイオードを１つだけ用いた本考案
の他の回路例を示す。
の他の回路例を示す。
入力端子５はトランジスタQ5のコレクタに直接接続され
ると共に、抵抗R3を介してトランジスタQ5のベース及び
トランジスタQ7のコレクタにそれぞれ接続されている。
トランジスタQ5のエミッタは直接出力端子７に接続され
ると共に、抵抗R5を介してトランジスタQ7のエミッタに
接続されている。トランジスタQ7のエミッタはツェナー
ダイオードD3のカソードに接続されると共に、そのベー
スは抵抗R6を介して出力端子に、またR7を介してツェナ
ーダイオードD3のアノードにそれぞれ接続されている。
入力端子６はトランジスタQ6のコレクタに直接接続され
ると共に、抵抗R4を介してトランジスタQ6のベース及び
トランジスタQ9のコレクタにそれぞれ接続されている。
トランジスタQ6のエミッタはトランジスタQ8のコレクタ
及び出力端子８にそれぞれ直接接続されている。トラン
ジスタQ8のベースは直接グランドに接続されると共に、
そのエミッタはツェナーダイオードD3のアノード及びト
ランジスタQ9のエミッタにそれぞれ直接接続されてい
る。トランジスタQ9のベースは抵抗R8を介して出力端子
７に接続されると共に、抵抗R9を介して出力端子８に接
続されている。そして、レギュレータ、コンデンサ等で
整流された正負２極の直流電源が入力端子５、６にそれ
ぞれ供給される。
ると共に、抵抗R3を介してトランジスタQ5のベース及び
トランジスタQ7のコレクタにそれぞれ接続されている。
トランジスタQ5のエミッタは直接出力端子７に接続され
ると共に、抵抗R5を介してトランジスタQ7のエミッタに
接続されている。トランジスタQ7のエミッタはツェナー
ダイオードD3のカソードに接続されると共に、そのベー
スは抵抗R6を介して出力端子に、またR7を介してツェナ
ーダイオードD3のアノードにそれぞれ接続されている。
入力端子６はトランジスタQ6のコレクタに直接接続され
ると共に、抵抗R4を介してトランジスタQ6のベース及び
トランジスタQ9のコレクタにそれぞれ接続されている。
トランジスタQ6のエミッタはトランジスタQ8のコレクタ
及び出力端子８にそれぞれ直接接続されている。トラン
ジスタQ8のベースは直接グランドに接続されると共に、
そのエミッタはツェナーダイオードD3のアノード及びト
ランジスタQ9のエミッタにそれぞれ直接接続されてい
る。トランジスタQ9のベースは抵抗R8を介して出力端子
７に接続されると共に、抵抗R9を介して出力端子８に接
続されている。そして、レギュレータ、コンデンサ等で
整流された正負２極の直流電源が入力端子５、６にそれ
ぞれ供給される。
以上の回路構成に於いてその動作を説明する。
主に抵抗R5を介して流れ込むツェナーダイオードD3のバ
イアス電流i3がトランジスタQ8、Q9にエミッタ電流とし
て流れることにより、これらトランジスタきエミッタ電
圧Ve8、Ve9がベース・エミッタ間電圧Vbeに保たれる。
一方、トランジスタQ5、Q7及びトランジスタQ6、Q9はそ
れぞれ一般的な負帰還回路を構成し、トランジスタQ7、
Q9のベース電圧Vb7、Vb9が所定の電位を保つようにそれ
ぞれの出力端子７、８から出力される定電圧Vc、Vc′を
制御する。ツェナーダイオードD3にはツェナー電圧Vdが
発生するので、トランジスタQ7、Q9のベース電圧Vb7、V
b9はそれぞれ Vb7＝２・Vbe＋Vd、Vb9＝Ｏ（グランド電位）となる。
イアス電流i3がトランジスタQ8、Q9にエミッタ電流とし
て流れることにより、これらトランジスタきエミッタ電
圧Ve8、Ve9がベース・エミッタ間電圧Vbeに保たれる。
一方、トランジスタQ5、Q7及びトランジスタQ6、Q9はそ
れぞれ一般的な負帰還回路を構成し、トランジスタQ7、
Q9のベース電圧Vb7、Vb9が所定の電位を保つようにそれ
ぞれの出力端子７、８から出力される定電圧Vc、Vc′を
制御する。ツェナーダイオードD3にはツェナー電圧Vdが
発生するので、トランジスタQ7、Q9のベース電圧Vb7、V
b9はそれぞれ Vb7＝２・Vbe＋Vd、Vb9＝Ｏ（グランド電位）となる。
従って、出力端子７から出力される定電圧Vcは次式 Vc＝Ve8＋（Vb7−Ve8）（R6＋R7）/R7で求めることが出
来る。
来る。
一方、出力端子８から出力される定電圧Vc′はトランジ
スタQ9のベース電圧Vb9＝Ｏであるから、抵抗R8＝R9の
条件の下にVc′＝−Vcとなる。
スタQ9のベース電圧Vb9＝Ｏであるから、抵抗R8＝R9の
条件の下にVc′＝−Vcとなる。
この定電圧回路が動作中、ツェナーダイオードD3のバイ
アス電流i3は殆ど両極の定電圧間で流れ、グランドには
トランジスタQ8のベース電流として僅かに流れるのみで
ある。
アス電流i3は殆ど両極の定電圧間で流れ、グランドには
トランジスタQ8のベース電流として僅かに流れるのみで
ある。
（考案の効果） 本考案回路によれば、ツェナーダイオード用のバイアス
電流がグランドに流れ込まない、或いは流れても極僅か
なので、駆動する増幅器の信号電流への影響がなく、特
にオーディオ用増幅器の定電圧回路として用いれば、こ
れによる音質劣化を防ぐことができる。
電流がグランドに流れ込まない、或いは流れても極僅か
なので、駆動する増幅器の信号電流への影響がなく、特
にオーディオ用増幅器の定電圧回路として用いれば、こ
れによる音質劣化を防ぐことができる。
第１図、第２図は本考案実施例の回路図をそれぞれ示
し、 １、５……正極直流電源入力端子、２、６……負極直流
電源入力端子、３、４、７、８……定電圧出力端子、Q
1、Q2、Q5〜Q9……トランジスタ、Q3、Q4……FET、D1〜
D3……ツェナーダイオード、R1〜R9……抵抗。
し、 １、５……正極直流電源入力端子、２、６……負極直流
電源入力端子、３、４、７、８……定電圧出力端子、Q
1、Q2、Q5〜Q9……トランジスタ、Q3、Q4……FET、D1〜
D3……ツェナーダイオード、R1〜R9……抵抗。
Claims (1)
- 【請求項１】正負両極の直流電源を入力し、正負の定電
圧を出力する定電圧回路に於いて、 グランド電位に対する所定の基準電位を発生すべくツェ
ナーダイオードにバイアス電流を流すも、その殆どが前
記正負の両極間で直接流れるように構成した基準電位発
生手段と、 前記基準電位と出力電位を一定の関係に負帰還制御する
制御手段とを備えたことを特徴とする定電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985173730U JPH0738980Y2 (ja) | 1985-11-12 | 1985-11-12 | 定電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985173730U JPH0738980Y2 (ja) | 1985-11-12 | 1985-11-12 | 定電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6281218U JPS6281218U (ja) | 1987-05-23 |
| JPH0738980Y2 true JPH0738980Y2 (ja) | 1995-09-06 |
Family
ID=31111464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1985173730U Expired - Lifetime JPH0738980Y2 (ja) | 1985-11-12 | 1985-11-12 | 定電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738980Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56165191A (en) * | 1980-05-26 | 1981-12-18 | Matsushita Electric Ind Co Ltd | Domestic electric equipment with voice notifying function |
-
1985
- 1985-11-12 JP JP1985173730U patent/JPH0738980Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6281218U (ja) | 1987-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003514478A (ja) | 増幅器 | |
| JPH0677741A (ja) | Ｍｏｓパワートランジスタの最大電流を制御するための回路 | |
| JPH0738980Y2 (ja) | 定電圧回路 | |
| JPH06180332A (ja) | 電流検出回路 | |
| KR900011132A (ko) | 전류미러(current mirror) | |
| JPS63169805A (ja) | Ｊｆｅｔフオロアを用いる改良された演算増幅器 | |
| JPH0522988Y2 (ja) | ||
| US3984782A (en) | Bias control circuit for an audio amplifier utilizing an unsaturated junction type FET | |
| JPH0670487A (ja) | 電源切替回路 | |
| JPH05304424A (ja) | 基準電圧発生回路 | |
| JPH0246115Y2 (ja) | ||
| JP2560195Y2 (ja) | 定電流回路 | |
| JPH0431612Y2 (ja) | ||
| JPS632889Y2 (ja) | ||
| JP2693501B2 (ja) | 差動増幅回路 | |
| JPH0620173Y2 (ja) | 起動回路を有する基準電圧回路 | |
| JPS60191505A (ja) | ボルテ−ジフオロワ | |
| JPH10294624A (ja) | 入力電流補償装置を含む増幅回路 | |
| JP2005346603A (ja) | 定電流回路 | |
| JPH0775292B2 (ja) | バイアス回路 | |
| JPS5827542Y2 (ja) | 増幅器の電圧リミッタ−回路 | |
| JPH0810973Y2 (ja) | 全波整流回路 | |
| JPH0332096Y2 (ja) | ||
| JPH0651852A (ja) | 電源回路 | |
| JPS61149426U (ja) |