JPH0738978Y2 - 電圧変動抑制装置 - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、３相系統の母線電圧の検出に基き、母線電圧
の変動に追従して無効電力発生部を高速応答でフイード
バツク制御し、３相系統の無効電力の変動を抑えて母線
電圧の変動を抑制する電圧変動抑制装置に関する。

〔従来の技術〕

従来、この種電圧変動抑制装置は、特開昭59-146319号
公報（G05F 1/70）等に記載されているように、ほぼ第
７図に示すように構成されている。

そして、３相電源（１），系統インピーダンス（２）で
構成される母線（３）の母線電圧は、検出制御用の主変
圧器（４）で降圧されて電圧検出回路（5A）に供給され
る。

この検出回路（5A）は第８図に示すように構成され、母
線電圧の各相u,v,wは第９図に示すΔ−Ｙ結線の補助変
圧器（６）を介して２乗検波器（７）に供給される。

そして、２乗検波器（７）により各２相の電圧積が加算
合成され、母線電圧の２乗振幅かつ２倍の周波数の電圧
信号Vaが形成される。

さらに、電圧信号Vaが遅延器（８）でその周期Ｔの1/4
遅延されるとともに、電圧信号Vaと遅延器（８）の出力
信号Vbとが加算器（９）で加算合成され、母線電圧の２
乗振幅の電圧信号Vcが形成される。

この電圧信号Vcがリツプル除去用のローパスフイルタ
（10）を介して開平器（11）に供給され、母線電圧の振
幅に比例したフイードバツク制御用の直流の電圧検出信
号Vxが形成される。

そして、電圧検出信号Vxが第７図の減算器（12）に供給
され、この減算器（12）により設定器（13）の基準電圧
の設定信号Vrと電圧検出信号Vxとの差ΔＶが母線電圧の
変動として演算される。

さらに、減算器（12）の出力信号を基準にしてループ制
御器（14）が制御信号を形成し、この制御信号に基き、
タイミング制御器（15）から無効電力発生部（16）のサ
イリスタ（17），（18）に点弧トリガ信号が供給され
る。

このトリガ信号よつて無効電力発生部（16）のリアクト
ル（19）の電流が制御され、前記差ΔＶが零になるよう
に無効電力発生部（16）の無効電力が制御され、母線電
圧の変動が抑制される。

そして、電圧検出回路（5A）により２乗検波方式で母線
電圧が検出されて直流に変換され、このとき、検出遅れ
がほぼ遅延器（８）の遅延に基く電源周期の1/8程度に
なり、母線電圧の変動に追従した高速応答のフイードバ
ツク制御で母線電圧が安定化される。

なお、第７図の（20），（21）は交流フイルタ（22）を
形成する直列接続のコンデンサ，リアクトルである。

また、第７図のリアクトル電流制御型の無効電力発生部
（16）の代わりに、コンデンサ容量制御型の無効電力発
生部を備えた場合は、前記差ΔＶが零になるようにコン
デンサ容量が切換えられる。

〔考案が解決しようとする課題〕

前記従来の電圧変動抑制装置の場合、遅延器（８）の遅
延量に応じたリツプルをローパスフイルタ（10）で除去
して電圧検出信号が形成されるため、フイードバツク制
御の応答遅れを電源周期の1/8より短くすることができ
ず、追従応答の高速性をさらに向上することができない
問題点がある。

また、電圧検出回路（5A）において、２乗検波器
（７），開平器（11）は複雑，高価な専用の関数演算集
積回路等を用いて形成され、遅延器（８）はBBD集積回
路等の高価なアナログ遅延素子を用いて形成される。

しかも、２乗検波，遅延，加算，ローパスフイルタ処
理，開平と処理工程が多く、回路定数等の多数の調製を
要する。

そのため、電圧検出回路（5A）が極めて複雑かつ高価に
なり、装置の簡素化及び低価格化が図れない問題点があ
る。

本考案は、従来より簡素かつ安価な構成で検出遅れなく
電圧検出信号を形成し、簡素化及び低価格化を図つて追
従応答を高速化するようにした電圧変動抑制装置を提供
することを目的とする。

〔課題を解決するための手段〕

前記目的を達成するために、本考案の電圧変動抑制装置
においては、母線電圧を降圧した３相電圧が印加される
Ｙ−Ｙ結線，Δ−Ｙ結線の補助変圧器と、 前記両補助変圧器のπ/6ずれた３相出力を全波整流する
絶対値回路と、 前記絶対値回路の６相の全波整流信号を加算合成してπ
/6ずれた12相半波の合成波形の加算信号を形成する加算
器と、 前記加算信号の電源周波数の12倍以上のリツプル及びノ
イズを除去してフイードバツク制御用の直流の電圧検出
信号を形成する小時定数のローパスフイルタとからなる
母線電圧検出器を備える。

〔作用〕

前記のように構成された本考案の電圧変動抑制装置の場
合、Ｙ−Ｙ結線，Δ−Ｙ結線の補助変圧器のπ/6ずれた
３相出力を全波整流して加算することにより、従来の遅
延器等による遅れなく、母線電圧に比例した加算信号が
形成される。

さらに、加算信号に含まれた電源周波数の12倍以上のリ
ツプル及びノイズをローパスフイルタで除去して電圧検
出信号が形成され、このとき、ローパスフイルタの時定
数は従来のローパスフイルタより極めて小さくなる。

そのため、母線電圧の検出遅れがほとんどなく、フイー
ドバツク制御の追従応答が極めて高速になる。

しかも、前記全波整流が簡単な全波整流回路構成の絶対
値回路で行われ、この絶対値回路の処理及び加算，ロー
パスフイルタ処理の極めて少ない処理工程により、専用
の集積回路等を用いることなく電圧検出信号が形成され
るため、従来より極めて簡素かつ安価に電圧検出信号が
形成される。

〔実施例〕

１実施例について、第１図ないし第６図を参照して以下
に説明する。

第１図において、（5B）は第７図の電圧検出回路（5A）
の代わりに設けられる電圧検出回路であり、母線電圧検
出器を形成する。（23），（24）は主変圧器（４）の２
次側出力が並列供給されるＹ−Ｙ結線，Δ−Ｙ結線の補
助変圧器である。

（25）は補助変圧器（23），（24）の３相出力を全波整
流する絶対値回路であり、変圧器（23）用の３個の絶対
値演算器（26a），（26b），（26c）と、変圧器（24）
用の３個の絶対値演算器（27a），（27b），（27c）と
からなる。

（28）は各絶対値演算器（26a）〜（26c），（27a）〜
（27c）の６相の全波整流信号V₁，…，V₆を加算する加
算器、（29）は加算器（28）の加算信号Vsが供給される
小時定数のローパスフイルタであり、フイードバツク制
御用の直流の電圧検出信号Vxを形成して第７図の減算器
（12）に供給する。

そして、補助変圧器（23），（24）は第２図に示すよう
に構成され、主変圧器（４）で降圧された母線電圧の各
相u,v,wが１次側に供給される。

また、各絶対値演算器（26a）〜（26c），（27a）〜（2
7c）は演算増幅器，整流ダイオードを用いた同一構成の
簡単な全波整流器からなり、例えば絶対値演算器（26
a）は第３図に示すように形成されている。

第３図において、（A1），（A2）は正，負電源（＋
Ｂ），（−Ｂ）で動作する２個の演算増幅器、（D1），
（D2）は整流ダイオード、（R1），…，（R5）は抵抗で
ある。

さらに、加算器（28），ローパスフイルタ（29）は第４
図に示すように、１個の演算増幅器（A3）を用いた簡単
なアクテイブフイルタで形成され、同図において、
（Ｃ）はコンデンサ，（R6），…，（R14）は抵抗であ
る。

そして、補助変圧器（23），（24）の２次側の３相出力
は、結線方式の違いに基き、補助変圧器（23）の３相出
力が母線電圧の位相に対してπ/6遅相し、補助変圧器
（24）の３相出力が母線電圧と同相になる。

このとき、母線電圧のｖ−u,u−w,w−ｖの２π/3ずつず
れた第５図（ａ）の各相間電圧に基き、補助変圧器（2
3）のv₁-u₁,u₁-w₁，w₁-v₁の各相間電圧はπ/6遅れて同
図（ｂ）に示すように変化し、補助変圧器（24）のv₂-u
₂,u₂-w₂,w₂-v₂の各相間電圧は同図（ｃ）に示すように
同図（ａ）の各相間電圧と同相になる。

なお、第５図（ａ）〜（ｃ）のｔはｕ−w,u₁-w₁のゼロ
クロスタイミングを示し、ｔ′はu₂-w₂のゼロクロスタ
イミングを示す。

そして、π/6ずれた両補助変圧器（23），（24）の３相
出力が絶対値回路（25）に供給され、この絶対値回路
（25）の各絶対値演算器（26a）〜（26c），（27a）〜
（27c）で両３相出力が全波整流され、第５図（ｂ），
（ｃ）の負波形を正に折り返した６相の全波整流信号V₁
〜V₆が形成される。

すなわち、第５図（ｂ），（ｃ）の正成分をV₁p，…，V
₆pとし、負成分をV₁n，…，V₆nとすると、全波整流信号
V₁〜V₆は第６図に示すように、π/6ずつずれた12相半波
の信号になる。

そして、全波整流信号V₁〜V₆が加算器（28）で加算合成
され、第５図（ｄ）に示すように直流成分Vdcにリツプ
ル及びノイズの交流成分Vacが重畳した加算信号Vsが形
成される。

この加算信号Vsの直流成分Vdcは母線電圧に比例し、交
流成分Vacは前記12相半波の信号の加算に基き、電源周
波数の12倍以上（12高調波以上）の高周波のリツプル及
びノイズになる。

なお、加算信号Vsのリツプル率η（Ｐ−Ｐ）＝Vac（Ｐ
−Ｐ）/Vdcは、計算上、ほぼ3.4〜3.5％になる。

そして、加算信号Vsがローパスフイルタ（29）に供給さ
れ、このフイルタ（29）により前記交流成分Vacが除去
され、フイードバツク制御用の直流の電圧検出信号Vxが
形成される。

このとき、ローパスフイルタ（29）の時定数は前記12高
調波以上の高周波を除去する小時定数に設定され、ロー
パスフイルタ（29）による検出遅れはほとんど生じな
い。

そして、補助変圧器（23），（24）の３相出力の位相差
を利用して母線電圧を検出するため、電圧検出信号Vxが
母線電圧の変動とほぼ同時に変化し、フイードバツク制
御の追従応答が極めて高速になる。

なお、例えば補助変圧器（23）の３相出力に基く全波整
流信号V₁〜V₃の加算値は、補助変圧器（23）の３相出力
のv₁-u₁,u₁-w₁,w₁-v₁の各相間電圧Vv₁-u₁,Vu₁-w₁,Vw₁-v
₁が（１），（２），（３）式で示されるため、
（４），（５）式から として求まる。

そして、絶対値回路（25）の各相の全波整流器及び加算
器（28），ローパスフイルタ（29）の構成等は、実施例
に限定されるものではない。

〔考案の効果〕

本考案は、以上説明したように構成されているため、以
下に記載する効果を奏する。

Ｙ−Ｙ結線，Δ−Ｙ結線の補助変圧器のπ/6ずれた３相
出力の各相を絶対値回路で全波整流して６相の全波整流
信号を形成し、各全波整流信号を加算器で加算合成して
12相半波の合成波形の加算信号を形成し、この加算信号
の12高調波以上の高周波のリツプル及びノイズを小時定
数のローパスフイルタで除去してフイードバツク制御用
の直流の電圧検出信号を形成する。

そのため、従来のような遅延器を用いた信号遅延がな
く、しかも、ローパスフイルタが検出速度にほとんど影
響せず、母線電圧が極めて迅速な応答速度で検出され、
フイードバツク制御の追従応答が極めて高速になり、装
置性能が向上する。

また、従来の複雑，高価な２乗検波器，開平器等を備え
ることなく、母線電圧検出器が２個の補助変圧器と簡単
な構成の絶対値回路，加算器，ローパスフイルタとで形
成され、簡素化及び低価格化を図ることができる。

【図面の簡単な説明】

第１図ないし第６図は本考案の電圧変動抑制装置の１実
施例を示し、第１図は要部のブロツク図、第２図，第３
図，第４図は第１図の各部の詳細な結線図、第５図
（ａ）〜（ｄ）は動作説明用の波形図、第６図は加算信
号の位相説明図、第７図は従来例のブロツク図、第８図
は第７図の一部の詳細なブロツク図、第９図は第７図の
補助変圧器の結線図である。 （１）……３相電源、（３）……母線、（5B）……電圧
検出回路、（16）……無効電力発生部、（23），（24）
……補助変圧器、（25）……絶対値回路、（28）……加
算器、（29）……ローパスフイルタ。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】３相系統の母線電圧を検出してフイードバ
   ツク制御用の直流の電圧検出信号を形成し、前記電圧検
   出信号に基いて前記３相系統に接続された無効電力発生
   部を制御し、前記母線電圧の変動を抑制する電圧変動抑
   制装置において、 前記母線電圧を降圧した３相電圧が印加されるＹ−Ｙ結
   線，Δ−Ｙ結線の補助変圧器と、 前記両補助変圧器のπ/6ずれた３相出力を全波整流する
   絶対値回路と、 前記絶対値回路の６相の全波整流信号を加算合成してπ
   /6ずれた12相半波の合成波形の加算信号を形成する加算
   器と、 前記加算信号の電源周波数の12倍以上のリツプル及びノ
   イズを除去して前記電圧検出信号を形成する小時定数の
   ローパスフイルタと からなる母線電圧検出器を備えた電圧変動抑制装置。