JPH0738635B2 - パケット情報転送制御方式 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は時分割スイッチを有して回線交換を行う電子交
換装置に関し、特にそのパケット情報の処理制御方式に
関する。

（従来の技術） 従来、回線交換においてパケット情報の処理方式は回線
交換用の端末インターフェース部にパケット処理装置を
備え、時分割スイッチを通して1:1のトランスペアレン
トなパスを接続することにより、パケット情報を転送す
るために備えられた端末インターフェース部に対して情
報を転送していた。

しかしながら、ISDNの構築へ向けて音声データやイメー
ジなどが統合化される環境下にあっては、Ｄチャネルパ
ケットなどのパケット信号を効率よく変換することが要
求されている。

（発明が解決しようとする課題） 上述した従来の方式によれば、パケット信号を処理する
ためにトランスペアレントなパスを接続する必要があ
る。従って、パケット信号を転送するため、多くの時分
割スイッチのタイムスロットを占有しているが、占有さ
れた情報路はバースト的な情報であるため、回線使用効
率が低いという欠点がある。

本発明の目的は、64kb/sの情報を交換する時分割スイッ
チおよびパケットスイッチ制御モジュールに対して複数
個の入出力用のインターフェース回路を接続し、入出力
用のインターフェース回路に対してパケット情報を入出
力することにより上記欠点を除去し、回線使用効率を向
上できるように構成したパケット情報転送制御方式を提
供することにある。

（課題を解決するための手段） 本発明によるパケット情報転送制御方式は、64kb/sの情
報を交換するための時分割スイッチと、時分割スイッチ
に対する入力処理を実行するための第１の種類のインタ
ーフェース回路と、時分割スイッチに対する出力処理を
実行するための第２の種類のインターフェース回路と、
第１および第２の種類のインターフェース回路に接続さ
れたパケットスイッチ制御モジュールとを具備して構成
したものである。

上記構成において、第１の種類のインターフェース回路
は多重回路と、第１の種類のパケット信号処理制御部と
を具備して構成したものである。多重回路は、複数のハ
イウェイ上の回線交換情報を多重化して時分割スイッチ
へ送出するためのものである。第１の種類のパケット信
号処理制御部は、複数のハイウェイ上のパケット情報を
多重化して多重回路の特定タイムスロットへ挿入すると
ともに、パケット多重処理を実行するためのものであ
る。

いっぽう、第２の種類のインターフェース回路は多重分
離回路と、第２の種類のパケット信号処理制御部とを具
備して構成したものである。多重分離回路は、時分割ス
イッチからの多重化された信号を分離して複数のハイウ
ェイ上に送出するためのものである。第２の種類のパケ
ット信号処理制御部は、パケット情報を特定タイムスロ
ットから抽出するとともに、複数のハイウェイへパケッ
ト情報を送るため、パケット多重分離処理を実行するた
めのものである。

（実施例） 次に、本発明について図面を参照して説明する。

第１図は、本発明によるパケット情報転送制御方式の一
実施例を示すブロック図である。

第１図において、1,2はそれぞれデータ端末、3,4,11,16
はそれぞれデータ端末インターフェース回路、５〜8,12
〜15はそれぞれ入出力用のインターフェース回路、９は
時分割スイッチ、10,17はそれぞれパケットスイッチ制
御モジュール、51,81はそれぞれ多重回路、121,151はそ
れぞれ多重分離回路、52,82,122,152は、それぞれパケ
ット信号処理制御部、521,821はそれぞれ信号分離回
路、1221,1521はそれぞれ信号多重回路、522,523,822,8
23,1222,1223,1522,1523はそれぞれパケットハンドラ、
524,824はそれぞれ信号挿入回路、1224,1524はそれぞれ
信号抽出回路、825,525は処理装置である。

第１図において、インターフェース回路５〜8,12〜15は
それぞれ時分割スイッチ９に接続されている。インター
フェース回路５〜８にはそれぞれ多重回路51,…81と、
パケット信号処理制御部52,…82とを備えている。イン
ターフェース回路12〜15にはそれぞれ多重分離回路121,
…151と、パケット信号処理制御部122,…152とを備えて
いる。各インターフェース回路５〜8,12〜15および時分
割スイッチ９は、１チャネル当たり８ビットより成り、
1HWは32チャネルが多重され、多重化回路では128多重さ
れている。

各インターフェース回路５〜8,12〜15は、８ビット×32
チャネルの多重（2Mb/s）化されたハイウェイが４ルー
トHW0〜HW3だけ接続されている。各ハイウェイは２種類
の信号情報があり、ひとつは回線交換用の信号路であ
り、他のひとつはパケット交換用の信号路である。

第２図は、時分割スイッチの接続状態を明確にするた
め、第１図のインターフェース回路５〜8,12〜15と時分
割スイッチ９との間の多重部分を除き、単位タイムスロ
ット（64kb/s）だけを記述したブロックである。

以下、第１図および第２図を参照して本発明について説
明するが、時分割スイッチ９の動作原理は既に公知であ
るため、特に詳述はしない。

データ端末１とデータ端末２とを接続する場合、第２図
における時分割スイッチ９のパス，が接続される。
データ端末１から送出されたデータはデータ端末インタ
ーフェース回路３を介して、８ビット×32チャネルによ
り多重化されたハイウェイHW0により伝送される。この
信号はインターフェース回路５によりハイウェイHW1〜H
W3の信号とともに、多重回路51によって８ビット×128
チャネルにに多重化され、時分割スイッチ９に送出され
る。

次に、この信号は時分割スイッチ９のパスによりイン
ターフェース回路15に伝達され、多重分離回路151によ
り８ビット×32チャネルごとに多重化された４ハイウェ
イに分離される。データ端末１から送出された信号はハ
イウェイHW0の１チャネルにより伝達され、データ端末
インターフェース回路16を介してデータ端末２に伝達さ
れる。

データ端末２からデータ端末１への信号の伝達は、上記
説明とまったく同一のシーケンスで逆の方向に行われ
る。詳細は同様であるので省略する。

次に、本発明によるパケット信号処理について説明す
る。まず、転送を制御するため、パケット信号処理制御
部52,122,82,152とパケットスイッチ制御モジュール10,
17との間で、時分割スイッチ９によりパス〜が固定
的に接続される。

ここでは、先に説明したデータ端末1,2間の情報の転送
がパケット交換用の信号路によって伝達してゆく流れに
ついて説明する。

データ端末１から送出されたデータはデータ端末インタ
ーフェース回路３によって８ビット×32チャネルに多重
化され、ハイウェイHW0を介して１チャネルがインター
フェース回路５に伝達される。この場合、信号はパケッ
ト化されているものとする。

この信号はインターフェース回路５の内部でパケット信
号処理制御部52に入力され、信号分離回路521により個
々のチャネルに分離される。この信号は、パケットハン
ドラ523を介して処理装置525に伝達される。処理装置52
5からパケットハンドラ522を介して64kb/sの信号路が用
意されており、この信号路は信号挿入回路524によりハ
イウェイの特定チャネル（１チャネル）に挿入される。

８ビット×128チャネルに多重化された１チャネルによ
り時分割スイッチ９へ伝達され、先に述べた固定接続リ
ンクを介してインターフェース回路15に伝達され、多
重分離回路151を介してハイウェイHW3を介し、パケット
スイッチ制御モジュール17に伝達される。

パスによって、データ端末１と、パケット信号処理制
御部52と、パケットスイッチ制御モジュール17との間で
パケット化された情報が伝達されることになり、処理装
置525ではパケット情報を受信してからパケット多重処
理を実行し、パケット情報の転送を制御する。パケット
スイッチ制御モジュール10を使い、データ端末１からデ
ータ端末２へへパケット情報が存在しているものと判別
したならば、このパケット情報はパケットスイッチ制御
モジュール10からハイウェイHW3を介して多重回路81の
ルートで伝達される。

さらにパケット情報は時分割スイッチ９の固定接続パス
を介してインターフェース回路15の多重分離回路151
へ伝達される。多重分離回路151において、パケット信
号が伝達されている特定チャネルの情報は信号抽出回路
1524によって抽出され、パケットハンドラ1522を介して
処理装置825に伝達される。処理装置825は相手先のデー
タ端末２の情報にもとづき、この情報を伝達すべくパケ
ットハンドラ（HW0）1523を介して、さらに信号多重回
路1521を介し、ハイウェイHW0へパケット情報を伝達す
る。パケット情報は、データ端末インターフェース回路
16を介してデータ端末２へ伝達される。

ここで、パスによりパケットスイッチ制御モジュール
10から処理装置1524を介してデータ端末２との間でパケ
ット化された情報が伝達されることになる。処理装置15
24では、複数個のデータ端末へのパケット情報を転送す
るためのパケット多重処理を実行しながら、パケット情
報の転送を制御する。

以上、データ端末１からデータ端末２への信号の流れを
説明したが、データ端末２すからデータ端末１への信号
の流れも同様である。

（発明の効果） 以上説明したように本発明は、上記構成を採用すること
により、回線交換とパケット交換との複合交換処理を実
行することが可能となり、ISDNにおける2B＋Ｄ（ベーシ
ックアクセス）、20B＋Ｄあるいは30B＋Ｄ（プライマリ
アクセス）におけるＤチャネルパケットを容易に取扱う
ことができるという効果がある。

【図面の簡単な説明】

第１図は、本発明によるパケット情報転送制御方式の一
実施例を示すブロック図である。 第２図は、第１図の多重部分を除き、単位タイムスロッ
トだけを表現したブロック図である。 1,2……データ端末 3,4,11,16……データ端末インターフェース回路 ５〜8,12〜15……インターフェース回路 51,81……多重回路 121,151……多重分離回路 52,82,122,152……パケット信号処理制御部 521,821……信号分離回路 1221,1521……信号多重回路 522,523,822,823,1222,1223,1522,1523……パケットハ
ンドラ 524,824,1224,1524……処理装置 10,17……バケットスイッチ制御モジュール ９……時分割スイッチ 524,824……信号挿入回路 1224,1524……信号抽出回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】64kb/sの情報を交換するための時分割スイ
   ッチと、 前記時分割スイッチに対する入力処理を実行するための
   第１の種類のインターフェース回路と、 前記時分割スイッチに対する出力処理を実行するための
   第２の種類のインターフェース回路と、 前記第１および第２の種類のインターフェース回路に接
   続されたパケットスイッチ制御モジュールとを具備して
   構成したパケット情報転送制御方式であって、 前記第１の種類のインターフェース回路は 複数のデータ端末インターフェース回路をチャネル多重
   したハイウェイを複数接続させる構成とし、また前記ハ
   イウェイの個々には回線及びパケットの２種類の情報を
   伝達させる構成とし、前記第１の種類のインターフェー
   ス回路には前記複数のハイウェイ上の第１種類の回線情
   報を回線多重化して前記時分割スイッチへ送出するため
   の回線多重回路と、 前記複数のハイウェイの第２種類のパケット情報をパケ
   ット多重して、前記回線多重化回路の特定タイムスロッ
   トへ挿入するための第１の種類のパケット信号処理制御
   部とを具備し、 且つ、前記第２の種類のインターフェース回路は 前記時分割スイッチからの前記回線多重化された信号を
   分離して前記複数のハイウェイ上に送出させるための多
   重分離回路と、 前記パケットスイッチ制御モジュールからのパケット情
   報を前記多重分離回路の特定タイムスロットから抽出す
   ると共に前記複数のハイウェイにパケット多重分離処理
   を実行するための第２の種類のパケット信号処理制御部
   とを具備して構成したことを特徴とするパケット情報転
   送制御方式。