JPH0738148B2 - メモリカード監視装置 - Google Patents
メモリカード監視装置Info
- Publication number
- JPH0738148B2 JPH0738148B2 JP63306019A JP30601988A JPH0738148B2 JP H0738148 B2 JPH0738148 B2 JP H0738148B2 JP 63306019 A JP63306019 A JP 63306019A JP 30601988 A JP30601988 A JP 30601988A JP H0738148 B2 JPH0738148 B2 JP H0738148B2
- Authority
- JP
- Japan
- Prior art keywords
- memory card
- battery
- monitoring
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) 本発明は、プリンタ等に装着されるメモリカードの、バ
ックアップ用バッテリの電圧を監視するメモリカード監
視装置に関する。
ックアップ用バッテリの電圧を監視するメモリカード監
視装置に関する。
(従来の技術) 例えば、プリンタやワードプロセッサにおいて、メモリ
空間の拡張や漢字,カナなどのキャラクタフォントの拡
張用として、メモリカードが使用される場合がある。メ
モリカードの中には、ランダム・アクセス・メモリと、
このランダム・アクセス・メモリ内に書込まれた各種の
情報を保持しておくための、バックアップ用のバッテリ
が内蔵されている。このバックアップ用のバッテリに
は、通常、ニッケル・カドミウム電池が使用される。
空間の拡張や漢字,カナなどのキャラクタフォントの拡
張用として、メモリカードが使用される場合がある。メ
モリカードの中には、ランダム・アクセス・メモリと、
このランダム・アクセス・メモリ内に書込まれた各種の
情報を保持しておくための、バックアップ用のバッテリ
が内蔵されている。このバックアップ用のバッテリに
は、通常、ニッケル・カドミウム電池が使用される。
メモリカード内のランダム・アクセス・メモリを構成す
る集積回路は、このバッテリの電力を消費するため、年
月と共にバッテリの電圧が降下する。バッテリの電圧
が、ランダム・アクセス・メモリに記憶された各種の情
報を保持することができる電圧以下にまで降下してしま
うと、記憶された情報を損失したり破壊してしまう。こ
れを未然に防止し、又、バッテリの電圧が低下したもの
については、そのメモリカードに対するデータの書込み
を防止する等の目的のために、メモリカードを装着する
装置には、これに内蔵されたバッテリの電圧を検出する
メモリカード監視装置が設けられている。
る集積回路は、このバッテリの電力を消費するため、年
月と共にバッテリの電圧が降下する。バッテリの電圧
が、ランダム・アクセス・メモリに記憶された各種の情
報を保持することができる電圧以下にまで降下してしま
うと、記憶された情報を損失したり破壊してしまう。こ
れを未然に防止し、又、バッテリの電圧が低下したもの
については、そのメモリカードに対するデータの書込み
を防止する等の目的のために、メモリカードを装着する
装置には、これに内蔵されたバッテリの電圧を検出する
メモリカード監視装置が設けられている。
第2図に、従来のメモリカードの監視装置の結線図を示
す。
す。
この装置は、メモリカード1に対しコネクタ2を介して
装着されており、監視部3と監視制御部4とから構成さ
れる。
装着されており、監視部3と監視制御部4とから構成さ
れる。
メモリカード1には、図示しないメモリのバックアップ
用バッテリ5が設けられている。このバッテリ5の出力
は、コネクタ2を介して監視部3のコンパレータ6の非
反転入力端子に入力する。また、このコンパレータ6の
非反転入力端子は、抵抗R1を介して接地されている。
用バッテリ5が設けられている。このバッテリ5の出力
は、コネクタ2を介して監視部3のコンパレータ6の非
反転入力端子に入力する。また、このコンパレータ6の
非反転入力端子は、抵抗R1を介して接地されている。
一方、コンパレータ6の反転入力端子は、2つの抵抗R2
とR3の接続点に接続されている。この2つの抵抗R2,R3
は、電源とアース間に直列に挿入されており、電源電圧
VCCを分圧して基準電圧VAを得て、コンパレータ6の
反転入力端子に入力するよう結線されている。コンパレ
ータ6の出力は、監視制御部4に向けて出力される。
とR3の接続点に接続されている。この2つの抵抗R2,R3
は、電源とアース間に直列に挿入されており、電源電圧
VCCを分圧して基準電圧VAを得て、コンパレータ6の
反転入力端子に入力するよう結線されている。コンパレ
ータ6の出力は、監視制御部4に向けて出力される。
以上の監視装置は、メモリカード1をコネクタ2に装着
すると、バッテリ5の出力電圧VBBがコンパレータ6の
非反転入力端子に入力し、その一方で、コンパレータ6
の反転入力端子には基準電圧VAが入力する。この基準
電圧VAは、バッテリ5が正常の状態での出力電圧の限
界値に設定されている。従って、基準電圧VAよりもバ
ッテリ5の出力電圧VBBが高い場合には、コンパレータ
6の出力はハイレベルとなり、バッテリ5の出力電圧V
BBが基準電圧VA以下になると、コンパレータ6の出力
がロウレベルとなる。
すると、バッテリ5の出力電圧VBBがコンパレータ6の
非反転入力端子に入力し、その一方で、コンパレータ6
の反転入力端子には基準電圧VAが入力する。この基準
電圧VAは、バッテリ5が正常の状態での出力電圧の限
界値に設定されている。従って、基準電圧VAよりもバ
ッテリ5の出力電圧VBBが高い場合には、コンパレータ
6の出力はハイレベルとなり、バッテリ5の出力電圧V
BBが基準電圧VA以下になると、コンパレータ6の出力
がロウレベルとなる。
監視制御部4は、このコンパレータの出力を監視し、メ
モリカード1のバッテリ5の電圧降下を検出して、メモ
リカードのアクセスを禁止する等の動作を行なう。
モリカード1のバッテリ5の電圧降下を検出して、メモ
リカードのアクセスを禁止する等の動作を行なう。
(発明が解決しようとする課題) ところで、第2図に示したような従来のメモリカード監
視装置の場合、その結線から明らかなように、メモリカ
ード1をコネクタ2に装着している場合、常に抵抗R1を
介してバッテリ5が電流iが流れる。このため、メモリ
カード1をコネクタ2に装着したまま放置すると、バッ
テリ5の電力が消費され、電圧降下が早まって、メモリ
カード内のランダム・アクセス・メモリに格納された情
報の破壊や損失が早まるという問題点があった。
視装置の場合、その結線から明らかなように、メモリカ
ード1をコネクタ2に装着している場合、常に抵抗R1を
介してバッテリ5が電流iが流れる。このため、メモリ
カード1をコネクタ2に装着したまま放置すると、バッ
テリ5の電力が消費され、電圧降下が早まって、メモリ
カード内のランダム・アクセス・メモリに格納された情
報の破壊や損失が早まるという問題点があった。
本発明は以上の点に着目してなされたもので、メモリカ
ード1監視のための回路の電力消費を抑制し、バッテリ
の保護を図ったメモリカード監視装置を提供することを
目的とするものである。
ード1監視のための回路の電力消費を抑制し、バッテリ
の保護を図ったメモリカード監視装置を提供することを
目的とするものである。
(課題を解決するための手段) 本発明のメモリカード監視装置は、バックアップ用バッ
テリを内蔵したメモリカードを装着し、メモリカードの
アクセスを制御する装置において、メモリカードのバッ
テリの出力を受入れて、バッテリの出力電圧と所定電圧
とを比較して比較結果を出力する監視部と、メモリカー
ドのコネクタ2と監視部の間に挿入されたスイッチ回路
とを備え、メモリカードをアクセスする前、バッテリの
電圧と所定電圧とを比較するときスイッチ回路のスイッ
チを接続させるための信号をスイッチ回路に出力し、ス
イッチが接続された後、監視部が出力する比較結果に基
づいてメモリカードのアクセスを行なうか否かを制御す
る監視制御部を設けたことを特徴とするものである。
テリを内蔵したメモリカードを装着し、メモリカードの
アクセスを制御する装置において、メモリカードのバッ
テリの出力を受入れて、バッテリの出力電圧と所定電圧
とを比較して比較結果を出力する監視部と、メモリカー
ドのコネクタ2と監視部の間に挿入されたスイッチ回路
とを備え、メモリカードをアクセスする前、バッテリの
電圧と所定電圧とを比較するときスイッチ回路のスイッ
チを接続させるための信号をスイッチ回路に出力し、ス
イッチが接続された後、監視部が出力する比較結果に基
づいてメモリカードのアクセスを行なうか否かを制御す
る監視制御部を設けたことを特徴とするものである。
(作用) 以上の装置は、平常時、バッテリと監視部の間をスイッ
チ回路をオフして切離しておく。そして、監視制御部
は、バッテリの出力電圧監視動作時のみ、そのスイッチ
回路をオンして、バッテリの出力を監視部に接続する。
これにより、監視部は、バッテリの電圧と所定電圧を比
較して比較結果を監視制御部に出力する。監視制御部は
監視部から出力された比較結果に基づいてバッテリの状
態を判断する。このように、出力電圧監視動作時のみバ
ッテリと監視部とが接続されれば、バッテリから監視部
に対し無用な電力が流入して消費されることがない。
チ回路をオフして切離しておく。そして、監視制御部
は、バッテリの出力電圧監視動作時のみ、そのスイッチ
回路をオンして、バッテリの出力を監視部に接続する。
これにより、監視部は、バッテリの電圧と所定電圧を比
較して比較結果を監視制御部に出力する。監視制御部は
監視部から出力された比較結果に基づいてバッテリの状
態を判断する。このように、出力電圧監視動作時のみバ
ッテリと監視部とが接続されれば、バッテリから監視部
に対し無用な電力が流入して消費されることがない。
(実施例) 以下、本発明を図の実施例を用いて詳細に説明する。
第1図は、本発明のメモリカード監視装置の実施例を示
すブロック図である。
すブロック図である。
図の装置は、プリンタに本発明の装置を適用した例を示
し、マイクロプロセッサ10と、これに接続された印字ヘ
ッド制御部11、モータ制御部12、I/F制御部13、メモリ
カード制御部14、及びリード・オンリ・メモリ(ROM)1
7とランダム・アクセス・メモリ(RAM)18とを有してい
る。また、この他に、この装置には、スイッチ回路21と
監視部22が設けられている。そして、メモリカード1
は、コネクタ2を介してこの装置に装着されるよう構成
されている。
し、マイクロプロセッサ10と、これに接続された印字ヘ
ッド制御部11、モータ制御部12、I/F制御部13、メモリ
カード制御部14、及びリード・オンリ・メモリ(ROM)1
7とランダム・アクセス・メモリ(RAM)18とを有してい
る。また、この他に、この装置には、スイッチ回路21と
監視部22が設けられている。そして、メモリカード1
は、コネクタ2を介してこの装置に装着されるよう構成
されている。
図中、印字ヘッド制御部11は、プリンタの印字ヘッドに
対し、印字用の信号を供給し駆動するための回路であ
る。モータ制御部12は、印字ヘッドを主走査し、又、印
字用紙を巻き付けたプラテンを副走査する等の制御を行
なうためのモータ制御用回路である。I/F制御部13は、
外部装置からのプリント命令やプリントデータの入力等
を制御するための、既知のインタフェース回路である。
メモリカード制御部14は、例えば、トライステートバッ
ファ等から構成され、マイクロプロセッサ10からメモリ
カード1に書込むべきデータを一時格納したり、あるい
はメモリカード1から読出されたデータを一時格納する
ためのメモリにより構成される。
対し、印字用の信号を供給し駆動するための回路であ
る。モータ制御部12は、印字ヘッドを主走査し、又、印
字用紙を巻き付けたプラテンを副走査する等の制御を行
なうためのモータ制御用回路である。I/F制御部13は、
外部装置からのプリント命令やプリントデータの入力等
を制御するための、既知のインタフェース回路である。
メモリカード制御部14は、例えば、トライステートバッ
ファ等から構成され、マイクロプロセッサ10からメモリ
カード1に書込むべきデータを一時格納したり、あるい
はメモリカード1から読出されたデータを一時格納する
ためのメモリにより構成される。
尚、このメモリカード制御部14とマイクロプロセッサ10
とはバスライン15により接続されており、メモリカード
制御部14とメモリカード1とはバスライン16によって接
続されている。これらのバスラインは、何れも、アドレ
スバスと、データバスと、リード/ライト要求制御線等
から構成される。
とはバスライン15により接続されており、メモリカード
制御部14とメモリカード1とはバスライン16によって接
続されている。これらのバスラインは、何れも、アドレ
スバスと、データバスと、リード/ライト要求制御線等
から構成される。
リード・オンリ・メモリ17は、マイクロプロセッサ10の
動作用プログラムを格納したメモリである。
動作用プログラムを格納したメモリである。
本発明において、このマイクロプロセッサ10は、プリン
タのプリント動作制御を行なうと共に、監視制御部とし
ての動作も行なう。即ち、メモリカード1のバッテリの
電圧を監視した結果RUが監視部22から出力されると、マ
イクロプロセッサ10はその結果に応じた所定の動作、例
えばメモリカード1へのアクセスの禁止動作を行なう。
タのプリント動作制御を行なうと共に、監視制御部とし
ての動作も行なう。即ち、メモリカード1のバッテリの
電圧を監視した結果RUが監視部22から出力されると、マ
イクロプロセッサ10はその結果に応じた所定の動作、例
えばメモリカード1へのアクセスの禁止動作を行なう。
ランダム・アクセス・メモリ18は、マイクロプロセッサ
10の動作中、必要なパラメータ等を一時格納しておくメ
モリである。監視部22は、メモリカード1に格納された
バッテリ5の出力電圧VBBを受入れて、その電圧と基準
電圧とを比較して監視するための回路で、その概略動作
は第2図に示した監視部と同様である。
10の動作中、必要なパラメータ等を一時格納しておくメ
モリである。監視部22は、メモリカード1に格納された
バッテリ5の出力電圧VBBを受入れて、その電圧と基準
電圧とを比較して監視するための回路で、その概略動作
は第2図に示した監視部と同様である。
また、スイッチ回路21は、メモリカード1のバッテリ5
と監視部22との間に挿入された回路である。この回路に
は、後で説明するように、バッテリ5の出力を断続する
スイッチが設けられている。
と監視部22との間に挿入された回路である。この回路に
は、後で説明するように、バッテリ5の出力を断続する
スイッチが設けられている。
尚、マイクロプロセッサ10は、メモリカード制御部14の
動作制御のためにイネーブル信号ENを出力し、スイッチ
回路21の動作制御のために出力電圧監視信号SGを出力す
る。尚、この出力電圧監視信号SGは、もともと、メモリ
カード1の動作選択用の信号で、メモリカード1をアク
セスする場合に、マイクロプロセッサ10からメモリカー
ド制御部14を介してメモリカード1に向けて出力され
る。また、この他に、メモリカード1からは、これがコ
ネクタ2に装着されたことを示す装着信号SEがマイクロ
プロセッサ10に向けて出力されるよう結線されている。
動作制御のためにイネーブル信号ENを出力し、スイッチ
回路21の動作制御のために出力電圧監視信号SGを出力す
る。尚、この出力電圧監視信号SGは、もともと、メモリ
カード1の動作選択用の信号で、メモリカード1をアク
セスする場合に、マイクロプロセッサ10からメモリカー
ド制御部14を介してメモリカード1に向けて出力され
る。また、この他に、メモリカード1からは、これがコ
ネクタ2に装着されたことを示す装着信号SEがマイクロ
プロセッサ10に向けて出力されるよう結線されている。
第3図に、第1図に示した本発明のメモリカード監視装
置の具体的な要部結線図を示す。
置の具体的な要部結線図を示す。
図において、メモリカード1は、コネクタ2を介してス
イッチ回路21と監視部22に順に接続されている。監視部
22の出力RUは、マイクロプロセッサ10に入力するよう接
続されている。メモリカード1にはバッテリ5が設けら
れており、この出力電圧VBBは、スイッチ回路21のリレ
ー23のスイッチ23aの一端に入力されるよう結線されて
いる。このスイッチ23aの他端は、監視部22のコンパレ
ータ6に入力するよう結線されている。
イッチ回路21と監視部22に順に接続されている。監視部
22の出力RUは、マイクロプロセッサ10に入力するよう接
続されている。メモリカード1にはバッテリ5が設けら
れており、この出力電圧VBBは、スイッチ回路21のリレ
ー23のスイッチ23aの一端に入力されるよう結線されて
いる。このスイッチ23aの他端は、監視部22のコンパレ
ータ6に入力するよう結線されている。
また、スイッチ回路21には、リレー23の他に、スイッチ
ング用のNPNトランジスタTR1と、抵抗R5と、オープンコ
レクタバッファB1とが設けられている。
ング用のNPNトランジスタTR1と、抵抗R5と、オープンコ
レクタバッファB1とが設けられている。
スイッチングトランジスタTR1は、そのコレクタをリレ
ー23のソレノイド23bに接続し、エミッタを接地してい
る。従って、このスイッチングトランジスタTR1がオン
すると、ソレノイド23bに電源電圧VCCが加わり、これ
が励磁される。このスイッチングトランジスタTR1のオ
ン・オフを制御するために、スイッチングトランジスタ
TR1のベースを電源電圧VCCに引き上げるプルアップ抵
抗R5が接続されており、更に、トランジスタTR1のベー
ス電流を制御するために、マイクロプロセッサ10から出
力電圧監視信号SGが、オープンコレクタバッファB1を介
して、トランジスタTR1のベースに入力するよう結線さ
れている。
ー23のソレノイド23bに接続し、エミッタを接地してい
る。従って、このスイッチングトランジスタTR1がオン
すると、ソレノイド23bに電源電圧VCCが加わり、これ
が励磁される。このスイッチングトランジスタTR1のオ
ン・オフを制御するために、スイッチングトランジスタ
TR1のベースを電源電圧VCCに引き上げるプルアップ抵
抗R5が接続されており、更に、トランジスタTR1のベー
ス電流を制御するために、マイクロプロセッサ10から出
力電圧監視信号SGが、オープンコレクタバッファB1を介
して、トランジスタTR1のベースに入力するよう結線さ
れている。
監視部22の結線は、既に第2図で説明した従来の監視部
と全く同一であり、同一部分には同一符号を付して、そ
の重複する説明を省略する。
と全く同一であり、同一部分には同一符号を付して、そ
の重複する説明を省略する。
以上の構成の本発明の装置は次のように動作する。
先ず、第3図を見て分かるように、図のような平常状態
では、コネクタ2にメモリカード1が装着されていて
も、そのバッテリの出力電圧VBBはそのままでは監視部
22に向けて出力されず、バッテリ5の電圧監視は行なわ
れない。また、平常は、第1図に示したマイクロプロセ
ッサ10がメモリカード制御部14に対しイネーブル信号EN
を出力し、メモリカード制御部14を動作させて、メモリ
カード1のアクセスを行なう。
では、コネクタ2にメモリカード1が装着されていて
も、そのバッテリの出力電圧VBBはそのままでは監視部
22に向けて出力されず、バッテリ5の電圧監視は行なわ
れない。また、平常は、第1図に示したマイクロプロセ
ッサ10がメモリカード制御部14に対しイネーブル信号EN
を出力し、メモリカード制御部14を動作させて、メモリ
カード1のアクセスを行なう。
ここで、この実施例の装置は、例えば、メモリカード1
のコネクタ2に装着された直後に、所定のタイミングで
そのバッテリ5の監視が開始される。
のコネクタ2に装着された直後に、所定のタイミングで
そのバッテリ5の監視が開始される。
即ち、第1図において、メモリカード1がコネクタ2に
装着されると、メモリカード1から装着信号SEがマイク
ロプロセッサ10に向けて出力される。この装着信号SE
は、例えば、メモリカード1を装着する前はハイレベ
ル、装着後はロウレベルになるような信号とする。マイ
クロプロセッサ10がメモリカード1の装着を検知する
と、その直後、一定時間出力監視信号SGをハイレベルか
らロウレベルに切り換える。尚、この出力監視信号SGが
ハイレベルのときは、メモリカード1がアクセス中とな
っている。
装着されると、メモリカード1から装着信号SEがマイク
ロプロセッサ10に向けて出力される。この装着信号SE
は、例えば、メモリカード1を装着する前はハイレベ
ル、装着後はロウレベルになるような信号とする。マイ
クロプロセッサ10がメモリカード1の装着を検知する
と、その直後、一定時間出力監視信号SGをハイレベルか
らロウレベルに切り換える。尚、この出力監視信号SGが
ハイレベルのときは、メモリカード1がアクセス中とな
っている。
第3図を見て分かるように、オープンコレクタバッファ
B1の入力信号がハイレベルの場合、その出力信号はロウ
レベルとなる。これにより、スイッチングトランジスタ
TR1のベース電圧がロウレベルに保持されるため、平常
はスイッチングトランジスタTR1がオフ状態となってい
る。
B1の入力信号がハイレベルの場合、その出力信号はロウ
レベルとなる。これにより、スイッチングトランジスタ
TR1のベース電圧がロウレベルに保持されるため、平常
はスイッチングトランジスタTR1がオフ状態となってい
る。
一方、マイクロプロセッサ10からの出力電圧監視信号SG
がロウレベルにされると、スイッチングトランジスタTR
1のベース電圧が、プルアップ抵抗R5の作用によってハ
イレベルになり、スイッチングトランジスタTR1がオン
する。その結果、リレー23のソレノイド23bが励磁さ
れ、スイッチ23aがオンとなる。こうして、メモリカー
ド1のバッテリ5の出力電圧VBBは監視部22に入力す
る。
がロウレベルにされると、スイッチングトランジスタTR
1のベース電圧が、プルアップ抵抗R5の作用によってハ
イレベルになり、スイッチングトランジスタTR1がオン
する。その結果、リレー23のソレノイド23bが励磁さ
れ、スイッチ23aがオンとなる。こうして、メモリカー
ド1のバッテリ5の出力電圧VBBは監視部22に入力す
る。
その後は、先に第2図で説明したように、監視部22にお
いて、コンパレータ6がバッテリ5の出力電圧VBBと基
準電圧VAとを比較し、その結果RUをマイクロプロセッ
サ10に向けて出力する。マイクロプロセッサ10は、その
結果RUを受け取ると、出力電圧監視信号SGをハイレベル
に切り換え、スイッチ回路21のリレー23のスイッチ23a
をオフにして、バッテリ5の消費を防止する。
いて、コンパレータ6がバッテリ5の出力電圧VBBと基
準電圧VAとを比較し、その結果RUをマイクロプロセッ
サ10に向けて出力する。マイクロプロセッサ10は、その
結果RUを受け取ると、出力電圧監視信号SGをハイレベル
に切り換え、スイッチ回路21のリレー23のスイッチ23a
をオフにして、バッテリ5の消費を防止する。
第4図には、本発明の装置の具体的な動作フローチャー
トを示す。
トを示す。
先ず、図において、第1図のマイクロプロセッサ10は、
メモリカード制御部14へのイネーブル信号ENをオフする
(ステップS1)。これによって、メモリカード1へのデ
ータの書込みエラーや、メモリカード1からのデータの
流入エラーを防止する。次に、メモリカード1から出力
される装着信号SEを検出する(ステップS2)。そして、
メモリカードがあるか否かを判断する(ステップS3)。
メモリカードがある場合には、出力電圧監視信号SGをオ
ン(ロウレベルに切り換え)する(ステップS4)。そし
て、先に説明したように、監視部22の監視結果を出力す
る(ステップS5)。その結果、バッテリ出力電圧が正常
であるか否かが判断される(ステップS6)。バッテリ出
力電圧が正常であれば、メモリカード制御プログラムの
作動を開始する(ステップS7)。
メモリカード制御部14へのイネーブル信号ENをオフする
(ステップS1)。これによって、メモリカード1へのデ
ータの書込みエラーや、メモリカード1からのデータの
流入エラーを防止する。次に、メモリカード1から出力
される装着信号SEを検出する(ステップS2)。そして、
メモリカードがあるか否かを判断する(ステップS3)。
メモリカードがある場合には、出力電圧監視信号SGをオ
ン(ロウレベルに切り換え)する(ステップS4)。そし
て、先に説明したように、監視部22の監視結果を出力す
る(ステップS5)。その結果、バッテリ出力電圧が正常
であるか否かが判断される(ステップS6)。バッテリ出
力電圧が正常であれば、メモリカード制御プログラムの
作動を開始する(ステップS7)。
一方、ステップS3において、メモリカードがないと判断
された場合、あるいはステップS6において、バッテリ出
力電圧が正常でないと判断された場合には、メモリカー
ドエラーを表示し、メモリカード制御プログラムを無視
するよう動作する。(ステップS8)。この結果、メモリ
カード1のバッテリ5の電圧が低下している場合、メモ
リカード1がコネクタ2に装着されていないと同様の状
態に扱われ、誤ってデータを書込んだり破壊されたデー
タを読出したりする等の恐れがない。
された場合、あるいはステップS6において、バッテリ出
力電圧が正常でないと判断された場合には、メモリカー
ドエラーを表示し、メモリカード制御プログラムを無視
するよう動作する。(ステップS8)。この結果、メモリ
カード1のバッテリ5の電圧が低下している場合、メモ
リカード1がコネクタ2に装着されていないと同様の状
態に扱われ、誤ってデータを書込んだり破壊されたデー
タを読出したりする等の恐れがない。
第5図には、本発明の他の実施例のブロック図を示す。
この実施例においては、装置に2枚のメモリカード1a,1
bが装着されている。そして、各メモリカード1a,1bから
装着信号SE1,SE2がマイクロプロセッサ10に入力するよ
う結線され、マイクロプロセッサ10からは、2つのメモ
リカード1a,1bのために出力電圧監視信号SG1,SG2が、ス
イッチ回路21に入力するよう結線されている。また、メ
モリカード1a,1bからは、それぞれバッテリ5a,5bの出力
電圧が、スイッチ回路21に向けて出力されるよう結線さ
れている。更に、監視部22からは、各メモリカード1a,1
bのバッテリ電圧の監視結果RU1,RU2が、マイクロプロセ
ッサ10に向けて出力されるよう結線されている。
bが装着されている。そして、各メモリカード1a,1bから
装着信号SE1,SE2がマイクロプロセッサ10に入力するよ
う結線され、マイクロプロセッサ10からは、2つのメモ
リカード1a,1bのために出力電圧監視信号SG1,SG2が、ス
イッチ回路21に入力するよう結線されている。また、メ
モリカード1a,1bからは、それぞれバッテリ5a,5bの出力
電圧が、スイッチ回路21に向けて出力されるよう結線さ
れている。更に、監視部22からは、各メモリカード1a,1
bのバッテリ電圧の監視結果RU1,RU2が、マイクロプロセ
ッサ10に向けて出力されるよう結線されている。
第5図の実施例に示すように、本発明の装置は、複数の
メモリカードを装着した場合にも、各メモリカードのバ
ッテリの電圧監視を行なうことができる。
メモリカードを装着した場合にも、各メモリカードのバ
ッテリの電圧監視を行なうことができる。
尚、ここで、出力電圧監視信号SG1,SG2は、先に説明し
たように、カードのアクセスの際の選択信号としても使
用される。例えばメモリカード1aをアクセスする場合に
は、メモリカード監視信号SG1がハイレベルとなり、メ
モリカード1bをアクセスする場合には、メモリカード監
視信号SG2がハイレベルとなる。
たように、カードのアクセスの際の選択信号としても使
用される。例えばメモリカード1aをアクセスする場合に
は、メモリカード監視信号SG1がハイレベルとなり、メ
モリカード1bをアクセスする場合には、メモリカード監
視信号SG2がハイレベルとなる。
しかしながら、メモリカード1aとメモリカード1bとは同
一のメモリ空間にあるため、互いに排他的にアクセスさ
れる。従って、平常のデータ読み書き動作時には、履両
カード1a,1bは同時にアクセスされることがない。その
結果、出力電圧監視信号SG1,SG2は、平常の場合、一方
がハイレベルであれば他方がロウレベルといった関係に
なっている。
一のメモリ空間にあるため、互いに排他的にアクセスさ
れる。従って、平常のデータ読み書き動作時には、履両
カード1a,1bは同時にアクセスされることがない。その
結果、出力電圧監視信号SG1,SG2は、平常の場合、一方
がハイレベルであれば他方がロウレベルといった関係に
なっている。
マイクロプロセッサ10は、この関係を利用して、バッテ
リ監視動作を行なう場合にのみ、両方の出力電圧監視信
号SG1,SG2を同時にロウレベルにする。スイッチ回路21
は、これを受けて、メモリカード1aとメモリカード1bの
バッテリ5a,5bの出力を、それぞれ監視部22に向けて送
り込む。監視部22は、各バッテリ5a,5bの出力電圧を基
準電圧と比較して、その結果をマイクロプロセッサ10に
向けて出力するよう動作する。
リ監視動作を行なう場合にのみ、両方の出力電圧監視信
号SG1,SG2を同時にロウレベルにする。スイッチ回路21
は、これを受けて、メモリカード1aとメモリカード1bの
バッテリ5a,5bの出力を、それぞれ監視部22に向けて送
り込む。監視部22は、各バッテリ5a,5bの出力電圧を基
準電圧と比較して、その結果をマイクロプロセッサ10に
向けて出力するよう動作する。
第6図には、そのような監視装置の具体的な結線図を示
す。
す。
図に示すように、メモリカード1a,1bは、それぞれコネ
クタ2を介してスイッチ回路21に接続されている。スイ
ッチ回路21は、リレー23と、スイッチングトランジスタ
TR1、プルアップ抵抗R5、オープンコレクタバッファB1
及びオアゲートG1を備えている。
クタ2を介してスイッチ回路21に接続されている。スイ
ッチ回路21は、リレー23と、スイッチングトランジスタ
TR1、プルアップ抵抗R5、オープンコレクタバッファB1
及びオアゲートG1を備えている。
リレー23には、第3図の回路に対しスイッチ23cが追加
されている。そして、スイッチ23cには、メモリカード1
aのバッテリ5aの出力が結線され、スイッチ23aには、メ
モリカード1bのバッテリ5bの出力が結線されている。ま
た、両スイッチ23c,23aの出力は監視部22に入力するよ
う結線されている。
されている。そして、スイッチ23cには、メモリカード1
aのバッテリ5aの出力が結線され、スイッチ23aには、メ
モリカード1bのバッテリ5bの出力が結線されている。ま
た、両スイッチ23c,23aの出力は監視部22に入力するよ
う結線されている。
スイッチ回路21には、更に、第3図の回路にオアゲート
G1が追加されている。このオアゲートG1には、マイクロ
プロセッサ10から、先に説明した2つの出力電圧監視信
号SG1,SG2が入力し、その論理和がオープンコレクタバ
ッファB1に入力するよう結線されている。監視部22は、
第3図の監視部22を単に2つ並べた構成となっている。
尚、その基準電圧VAは共用している。
G1が追加されている。このオアゲートG1には、マイクロ
プロセッサ10から、先に説明した2つの出力電圧監視信
号SG1,SG2が入力し、その論理和がオープンコレクタバ
ッファB1に入力するよう結線されている。監視部22は、
第3図の監視部22を単に2つ並べた構成となっている。
尚、その基準電圧VAは共用している。
以上の回路によれば、出力電圧選択信号SG1,SG2が共に
ロウレベルになると、オアゲートG1の出力がロウレベル
となり、オープンコレクタバッファB1の出力がハイレベ
ルとなって、スイッチングトランジスタTR1がオンす
る。その後の動作は、先に第3図を用いて説明したのと
全く同様で、最終的にマイクロプロセッサ1に対し、監
視部22の2つの監視結果が出力される。
ロウレベルになると、オアゲートG1の出力がロウレベル
となり、オープンコレクタバッファB1の出力がハイレベ
ルとなって、スイッチングトランジスタTR1がオンす
る。その後の動作は、先に第3図を用いて説明したのと
全く同様で、最終的にマイクロプロセッサ1に対し、監
視部22の2つの監視結果が出力される。
第7図は、本発明の第6図の実施例の動作を説明するフ
ローチャートである。
ローチャートである。
図のフローチャートは、第5図のフローチャートと略同
様の構成であるが、ステップS4において、出力監視信号
SG1,SG2を同時にオンしている。そして、ステップS5に
おいては、2つの監視結果がそれぞれ別々にマイクロプ
ロセッサに対して出力される。更に、ステップS6におい
ては、2つのバッテリの電圧が共に正常か否かが判断さ
れ、何れも正常であればメモリカード制御プログラムが
作動し、何れか一方あるいは双方が正常でなければ、そ
の旨のメモリカードエラーを表示し、該当するメモリカ
ード制御プログラムを無視する。
様の構成であるが、ステップS4において、出力監視信号
SG1,SG2を同時にオンしている。そして、ステップS5に
おいては、2つの監視結果がそれぞれ別々にマイクロプ
ロセッサに対して出力される。更に、ステップS6におい
ては、2つのバッテリの電圧が共に正常か否かが判断さ
れ、何れも正常であればメモリカード制御プログラムが
作動し、何れか一方あるいは双方が正常でなければ、そ
の旨のメモリカードエラーを表示し、該当するメモリカ
ード制御プログラムを無視する。
本発明は以上の実施例に限定されない。
スイッチ回路21の構成とスイッチ動作や、監視部22の電
圧監視回路の構成等は、従来よく知られた同様の機能を
有する回路に自由に置き換えて差し支えない。また、電
圧監視動作のタイミングは任意でよい。また、本発明
は、プリンタに限らず、ワードプロセッサ,その他種々
の情報機器に適用が可能である。
圧監視回路の構成等は、従来よく知られた同様の機能を
有する回路に自由に置き換えて差し支えない。また、電
圧監視動作のタイミングは任意でよい。また、本発明
は、プリンタに限らず、ワードプロセッサ,その他種々
の情報機器に適用が可能である。
(発明の効果) 以上説明したように本願発明は、メモリカードのアクセ
スが可能な装置において、メモリカードをアクセスする
前、バッテリの電圧と所定電圧とを比較するときスイッ
チ回路のスイッチが切り換えられて、メモリカードのバ
ッテリの電圧が監視部に接続されてメモリカードのバッ
テリの電圧をチェックしているので、バッテリの電圧に
応じてメモリカードのアクセスを行なうか否かを制御す
ることができる。よって、バッテリの電圧が所定電圧よ
りも低い場合に誤ってメモリカードをアクセスすること
がなく、メモリカードの読み書きを確実に行なうことが
できる。しかも、バッテリの電圧チェックを行なうとき
スイッチ回路のスイッチが切り換えられて、バッテリの
電圧が監視部に接続されるので、バッテリから監視部に
対して無用な電力が流入してバッテリを消費させること
がなく、バッテリの長寿命化を図ることができる。これ
により、メモリカードに格納された情報を長期に亘り保
存することができる。尚、複数のメモリカードが装着さ
れている場合、メモリカードをアクセスするための信号
を出力電圧監視信号とすれば、スイッチ回路の更に効果
的な制御を行なうことができる。
スが可能な装置において、メモリカードをアクセスする
前、バッテリの電圧と所定電圧とを比較するときスイッ
チ回路のスイッチが切り換えられて、メモリカードのバ
ッテリの電圧が監視部に接続されてメモリカードのバッ
テリの電圧をチェックしているので、バッテリの電圧に
応じてメモリカードのアクセスを行なうか否かを制御す
ることができる。よって、バッテリの電圧が所定電圧よ
りも低い場合に誤ってメモリカードをアクセスすること
がなく、メモリカードの読み書きを確実に行なうことが
できる。しかも、バッテリの電圧チェックを行なうとき
スイッチ回路のスイッチが切り換えられて、バッテリの
電圧が監視部に接続されるので、バッテリから監視部に
対して無用な電力が流入してバッテリを消費させること
がなく、バッテリの長寿命化を図ることができる。これ
により、メモリカードに格納された情報を長期に亘り保
存することができる。尚、複数のメモリカードが装着さ
れている場合、メモリカードをアクセスするための信号
を出力電圧監視信号とすれば、スイッチ回路の更に効果
的な制御を行なうことができる。
第1図は本発明のメモリカード監視装置の実施例を示す
ブロック図、第2図は従来のメモリカード監視装置の結
線図、第3図は本発明のメモリカード監視装置の結線
図、第4図はその装置の動作フローチャート、第5図は
本発明の他の実施例を示すブロック図、第6図はそのメ
モリカード監視装置の結線図、第7図はその動作フロー
チャートである。 1……メモリカード、2……コネクタ、5……バッテリ
ー、10……マイクロプロセッサ、11……印字ヘッド制御
部、12……モータ制御部、13……I/F制御部、14……メ
モリカード制御部、17……ROM、18……RAM、21……スイ
ッチ回路、22……監視部。
ブロック図、第2図は従来のメモリカード監視装置の結
線図、第3図は本発明のメモリカード監視装置の結線
図、第4図はその装置の動作フローチャート、第5図は
本発明の他の実施例を示すブロック図、第6図はそのメ
モリカード監視装置の結線図、第7図はその動作フロー
チャートである。 1……メモリカード、2……コネクタ、5……バッテリ
ー、10……マイクロプロセッサ、11……印字ヘッド制御
部、12……モータ制御部、13……I/F制御部、14……メ
モリカード制御部、17……ROM、18……RAM、21……スイ
ッチ回路、22……監視部。
Claims (1)
- 【請求項1】バックアップ用バッテリを内蔵したメモリ
カードを装着し、該メモリカードのアクセスを制御する
装置において、 前記メモリカードのバッテリの出力を受入れて、該バッ
テリの出力電圧と所定電圧とを比較して比較結果を出力
する監視部と、 前記メモリカードのバッテリと前記監視部の間に挿入さ
れたスイッチ回路とを備え、 前記メモリカードをアクセスする前、前記バッテリの電
圧と前記所定電圧とを比較するとき前記スイッチ回路の
スイッチを接続させるための信号を該スイッチ回路に出
力し、該スイッチが接続された後、前記監視部が出力す
る比較結果に基づいて前記メモリカードのアクセスを行
なうか否かを制御する監視制御部を設けたことを特徴と
するメモリカード監視装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63306019A JPH0738148B2 (ja) | 1988-12-05 | 1988-12-05 | メモリカード監視装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63306019A JPH0738148B2 (ja) | 1988-12-05 | 1988-12-05 | メモリカード監視装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02151914A JPH02151914A (ja) | 1990-06-11 |
JPH0738148B2 true JPH0738148B2 (ja) | 1995-04-26 |
Family
ID=17952099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63306019A Expired - Lifetime JPH0738148B2 (ja) | 1988-12-05 | 1988-12-05 | メモリカード監視装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0738148B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6040712A (en) * | 1998-11-30 | 2000-03-21 | Altera Corporation | Apparatus and method for protecting a circuit during a hot socket condition |
JP6171832B2 (ja) * | 2013-10-18 | 2017-08-02 | 株式会社デンソー | データ記憶制御装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS644822A (en) * | 1987-06-29 | 1989-01-10 | Seiko Epson Corp | Electronic circuit device |
JPH01195590A (ja) * | 1988-01-29 | 1989-08-07 | Matsushita Electric Ind Co Ltd | Icメモリカードの保管装置 |
-
1988
- 1988-12-05 JP JP63306019A patent/JPH0738148B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH02151914A (ja) | 1990-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3302847B2 (ja) | 記憶装置 | |
US10235185B2 (en) | Computer and controlling method thereof | |
JPH0738148B2 (ja) | メモリカード監視装置 | |
JPH0822422A (ja) | メモリ装置 | |
JP2002014947A (ja) | マイクロコンピュータ | |
JP3768565B2 (ja) | Dram制御装置 | |
JPH11119876A (ja) | バックアップ機能を有する記憶回路及び情報処理装置 | |
JP2953103B2 (ja) | 車載用制御装置 | |
JP3440383B2 (ja) | カードインタフェース装置 | |
JP2740685B2 (ja) | 記憶装置のバックアップ回路 | |
JPH09213088A (ja) | エンジン制御装置 | |
JPH1040351A (ja) | Icメモリカード | |
JP2820579B2 (ja) | 端末制御装置 | |
JP2861673B2 (ja) | Rom読取制御装置 | |
KR100250879B1 (ko) | 메모리 데이터 백업장치 | |
JPH08205424A (ja) | バックアップ給電回路 | |
JP3405239B2 (ja) | 初期値設定変更装置 | |
JPH0675866A (ja) | メモリ制御回路 | |
JP2000020498A (ja) | マイクロコンピュータおよびその復帰方法 | |
JPH07226094A (ja) | 情報保持回路 | |
JPH03182950A (ja) | 電子機器の停電処理装置 | |
JPH0744280A (ja) | 情報処理システム | |
JPH08272700A (ja) | データ記憶回路のバックアップ装置 | |
JPH10162209A (ja) | 自動販売機及びその自動販売機に用いられるカードアダプタ | |
JPH08296837A (ja) | 燃焼器の制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080426 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 14 |