JPH0737983A - 集積回路の配線遅延時間算出方法 - Google Patents
集積回路の配線遅延時間算出方法Info
- Publication number
- JPH0737983A JPH0737983A JP5200996A JP20099693A JPH0737983A JP H0737983 A JPH0737983 A JP H0737983A JP 5200996 A JP5200996 A JP 5200996A JP 20099693 A JP20099693 A JP 20099693A JP H0737983 A JPH0737983 A JP H0737983A
- Authority
- JP
- Japan
- Prior art keywords
- delay time
- branch
- network
- node
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 分岐構造をもつ配線においても、高精度に配
線遅延時間を算出できるようにした算出方法を提供す
る。 【構成】 配線上の任意ノードから分岐した分岐ＲＣ回
路網を、当該分岐ＲＣ回路網の容量および抵抗で特徴つ
けられる電気的特性を表す等価容量に置換することによ
って、上記ＲＣ回路網を上記分岐ＲＣ回路網が存在しな
いＲＣ梯子型回路に変換し、上記遅延時間近似計算式を
適用して上記ＲＣ梯子型回路の遅延時間を算出し、これ
を配線遅延時間とする
線遅延時間を算出できるようにした算出方法を提供す
る。 【構成】 配線上の任意ノードから分岐した分岐ＲＣ回
路網を、当該分岐ＲＣ回路網の容量および抵抗で特徴つ
けられる電気的特性を表す等価容量に置換することによ
って、上記ＲＣ回路網を上記分岐ＲＣ回路網が存在しな
いＲＣ梯子型回路に変換し、上記遅延時間近似計算式を
適用して上記ＲＣ梯子型回路の遅延時間を算出し、これ
を配線遅延時間とする
Description
【０００１】
【産業上の利用分野】本発明は、集積回路の配線の遅延
時間を算出する方法に係り、特に分岐構造をもつＲＣ回
路網の遅延時間を精度高く算出できるようにした方法に
関するものである。
時間を算出する方法に係り、特に分岐構造をもつＲＣ回
路網の遅延時間を精度高く算出できるようにした方法に
関するものである。
【０００２】
【従来の技術】従来では、集積回路の配線遅延時間を算
出するとき、配線、駆動側ゲート、および入力側ゲート
を、抵抗と容量（静電容量、以下同じ）によって構成さ
れる図４に示すようなＲＣ回路網によって表現し、そこ
における遅延時間を、遅延時間近似計算式によって算出
していた。図４において、Ｒout は駆動側ゲートの出力
抵抗、Ｒ1 〜Ｒ1 0は配線の寄生抵抗、Ｃａ、Ｃｂ、Ｃｃ
は入力側ゲートの入力容量、Ｃ0 〜Ｃ1 0は配線の寄生容
量である。
出するとき、配線、駆動側ゲート、および入力側ゲート
を、抵抗と容量（静電容量、以下同じ）によって構成さ
れる図４に示すようなＲＣ回路網によって表現し、そこ
における遅延時間を、遅延時間近似計算式によって算出
していた。図４において、Ｒout は駆動側ゲートの出力
抵抗、Ｒ1 〜Ｒ1 0は配線の寄生抵抗、Ｃａ、Ｃｂ、Ｃｃ
は入力側ゲートの入力容量、Ｃ0 〜Ｃ1 0は配線の寄生容
量である。
【０００３】このようなＲＣ回路網の遅延時間の近似計
算式については、「The trangentresponse of damped l
inear networks with particular regard to widebanda
mplifires, W.C.Elmore」（以下、「ＷＥ４８」と称す
る。）（J.Appl.Phys.,vol.9, no.1, 1948 ），pp.55 -
63に論じられている。
算式については、「The trangentresponse of damped l
inear networks with particular regard to widebanda
mplifires, W.C.Elmore」（以下、「ＷＥ４８」と称す
る。）（J.Appl.Phys.,vol.9, no.1, 1948 ），pp.55 -
63に論じられている。
【０００４】
【発明が解決しようとする課題】しかし、上述した従来
の算出方法では、ＷＥ４８において論じられている近似
計算式を用いた配線遅延時間算出処理中に、図４に示す
ような駆動側ゲートの出力端子に対応するノードＮ0 か
ら入力側ゲートの入力端子に対応するノードＮ4の経路
にノードＮ2 から分岐構造をもつ配線については、分岐
配線の寄生抵抗（図４では寄生抵抗Ｒ5 〜Ｒ1 0）を無視
し、分岐点（ノードＮ2 ）に分岐配線の寄生容量（図４
では容量Ｃ5 〜Ｃ1 0、Ｃｂ、Ｃｃ）が集中した配線モデ
ルに近似する処理を行うために、配線パターンの複雑化
に伴って算出結果に誤差が増大し、算出した配線遅延時
間と実際に動作したときの遅延時間とが一致しないとい
う問題がある。
の算出方法では、ＷＥ４８において論じられている近似
計算式を用いた配線遅延時間算出処理中に、図４に示す
ような駆動側ゲートの出力端子に対応するノードＮ0 か
ら入力側ゲートの入力端子に対応するノードＮ4の経路
にノードＮ2 から分岐構造をもつ配線については、分岐
配線の寄生抵抗（図４では寄生抵抗Ｒ5 〜Ｒ1 0）を無視
し、分岐点（ノードＮ2 ）に分岐配線の寄生容量（図４
では容量Ｃ5 〜Ｃ1 0、Ｃｂ、Ｃｃ）が集中した配線モデ
ルに近似する処理を行うために、配線パターンの複雑化
に伴って算出結果に誤差が増大し、算出した配線遅延時
間と実際に動作したときの遅延時間とが一致しないとい
う問題がある。
【０００５】本発明はこのような点に鑑みてなされたも
ので、その目的は、分岐構造をもつ配線においても、高
精度に配線遅延時間を算出できるようにした算出方法を
提供することである。
ので、その目的は、分岐構造をもつ配線においても、高
精度に配線遅延時間を算出できるようにした算出方法を
提供することである。
【０００６】
【課題を解決するための手段】本発明の目的は、１個の
駆動側ゲートと、該駆動側ゲートの出力信号を受ける複
数の入力側ゲートと、上記駆動側ゲートと上記入力側ゲ
ートとを接続する配線とを有する集積回路における上記
駆動側ゲートから上記入力側ゲートまでの配線遅延時間
を算出するに際して、上記配線、上記駆動側ゲート、お
よび上記入力側ゲートを含む回路を容量および抵抗から
なるＲＣ回路網によって表現し、遅延時間近似計算式を
用いて配線遅延時間を算出する配線遅延時間算出方法に
おいて、上記配線上の任意ノードから分岐した分岐ＲＣ
回路網を、当該分岐ＲＣ回路網の容量および抵抗で特徴
つけられる電気的特性を表す等価容量に置換することに
よって、上記ＲＣ回路網を上記分岐ＲＣ回路網が存在し
ないＲＣ梯子型回路に変換し、上記遅延時間近似計算式
を適用して上記ＲＣ梯子型回路の遅延時間を算出し、こ
れを配線遅延時間とすることを特徴とする配線遅延時間
算出方法によって達成される。
駆動側ゲートと、該駆動側ゲートの出力信号を受ける複
数の入力側ゲートと、上記駆動側ゲートと上記入力側ゲ
ートとを接続する配線とを有する集積回路における上記
駆動側ゲートから上記入力側ゲートまでの配線遅延時間
を算出するに際して、上記配線、上記駆動側ゲート、お
よび上記入力側ゲートを含む回路を容量および抵抗から
なるＲＣ回路網によって表現し、遅延時間近似計算式を
用いて配線遅延時間を算出する配線遅延時間算出方法に
おいて、上記配線上の任意ノードから分岐した分岐ＲＣ
回路網を、当該分岐ＲＣ回路網の容量および抵抗で特徴
つけられる電気的特性を表す等価容量に置換することに
よって、上記ＲＣ回路網を上記分岐ＲＣ回路網が存在し
ないＲＣ梯子型回路に変換し、上記遅延時間近似計算式
を適用して上記ＲＣ梯子型回路の遅延時間を算出し、こ
れを配線遅延時間とすることを特徴とする配線遅延時間
算出方法によって達成される。
【０００７】
【実施例】以下、本発明の実施例について説明する。図
１はその配線遅延時間の算出方法を実行するためのフロ
ーチャートである。ここでは、図２の（ａ）に示すＲＣ
回路網Ａ（図４に示したものと同じ）について入力側ゲ
ートの入力端子に対応するノードＮ4 での遅延時間の算
出を行う場合を具体例のひとつとして説明する。
１はその配線遅延時間の算出方法を実行するためのフロ
ーチャートである。ここでは、図２の（ａ）に示すＲＣ
回路網Ａ（図４に示したものと同じ）について入力側ゲ
ートの入力端子に対応するノードＮ4 での遅延時間の算
出を行う場合を具体例のひとつとして説明する。
【０００８】まず、ステップ１の「ＲＣ回路網遅延時間
算出処理」において、図２の（ａ）に示したＲＣ回路網
Ａのすべてのノードにおける遅延時間Ｔ0 〜Ｔ10を上述
したＷＥ４８において論じられている従来の遅延時間近
似計算式により算出する。
算出処理」において、図２の（ａ）に示したＲＣ回路網
Ａのすべてのノードにおける遅延時間Ｔ0 〜Ｔ10を上述
したＷＥ４８において論じられている従来の遅延時間近
似計算式により算出する。
【０００９】このＷＥ４８の遅延時間近似計算式による
算出は次のように行う。駆動側ゲートから遅延時間を算
出するＲＣ回路網上の任意のノードに至る経路上のＲＣ
回路網のノードを順にＮ1 〜Ｎn 、経路上の任意のノー
ドをＮk 、当該ノードＮk に接続する静電容量の総和を
Ｃk とし、ノードＮk- 1 とノードＮk との間の抵抗をＲ
k とし、ノードＮk を分岐点とする分岐配線の容量の総
和をＣBKとするとき、ノードＮn での遅延時間の近似値
Ｔn は、
算出は次のように行う。駆動側ゲートから遅延時間を算
出するＲＣ回路網上の任意のノードに至る経路上のＲＣ
回路網のノードを順にＮ1 〜Ｎn 、経路上の任意のノー
ドをＮk 、当該ノードＮk に接続する静電容量の総和を
Ｃk とし、ノードＮk- 1 とノードＮk との間の抵抗をＲ
k とし、ノードＮk を分岐点とする分岐配線の容量の総
和をＣBKとするとき、ノードＮn での遅延時間の近似値
Ｔn は、
【００１０】 で計算される。
【００１１】この式（１）から、図２中に示した入力側
ゲートの入力端子に対応するノードＮ4 の遅延時間Ｔ4
は、Ｔ4 ＝ log２・τ4で得られる。
ゲートの入力端子に対応するノードＮ4 の遅延時間Ｔ4
は、Ｔ4 ＝ log２・τ4で得られる。
【００１２】ここで、τ4 は τ4 ＝Ｒout （Ｃ0 ＋Ｃ1 ＋Ｃ2 ＋ＣB2＋Ｃ3 ＋Ｃ4 ＋Ｃａ） ＋Ｒ1 （Ｃ1 ＋Ｃ2 ＋ＣB2＋Ｃ3 ＋Ｃ4 ＋Ｃａ） ＋Ｒ2 （Ｃ2 ＋ＣB2＋Ｃ3 ＋Ｃ4 ＋Ｃａ） ＋Ｒ3 （Ｃ3 ＋Ｃ4 ＋Ｃａ） ＋Ｒ4 （Ｃ4 ＋Ｃａ） −［RoutC0＋R1C1＋R2C2＋R3C3＋R4(C4 ＋Ca) ］／２ である。ただし、ＣB2はノードＮ2 から分岐する分岐Ｒ
Ｃ回路網Ｂの容量の総和であって、 ＣB2＝Ｃ5 ＋Ｃ6 ＋Ｃ7 ＋Ｃ8 ＋Ｃ9 ＋Ｃ1 0＋Ｃｃ である。
Ｃ回路網Ｂの容量の総和であって、 ＣB2＝Ｃ5 ＋Ｃ6 ＋Ｃ7 ＋Ｃ8 ＋Ｃ9 ＋Ｃ1 0＋Ｃｃ である。
【００１３】なお、ＲＣ回路網の遅延時間近似計算式と
して、上記したＷＥ４８以外にも、「AUTO-DELAY：A PR
OGRAM FOR AUTOMATIC CALCULATION OF DELAY IN LSI/VL
SICHIPS, R.Putanda」 (以下、「ＲＰ８２」と称す
る。)(19th Design AutomaticConference, 1982 ), PP.
66 - 621 において論じられているようなＲＣ回路網の
遅延時間を算出する近似計算式を使用しても良い。
して、上記したＷＥ４８以外にも、「AUTO-DELAY：A PR
OGRAM FOR AUTOMATIC CALCULATION OF DELAY IN LSI/VL
SICHIPS, R.Putanda」 (以下、「ＲＰ８２」と称す
る。)(19th Design AutomaticConference, 1982 ), PP.
66 - 621 において論じられているようなＲＣ回路網の
遅延時間を算出する近似計算式を使用しても良い。
【００１４】次に、ステップ２の「分岐ＲＣ回路網判定
処理」により、ＲＣ回路網中の分岐ＲＣ回路網の有無を
判定する。ここで、分岐ＲＣ回路網が存在しない場合に
は、前述のステップ１の「ＲＣ回路網遅延時間算出処
理」で算出したＲＣ回路網のすべてのノードの遅延時間
のうち、入力側ゲートの入力端子に対応するノードの遅
延時間を配線遅延時間として出力し、処理を終了する。
図２の回路では、分岐ＲＣ回路網Ｂがないとき、上記し
たノードＮ4 までの遅延時間Ｔ4 がその配線遅延時間と
なる。
処理」により、ＲＣ回路網中の分岐ＲＣ回路網の有無を
判定する。ここで、分岐ＲＣ回路網が存在しない場合に
は、前述のステップ１の「ＲＣ回路網遅延時間算出処
理」で算出したＲＣ回路網のすべてのノードの遅延時間
のうち、入力側ゲートの入力端子に対応するノードの遅
延時間を配線遅延時間として出力し、処理を終了する。
図２の回路では、分岐ＲＣ回路網Ｂがないとき、上記し
たノードＮ4 までの遅延時間Ｔ4 がその配線遅延時間と
なる。
【００１５】しかし、分岐ＲＣ回路網が存在する場合
は、次のステップ３の「等価容量算出処理」によって、
ＲＣ回路網中のすべての分岐ＲＣ回路網の等価容量を算
出する。ここで、この等価容量は、分岐ノードから分岐
ＲＣ回路網に分流する電流（分岐ＲＣ回路網が遅延時間
に影響を与える原因となる）を再現するものである。
は、次のステップ３の「等価容量算出処理」によって、
ＲＣ回路網中のすべての分岐ＲＣ回路網の等価容量を算
出する。ここで、この等価容量は、分岐ノードから分岐
ＲＣ回路網に分流する電流（分岐ＲＣ回路網が遅延時間
に影響を与える原因となる）を再現するものである。
【００１６】ＲＣ回路網の分岐ノードをＮk 、該分岐ノ
ードＮk の電位Ｖk の時間微分をｄＶk ／ｄｔとし、上
記分岐ノードＮk を除く上記ＲＣ分岐回路網上の任意の
ノードをＮj 、該ノードＮj に接続する静電容量の総和
をＣj 、該ノードＮj の電位Ｖj の時間微分をｄＶj ／
ｄｔとするとき、分岐ノードＮk から分岐する分岐ＲＣ
回路網の等価容量Ｃeq0 は、次の一般式 で表される。
ードＮk の電位Ｖk の時間微分をｄＶk ／ｄｔとし、上
記分岐ノードＮk を除く上記ＲＣ分岐回路網上の任意の
ノードをＮj 、該ノードＮj に接続する静電容量の総和
をＣj 、該ノードＮj の電位Ｖj の時間微分をｄＶj ／
ｄｔとするとき、分岐ノードＮk から分岐する分岐ＲＣ
回路網の等価容量Ｃeq0 は、次の一般式 で表される。
【００１７】この一般式（２）を近似化すると、従来の
遅延時間近似式（ＷＥ４８）により概算されたＲＣ回路
網のノードＮK までの遅延時間をＴK 、ステップ１の
「ＲＣ回路網遅延時間算出処理」において算出されたノ
ードＮj までの遅延時間をＴjとするとき、分岐ＲＣ回
路網の等価容量Ｃeqは次のような近似式になる。
遅延時間近似式（ＷＥ４８）により概算されたＲＣ回路
網のノードＮK までの遅延時間をＴK 、ステップ１の
「ＲＣ回路網遅延時間算出処理」において算出されたノ
ードＮj までの遅延時間をＴjとするとき、分岐ＲＣ回
路網の等価容量Ｃeqは次のような近似式になる。
【００１８】なお、この式（３）の精度を向上させた等
価容量の算出式として、次の近似式（４）を使用するこ
とができる。
価容量の算出式として、次の近似式（４）を使用するこ
とができる。
【００１９】ただし、この式（４）のγは、ステップ１
の「ＲＣ回路網遅延時間算出処理」において算出された
入力側ゲートの入力端子に対応するノード（図２ではノ
ードＮ4 ）までの遅延時間をＴout （図２ではＴ4 ）と
するとき、 となる。
の「ＲＣ回路網遅延時間算出処理」において算出された
入力側ゲートの入力端子に対応するノード（図２ではノ
ードＮ4 ）までの遅延時間をＴout （図２ではＴ4 ）と
するとき、 となる。
【００２０】かくして、図２の分岐ＲＣ回路網Ｂの等価
容量Ｃeqは、前述した式（３）から次のように算出され
る。
容量Ｃeqは、前述した式（３）から次のように算出され
る。
【００２１】このように、ＲＣ回路網Ａ上のノードの予
め概算された遅延時間を用いてＲＣ分岐回路網Ｂの電気
特性を表現する等価容量を算出するので、ＲＣ分岐回路
網からの等価容量への変換が容易になる。
め概算された遅延時間を用いてＲＣ分岐回路網Ｂの電気
特性を表現する等価容量を算出するので、ＲＣ分岐回路
網からの等価容量への変換が容易になる。
【００２２】次に、ステップ４の「ＲＣ梯子型回路遅延
時間算出処理」により、分岐ＲＣ回路網を等価容量Ｃeq
に置き換えて、ＲＣ回路網をＲＣ梯子型回路に変換し、
このＲＣ梯子型回路における出力側ゲートの出力端子に
対応するノードから入力側ゲートの入力端子に対応する
ノードまでの遅延時間を、ＷＥ４８等の近似計算式によ
り算出して配線遅延時間として出力し、処理を終了す
る。図２では（ａ）に示すＲＣ回路網を（ｂ）に示すＲ
Ｃ梯子型回路に変換して行う。
時間算出処理」により、分岐ＲＣ回路網を等価容量Ｃeq
に置き換えて、ＲＣ回路網をＲＣ梯子型回路に変換し、
このＲＣ梯子型回路における出力側ゲートの出力端子に
対応するノードから入力側ゲートの入力端子に対応する
ノードまでの遅延時間を、ＷＥ４８等の近似計算式によ
り算出して配線遅延時間として出力し、処理を終了す
る。図２では（ａ）に示すＲＣ回路網を（ｂ）に示すＲ
Ｃ梯子型回路に変換して行う。
【００２３】このとき用いる近似計算式として、ステッ
プ１の「ＲＣ回路網遅延時間算出処理」で用いた近似計
算式と同じものを用いると、図２の例では、その（ｂ）
のノードＮ4 の遅延時間Ｔ4 は次のようになる。 Ｔ4 ＝ log２・τ4 ここで、 τ4 ＝Ｒout （Ｃ0 ＋Ｃ1 ＋Ｃ2 ＋Ｃeq＋Ｃ3 ＋Ｃ4 ＋Ｃａ） ＋Ｒ1 （Ｃ1 ＋Ｃ2 ＋Ｃeq＋Ｃ3 ＋Ｃ4 ＋Ｃａ） ＋Ｒ2 （Ｃ2 ＋Ｃeq＋Ｃ3 ＋Ｃ4 ＋Ｃａ） ＋Ｒ3 （Ｃ3 ＋Ｃ4 ＋Ｃａ） ＋Ｒ4 （Ｃ4 ＋Ｃａ） −［RoutC0＋R1C1＋R2(C2 ＋Ceq)＋R3C3＋R4(C4 ＋Ca)］／２ となる。
プ１の「ＲＣ回路網遅延時間算出処理」で用いた近似計
算式と同じものを用いると、図２の例では、その（ｂ）
のノードＮ4 の遅延時間Ｔ4 は次のようになる。 Ｔ4 ＝ log２・τ4 ここで、 τ4 ＝Ｒout （Ｃ0 ＋Ｃ1 ＋Ｃ2 ＋Ｃeq＋Ｃ3 ＋Ｃ4 ＋Ｃａ） ＋Ｒ1 （Ｃ1 ＋Ｃ2 ＋Ｃeq＋Ｃ3 ＋Ｃ4 ＋Ｃａ） ＋Ｒ2 （Ｃ2 ＋Ｃeq＋Ｃ3 ＋Ｃ4 ＋Ｃａ） ＋Ｒ3 （Ｃ3 ＋Ｃ4 ＋Ｃａ） ＋Ｒ4 （Ｃ4 ＋Ｃａ） −［RoutC0＋R1C1＋R2(C2 ＋Ceq)＋R3C3＋R4(C4 ＋Ca)］／２ となる。
【００２４】図３は、１箇所の分岐をもち種々の分岐配
線長を与えた配線について、従来の方法を用いて配線遅
延時間を算出した場合の精度と、本発明の方法を用いた
場合の精度とを比較した図である。なお、両方法の精度
は回路シミュレータを用いて算出した配線遅延時間を基
準として求めている。
線長を与えた配線について、従来の方法を用いて配線遅
延時間を算出した場合の精度と、本発明の方法を用いた
場合の精度とを比較した図である。なお、両方法の精度
は回路シミュレータを用いて算出した配線遅延時間を基
準として求めている。
【００２５】
【発明の効果】以上から本発明によれば、配線、駆動側
ゲート、および入力側ゲートを抵抗と容量によって構成
したＲＣ回路網において、駆動側ゲートを２個以上の入
力側ゲートに接続する際の配線の分岐ＲＣ回路網を抵抗
と容量で特徴つけられる電気的特性をもつ等価容量に置
換して、ＲＣ回路網全体を分岐を持たないＲＣ梯子型回
路に変換し、このＲＣ梯子型回路に対して遅延時間の近
似計算式を適用するので、分岐をもつＲＣ回路網に対し
て精度が劣化する特性をもつ従来の遅延時間近似式を用
いても、高精度の配線遅延時間を算出することができる
という大きな利点がある。
ゲート、および入力側ゲートを抵抗と容量によって構成
したＲＣ回路網において、駆動側ゲートを２個以上の入
力側ゲートに接続する際の配線の分岐ＲＣ回路網を抵抗
と容量で特徴つけられる電気的特性をもつ等価容量に置
換して、ＲＣ回路網全体を分岐を持たないＲＣ梯子型回
路に変換し、このＲＣ梯子型回路に対して遅延時間の近
似計算式を適用するので、分岐をもつＲＣ回路網に対し
て精度が劣化する特性をもつ従来の遅延時間近似式を用
いても、高精度の配線遅延時間を算出することができる
という大きな利点がある。
【図１】 本発明の配線遅延時間算出方法を実行する処
理の一実施例のフローチャートである。
理の一実施例のフローチャートである。
【図２】 ＲＣ回路網の分岐ＲＣ回路網部分を等価容量
に置換して全体をＲＣ梯子型回路に変換する説明のため
の回路図である。
に置換して全体をＲＣ梯子型回路に変換する説明のため
の回路図である。
【図３】 配線遅延時間算出の従来方法による場合と本
発明による場合の比較を示す配線遅延時間とその誤差の
相関図である。
発明による場合の比較を示す配線遅延時間とその誤差の
相関図である。
【図４】 配線遅延時間を算出する対象である駆動側ゲ
ート、入力側ゲート、および配線を抵抗および静電容量
によって構成されるＲＣ回路網に表した回路図である。
ート、入力側ゲート、および配線を抵抗および静電容量
によって構成されるＲＣ回路網に表した回路図である。
Ｒout ：駆動側ゲートの出力抵抗、Ｒ1 〜Ｒ1 0：配線の
寄生抵抗、Ｃａ、Ｃｂ、Ｃｃ：入力側ゲートの入力容
量、Ｃ0 〜Ｃ1 0：配線の寄生容量、Ｃeq：分岐ＲＣ回路
網の等価容量、Ｔ0 〜Ｔ1 0：ＲＣ回路網上の各ノードの
概算遅延時間、１：ＲＣ回路網遅延時間算出処理のステ
ップ、２：分岐ＲＣ回路網判定処理のステップ、３：等
価容量算出処理のステップ、４：ＲＣ梯子型回路遅延時
間算出処理のステップ。
寄生抵抗、Ｃａ、Ｃｂ、Ｃｃ：入力側ゲートの入力容
量、Ｃ0 〜Ｃ1 0：配線の寄生容量、Ｃeq：分岐ＲＣ回路
網の等価容量、Ｔ0 〜Ｔ1 0：ＲＣ回路網上の各ノードの
概算遅延時間、１：ＲＣ回路網遅延時間算出処理のステ
ップ、２：分岐ＲＣ回路網判定処理のステップ、３：等
価容量算出処理のステップ、４：ＲＣ梯子型回路遅延時
間算出処理のステップ。
Claims (3)
- 【請求項１】 １個の駆動側ゲートと、該駆動側ゲート
の出力信号を受ける複数の入力側ゲートと、上記駆動側
ゲートと上記入力側ゲートとを接続する配線とを有する
集積回路における上記駆動側ゲートから上記入力側ゲー
トまでの配線遅延時間を算出するに際して、上記配線、
上記駆動側ゲート、および上記入力側ゲートを含む回路
を容量および抵抗からなるＲＣ回路網によって表現し、
遅延時間近似計算式を用いて配線遅延時間を算出する配
線遅延時間算出方法において、 上記配線上の任意ノードから分岐した分岐ＲＣ回路網
を、当該分岐ＲＣ回路網の容量および抵抗で特徴つけら
れる電気的特性を表す等価容量に置換することによっ
て、上記ＲＣ回路網を上記分岐ＲＣ回路網が存在しない
ＲＣ梯子型回路に変換し、 上記遅延時間近似計算式を適用して上記ＲＣ梯子型回路
の遅延時間を算出し、これを配線遅延時間とすることを
特徴とする配線遅延時間算出方法。 - 【請求項２】 上記ＲＣ回路網の分岐ノードをＮk 、該
分岐ノードＮk の電位Ｖk の時間微分をｄＶk ／ｄｔと
し、上記分岐ノードＮk を除く上記ＲＣ分岐回路網上の
任意のノードをＮj 、該ノードＮj に接続される容量の
総和をＣj 、該ノードＮj の電位Ｖj の時間微分をｄＶ
j ／ｄｔとするとき、 上記分岐ノードＮk に接続される分岐ＲＣ回路網の電気
的特性を表現する一般式 で表されるＣeq0 を上記等価容量とすることを特徴とす
る請求項１に記載の配線遅延時間算出方法。 - 【請求項３】 上記ＲＣ回路網の分岐ノードをＮk 、上
記遅延時間近似算出式で予め概算された上記分岐ノード
Ｎk までの遅延時間をＴk 、上記分岐ノードＮk を除く
分岐ＲＣ回路網上の任意のノードをＮj 、該ノードＮj
に接続される容量の総和をＣj 、上記遅延時間近似計算
式により予め概算された上記ノードＮjまでの遅延時間
をＴj とするとき、上記分岐ノードＮk に接続される分
岐ＲＣ回路網の電気的特性を表現する近似式 で表されるＣeqを上記等価容量とし、又は、 上記ＲＣ梯子型回路として残る入力側ゲートの入力端子
に対応するノードまでの上記遅延時間近似計算式により
予め概算された遅延時間をＴout とするとき、上記分岐
ノードＮk に接続される分岐ＲＣ回路網の電気的特性を
表現する近似式 で表されるＣeqを上記等価容量とすることを特徴とする
請求項１に記載の配線遅延時間算出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5200996A JPH0737983A (ja) | 1993-07-21 | 1993-07-21 | 集積回路の配線遅延時間算出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5200996A JPH0737983A (ja) | 1993-07-21 | 1993-07-21 | 集積回路の配線遅延時間算出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0737983A true JPH0737983A (ja) | 1995-02-07 |
Family
ID=16433778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5200996A Pending JPH0737983A (ja) | 1993-07-21 | 1993-07-21 | 集積回路の配線遅延時間算出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0737983A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100475014B1 (ko) * | 1997-10-14 | 2005-09-28 | 삼성전자주식회사 | 인터콘넥터의 지연 시간 계산방법 |
-
1993
- 1993-07-21 JP JP5200996A patent/JPH0737983A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100475014B1 (ko) * | 1997-10-14 | 2005-09-28 | 삼성전자주식회사 | 인터콘넥터의 지연 시간 계산방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6047247A (en) | Method of estimating degradation with consideration of hot carrier effects | |
| JP3207989B2 (ja) | 遅延時間計算装置 | |
| US6763504B2 (en) | Method for reducing RC parasitics in interconnect networks of an integrated circuit | |
| JP2854733B2 (ja) | 遅延時間計算装置及び遅延時間計算方法 | |
| Hurst et al. | Determination of stability using return ratios in balanced fully differential feedback circuits | |
| US7594209B2 (en) | Method for incorporating Miller capacitance effects in digital circuits for an accurate timing analysis | |
| US5293327A (en) | Method of logic circuit simulation | |
| Kaushik et al. | Crosstalk analysis for a CMOS gate driven inductively and capacitively coupled interconnects | |
| JPH0737983A (ja) | 集積回路の配線遅延時間算出方法 | |
| US6880141B1 (en) | Wire delay distributed model | |
| Zhou et al. | A distributed-RCL model for MCM layout | |
| US7043709B2 (en) | Method and apparatus for determining gate-level delays in an integrated circuit | |
| US7283942B1 (en) | High speed techniques for simulating circuits | |
| US20030088393A1 (en) | Automatic generation of reduced-size circuit models including inductive interaction | |
| JP2002123568A (ja) | 遅延時間計算方法及び記録媒体 | |
| US20060100830A1 (en) | Moment computations of nonuniform distributed coupled RLC trees with applications to estimating crosstalk noise | |
| JP3231916B2 (ja) | 集積回路の自動配線方法 | |
| Wu et al. | Accurate speed improvement techniques for RC line and tree interconnections in CMOS VLSI | |
| Agarwal et al. | A simplifiediyansmission-line based crosstalk noise model for on-chip RLC wiring | |
| US6658631B1 (en) | Method and system for dynamically generating resistance, capacitance, and delay table look-ups | |
| JP3251250B2 (ja) | クロックスキュー低減方法及びクロックスキュー低減方法を記録したコンピュータ読み取り可能な記録媒体 | |
| JP2000082089A (ja) | Ｌｓｉの設計におけるタイミング検証方法 | |
| JP2001043262A (ja) | 単一および結合損失伝送ラインのシミュレーションに用いる方法 | |
| US5910747A (en) | Method for optimization of multi-level interconnect RC delay | |
| Feng et al. | An analytical delay model for SRAM-based FPGA interconnections |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010619 |