JP2001043262A - 単一および結合損失伝送ラインのシミュレーションに用いる方法 - Google Patents
単一および結合損失伝送ラインのシミュレーションに用いる方法Info
- Publication number
- JP2001043262A JP2001043262A JP2000192232A JP2000192232A JP2001043262A JP 2001043262 A JP2001043262 A JP 2001043262A JP 2000192232 A JP2000192232 A JP 2000192232A JP 2000192232 A JP2000192232 A JP 2000192232A JP 2001043262 A JP2001043262 A JP 2001043262A
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- package
- triangular
- impulse response
- simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 単一および結合損失伝送ライン用の高速シミ
ュレーション方法を提供する。 【解決手段】 高速シミュレーション方法は、三角波イ
ンパルス応答に基づく。この方法は、高速ＩＣパッケー
ジ構造内に設けられた周波数依存パラメータを有する多
数の損失伝送ラインよりなるシミュレーション装置に用
いられる。
ュレーション方法を提供する。 【解決手段】 高速シミュレーション方法は、三角波イ
ンパルス応答に基づく。この方法は、高速ＩＣパッケー
ジ構造内に設けられた周波数依存パラメータを有する多
数の損失伝送ラインよりなるシミュレーション装置に用
いられる。
Description
【０００１】
【発明の属する技術分野】本発明は、回路シミュレーシ
ョン、特に、三角波インパルス応答に基づいた周波数依
存パラメータを有する単一および結合損失ラインの高速
シミュレーション方法に関する。
ョン、特に、三角波インパルス応答に基づいた周波数依
存パラメータを有する単一および結合損失ラインの高速
シミュレーション方法に関する。
【０００２】
【発明が解決しようとする課題】以下の説明において、
Ｓ／３９０，ＲＳ／６０００，ＩＢＭは、Ｉｎｔｅｒｎ
ａｔｉｏａｎｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ
Ｃｏｒｐｏｒａｔｉｏｎ（Ａｒｍｏｎｋ，Ｎｅｗｙｏ
ｒｋ，Ｕ．Ｓ．Ａ．）の登録商標である。Ｇ５のように
他の名称は、Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎ
ｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎあ
るいは他社の商標または商品名である。
Ｓ／３９０，ＲＳ／６０００，ＩＢＭは、Ｉｎｔｅｒｎ
ａｔｉｏａｎｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ
Ｃｏｒｐｏｒａｔｉｏｎ（Ａｒｍｏｎｋ，Ｎｅｗｙｏ
ｒｋ，Ｕ．Ｓ．Ａ．）の登録商標である。Ｇ５のように
他の名称は、Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎ
ｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎあ
るいは他社の商標または商品名である。
【０００３】刊行物“Ｆｉｒｓｔ ｌｅｖｅｌ ｐａｃ
ｋａｇｅ ｄｅｓｉｇｎ ｃｏｎｓｉｄｅｒａｔｉｏｎ
ｓ ｆｏｒ ＩＢＭ’ｓ Ｓ／３９０ Ｇ５ ｓｅｒｖ
ｅｒ”（Ｐｒｏｃ．ＩＥＥＥ ７ｔｈ Ｔｏｐｉｃａｌ
Ｍｅｅｔ．Ｅｌｅｃｔ．Ｐｅｒｆｏｒｍａｎｃｅ Ｅ
ｌｅｃｔｒｏｎ．Ｐａｃｋａｇ．，Ｗｅｓｔ Ｐｏｉｎ
ｔ，ＮＹ，Ｏｃｔ．１９９８，ｐｐ．１５−１６．）に
おいて、Ｇ．Ｋａｔａｐｉｓ，Ｄ．Ｂｅｃｋｅｒおよび
Ｈ．Ｓｔｏｌｌｅｒによって検討されているメインフレ
ーム・コンピュータ・システム用のパッケージ内には、
多くの伝送ラインが存在する。システム・クロック周波
数および集積密度が増大するにつれて、ＩＣパッケージ
内の伝送ラインの損失は、もはや無視することができな
い。メインフレーム・コンピュータ・パッケージ構造お
よび他の高速ＩＣパッケージ構造アプリケーションにお
いて、多くの（例えば、１００ｋ）単一および結合損失
伝送ラインを有するシステムを、シミュレーションしな
ければならない。ツールにとっては、精度に加えて、シ
ミュレーション時間が他の重要な基準である。損失伝送
ラインについての既存のモデルは、通常、非常に低速で
あるので、特に表皮効果のような周波数依存特性が考慮
されるときには、このようなシミュレーションには直接
に用いることはできない。高速シミュレーション方法
は、メインフレーム・コンピュータ用の高速ＩＣパッケ
ージの正確な構造にとって、重要な問題の１つになる。
ｋａｇｅ ｄｅｓｉｇｎ ｃｏｎｓｉｄｅｒａｔｉｏｎ
ｓ ｆｏｒ ＩＢＭ’ｓ Ｓ／３９０ Ｇ５ ｓｅｒｖ
ｅｒ”（Ｐｒｏｃ．ＩＥＥＥ ７ｔｈ Ｔｏｐｉｃａｌ
Ｍｅｅｔ．Ｅｌｅｃｔ．Ｐｅｒｆｏｒｍａｎｃｅ Ｅ
ｌｅｃｔｒｏｎ．Ｐａｃｋａｇ．，Ｗｅｓｔ Ｐｏｉｎ
ｔ，ＮＹ，Ｏｃｔ．１９９８，ｐｐ．１５−１６．）に
おいて、Ｇ．Ｋａｔａｐｉｓ，Ｄ．Ｂｅｃｋｅｒおよび
Ｈ．Ｓｔｏｌｌｅｒによって検討されているメインフレ
ーム・コンピュータ・システム用のパッケージ内には、
多くの伝送ラインが存在する。システム・クロック周波
数および集積密度が増大するにつれて、ＩＣパッケージ
内の伝送ラインの損失は、もはや無視することができな
い。メインフレーム・コンピュータ・パッケージ構造お
よび他の高速ＩＣパッケージ構造アプリケーションにお
いて、多くの（例えば、１００ｋ）単一および結合損失
伝送ラインを有するシステムを、シミュレーションしな
ければならない。ツールにとっては、精度に加えて、シ
ミュレーション時間が他の重要な基準である。損失伝送
ラインについての既存のモデルは、通常、非常に低速で
あるので、特に表皮効果のような周波数依存特性が考慮
されるときには、このようなシミュレーションには直接
に用いることはできない。高速シミュレーション方法
は、メインフレーム・コンピュータ用の高速ＩＣパッケ
ージの正確な構造にとって、重要な問題の１つになる。
【０００４】
【課題を解決するための手段】ＩＣパッケージのネット
リストに対して、伝送ラインの損失をシミュレートする
高速シミュレーション方法が提供される。損失伝送ライ
ンの三角波インパルス応答データベースに基づく本発明
の方法は、既存のツールよりも、かなり速い速度を有
し、既存のツールと比較して、満足すべき精度を有す
る。この新しい計算方法は、テスト回路のために生成さ
れた三角波インパルス応答データベースを用いる。した
がって、この新しい方法は、ＩＣパッケージのネットリ
ストに対して、時間領域基準関数として表される三角波
形、および損失伝送ラインのデータベースからの、三角
波インパルス応答の要求とを用いて、ＩＣパッケージ種
々の長さおよび種々の寸法を有するネットリスト回路伝
送ラインの時間領域応答を、反覆して計算する。
リストに対して、伝送ラインの損失をシミュレートする
高速シミュレーション方法が提供される。損失伝送ライ
ンの三角波インパルス応答データベースに基づく本発明
の方法は、既存のツールよりも、かなり速い速度を有
し、既存のツールと比較して、満足すべき精度を有す
る。この新しい計算方法は、テスト回路のために生成さ
れた三角波インパルス応答データベースを用いる。した
がって、この新しい方法は、ＩＣパッケージのネットリ
ストに対して、時間領域基準関数として表される三角波
形、および損失伝送ラインのデータベースからの、三角
波インパルス応答の要求とを用いて、ＩＣパッケージ種
々の長さおよび種々の寸法を有するネットリスト回路伝
送ラインの時間領域応答を、反覆して計算する。
【０００５】これらの、および他の改良は、以下の詳細
な説明で述べられる。本発明の利点と特徴を十分に理解
するためには、詳細な説明と図面とを参照すべきであ
る。
な説明で述べられる。本発明の利点と特徴を十分に理解
するためには、詳細な説明と図面とを参照すべきであ
る。
【０００６】
【発明の実施の形態】あらゆる波形（図１の１０）を表
すための時間領域基準関数として三角波形１１を用いる
と、時間領域応答は、三角波インパルス応答によって計
算できる。図２に、Ｎ結合伝送ライン・セクションを示
し、図３に、本発明の結果である等価回路を示す。図３
において、ｉj （ｔ）およびｗj （ｔ）を計算する式
が、次式で与えられる。
すための時間領域基準関数として三角波形１１を用いる
と、時間領域応答は、三角波インパルス応答によって計
算できる。図２に、Ｎ結合伝送ライン・セクションを示
し、図３に、本発明の結果である等価回路を示す。図３
において、ｉj （ｔ）およびｗj （ｔ）を計算する式
が、次式で与えられる。
【０００７】
【数２】
【０００８】ここに、ｉj （ｔ）は、図２の伝送ライン
ｊの特性インピーダンスの虚数部を表す電流源であり、
ｗj （ｔ）は、図２のラインｊの結合および伝送を表す
電流源である。
ｊの特性インピーダンスの虚数部を表す電流源であり、
ｗj （ｔ）は、図２のラインｊの結合および伝送を表す
電流源である。
【０００９】これらの式によって、電流源ｉj （ｔ）
は、伝送ラインｊの特性インピーダンスであるＺojの虚
数部によって生起され、Ｒojは、特性インピーダンスＺ
ojの実数部である。また、ｉTIRj（ｔ）およびＶTIRmj
（ｔ）は、次のセクションで説明される三角波インパル
ス応答であり、Δｔはこの方法で用いられるシミュレー
ション時間ステップである。ディスク上のデータベース
に格納され、本発明の方法によって用いられる三角波イ
ンパルス応答を生成するために、シミュレーション・ツ
ールが用いられる。
は、伝送ラインｊの特性インピーダンスであるＺojの虚
数部によって生起され、Ｒojは、特性インピーダンスＺ
ojの実数部である。また、ｉTIRj（ｔ）およびＶTIRmj
（ｔ）は、次のセクションで説明される三角波インパル
ス応答であり、Δｔはこの方法で用いられるシミュレー
ション時間ステップである。ディスク上のデータベース
に格納され、本発明の方法によって用いられる三角波イ
ンパルス応答を生成するために、シミュレーション・ツ
ールが用いられる。
【００１０】上記式に基づく汎用のシミュレーション・
ツールが開発されている。抵抗，インダクタ，キャパシ
タのような集中（伝送ラインとは異なり一点に集中し
た）素子と、電圧および電流源とは、伝送ライン用に実
現したこのツールによって、得られる。上記式によって
示される計算を実行する本発明によるシミュレーション
の際、全ＩＣパッケージ回路は、伝送ラインによって分
離される多くの局部回路に分割され、個々に、シミュレ
ーション時間ステップ毎に解が得られる。
ツールが開発されている。抵抗，インダクタ，キャパシ
タのような集中（伝送ラインとは異なり一点に集中し
た）素子と、電圧および電流源とは、伝送ライン用に実
現したこのツールによって、得られる。上記式によって
示される計算を実行する本発明によるシミュレーション
の際、全ＩＣパッケージ回路は、伝送ラインによって分
離される多くの局部回路に分割され、個々に、シミュレ
ーション時間ステップ毎に解が得られる。
【００１１】新しいシミュレーション・ツールをランす
る前に、本発明の方法を使用する。したがって、損失伝
送ラインの三角波インパルス応答を含むデータベースを
持つ、あるいはセットアップする必要がある。このため
には、周波数依存パラメータを有する伝送損失ラインを
含むＩＢＭシミュレーション・ツールであるＡＳＸをラ
ンして、損失伝送ラインの基準三角波インパルス応答を
得る。シミュレーション・ツールは、他のツールであっ
てもよい。単一および２結合伝送ラインの基準三角波イ
ンパルス応答を生成させるテストケースのＡＳＸシミュ
レーションのための回路図を図４に示す。単一ピーク値
および２Ｄｔの三角波形を有する電圧源Ｖinを用いて、
三角波インパルス応答を得る。図５は、損失２結合伝送
ラインの三角波インパルス応答の１つの例であるＶ
TIR14 を示す。
る前に、本発明の方法を使用する。したがって、損失伝
送ラインの三角波インパルス応答を含むデータベースを
持つ、あるいはセットアップする必要がある。このため
には、周波数依存パラメータを有する伝送損失ラインを
含むＩＢＭシミュレーション・ツールであるＡＳＸをラ
ンして、損失伝送ラインの基準三角波インパルス応答を
得る。シミュレーション・ツールは、他のツールであっ
てもよい。単一および２結合伝送ラインの基準三角波イ
ンパルス応答を生成させるテストケースのＡＳＸシミュ
レーションのための回路図を図４に示す。単一ピーク値
および２Ｄｔの三角波形を有する電圧源Ｖinを用いて、
三角波インパルス応答を得る。図５は、損失２結合伝送
ラインの三角波インパルス応答の１つの例であるＶ
TIR14 を示す。
【００１２】すべての三角波インパルス応答は、単一ラ
インにおけるｉTIRIを除いて、本来的にライン長依存で
ある。基準テストケース回路（図４）三角波インパルス
応答は、シミュレーション・ツールで使用するために、
データベース（図５の格納データとして表す）に入力さ
れる。データのフローチャートを、図６に示す。新しい
ツールによるシミュレーションの直前に、ＩＣパッケー
ジ構造のための回路における全伝送ラインに対し補間法
を用いることによって、制限された数の三角波インパル
ス応答が、ＡＳＸによって生成され、ＴＩＲデータベー
スの図５のデータによって表される、ディスク上のデー
タベースに格納される。
インにおけるｉTIRIを除いて、本来的にライン長依存で
ある。基準テストケース回路（図４）三角波インパルス
応答は、シミュレーション・ツールで使用するために、
データベース（図５の格納データとして表す）に入力さ
れる。データのフローチャートを、図６に示す。新しい
ツールによるシミュレーションの直前に、ＩＣパッケー
ジ構造のための回路における全伝送ラインに対し補間法
を用いることによって、制限された数の三角波インパル
ス応答が、ＡＳＸによって生成され、ＴＩＲデータベー
スの図５のデータによって表される、ディスク上のデー
タベースに格納される。
【００１３】図６に示される改良との比較のために、Ａ
ＳＸで用いられるオリジナルのドライバ・モデルとその
励起源とを、抵抗とピース状リニア電圧源とよりなり、
オリジナル・モデルから引き出される簡略化モデルと置
き換えた。近端および遠端の結合ノイズの結果を、ＡＳ
Ｘによる結果と比較して、図７および図８に示す。図７
および図８において、点線は、ＡＳＸによって得られた
結果を示し、簡略化モデルによる結果は、“本発明方
法”の実線で示されている。明らかなように、本発明の
方法を用いるツールは、三角波インパルス応答データベ
ースを生成するために用いたツールとほとんど同じ精度
を用いている。しかし、ＩＢＭ ＲＳ／６０００ ４３
Ｐ Ｍｏｄｅｌ ２６０ワークステーション上で、“本
発明方法”によるＣＰＵ時間は、図９に示す回路をシミ
ュレーションするために、それぞれ２０ｎｓ回路波形長
性能時間（２０００回ステップ）に対しては、２．６秒
であり、２００ｎｓ回路波形長性能時間（２００００回
ステップ）に対しては、６．６秒である。正規のシミュ
レーション・ツールＡＸＳによれば、簡略化されたドラ
イバ・モデルが用いられるときには、２０ｎｓ回路波形
性能時間に対し、時間は７５秒となる。
ＳＸで用いられるオリジナルのドライバ・モデルとその
励起源とを、抵抗とピース状リニア電圧源とよりなり、
オリジナル・モデルから引き出される簡略化モデルと置
き換えた。近端および遠端の結合ノイズの結果を、ＡＳ
Ｘによる結果と比較して、図７および図８に示す。図７
および図８において、点線は、ＡＳＸによって得られた
結果を示し、簡略化モデルによる結果は、“本発明方
法”の実線で示されている。明らかなように、本発明の
方法を用いるツールは、三角波インパルス応答データベ
ースを生成するために用いたツールとほとんど同じ精度
を用いている。しかし、ＩＢＭ ＲＳ／６０００ ４３
Ｐ Ｍｏｄｅｌ ２６０ワークステーション上で、“本
発明方法”によるＣＰＵ時間は、図９に示す回路をシミ
ュレーションするために、それぞれ２０ｎｓ回路波形長
性能時間（２０００回ステップ）に対しては、２．６秒
であり、２００ｎｓ回路波形長性能時間（２００００回
ステップ）に対しては、６．６秒である。正規のシミュ
レーション・ツールＡＸＳによれば、簡略化されたドラ
イバ・モデルが用いられるときには、２０ｎｓ回路波形
性能時間に対し、時間は７５秒となる。
【００１４】本発明の好適な実施例を説明したが、当業
者は、現在および将来において、本発明の範囲内におい
て種々の改良および強化を行うことができることがわか
る。
者は、現在および将来において、本発明の範囲内におい
て種々の改良および強化を行うことができることがわか
る。
【００１５】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）単一および結合損失ラインのシミュレーションに
用いる方法であって、テスト回路に対して三角波インパ
ルス応答を生成するシミュレーション・ツールに入力さ
れるテスト回路を用いて作成された、損失伝送ラインの
多数の三角波インパルス応答を格納するデータベースを
用いるステップと、前記格納される三角波インパルス応
答を、前記シミュレーション・ツールで生成し、データ
ベース要求による検索のために、前記格納された多数の
三角波インパルス応答を、前記データベースに格納する
ステップと、集積回路（ＩＣ）パッケージをいかにチッ
プ上にレイアウトするかを決定するために、ＩＣパッケ
ージのシミュレーションの際に、シミュレーション・ツ
ールへの入力として、前記ＩＣパッケージのネットリス
トを与えるステップと、前記ＩＣパッケージのネットリ
ストに対して、時間領域基本関数として表される三角波
形、および損失伝送ラインの前記データベースからの、
三角波インパルス応答の要求とを用いて、前記ネットリ
ストに対する前記ＩＣパッケージの伝送ラインの時間領
域応答を、反覆して計算するステップと、を含むことを
特徴とする方法。 （２）前記三角波インパルス応答が計算されるときに、
三角波インパルス応答に対して、終端セットアップを導
入することを特徴とする上記（１）に記載の方法。 （３）ＩＣパッケージに対して種々の長さおよび種々の
方法で、ネットリスト回路伝送ラインの時間領域応答に
対して、時間領域応答を計算することを特徴とする上記
（１）に記載の方法。 （４）ＩＣパッケージの回路に対する時間領域応答の反
覆決定に用いられるステップにおいて、伝送ライン（ｊ
＝１，２，…，２Ｎ）に対しｉj （ｔ）およびｗ j
（ｔ）を計算する式が
の事項を開示する。 （１）単一および結合損失ラインのシミュレーションに
用いる方法であって、テスト回路に対して三角波インパ
ルス応答を生成するシミュレーション・ツールに入力さ
れるテスト回路を用いて作成された、損失伝送ラインの
多数の三角波インパルス応答を格納するデータベースを
用いるステップと、前記格納される三角波インパルス応
答を、前記シミュレーション・ツールで生成し、データ
ベース要求による検索のために、前記格納された多数の
三角波インパルス応答を、前記データベースに格納する
ステップと、集積回路（ＩＣ）パッケージをいかにチッ
プ上にレイアウトするかを決定するために、ＩＣパッケ
ージのシミュレーションの際に、シミュレーション・ツ
ールへの入力として、前記ＩＣパッケージのネットリス
トを与えるステップと、前記ＩＣパッケージのネットリ
ストに対して、時間領域基本関数として表される三角波
形、および損失伝送ラインの前記データベースからの、
三角波インパルス応答の要求とを用いて、前記ネットリ
ストに対する前記ＩＣパッケージの伝送ラインの時間領
域応答を、反覆して計算するステップと、を含むことを
特徴とする方法。 （２）前記三角波インパルス応答が計算されるときに、
三角波インパルス応答に対して、終端セットアップを導
入することを特徴とする上記（１）に記載の方法。 （３）ＩＣパッケージに対して種々の長さおよび種々の
方法で、ネットリスト回路伝送ラインの時間領域応答に
対して、時間領域応答を計算することを特徴とする上記
（１）に記載の方法。 （４）ＩＣパッケージの回路に対する時間領域応答の反
覆決定に用いられるステップにおいて、伝送ライン（ｊ
＝１，２，…，２Ｎ）に対しｉj （ｔ）およびｗ j
（ｔ）を計算する式が
【００１６】
【数３】
【００１７】ここに、ｉj （ｔ）は、伝送ラインｊの特
性インピーダンスの虚数部を表す電流源であり、ｗj
（ｔ）は、ラインｊの結合および伝送を表す電流源であ
る、ことを特徴とする上記（１）に記載の方法。
性インピーダンスの虚数部を表す電流源であり、ｗj
（ｔ）は、ラインｊの結合および伝送を表す電流源であ
る、ことを特徴とする上記（１）に記載の方法。
【図１】波形を表すために、三角形基準波形によって構
成される波形を示す図である。
成される波形を示す図である。
【図２】Ｎ結合伝送ラインセクションを示す図である。
【図３】図２のＮ結合伝送ラインの等価回路を示す図で
ある。
ある。
【図４】単一および２結合ラインの三角波インパルス応
答を生成するＡＳＸ（ＩＢＭシミュレーション・ツー
ル）を示す図である。
答を生成するＡＳＸ（ＩＢＭシミュレーション・ツー
ル）を示す図である。
【図５】遠端結合ノイズＶTIR14 を示す図である。
【図６】三角波インパルス応答に基づく周波数依存パラ
メータを有する単一および結合損失ラインに対するシミ
ュレーション方法のフローチャートである。
メータを有する単一および結合損失ラインに対するシミ
ュレーション方法のフローチャートである。
【図７】新しい方法およびＡＳＸツールによる、図６の
Ｖ2 の比較を示す図である。
Ｖ2 の比較を示す図である。
【図８】新しい方法およびＡＳＸツールによる、図６の
Ｖ4 の比較を示す図である。
Ｖ4 の比較を示す図である。
【図９】本発明の方法の検証に用いられるシミュレーシ
ョンされた回路を示す図である。
ョンされた回路を示す図である。
【符号の説明】 １０ 波形 １１ 三角波形
Claims (4)
- 【請求項１】単一および結合損失ラインのシミュレーシ
ョンに用いる方法であって、 テスト回路に対して三角波インパルス応答を生成するシ
ミュレーション・ツールに入力されるテスト回路を用い
て作成された、損失伝送ラインの多数の三角波インパル
ス応答を格納するデータベースを用いるステップと、 前記格納される三角波インパルス応答を、前記シミュレ
ーション・ツールで生成し、データベース要求による検
索のために、前記格納された多数の三角波インパルス応
答を、前記データベースに格納するステップと、 集積回路（ＩＣ）パッケージをいかにチップ上にレイア
ウトするかを決定するために、ＩＣパッケージのシミュ
レーションの際に、シミュレーション・ツールへの入力
として、前記ＩＣパッケージのネットリストを与えるス
テップと、 前記ＩＣパッケージのネットリストに対して、時間領域
基本関数として表される三角波形、および損失伝送ライ
ンの前記データベースからの、三角波インパルス応答の
要求とを用いて、前記ネットリストに対する前記ＩＣパ
ッケージの伝送ラインの時間領域応答を、反覆して計算
するステップと、を含むことを特徴とする方法。 - 【請求項２】前記三角波インパルス応答が計算されると
きに、三角波インパルス応答に対して、終端セットアッ
プを導入することを特徴とする請求項１記載の方法。 - 【請求項３】ＩＣパッケージに対して種々の長さおよび
種々の方法で、ネットリスト回路伝送ラインの時間領域
応答に対して、時間領域応答を計算することを特徴とす
る請求項１記載の方法。 - 【請求項４】ＩＣパッケージの回路に対する時間領域応
答の反覆決定に用いられるステップにおいて、伝送ライ
ン（ｊ＝１，２，…，２Ｎ）に対しｉj （ｔ）およびｗ
j （ｔ）を計算する式が 【数１】 ここに、ｉj （ｔ）は、伝送ラインｊの特性インピーダ
ンスの虚数部を表す電流源であり、ｗj （ｔ）は、ライ
ンｊの結合および伝送を表す電流源である、ことを特徴
とする請求項１記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/345923 | 1999-07-01 | ||
| US09/345,923 US6694289B1 (en) | 1999-07-01 | 1999-07-01 | Fast simulation method for single and coupled lossy lines with frequency-dependent parameters based on triangle impulse responses |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001043262A true JP2001043262A (ja) | 2001-02-16 |
Family
ID=23357117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000192232A Pending JP2001043262A (ja) | 1999-07-01 | 2000-06-27 | 単一および結合損失伝送ラインのシミュレーションに用いる方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6694289B1 (ja) |
| JP (1) | JP2001043262A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7693700B1 (en) * | 2003-05-09 | 2010-04-06 | Altera Corporation | Caching technique for electrical simulation of VLSI interconnect |
| US7401014B2 (en) * | 2004-10-19 | 2008-07-15 | International Business Machines Corporation | Method for order selection in passive transmission line macromodels based on the lie criteria |
| CN102663161B (zh) * | 2012-03-16 | 2014-07-02 | 苏州芯禾电子科技有限公司 | 一种射频集成电路三角网格剖分的方法 |
| CN116298473B (zh) * | 2023-05-17 | 2023-08-08 | 湖南大学 | 芯片引脚电压的非接触测量方法、装置、设备和介质 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5025402A (en) * | 1989-04-07 | 1991-06-18 | Northern Telecom Limited | Method of transient simulation of transmission line networks using a circuit simulator |
| US5055795A (en) * | 1990-05-29 | 1991-10-08 | At&T Bell Laboratories | Traveling wave type transversal equalizer |
| JP3082987B2 (ja) * | 1991-10-09 | 2000-09-04 | 株式会社日立製作所 | ミックスモードシミュレーション方法 |
| US5371853A (en) * | 1991-10-28 | 1994-12-06 | University Of Maryland At College Park | Method and system for CELP speech coding and codebook for use therewith |
| US5502392A (en) * | 1992-04-30 | 1996-03-26 | International Business Machines Corporation | Methods for the measurement of the frequency dependent complex propagation matrix, impedance matrix and admittance matrix of coupled transmission lines |
| US5379231A (en) * | 1992-05-29 | 1995-01-03 | University Of Texas System | Method and apparatus for simulating a microelectric interconnect circuit |
| US5313398A (en) * | 1992-07-23 | 1994-05-17 | Carnegie Mellon University | Method and apparatus for simulating a microelectronic circuit |
| US5559997A (en) * | 1993-10-04 | 1996-09-24 | Matsushita Electric Industrial Co., Ltd. | System and method for designing a printed-circuit board |
| EP0696848B1 (de) * | 1994-08-08 | 2000-04-05 | Micronas Intermetall GmbH | Verfahren zur digitalen Interpolation von Signalen |
| US6207936B1 (en) * | 1996-01-31 | 2001-03-27 | Asm America, Inc. | Model-based predictive control of thermal processing |
| US5903477A (en) * | 1996-04-10 | 1999-05-11 | Fujitsu Limited | Simulation apparatus and simulation method for electromagnetic field intensity using moment method |
| US6234658B1 (en) * | 1996-06-07 | 2001-05-22 | Duality Semiconductor, Inc. | Method and apparatus for producing signal processing circuits in the delta sigma domain |
| US6051027A (en) * | 1997-08-01 | 2000-04-18 | Lucent Technologies | Efficient three dimensional extraction |
| US6028989A (en) * | 1998-04-13 | 2000-02-22 | International Business Machines Corporation | Calculating crosstalk voltage from IC craftsman routing data |
| US6445692B1 (en) * | 1998-05-20 | 2002-09-03 | The Trustees Of The Stevens Institute Of Technology | Blind adaptive algorithms for optimal minimum variance CDMA receivers |
| US6226330B1 (en) * | 1998-07-16 | 2001-05-01 | Silicon Graphics, Inc. | Eigen-mode encoding of signals in a data group |
| US6342823B1 (en) * | 1998-08-26 | 2002-01-29 | International Business Machines Corp. | System and method for reducing calculation complexity of lossy, frequency-dependent transmission-line computation |
| US6418401B1 (en) * | 1999-02-11 | 2002-07-09 | International Business Machines Corporation | Efficient method for modeling three-dimensional interconnect structures for frequency-dependent crosstalk simulation |
| US6353801B1 (en) * | 1999-04-09 | 2002-03-05 | Agilent Technologies, Inc. | Multi-resolution adaptive solution refinement technique for a method of moments-based electromagnetic simulator |
-
1999
- 1999-07-01 US US09/345,923 patent/US6694289B1/en not_active Expired - Fee Related
-
2000
- 2000-06-27 JP JP2000192232A patent/JP2001043262A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US6694289B1 (en) | 2004-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Nakhla et al. | Simulation of coupled interconnects using waveform relaxation and transverse partitioning | |
| US10885255B1 (en) | Using a Barycenter compact model for a circuit network | |
| US6314546B1 (en) | Interconnect capacitive effects estimation | |
| US6347393B1 (en) | Method and apparatus for performing buffer insertion with accurate gate and interconnect delay computation | |
| Alpert et al. | Buffer insertion with accurate gate and interconnect delay computation | |
| US7142991B2 (en) | Voltage dependent parameter analysis | |
| Chen et al. | An RLC interconnect model based on Fourier analysis | |
| US10140396B1 (en) | Partitioning electronic circuits for simulation on multiple processors | |
| US5313398A (en) | Method and apparatus for simulating a microelectronic circuit | |
| US7774174B2 (en) | Branch merge reduction of RLCM networks | |
| Sanaie et al. | A fast method for frequency and time domain simulation of high-speed VLSI interconnects | |
| US10558772B1 (en) | Partitioning a system graph for circuit simulation to obtain an exact solution | |
| US10068043B1 (en) | Validating integrated circuit simulation results | |
| US9471733B1 (en) | Solving a circuit network in multicore or distributed computing environment | |
| Kashyap et al. | An" effective" capacitance based delay metric for RC interconnect | |
| Achar et al. | Efficient transient simulation of embedded subnetworks characterized by S-parameters in the presence of nonlinear elements | |
| US7017130B2 (en) | Method of verification of estimating crosstalk noise in coupled RLC interconnects with distributed line in nanometer integrated circuits | |
| US6820245B2 (en) | Methods, systems, and computer program products for modeling inductive effects in a circuit by combining a plurality of localized models | |
| JP2001043262A (ja) | 単一および結合損失伝送ラインのシミュレーションに用いる方法 | |
| Kashyap et al. | Closed form expressions for extending step delay and slew metrics to ramp inputs | |
| Chen et al. | A fast simulation method for single and coupled lossy lines with frequency-dependent parameters based on triangle impulse responses | |
| US6807659B2 (en) | Robust delay metric for RC circuits | |
| Celik et al. | Simulation of lossy multiconductor transmission lines using backward Euler integration | |
| Kahng et al. | Noise and delay estimation for coupled rc interconnects | |
| JP2000082089A (ja) | Ｌｓｉの設計におけるタイミング検証方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020108 |