JPH0734430B2 - 薄膜半導体装置の製造方法 - Google Patents
薄膜半導体装置の製造方法Info
- Publication number
- JPH0734430B2 JPH0734430B2 JP63037827A JP3782788A JPH0734430B2 JP H0734430 B2 JPH0734430 B2 JP H0734430B2 JP 63037827 A JP63037827 A JP 63037827A JP 3782788 A JP3782788 A JP 3782788A JP H0734430 B2 JPH0734430 B2 JP H0734430B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- thin film
- film
- silicon film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
- Recrystallisation Techniques (AREA)
- Light Receiving Elements (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はアモルファス半導体と多結晶薄膜の特性を活用
した薄膜半導体装置の製造方法に関する。
した薄膜半導体装置の製造方法に関する。
〔発明の背景〕 アモルファス半導体は、結晶体に比較して光学的に優れ
た特性をもっている反面、電子正孔の移動度等の電気特
性が結晶体には及ばない。このアモルファス半導体の電
気特性の欠点を改善する方法として真空熱処理による多
結晶化があるが、この場合、光学的特性が劣化する。例
えばアモルファスシリコンでは加熱にするとダングリン
グボンドに結合している水素原子が熱によって離脱し、
欠陥密度が増加する。
た特性をもっている反面、電子正孔の移動度等の電気特
性が結晶体には及ばない。このアモルファス半導体の電
気特性の欠点を改善する方法として真空熱処理による多
結晶化があるが、この場合、光学的特性が劣化する。例
えばアモルファスシリコンでは加熱にするとダングリン
グボンドに結合している水素原子が熱によって離脱し、
欠陥密度が増加する。
よって、光学的特性を利用する例えば光センサと、電気
特性を利用する例えばFETとをアモルファス半導体で同
一基板上形成した半導体装置では、FET部の特性が劣化
する。反対に両機能部を多結晶体で形成すれば光センサ
部の性能が良好とならない。このため、両機能部が同時
に良好な性能を発揮する半導体装置を製造することが困
難であった。
特性を利用する例えばFETとをアモルファス半導体で同
一基板上形成した半導体装置では、FET部の特性が劣化
する。反対に両機能部を多結晶体で形成すれば光センサ
部の性能が良好とならない。このため、両機能部が同時
に良好な性能を発揮する半導体装置を製造することが困
難であった。
また、光センサをアモルファス半導体で、FETを多結晶
体で各々個別に製造した後、これらを合体する方法も考
えられるが、その方法によって形成される装置は信頼性
とコストの点で難点がある。
体で各々個別に製造した後、これらを合体する方法も考
えられるが、その方法によって形成される装置は信頼性
とコストの点で難点がある。
そこで光センサ等を形成するアモルファス半導体膜とFE
T等を形成する多結晶膜とを同一基板に形成した薄膜半
導体装置の製造方法が提案されている。この製造方法で
は、基板上にプラズマCVDでアモルファス半導体膜を形
成し、そのアモルファス半導体膜の所定部分（FETとな
る部分）をレーザ照射で多結晶化した後、電極等のパタ
ーン形成を行っている。
T等を形成する多結晶膜とを同一基板に形成した薄膜半
導体装置の製造方法が提案されている。この製造方法で
は、基板上にプラズマCVDでアモルファス半導体膜を形
成し、そのアモルファス半導体膜の所定部分（FETとな
る部分）をレーザ照射で多結晶化した後、電極等のパタ
ーン形成を行っている。
この場合、アモルファス半導体膜をレーザ照射で多結晶
化する前に真空熱処理すれば、多結晶膜の特性改善が図
られる。
化する前に真空熱処理すれば、多結晶膜の特性改善が図
られる。
ところが、このような熱処理をすると、アモルファス半
導体の状態を保持すべき部分の光学的特性が特性が劣化
する。
導体の状態を保持すべき部分の光学的特性が特性が劣化
する。
本発明はこのような事情に鑑みてなされたもので、レー
ザ照射で多結晶化する前の熱処理によっても、アモルフ
ァス半導体の状態を保持すべき部分の光学的特性が劣化
しないようにした薄膜半導体装置の製造方法を提供する
ことである。
ザ照射で多結晶化する前の熱処理によっても、アモルフ
ァス半導体の状態を保持すべき部分の光学的特性が劣化
しないようにした薄膜半導体装置の製造方法を提供する
ことである。
このために本発明は、基板の片面全面に形成したアモル
ファス半導体膜の一部を第１素子部とし、残りを該アモ
ルファス半導体膜をレーザアニールにより多結晶化させ
た第２素子部とする薄膜半導体装置の製造方法におい
て、上記レーザアニールの処理の前工程として、真空雰
囲気中において、上記第１素子部の形成部を遮蔽板で遮
蔽すると共に冷却しながら、上記遮蔽板および上記第２
素子部の形成部の側から赤外線加熱する工程を有するよ
うにした。
ファス半導体膜の一部を第１素子部とし、残りを該アモ
ルファス半導体膜をレーザアニールにより多結晶化させ
た第２素子部とする薄膜半導体装置の製造方法におい
て、上記レーザアニールの処理の前工程として、真空雰
囲気中において、上記第１素子部の形成部を遮蔽板で遮
蔽すると共に冷却しながら、上記遮蔽板および上記第２
素子部の形成部の側から赤外線加熱する工程を有するよ
うにした。
以下、本発明の一実施例の薄膜半導体装置の製造方法に
ついて説明する。第１図はその製造方法の工程中で使用
される熱処理装置を示し、１は減圧可能な耐熱容器で、
その内部の上方部に赤外線ヒータ２が、下方部に基板治
具３が各々設けられている。基板治具３は熱伝導が小さ
い材質で形成され、その一部に冷却水が流通する冷却部
31が形成されている。４は赤外線ヒータ２と基板治具３
と冷却部31とを遮るように配設した遮蔽板である。
ついて説明する。第１図はその製造方法の工程中で使用
される熱処理装置を示し、１は減圧可能な耐熱容器で、
その内部の上方部に赤外線ヒータ２が、下方部に基板治
具３が各々設けられている。基板治具３は熱伝導が小さ
い材質で形成され、その一部に冷却水が流通する冷却部
31が形成されている。４は赤外線ヒータ２と基板治具３
と冷却部31とを遮るように配設した遮蔽板である。
さて、この熱処理装置Ａで製造過程の半導体装置を熱処
理するには、まず、ガラス或いはセラミック等からなる
基板５の上側全面にプラズマCVD法によってアモルファ
スシリコン膜をあらかじめ積層形成した半導体装置Ｂを
基板治具３に搭載設置する。この場合、アモルファスシ
リコン膜６側を上面にし、光センサとなる部分つまりア
モルファスシリコン膜６の状態を保持すべき部分61側を
基板治具３の冷却部31に位置合わせする。これにより光
センサとなる部分は遮蔽板４の下側に位置し、赤外線ヒ
ータ２からの熱が遮られる状態となる。
理するには、まず、ガラス或いはセラミック等からなる
基板５の上側全面にプラズマCVD法によってアモルファ
スシリコン膜をあらかじめ積層形成した半導体装置Ｂを
基板治具３に搭載設置する。この場合、アモルファスシ
リコン膜６側を上面にし、光センサとなる部分つまりア
モルファスシリコン膜６の状態を保持すべき部分61側を
基板治具３の冷却部31に位置合わせする。これにより光
センサとなる部分は遮蔽板４の下側に位置し、赤外線ヒ
ータ２からの熱が遮られる状態となる。
その後、耐熱容器１内を真空にし、赤外線ヒータ２を点
灯し、冷却部31に冷却水を供給する。この結果、上方部
に遮蔽板４がない側つまりFETが形成される部分62は赤
外線ヒータ２からの赤外線を直接受光して温度が上昇し
熱処理される。
灯し、冷却部31に冷却水を供給する。この結果、上方部
に遮蔽板４がない側つまりFETが形成される部分62は赤
外線ヒータ２からの赤外線を直接受光して温度が上昇し
熱処理される。
一方、アモルファス半導体の状態を保持すべき部分61側
は遮蔽板４によって赤外線ヒータ２の赤外線が遮蔽され
と共に冷却部31に接触しているため温度上昇が起こらず
熱処理されずアモルファス半導体状態が保持される。
は遮蔽板４によって赤外線ヒータ２の赤外線が遮蔽され
と共に冷却部31に接触しているため温度上昇が起こらず
熱処理されずアモルファス半導体状態が保持される。
次に、半導体装置Ｂを容器１から取り出して、あるいは
容器１内のヒータ２を移動させてから、アモルファスシ
リコン膜６のFETが形成される部分62側をレーザ照射で
多結晶化し多結晶シリコン膜62′に変成する。この結
果、基板５上に多結晶シリコン膜62′とアモルファスシ
リコン膜６とが連続する同一面をなすように形成され
る。
容器１内のヒータ２を移動させてから、アモルファスシ
リコン膜６のFETが形成される部分62側をレーザ照射で
多結晶化し多結晶シリコン膜62′に変成する。この結
果、基板５上に多結晶シリコン膜62′とアモルファスシ
リコン膜６とが連続する同一面をなすように形成され
る。
なお、アモルファスシリコン膜６を形成するためのプラ
ズマCVD法の代表的作成条件は次表のとうりである。
ズマCVD法の代表的作成条件は次表のとうりである。
原料ガス ……モノシラン（SiH4） 原料ガスの流量……５〜30（SCCM） 圧力 ……0.05〜0.1（Torr） 電源 ……13.56MHz,0.01〜0.05W/cm2 基板温度 ……200〜300℃ このようにして形成された多結晶シリコン膜62′とアモ
ルファスシリコン膜６の上面に真空蒸着によってアルミ
ニュウム等の金属の導体膜を積層形成する。そして、該
導体膜をフォトリソエッチングにより所定のパターンに
加工して電極7a、7b、7cにする。即ち、電極7aはアモル
ファスシリコン膜６の外側端部に、電極7bはアモルファ
スシリコン膜６と多結晶シリコン膜62′に渡るようにそ
の境界部に、電極7cは多結晶シリコン膜62′の外側端部
に各々形成する（第２図参照）。
ルファスシリコン膜６の上面に真空蒸着によってアルミ
ニュウム等の金属の導体膜を積層形成する。そして、該
導体膜をフォトリソエッチングにより所定のパターンに
加工して電極7a、7b、7cにする。即ち、電極7aはアモル
ファスシリコン膜６の外側端部に、電極7bはアモルファ
スシリコン膜６と多結晶シリコン膜62′に渡るようにそ
の境界部に、電極7cは多結晶シリコン膜62′の外側端部
に各々形成する（第２図参照）。
次に、電極7bと電極7cとの間の多結晶シリコン膜62′の
上面及びこれら電極7bと電極7cの相互に対向する各々の
縁部にプラズマCVD法によりシリコン酸化膜（SiO2）等
の絶縁膜８を形成し、さらに該絶縁膜８の上面に真空蒸
着法等により導体膜を積層形成して電極９をパターン形
成する。
上面及びこれら電極7bと電極7cの相互に対向する各々の
縁部にプラズマCVD法によりシリコン酸化膜（SiO2）等
の絶縁膜８を形成し、さらに該絶縁膜８の上面に真空蒸
着法等により導体膜を積層形成して電極９をパターン形
成する。
以上のようにして形成された半導体装置は、アモルファ
スシリコン膜６が残留している側が光センサとなり、光
を良好な特性で感知すると共に、多結晶シリコン膜62′
に変成した側にFETとなる。すなわち、電極7aは例えば
電源端子、7bはソース、7cはドレイン、電極９はゲート
となる。
スシリコン膜６が残留している側が光センサとなり、光
を良好な特性で感知すると共に、多結晶シリコン膜62′
に変成した側にFETとなる。すなわち、電極7aは例えば
電源端子、7bはソース、7cはドレイン、電極９はゲート
となる。
以上から本発明によれば、アモルファス半導体の状態を
保持すべき部分は熱処理工程中は冷却され温度上昇しな
いため光学的特性が劣化することがなく、高品質の薄膜
半導体装置を得ることができる。
保持すべき部分は熱処理工程中は冷却され温度上昇しな
いため光学的特性が劣化することがなく、高品質の薄膜
半導体装置を得ることができる。
第１図は本発明の一実施例の製造方法実施で使用される
熱処理装置の模試図、第２図は薄膜半導体装置の断面図
である。 １…耐熱容器、２…赤外線ヒータ、３…基板治具、31…
冷却部、４…遮蔽板、５…基板、６…アモルファスシリ
コン膜、61、62…部分、62′多結晶シリコン膜、7a、7
b、7c…電極、８…絶縁膜、９…電極。
熱処理装置の模試図、第２図は薄膜半導体装置の断面図
である。 １…耐熱容器、２…赤外線ヒータ、３…基板治具、31…
冷却部、４…遮蔽板、５…基板、６…アモルファスシリ
コン膜、61、62…部分、62′多結晶シリコン膜、7a、7
b、7c…電極、８…絶縁膜、９…電極。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/786 31/04 7376−4Ｍ Ｈ０１Ｌ 31/04 Ｖ 9056−4Ｍ 29/78 ３１１ Ｙ
Claims (1)
- 【請求項１】基板の片面全面に形成したアモルファス半
導体膜の一部を第１素子部とし、残りを該アモルファス
半導体膜をレーザアニールにより多結晶化させた第２素
子部とする薄膜半導体装置の製造方法において、 上記レーザアニールの処理の前工程として、真空雰囲気
中において、上記第１素子部の形成部を遮蔽板で遮蔽す
ると共に冷却しながら、上記遮蔽板および上記第２素子
部の形成部の側から赤外線加熱する工程を有するように
したことを特徴とする薄膜半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63037827A JPH0734430B2 (ja) | 1988-02-20 | 1988-02-20 | 薄膜半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63037827A JPH0734430B2 (ja) | 1988-02-20 | 1988-02-20 | 薄膜半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01212430A JPH01212430A (ja) | 1989-08-25 |
| JPH0734430B2 true JPH0734430B2 (ja) | 1995-04-12 |
Family
ID=12508360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63037827A Expired - Lifetime JPH0734430B2 (ja) | 1988-02-20 | 1988-02-20 | 薄膜半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0734430B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0828337B2 (ja) * | 1993-01-20 | 1996-03-21 | 日本電気株式会社 | 半導体薄膜の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58191565A (ja) * | 1982-05-04 | 1983-11-08 | Nec Corp | 固体光電変換装置 |
| JPS62245621A (ja) * | 1986-04-18 | 1987-10-26 | Citizen Watch Co Ltd | Ｓｏｉデバイス形成法 |
-
1988
- 1988-02-20 JP JP63037827A patent/JPH0734430B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01212430A (ja) | 1989-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0301463B1 (en) | Thin film silicon semiconductor device and process for producing it | |
| US7368367B2 (en) | Method for forming a semiconductor | |
| JP4026182B2 (ja) | 半導体装置の製造方法、および電子機器の製造方法 | |
| JPS63133650A (ja) | 多結晶シリコン層上にシリサイドの接着層を形成する方法 | |
| JPH0556852B2 (ja) | ||
| JP2917392B2 (ja) | 半導体装置の製造方法 | |
| JPH01187814A (ja) | 薄膜半導体装置の製造方法 | |
| JPH10200120A (ja) | 半導体装置の製造方法 | |
| JP3596188B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2917388B2 (ja) | 半導体装置の製造方法 | |
| JPH0734430B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH09283443A (ja) | 半導体薄膜の製造方法 | |
| JP2872425B2 (ja) | 半導体デバイスの形成方法 | |
| JPS6232653A (ja) | 薄膜トランジスタの製造方法 | |
| JP2759411B2 (ja) | 半導体装置およびその作製方法 | |
| JPH06181178A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0773094B2 (ja) | 結晶性半導体薄膜の製造方法 | |
| JP2939819B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3387510B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH10177954A (ja) | 多結晶シリコン薄膜の製造方法 | |
| JP3564505B2 (ja) | 半導体装置の作製方法 | |
| JP2789168B2 (ja) | 液晶表示パネル用絶縁ゲート型電界効果半導体装置の作製方法 | |
| JP2794071B2 (ja) | 電界効果型半導体装置 | |
| JPH04229664A (ja) | 光起電力装置及びその製造方法 | |
| JP3126357B2 (ja) | 電界効果型半導体装置 |