JPH07336279A - ダイバーシチ回路 - Google Patents

Abstract

(57)【要約】 【目的】 ダイバーシチ受信におけるアンテナ切換え制
御の際のソフトウェアの負担を軽減する。 【構成】 アンテナ１、２で受信された受信信号のレベ
ルをレベル検出回路５で検出し、Ａ／Ｄ変換器７がデジ
タルデータに変換した後、マイクロプロセッサ６がデジ
タルの受信レベルをラッチ回路１２、１３に順次書き込
む。そして、ラッチ回路１２、１３の内容を比較器１４
が比較し、この比較結果に基づいて、切換え回路３によ
りアンテナ１、２のいずれかを選択する。そして、ラッ
チ回路１２、１３および比較器１４をハードウェアで構
成したため、ソフトウェアの負担が軽減され、マイクロ
プロセッサは低速のクロックでも十分動作が可能であ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数の受信アンテナを
有し、良好な受信が可能なアンテナを選択するダイバー
シチ回路に関する。

【０００２】

【従来の技術】自動車電話等の移動体通信端末における
受信装置では、複数個のアンテナを組み合わせてフェー
ジング等の受信障害を改善するダイバーシチ受信方式が
用いられている。図６は、特開平５−２２２０１号公報
に示された従来のダイバーシチ回路を示すブロック図で
あり、図において、１及び２は基地局からの信号を受信
するためのアンテナ、３は上記アンテナ１及び２の出力
を選択し切り換えるための切換え回路、４は切換え回路
において選択された受信信号を同調し、復調する受信
機、５は切換え回路で選択された受信信号の強度を判別
するレベル検出回路である。また、６は受信レベル出力
をデジタルデータに変換した後、受信レベルを応じて切
換え回路３における切換えを制御する論理回路である。

【０００３】次に、上記従来のダイバーシチ回路の動作
について説明する。まず、切換え回路３においてアンテ
ナ１側が選択されたとする。この場合、アンテナ１から
の受信信号が受信機４に入力される。受信機４において
は、同調回路によって、受信信号の中から希望周波数の
同調信号が取り出され、これが復調される。復調出力
は、これを再生出力するスピーカ回路等に送られる。一
方、上記受信機４において得られた同調信号はレベル検
出回路５に入力され、ここにおいて受信信号レベルが測
定され、測定された受信レベル信号が論理回路６に入力
される。

【０００４】論理回路６は、受信レベルを所定のしきい
値と比較し、所定レベル以上かを判定する。そして、所
定レベル以上であれば、そのまま受信を継続するが、所
定レベル以下になった場合には、所定のタイミングで切
り換え回路３を制御して、受信アンテナ２を切換える。
例えば、信号をフレーム毎に受信する場合には、１フレ
ームの受信が終了した後に切換えを行い、受信自体には
影響を与えないようにする。

【０００５】そして、選択したアンテナからの受信信号
の受信レベルが所定値を下回ると、再度上記のようなレ
ベル比較を行い受信アンテナを選択する。

【０００６】

【発明が解決しようとする課題】しかし、従来の構成に
おいては、マイクロプロセッサにより構成される論理回
路６が、ソフトウエアにより切り換え回路３の切り換え
を制御する。そして、フレーム間でこの切り換え制御行
う場合、その制御タイミングについての条件が厳しい。
このため、ソフトウェアはこの処理を高速に行わなけれ
ばならず、その負担が非常に高くなってしまうという問
題点があった。さらに、処理を確実に行うためには、マ
イクロプロセッサの動作クロックを速くしなければなら
ないが、動作クロックを速くすると、マイクロプロセッ
サの消費電流が増大してしまうという問題があった。

【０００７】そこで、本発明は、ソフトウェアの負担を
軽減できるダイバーシチ回路を提供することを目的とす
るものである。

【０００８】

【課題を解決するための手段】本発明は、複数の受信ア
ンテナにおける受信レベルを比較して受信レベルの高い
側の受信アンテナを選択してダイバーシチ受信を行うダ
イバーシチ回路において、複数のアンテナからのいずれ
かの受信信号を選択する切換え回路と、切換え回路から
出力された受信信号を同調し、受信処理する受信機と、
受信機からの同調信号のレベルを検出するレベル検出回
路と、レベル検出回路からのレベル検出信号を受入れ、
デジタルのレベル検出データに変換するＡ／Ｄ変換器
と、Ａ／Ｄ変換器の出力であるデジタルのレベル検出デ
ータをどのアンテナからの信号についてのものかの別に
対応して出力するソフトウェア処理部と、ソフトウェア
処理部の出力をアンテナの別に対応してそれぞれ記憶す
る複数のラッチ回路と、この複数のラッチ回路に書き込
まれているデータを比較する比較器と、比較器の比較結
果に応じて上記切換え回路の切換えを制御すると共に、
所定のタイミングで上記切換え回路を制御して、複数の
アンテナからの受信信号を順次選択させるタイミング回
路と、を含み、上記Ａ／Ｄ変換器およびソフトウェア処
理部は、Ａ／Ｄ変換器を搭載したマイクロプロセッサで
構成され、上記比較器はハードウェアで構成されること
を特徴とする。

【０００９】また、ラッチ回路に代えソフトウェア処理
部からの出力を順次記憶する複数の領域を有するバッフ
ァを設け、比較器は、このバッファの各領域に記憶され
ているデータを比較することを特徴とする。

【００１０】また、複数のラッチ回路を含む回路におい
て、受信機およびレベル検出回路をアンテナの数に対応
して複数設け、レベル検出回路の出力を第１の切換え回
路で、切換えてＡ／Ｄ変換器に供給すると共に、受信機
の出力を比較結果に応じて選択する第２の切換え回路を
設けたことを特徴とする。

【００１１】また、複数の領域を有するバッファを含む
回路において、受信機およびレベル検出回路をアンテナ
の数に対応して複数設け、レベル検出回路の出力を第１
の切換え回路で、切換えてＡ／Ｄ変換器に供給すると共
に、受信機の出力を比較結果に応じて選択する第２の切
換え回路を設けたことを特徴とする。

【００１２】

【作用】本発明におけるダイバーシチ回路においては、
切換え回路を切換えることにより、複数のアンテナで得
た受信信号を、順次受信機に入力する。そして、レベル
検出回路において、受信レベルを順次検出し、これをＡ
／Ｄに供給する。Ａ／Ｄ変換器は検出したレベルをデジ
タルデータに変換した後、ソフトウェア処理部に供給す
る。ソフトウェア処理部はデジタルの受信レベルをラッ
チ回路に順次書き込む。そして、ラッチ回路の内容を比
較器が比較し、この比較結果に基づいて、タイミング回
路が切換え回路を制御してアンテナ１、２のいずれかを
選択する。そして、比較器をハードウェアで構成したた
め、ソフトウェア処理部における処理はデータを受け渡
すことが基本であり、非常に簡単なものになる。そこ
で、ソフトウェアの負担が軽減され、マイクロプロセッ
サは低速のクロックでも十分動作が可能である。従っ
て、確実な動作タイミングの設定が図れると共に、省電
力化を図ることができる。

【００１３】また、複数の領域を有するバッファに各領
域にレベル検出データを順次書き込むことによってソフ
トウェア処理部が、データとアンテナの対応を判断する
必要がないので、ソフトウエアの負担をより少なくする
ことができる。

【００１４】また、複数の受信機と複数のレベル検出回
路によりパラレルに受信レベルを測定して第１切換え回
路でいずれかを選択する。このため、アンテナを切り換
えた後、受信機における受信状態が安定するまで、レベ
ル検出回路でレベル検出を待つ必要がなく、処理時間を
短縮することができ、より動作タイミングを早くするこ
とができ、より厳しい動作タイミングの要求を満たすこ
とができる。この構成は、ラッチ回路を利用した場合で
も、バッファを利用した場合でも適用が可能である。

【００１５】

【実施例】本発明の実施例を図面に基づいて説明する。

【００１６】［第１実施例］本発明の第１実施例の構成
を図１に示す。このように、第１実施例のダイバーシチ
回路は、アンテナ１及び２と、切換え回路３と、受信機
４と、レベル検出回路５と、Ａ／Ｄ変換器７を搭載した
マイクロプロセッサ６と、タイミング回路８と、ラッチ
回路１２及び１３と、比較器１４とを有している。な
お、マイクロプロセッサ６のＡ／Ｄ変換器７以外の部分
がソフトウェア処理部を構成する。ここで、アンテナ１
及び２は、基地局からの送信信号を受信し、切換え回路
３が、アンテナ１及び２のいずれかの出力を選択する。
また、受信機４は、選択された受信信号を同調するとと
もに復調し、同調した受信信号をレベル検出回路５に送
る。レベル検出回路５は、受信信号の強度を判別し受信
レベル信号を出力する。

【００１７】また、マイクロプロセッサ６は、Ａ／Ｄ変
換器７を内蔵し、レベル検出回路５から供給されるアナ
ログの受信レベル信号をデジタルの受信レベルに変換し
た後、このデジタルの受信レベル信号をラッチ回路１２
又はラッチ回路１３に送出する。ラッチ回路１２は、マ
イクロプロセッサ６より設定されるアンテナ１の受信レ
ベルデータを保持し、またラッチ回路１３は、マイクロ
プロセッサ６より設定されるアンテナ２の受信レベルデ
ータを保持する。比較器１４は、ラッチ回路１２及び１
３に保持されている受信レベルデータを比較し、ブラン
チ選択信号１５を生成し、これをタイミング回路８に送
る。ここで、ラッチ回路１２、１３および比較器１４は
ハードウェアで構成する。すなわち、ラッチ回路１２、
１３の各ビットからの出力をハードウェアから構成され
た論理回路で判定して比較結果を出力する。

【００１８】タイミング回路は、切換え回路３に対して
切換え制御信号１６を出力するともに、Ａ／Ｄ変換器７
にＡ／Ｄ変換開始トリガ１０を、マイクロプロセッサ６
にレベル検出割込み信号１１をそれぞれ送る。

【００１９】次に、上記構成に基づくダイバーシチ回路
の動作について説明する。まず、本例では、ＴＤＭＡ
（時分割多元接続）方式で通信が行われている。そし
て、この通信では、数１０ｍｓｅｃ毎に、電波にデータ
の乗っていない期間（１ｍｓｅｃ程度）がある。そこ
で、この期間に２つのアンテナのいずれを採用するかを
判定し、アンテナの切り換え制御を行う。そして、電波
にデータが乗っている期間は選択されたアンテナからの
信号を受信する。

【００２０】このため、一定周期（ブランチ選択周期）
毎にアンテナ切り換え（ブランチ選択）のための処理を
行う。そこで、タイミング回路８は、受信機の復調出力
の状態からブランチ選択周期に至ったことを認識する。
そして、ブランチ選択周期ごとにタイミング回路８が出
力する制御信号に基づき、切換え回路３においてアンテ
ナ１側を選択する。すると、アンテナ１からの受信信号
が受信機４に入力され、受信機４で得られた同調信号が
レベル検出回路５に入力される。レベル検出回路５は、
同調信号の振幅から信号強度を測定し、受信レベル信号
をＡ／Ｄ変換器７に入力する。

【００２１】Ａ／Ｄ変換器７は、タイミング回路８から
のＡ／Ｄ変換開始トリガ１０に基づいてアナログの受信
レベル信号をデジタルデータに変換し、Ａ／Ｄ変換器７
に設けられたデータ出力用のレジスタに格納する。

【００２２】一方、Ａ／Ｄ変換器７におけるＡ／Ｄ変換
が終了するタイミングで、タイミング回路８は、レベル
検出割込み信号１１をマイクロプロセッサ６に供給する
と共に、切換え回路３をアンテナ２側に選択する切換え
制御信号１６を切換え回路３に送る。

【００２３】マイクロプロセッサ６は、レベル検出割込
み信号１１を受けると、１回目のレベル検出であること
を判断し、レジスタより受信レベルデータを読み出し、
ラッチ回路１２にアンテナ１の受信レベルデータとして
書き込む。

【００２４】次に、ブランチ切換え安定時間を経過した
後、すなわち、受信機４におけるアンテナ２からの受信
信号の受信状態が安定した後に、タイミング回路８がＡ
／Ｄ変換器７にＡ／Ｄ変換開始トリガ１０を与える。

【００２５】Ａ／Ｄ変換器７は、上記アンテナ１の場合
と同様に、タイミング回路８からのＡ／Ｄ変換開始トリ
ガ１０に基づいてアナログ／デジタル変換を開始し、ア
ナログ信号の形の受信レベル信号をデジタル信号に変換
し、Ａ／Ｄ変換器７に設けられたレジスタに格納する。
次に、Ａ／Ｄ変換器７におけるＡ／Ｄ変換が終了するタ
イミングで、タイミング回路８より、レベル検出割込み
信号１１がマイクロプロセッサ６に与えられ、マイクロ
プロセッサ６は、レベル検出割込み信号１１を受ける
と、上記レジスタより受信レベルデータを取り出し、２
回目の割込みであることを判断してラッチ回路１３にア
ンテナ２の受信レベルデータとして書き込む。

【００２６】次に、比較器１４は、ラッチ回路１２及び
１３に保持された２つの受信レベルデータを比較して、
受信レベルの高い方を指示するブランチ選択信号１５を
タイミング回路８に対して出力し、タイミング回路８は
比較器１４からのブランチ選択信号に従い受信レベルの
高い方のアンテナを選択するように切換え回路３に対し
て切換え制御信号を送出する。その後は、次のブランチ
選択周期まで選択された側のアンテナを使用して受信機
４が復調信号を出力する。

【００２７】ここで、上記マイクロプロセッサ６におけ
る割込み処理の手順について説明すると、図２のフロー
チャートに示すように、まず、マイクロプロセッサ６が
レベル検出割込み信号を受け取ると、Ａ／Ｄ変換器７の
レジスタよりデータを取り出し（ステップ００１）、１
回目の割込みか否かを判断する（ステップ００２）。１
回目の割込みと判断された場合には、ラッチ回路１２に
データを設定し（ステップ００３）、２回目の割込みと
判断した場合には、ラッチ回路１３にデータを設定する
（ステップ００４）。

【００２８】上記のように、本実施例においては、Ａ／
Ｄ変換器を搭載したマイクロプロセッサを使用したの
で、Ａ／Ｄ変換器を外付けする必要がなく装置の小型化
が実現できる。また、２つのブランチの受信レベルの比
較処理は、ラッチ回路１２及び１３と比較器１４のハー
ドウエアで構成している。このため、この比較処理に
は、ほとんど時間がかからない。そして、マイクロプロ
セッサ６が行う処理は、レベル検出割込み信号の入力に
基づいて受信レベルデータをＡ／Ｄ変換器７より取り出
し、上記レベル検出割込み信号が１回目の割込みか、２
回目の割込みかを判断してそれぞれのラッチ回路に送出
するのみという簡単な処理であるので、この時間も非常
に短い。

【００２９】さらに、上述のように、タイミング回路８
は、マイクロプロセッサ６にレベル検出割り込み信号を
供給すると同時に、切換え回路３に切換え信号を供給す
る。このため、マイクロプロセッサ６がアンテナ１から
の受信レベルについての処理を行っている最中に、受信
機４におけるアンテナ２からの受信信号の受信状態が安
定する。従って、２つのアンテナ１、２からの受信レベ
ルの検出の時間を短縮することができる。

【００３０】このように、ソフトウェアの処理が簡単で
あり、かつ全体の時間短縮が行えるため、ソフトウェア
のクロックを低速としても、プログラムの動作タイミン
グを要求される制御タイミングに追従させることができ
る。また、通信のために必要な各種処理を行うものであ
り、上述のような割り込み処理によって、ブランチ選択
の処理を行うが、その処理は上述のように簡単で短時間
で終了するため、他のソフトウエア処理に影響を与える
ことがなく、短いステップ数で実行できるので、マイク
ロプロセッサを使用したとしても、動作タイミングの信
頼性を向上させることができる。また、Ａ／Ｄ変換器を
搭載したマイクロプロセッサと、ラッチ回路と、比較器
を使用したのみの構成であるので、低コストに抑えるこ
とができる。

【００３１】なお、切換え回路３において設定される切
換え手順は、アンテナ１を先に選択し、次いでアンテナ
２を選択する構成であるが、その逆にしてもよい。

【００３２】［第２実施例］次に、第２実施例のダイバ
ーシチ回路を図３に示す。このように、第２実施例で
は、第１実施例のラッチ回路１２及び１３に代えて、ダ
ブルバッファ回路３１を採用している。すなわち、Ａ／
Ｄ変換器７において、アナログ／デジタル変換するまで
は上記第１実施例と同様であるが、マイクロプロセッサ
６がタイミング回路８からレベル検出割込み信号１１を
受けると、マイクロプロセッサ６は、Ａ／Ｄ変換器７の
レジスタより受信レベルデータを取り出し、１回目の割
込みか２回目の割込みかを判断することなく、ダブルバ
ッファ回路３１の一対のバッファに順に書き込む。アン
テナ１からの受信レベルデータであるか、アンテナ２か
らの受信レベルデータであるかは、いずれのバッファに
記憶されているかで決まっているため、それぞれバッフ
ァに記憶されているデータを比較器１４に送出し、比較
することによって、アンテナ１、２のいずれの受信レベ
ルが高いかが判定される。

【００３３】このように、本実施例においては、マイク
ロプロセッサ６がレベル検出割込み信号１１を受け取っ
た場合に、１回目の割込みか２回目の割込みかを判断す
る必要がないので、マイクロプロセッサ６における処理
が速くなり、ソフトウエアの負担をより少なくすること
ができる。

【００３４】［第３実施例］次に、第３実施例のダイバ
ーシチ回路を図４に示す。この例では、２つの受信機を
設けるとともに、２つのレベル検出回路を設けて、レベ
ル検出回路４３及び４４の出力端に切換え回路４６を設
けている。

【００３５】すなわち、アンテナ１には第１受信機４１
が接続され、該第１受信機４１には第１レベル検出回路
４３が接続され、また、アンテナ２には第２受信機４２
が接続され、該第２受信機４２には第２レベル検出回路
４４が接続され、第１レベル検出回路４３と第２レベル
検出回路４４に切換え回路４６が接続されている。ま
た、第１切換え回路４６には、Ａ／Ｄ変換器７を搭載し
たマイクロプロセッサ６が接続され、マイクロプロセッ
サ６には上記第１実施例と同様に、２つのラッチ回路１
２及び１３が接続されている。また、タイミング回路８
は、上記第１実施例及び第２実施例と同様に比較器１４
及びマイクロプロセッサ６に接続されているが、上記第
１切換え回路４６のみならず、第１受信機４１と第２受
信機４２の出力端に接続された第２切換え回路４５にも
接続されている。

【００３６】本実施例の動作について説明すると、各第
１受信機４１と第２受信機４２とがそれぞれアンテナか
らの受信信号を同調するとともに復調し、第１レベル検
出回路４３が第１受信機４１からの同調信号の信号強度
を測定するとともに、第２レベル検出回路４４が第２受
信機の同調信号の信号強度を測定する。

【００３７】次に、タイミング回路８からの切換え制御
信号により、第１切換え回路４６がアンテナ１側に設定
されて、受信レベル信号がマイクロプロセッサ６のＡ／
Ｄ変換器７に送られ、Ａ／Ｄ変換される。その後は、上
記第１実施例の場合と同様に、マイクロプロセッサ６
は、レベル検出割込み信号１１を受けると、１回目のレ
ベル検出割込み信号であることを判断して、Ａ／Ｄ変換
器７のレジスタより受信レベルデータを取り出し、ラッ
チ回路１２にアンテナ１の受信レベルデータとして書き
込む。

【００３８】次に、タイミング回路８からの切換え信号
により第１切換え回路４６がアンテナ２側に設定され、
同様に、第２レベル検出回路４４からの受信レベル信号
をＡ／Ｄ変換器７にてアナログ／デジタル変換し、マイ
クロプロセッサ６が２回目の割込みであることを判断し
てラッチ回路１３に受信レベルデータを書き込む。

【００３９】比較器１４は、両受信レベルデータを比較
し、レベルの高い方のアンテナを選択するブランチ選択
信号１５をタイミング回路８に送り、該タイミング回路
８は、ブランチ選択信号１５に従い第２切換え回路４５
を受信レベルの高い方へ設定してダイバーシチ受信を行
う。

【００４０】本実施例においては、２つの受信機と２つ
のレベル検出回路によりパラレルに受信レベルを測定し
て第１切換え回路４４で設定を切り換える。このため、
第１、第２実施例のように、アンテナ１側からアンテナ
２側に切り換えた後、受信機における受信状態が安定す
るまで、レベル検出回路でレベル検出を待つ必要がな
く、処理時間を短縮することができ、より動作タイミン
グを早くすることができ、より厳しい動作タイミングの
要求を満たすことができる。

【００４１】［第４実施例］次に、第４実施例のダイバ
ーシチ回路を図５に示す。このように、第４実施例は、
上記第３実施例とほぼ同様の構成であるが、第３実施例
のラッチ回路１２及び１３に代えて、ダブルバッファ回
路３１を採用している。すなわち、Ａ／Ｄ変換器７にお
いて、アナログ／デジタル変換するまでは上記第３実施
例と同様であるが、上記第２実施例のように、マイクロ
プロセッサ６がタイミング回路８からレベル検出割込み
信号１１を受けると、Ａ／Ｄ変換器７のレジスタより受
信レベルデータを取り出し、１回目の割込みか２回目の
割込みかを判断することなく、ダブルバッファ回路３１
に書き込む。

【００４２】本実施例においては、上記第２実施例の場
合と同様に、マイクロプロセッサ６がレベル検出割込み
信号１１を受け取った場合に、１回目の割込みか２回目
の割込みかを判断する必要がないので、マイクロプロセ
ッサ６における処理が速くなり、ソフトウエアの負担を
軽減できる。また、上記第３実施例と同様に、受信機と
レベル検出回路を２つずつ設けることによる処理時間の
短縮の効果と相俟ってより高速な処理が可能となる。

【００４３】［その他の構成］さらに、アンテナに接続
される受信機と、該受信機に接続されるレベル検出回路
と、該レベル検出回路に接続されるＡ／Ｄ変換器搭載型
のマイクロプロセッサと、ラッチ回路とをそれぞれ２つ
ずつ設けて、２つのラッチ回路の出力を比較器で比較し
て、該比較器の出力を切換え回路に送るように構成すれ
ば、マイクロプロセッサが２つ設けられることから装置
が多少大型化にはなるが、タイミング回路で切り換える
ことなく、常に受信状態のよいアンテナを切換え回路で
選択することができる。

【００４４】なお、上記各実施例においては、アンテナ
が２つの場合について説明したが、アンテナが３つ以上
の場合であってもよい。

【００４５】また、本発明のダイバーシチ回路は、移動
体電話等に好適である。移動体電話の場合アンテナによ
り受信する電波は、基地局から送信されたものであり、
受信機で復調された信号はスピーカから音声として出力
される。

【００４６】

【発明の効果】以上説明したように、本発明のダイバー
シチ回路によれば、比較器をハードウェアで構成したた
め、ソフトウェア処理部における処理はデータを受け渡
すことが基本であり、非常に簡単なものになる。そこ
で、ソフトウェアの負担が軽減され、マイクロプロセッ
サは低速のクロックでも十分動作が可能である。従っ
て、確実な動作タイミングの設定が図れると共に、省電
力化を図ることができる。

【００４７】また、複数の領域を有するバッファに各領
域にレベル検出データを順次書き込むことによってソフ
トウェア処理部が、データとアンテナの対応を判断する
必要がないので、ソフトウエアの負担をより少なくする
ことができる。

【００４８】また、複数の受信機と複数のレベル検出回
路によりパラレルに受信レベルを測定して第１切換え回
路でいずれかを選択する。このため、アンテナを切り換
えた後、受信機における受信状態が安定するまで、レベ
ル検出回路でレベル検出を待つ必要がなく、処理時間を
短縮することができ、より動作タイミングを早くするこ
とができ、より厳しい動作タイミングの要求を満たすこ
とができる。この構成は、ラッチ回路を利用した場合で
も、バッファを利用した場合でも適用が可能である。

【図面の簡単な説明】

【図１】 第１実施例におけるダイバーシチ回路の構成
を示すブロック図である。

【図２】 マイクロプロセッサの動作を示すフローチャ
ートである。

【図３】 第２実施例におけるダイバーシチ回路の構成
を示すブロック図である。

【図４】 第３実施例におけるダイバーシチ回路の構成
を示すブロック図である。

【図５】 第４実施例におけるダイバーシチ回路の構成
を示すブロック図である。

【図６】 従来のダイバーシチ回路の構成を示すブロッ
ク図である。

【符号の説明】

１、２ アンテナ、３ 切換え回路、４ 受信機、５
レベル検出回路、６ マイクロプロセッサ、７ Ａ／Ｄ
変換器、８ タイミング回路、１２、１３ ラッチ回
路、３１ ダブルバッファ回路、４１ 第１受信機、４
２ 第２受信機、４３ 第１レベル検出回路、４４ 第
２レベル検出回路、４５ 第１切換え回路、４６ 第２
切換え回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】 複数の受信アンテナにおける受信レベル
   を比較して受信レベルの高い側の受信アンテナを選択し
   てダイバーシチ受信を行うダイバーシチ回路において、 複数のアンテナからのいずれかの受信信号を選択する切
   換え回路と、 切換え回路から出力された受信信号を同調、復調処理す
   る受信機と、 受信機からの同調信号のレベルを検出するレベル検出回
   路と、 レベル検出回路からのレベル検出信号を受入れ、デジタ
   ルのレベル検出データに変換するＡ／Ｄ変換器と、 Ａ／Ｄ変換器の出力であるデジタルのレベル検出データ
   をどのアンテナからの信号についてのものかの別に対応
   して出力するソフトウェア処理部と、 ソフトウェア処理部の出力をアンテナの別に対応してそ
   れぞれ記憶する複数のラッチ回路と、 この複数のラッチ回路に書き込まれているデータを比較
   する比較器と、 比較器の比較結果に応じて上記切換え回路の切換えを制
   御すると共に、所定のタイミングで上記切換え回路を制
   御し、複数のアンテナからの受信信号を順次選択させる
   タイミング回路と、 を含み、 上記Ａ／Ｄ変換器およびソフトウェア処理部は、Ａ／Ｄ
   変換器を搭載したマイクロプロセッサで構成され、上記
   比較器はハードウェアで構成されることを特徴とするダ
   イバーシチ回路。
2. 【請求項２】 複数の受信アンテナにおける受信レベル
   を比較して受信レベルの高い側の受信アンテナを選択し
   てダイバーシチ受信を行うダイバーシチ回路において、 複数のアンテナからのいずれかの受信信号を選択する切
   換え回路と、 切換え回路から出力された受信信号を同調、復調処理す
   る受信機と、 受信機からの同調信号のレベルを検出するレベル検出回
   路と、 レベル検出回路からのレベル検出信号を受入れ、デジタ
   ルのレベル検出データに変換するＡ／Ｄ変換器と、 Ａ／Ｄ変換器の出力であるデジタルの受信信号のレベル
   検出データを順次出力するソフトウェア処理部と、 このソフトウェア処理部からの出力を順次記憶する複数
   の領域を有するバッファと、 このバッファの各領域に書き込まれているデータを比較
   する比較器と、 比較器の比較結果に応じて上記切換え回路の切換えを制
   御すると共に、所定のタイミングで上記切換え回路を制
   御し、複数のアンテナからの受信信号を所定の順番で順
   次選択させるタイミング回路と、 を含み、 上記Ａ／Ｄ変換器およびソフトウェア処理部は、Ａ／Ｄ
   変換器を搭載したマイクロプロセッサで構成され、上記
   比較器はハードウェアで構成されることを特徴とするダ
   イバーシチ回路。
3. 【請求項３】 複数の受信アンテナにおける受信レベル
   を比較して受信レベルの高い側の受信アンテナを選択し
   てダイバーシチ受信を行うダイバーシチ回路において、 複数のアンテナから受信信号をそれぞれ受入れ、同調、
   復調処理する複数の受信機と、 複数の受信機からの同調信号を受入れ、そのレベルをそ
   れぞれ検出する複数のレベル検出回路と、 この複数のレベル検出回路からのレベル検出信号を選択
   する第１の切換え回路と、 第１のレベル検出回路からのレベル検出信号を受入れ、
   デジタルのレベル検出データに変換するＡ／Ｄ変換器
   と、 このＡ／Ｄ変換器の出力であるデジタルのレベル検出デ
   ータをどのアンテナからの信号についてのものかの別に
   対応して出力するソフトウェア処理部と、 ソフトウェア処理部の出力をアンテナの別に対応してそ
   れぞれ記憶する複数のラッチ回路と、 この複数のラッチ回路に書き込まれているデータを比較
   する比較器と、 上記複数の受信機からの復調出力を受入れ、いずれかを
   選択して出力する第２の切換え回路と、 比較器の比較結果に応じて上記第２の切換え回路の切換
   えを制御すると共に、所定のタイミングで上記第１の切
   換え回路を制御し、複数のアンテナからの同調信号を順
   次選択させるタイミング回路と、 を含み、 上記Ａ／Ｄ変換器およびソフトウェア処理部は、Ａ／Ｄ
   変換器を搭載したマイクロプロセッサで構成され、上記
   比較器はハードウェアで構成されることを特徴とするダ
   イバーシチ回路。
4. 【請求項４】 複数の受信アンテナにおける受信レベル
   を比較して受信レベルの高い側の受信アンテナを選択し
   てダイバーシチ受信を行うダイバーシチ回路において、 複数のアンテナから受信信号をそれぞれ受入れ、同調、
   復調処理する複数の受信機と、 複数の受信機からの同調信号を受入れ、そのレベルをそ
   れぞれ検出する複数のレベル検出回路と、 この複数のレベル検出回路からのレベル検出信号を選択
   する第１の切換え回路と、 第１のレベル検出回路からのレベル検出信号を受入れ、
   デジタルのレベル検出データに変換するＡ／Ｄ変換器
   と、 このＡ／Ｄ変換器の出力であるデジタルのレベル検出デ
   ータを順次出力するソフトウェア処理部と、 このソフトウェア処理部からの出力を順次記憶する複数
   の領域を有するバッファと、 このバッファの複数の領域に書き込まれているデータを
   比較する比較器と、 上記複数の受信機からの復調出力を受入れ、いずれかを
   選択して出力する第２の切換え回路と、 比較器の比較結果に応じて上記第２の切換え回路の切換
   えを制御すると共に、所定のタイミングで上記第１の切
   換え回路を制御し、複数のアンテナからの同調信号を所
   定の順番で順次選択させるタイミング回路と、 を含み、 上記Ａ／Ｄ変換器およびソフトウェア処理部は、Ａ／Ｄ
   変換器を搭載したマイクロプロセッサで構成され、上記
   比較器はハードウェアで構成されることを特徴とするダ
   イバーシチ回路。