JPH0733456Y2

JPH0733456Y2 - 演算増幅回路素子

Info

Publication number: JPH0733456Y2
Application number: JP1989067985U
Authority: JP
Inventors: 忠司能勢
Original assignee: 関西日本電気株式会社
Priority date: 1989-06-09
Filing date: 1989-06-09
Publication date: 1995-07-31
Anticipated expiration: 2004-06-09
Also published as: JPH039523U

Description

【考案の詳細な説明】〔産業上の利用分野〕本考案は演算増幅回路素子に関し、詳しくはプロセス制
御、サーボ系などに使用されるもので、IC化された汎用
の演算増幅回路素子に関する。

〔従来の技術〕

例えば、プロセス制御やサーボ系などの分野では、微
分、積分、定数倍などの演算を実行する演算器として、
IC化された汎用の演算増幅回路素子が賞用されている。

この種演算増幅回路素子（１）は、例えば第３図に示す
ように、差動アンプ（２）及びこの差動アンプ（２）に
バイアス電流を供給するバイアス回路（３）を内蔵した
ものである。このバイアス回路（３）は、ツェナーダイ
オード（ZD）、トランジスタ（Q₆）（Q₈）（Q₉）及び抵
抗（R₁）（R₆）により回路構成され、上記ツェナーダイ
オード（ZD）の安定化した電圧をトランジスタ（Q₆）に
印加し、このトランジスタ（Q₆）のエミッタ電流Ｉ＝V_Z
−V_BE）／R₆となりトランジスタ（Q₆）のコレクタ電流
と略等しくなる。トランジスタ（Q₆）のコレクタに接続
されたトランジスタ（Q₈）を基準とするカレントミラー
出力トランジスタ（Q₉）のコレクタ電流を差動アンプ
（２）に供給するようにしている。尚、図中、（４）
（５）は差動アンプ（２）の入力端子、（６）は差動ア
ンプ（２）の出力端子、（７）は電源端子、（８）は接
地端子である。

〔考案が解決しようとする課題〕

ところで、前述した従来の演算増幅回路素子（１）で
は、バイアス回路（３）のツェナーダイオード（ZD）に
より定電圧を発生させ、差動アンプ（２）に安定化した
バイアス電流を供給するようにしている。しかしなが
ら、上記従来の演算増幅回路素子（１）は、入力端子4,
5と出力端子6,電源端子７と接地端子８しか外部端子を
有していない。

ところがこのような汎用の演算増幅回路素子はその用途
として、一方の入力端子に信号が入力され、他方の入力
端子に基準電圧が与えられ、信号電圧と基準電圧を比較
するようなと回路に用いられる場合が多々ある。

そこで、上記演算増幅回路素子（１）を実際上使用する
場合、たとえばシリーズレギュレータ回路の出力トラン
ジスタの制御に使用する場合第４図にに示すように演算
増幅回路素子（１）の一方の入力端子（５）に動作抵抗
が低く、且つ温度特性のよいツェナーダイオード（９）
により生成した基準電圧を接続する。そして、他方の入
力端子（６）には出力電圧を分割した電圧を入力する。
このように演算増幅回路素子（１）を使用する上で、ツ
ェナーダイオード（９）を外付けすると、部品点数が増
加すると共に回路構成が複雑化するという問題があっ
た。

そこで、本考案は上記問題点に鑑みて提案されたもの
で、その目的とするところは、簡便な手段にて高精度の
定電圧を発生させる定電圧出力端子を付設し、その応用
回路を簡略化することのできる演算増幅回路素子を提供
することにある。

〔課題を解決するための手段〕

本考案における上記目的を達成するための技術的手段
は、差動アンプ及びこの差動アンプに定電流のバイアス
電流を供給するバイアス回路を内蔵し、上記バイアス回
路は安定化電圧源を有して構成した演算増幅回路素子に
おいて、前記安定化電圧源で生成した安定化した基準電
圧を送出する定電圧出力端子を設けたことである。

〔作用〕

本考案に係る演算増幅回路素子では、差動アンプに定電
流のバイアス電流を供給するバイアス回路に含まれる安
定化電圧源で生成して安定化し基準電圧を送出する定電
圧出力端子を設けたから、上記演算増幅回路素子の使用
時、定電圧出力端子を一方の入力端子に接続すれば、別
に基準電圧源を設ける必要なしに他方の入力端子に入力
される信号との比較ができるので、演算増幅回路素子の
応用回路を簡略化できる。

〔実施例〕

本考案に係る演算増幅回路素子の実施例を第１図及び第
２図を参照しながら説明する。尚、第１図は本考案の最
適な実施例を示し、第２図は第１図の演算増幅回路素子
の使用例を示す。

まず、第１図に示す実施例の演算増幅回路素子（11）
は、差動アンプ（12）及びこの差動アンプ（12）に定電
流のバイアス電流を供給するバイアス回路（13）を内蔵
し、上記バイアス回路（13）は、安定化電圧源（21）を
含んで構成し、その安定化電圧源（21）で生成して安定
化した基準電圧を送出する定電圧出力端子（20）を設け
たものである。尚、図中、（14）（15）及び（16）は差
動アンプ（12）の入力端子及び出力端子、（17）は電源
端子、（18）は接地端子である。

上記バイアス回路（13）は、安定化電圧源（21）を有す
る。安定化電圧源としては第４図におけるツェナーダイ
オード（ZD）を使用したものでも良いが、本実施例にお
いては複数のトランジスタ（Q1）〜（Q5），（Q7），
（Q8），（Q11），（Q12）及び抵抗（R1）〜（R5）で回
路構成したもので、バンドギャップ回路にもとづく回路
である。このバンドギャップ回路により第４図に示すバ
イアス回路（３）のツェナーダイオード（ZD）よりもバ
イアス電流をより一層安定化して極めて高精度の定電圧
を発生させる。即ち、トランジスタ（Q₃）（Q₄）（Q₅）
のエミッタ面積比をQ₃＝Q₅、Q₄/Q₅＝Ｎとし、I₃＝I₄＝I
₅、V_BE5−V_BE4＝ΔV_BEとすると、ΔV_BE＝（KT/q）lnNと
なり、定電圧出力端子（20）での電圧V_BはV_B＝V_BE3＋
（R₃/R₄）ΔV_BEとなる。ここで、V_BE3の温度特性は負
で、ΔV_BEの温度特性は正であって相互に打消し合うた
め、V_Bの温度特性はR₃/R₄を所望値に設定すれば良好な
ものが得られ、その結果、定電圧出力端子（20）には安
定した電圧V_Bが発生する。この電圧V_Bの発生後、トラン
ジスタ（Q₂）がトランジスタ（Q₁₂）のコレクタ電流を
受けてONし、トランジスタ（Q₁）をOFFする。この時、
上記電圧V_Bをトランジスタ（Q₆）に印加し、このトラン
ジスタ（Q₆）の高精度に安定化したエミッタ電流Ｉ＝
（V_B−V_BE6）／R₆を差動アンプ（12）に供給する。尚、
上記実施例では、バイアス回路（13）にバンドギャップ
回路を使用してバイアス電流を高精度で安定化してい
る。

上記演算増幅回路素子（11）を実際に使用する際、たと
えばシリーズレキュレータの出力トランジスタの制御に
使用する場合には、第２図に示すように演算増幅回路素
子（11）の定電圧出力端子（20）を一方の入力端子（1
5）に接続して、他方の入力端子14には出力電圧を分割
した電圧を入力すれば良いので基準電圧源に別に設ける
必要がないので回路構成を簡略化できる。

さらに、本実施例においては安定化電圧源としてバンド
ギャップ回路に基づく安定化電源を使用しているので、
より安定なバイアス電流を供給するので演算増幅回路素
子が高精度で安定動作するとともに、より安定な基準電
圧を供給する。

〔考案の効果〕本考案によれば、差動アンプのバイアス回路に定電圧出
力端子を設けたことにより、高精度で安定した基準電圧
を発生させることができ、演算増幅回路素子を使用する
上で回路構成の簡略化が図れる。

【図面の簡単な説明】

第１図は本考案に係る演算増幅回路素子の一実施例を示
す回路図、第２図は第１図の演算増幅回路素子の使用例
を示す回路図である。第３図は演算増幅回路素子の従来例を示す回路図、第４
図は第３図の演算増幅回路素子の使用例を示す回路図で
ある。（11）……演算増幅回路素子、（12）……差動アンプ、
（13）……バイアス回路、（14），（15）……入力端
子、（16）……出力端子、（20）……定電圧出力端子、
（21）……安定化電圧源。

Claims

【実用新案登録請求の範囲】

【請求項１】差動アンプ及びこの差動アンプに定電流の
バイアス電流を供給するバイアス回路を内蔵し、上記バ
イアス回路は安定化電圧源を有して構成した演算増幅回
路素子において、前記安定化電圧源で生成した安定化した基準電圧を送出
する定電圧出力端子を設けたことを特徴とする演算増幅
回路素子。