JPH07334210A - プログラマブルコントローラシステム - Google Patents
プログラマブルコントローラシステムInfo
- Publication number
- JPH07334210A JPH07334210A JP6131492A JP13149294A JPH07334210A JP H07334210 A JPH07334210 A JP H07334210A JP 6131492 A JP6131492 A JP 6131492A JP 13149294 A JP13149294 A JP 13149294A JP H07334210 A JPH07334210 A JP H07334210A
- Authority
- JP
- Japan
- Prior art keywords
- programmable controller
- computer
- interrupt
- processing
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control By Computers (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【目的】 本発明では共有データを使用することなく、
お互いの割り込み要求を即時に相手に伝達することので
きるプログラマブルコントローラを提供することを目的
とする。 【構成】 本発明のプログラマブルコントローラシステ
ムは、計算機と、プログラマブルコントローラと、上記
計算機と上記プログラマブルコントローラとの間のデー
タ信号の送受信を行うデータ伝送手段と、上記計算機と
上記プログラマブルコントローラとの間の制御信号の送
受信を行う制御信号伝送手段とを有する。
お互いの割り込み要求を即時に相手に伝達することので
きるプログラマブルコントローラを提供することを目的
とする。 【構成】 本発明のプログラマブルコントローラシステ
ムは、計算機と、プログラマブルコントローラと、上記
計算機と上記プログラマブルコントローラとの間のデー
タ信号の送受信を行うデータ伝送手段と、上記計算機と
上記プログラマブルコントローラとの間の制御信号の送
受信を行う制御信号伝送手段とを有する。
Description
【０００１】
【産業上の利用分野】本発明は、計算機とプログラマブ
ルコントローラとを有するプログラマブルコントローラ
システムに関する。
ルコントローラとを有するプログラマブルコントローラ
システムに関する。
【０００２】
【従来の技術】半導体の製造装置、各種検査装置等の産
業機器の制御装置や交通・車両システム等のシーケンス
制御に広く利用されているプログラマブルコントローラ
（以下ＰＣと記す）はコンピュータがデータ処理等のプ
ログラムをハードウェアを直接制御するアセンブリ言語
やＣ言語等の高級言語で記述しているのに対して、接
点、コイルといったリレーシーケンスを図示プログラム
によって容易に記述することができる。これは比較的変
更の多いプログラムを記述することを考えると大きなメ
リットである。しかし、データの処理能力はコンピュー
タには及ばないので、ＰＣがシーケンス制御を行ってい
る途中で大量のデータ処理を必要とした場合にはその処
理をコンピュータに受け渡すことは処理の効率は向上す
る。
業機器の制御装置や交通・車両システム等のシーケンス
制御に広く利用されているプログラマブルコントローラ
（以下ＰＣと記す）はコンピュータがデータ処理等のプ
ログラムをハードウェアを直接制御するアセンブリ言語
やＣ言語等の高級言語で記述しているのに対して、接
点、コイルといったリレーシーケンスを図示プログラム
によって容易に記述することができる。これは比較的変
更の多いプログラムを記述することを考えると大きなメ
リットである。しかし、データの処理能力はコンピュー
タには及ばないので、ＰＣがシーケンス制御を行ってい
る途中で大量のデータ処理を必要とした場合にはその処
理をコンピュータに受け渡すことは処理の効率は向上す
る。
【０００３】図４は従来のプログラマブルコントローラ
システムである。コンピュータ11はマイクロプロセッサ
12とメモリ13と通信回路14とで構成され、シリアル伝送
路21を介してＰＣ31に接続される。ＰＣ31はシーケンス
プログラムを実行処理するラダープロセッサ32とラダー
プログラムを格納するメモリ33と通信回路34とで構成さ
れ、入出力回路41を介してセンサ（図示せず）からのデ
ータの入力やアクチュエータ（図示せず）へのデータの
出力を行う。
システムである。コンピュータ11はマイクロプロセッサ
12とメモリ13と通信回路14とで構成され、シリアル伝送
路21を介してＰＣ31に接続される。ＰＣ31はシーケンス
プログラムを実行処理するラダープロセッサ32とラダー
プログラムを格納するメモリ33と通信回路34とで構成さ
れ、入出力回路41を介してセンサ（図示せず）からのデ
ータの入力やアクチュエータ（図示せず）へのデータの
出力を行う。
【０００４】コンピュータ11とＰＣ31とはデータを共有
しているが、複数のＰＣを並列に実行する場合には、共
有データによってのみコンピュータ11とＰＣ31との間の
制御が可能となるため、この共有データをフラグとして
ソフトウェア手順にて制御を行っている。
しているが、複数のＰＣを並列に実行する場合には、共
有データによってのみコンピュータ11とＰＣ31との間の
制御が可能となるため、この共有データをフラグとして
ソフトウェア手順にて制御を行っている。
【０００５】この手順について説明する。コンピュータ
がＰＣに対して処理要求を行う場合には、コンピュータ
11はメモリ13内へ処理要求のためのフラグをセットす
る。このフラグは所定の時間ごとにシリアル通信路21を
経由してＰＣのメモリ33に伝送される。ラダープロセッ
サ32が送られたフラグを認識すると対応する処理を行
う。
がＰＣに対して処理要求を行う場合には、コンピュータ
11はメモリ13内へ処理要求のためのフラグをセットす
る。このフラグは所定の時間ごとにシリアル通信路21を
経由してＰＣのメモリ33に伝送される。ラダープロセッ
サ32が送られたフラグを認識すると対応する処理を行
う。
【０００６】ＰＣがコンピュータに対して処理要求を行
う場合には、ＰＣ31はメモリ33内へ処理要求のためのフ
ラグをセットする。このフラグは所定の時間ごとにシリ
アル通信路21を経由してコンピュータのメモリ13に伝送
される。マイクロプロセッサ12が送られたフラグを認識
すると対応する処理を行う。
う場合には、ＰＣ31はメモリ33内へ処理要求のためのフ
ラグをセットする。このフラグは所定の時間ごとにシリ
アル通信路21を経由してコンピュータのメモリ13に伝送
される。マイクロプロセッサ12が送られたフラグを認識
すると対応する処理を行う。
【０００７】
【発明が解決しようとする課題】しかし、従来のプログ
ラマブルコントローラシステムではコンピュータとＰＣ
との間の制御は共有データを使用しソフトウェアによっ
てのみ行われるため高速な処理が実現できない。
ラマブルコントローラシステムではコンピュータとＰＣ
との間の制御は共有データを使用しソフトウェアによっ
てのみ行われるため高速な処理が実現できない。
【０００８】よって、本発明では、共有データを使用す
ることなくお互いの割り込み要求を迅速に相手方に伝達
することのできるプログラマブルコントローラシステム
を提供することを目的とする。
ることなくお互いの割り込み要求を迅速に相手方に伝達
することのできるプログラマブルコントローラシステム
を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に本発明のプログラマブルコントローラシステムでは、
計算機と、プログラマブルコントローラと、前記計算機
と前記プログラマブルコントローラ間のデータ信号の送
受信を行うデータ伝送手段と、前記計算機と前記プログ
ラマブルコントローラ間の制御信号の送受信を行う制御
信号伝送手段とを具備したことを特徴とする。
に本発明のプログラマブルコントローラシステムでは、
計算機と、プログラマブルコントローラと、前記計算機
と前記プログラマブルコントローラ間のデータ信号の送
受信を行うデータ伝送手段と、前記計算機と前記プログ
ラマブルコントローラ間の制御信号の送受信を行う制御
信号伝送手段とを具備したことを特徴とする。
【００１０】
【作用】本発明のプログラマブルコントローラシステム
によると、計算機とプログラマブルコントローラ間のデ
ータ信号の送受信はデータ伝送手段で行い、計算機とプ
ログラマブルコントローラ間の制御信号の送受信は制御
信号伝送手段で行うので、計算機とプログラマブルコン
トローラとの間のお互いの割り込み要求を迅速に相手方
に伝達し処理を移すことができる。
によると、計算機とプログラマブルコントローラ間のデ
ータ信号の送受信はデータ伝送手段で行い、計算機とプ
ログラマブルコントローラ間の制御信号の送受信は制御
信号伝送手段で行うので、計算機とプログラマブルコン
トローラとの間のお互いの割り込み要求を迅速に相手方
に伝達し処理を移すことができる。
【００１１】
【実施例】本発明の一実施例を図面を参照して説明す
る。図１は本発明第１の実施例を示す概略構成図であ
る。コンピュータ101 はマイクロプロセッサ102 とメモ
リ103 とバス制御回路104 とで構成され、データバス12
1 、制御バス122 のパラレルバスでＰＣ131 に接続され
ている。ＰＣ131 はシーケンスプログラムを実行処理す
るラダープロセッサ132 とメモリ133 と保持回路134 と
割り込み制御回路135 とで構成され、入出力回路41を介
してセンサ等からの外部信号の取り込みやプログラムの
演算結果をアクチュエータ等の操作量として出力するこ
とにより制御を行う。
る。図１は本発明第１の実施例を示す概略構成図であ
る。コンピュータ101 はマイクロプロセッサ102 とメモ
リ103 とバス制御回路104 とで構成され、データバス12
1 、制御バス122 のパラレルバスでＰＣ131 に接続され
ている。ＰＣ131 はシーケンスプログラムを実行処理す
るラダープロセッサ132 とメモリ133 と保持回路134 と
割り込み制御回路135 とで構成され、入出力回路41を介
してセンサ等からの外部信号の取り込みやプログラムの
演算結果をアクチュエータ等の操作量として出力するこ
とにより制御を行う。
【００１２】図２は本発明におけるＰＣからコンピュー
タへのデータ処理の移行を示すブロック図である。ラダ
ープロセッサ132 はメモリ133 に格納されたラダープロ
グラムのうち逐次実行されるスキャンプログラムＰ1 を
実行している。ここで示すラダープログラムは図示プロ
グラムで接点Ｘ001 がＯＮすると信号が導通し、次のフ
ァンクションブロックＦが実行される。
タへのデータ処理の移行を示すブロック図である。ラダ
ープロセッサ132 はメモリ133 に格納されたラダープロ
グラムのうち逐次実行されるスキャンプログラムＰ1 を
実行している。ここで示すラダープログラムは図示プロ
グラムで接点Ｘ001 がＯＮすると信号が導通し、次のフ
ァンクションブロックＦが実行される。
【００１３】このファンクションブロックはラダープロ
グラムからコンピュータ101 内のプログラムを起動する
命令である。ファンクションブロックでＲＷ00はＰＣ13
1 内のデータメモリの種類と論理番号を割付けたもので
あり、これにより簡単に処理を記述することができる。
グラムからコンピュータ101 内のプログラムを起動する
命令である。ファンクションブロックでＲＷ00はＰＣ13
1 内のデータメモリの種類と論理番号を割付けたもので
あり、これにより簡単に処理を記述することができる。
【００１４】この命令が実行されるとＲＷ00に格納され
たプログラム101 内のプログラム番号を保持回路134 に
保持し、プログラマブルコントローラ102 に割り込み要
求を行う。割り込み要求が実行されると保持回路134 に
保持されているプログラム番号を直接割り込みベクトル
として取り込み、メモリ103 内の指定されたプログラム
アドレスへ直接ジャンプする。これによりＰＣ131 がシ
ーケンス実行中に高速なデータ処理を必要とした場合、
プログラム101 にその制御を移行することができる。
たプログラム101 内のプログラム番号を保持回路134 に
保持し、プログラマブルコントローラ102 に割り込み要
求を行う。割り込み要求が実行されると保持回路134 に
保持されているプログラム番号を直接割り込みベクトル
として取り込み、メモリ103 内の指定されたプログラム
アドレスへ直接ジャンプする。これによりＰＣ131 がシ
ーケンス実行中に高速なデータ処理を必要とした場合、
プログラム101 にその制御を移行することができる。
【００１５】一方、コンピュータが演算処理を実行中に
複数のＰＣに対して実行要求を行う場合について図３を
参照して説明する。バス制御回路104 は、モード設定回
路151 と割り込み選択回路152 とで構成される。モード
設定回路151 は、各ＰＣの処理がそれぞれ終了するごと
に割り込みを受け付けるのか、全てのＰＣの処理が終了
した時点で割り込みを受け付けるのかを決定し、そのタ
イプ信号ＴＹＰＥを出力する。割り込み選択回路152
は、上記タイプ信号ＴＹＰＥと後述する割り込み要求信
号ＩＮＴとを基にマイクロプロセッサ102 に対する割り
込み要求は起動信号ＩＲＥＱとして出力する。
複数のＰＣに対して実行要求を行う場合について図３を
参照して説明する。バス制御回路104 は、モード設定回
路151 と割り込み選択回路152 とで構成される。モード
設定回路151 は、各ＰＣの処理がそれぞれ終了するごと
に割り込みを受け付けるのか、全てのＰＣの処理が終了
した時点で割り込みを受け付けるのかを決定し、そのタ
イプ信号ＴＹＰＥを出力する。割り込み選択回路152
は、上記タイプ信号ＴＹＰＥと後述する割り込み要求信
号ＩＮＴとを基にマイクロプロセッサ102 に対する割り
込み要求は起動信号ＩＲＥＱとして出力する。
【００１６】割り込み制御回路135 は、割り込み信号回
路155 と割り込み許可回路156 と、割り込み伝達回路15
7 と、ベクトル許可回路158 とで構成される。割り込み
信号回路155 は、タイプ信号ＴＹＰＥとＰＣの処理終了
を示すコンピュータへの割り込み要求信号ＩＲＰ１とを
基に割り込み要求信号ＩＮＴを出力し、その出力を割り
込み出力回路159 に入力する。割り込み出力回路159 の
出力は割り込み選択回路152 に入力される。
路155 と割り込み許可回路156 と、割り込み伝達回路15
7 と、ベクトル許可回路158 とで構成される。割り込み
信号回路155 は、タイプ信号ＴＹＰＥとＰＣの処理終了
を示すコンピュータへの割り込み要求信号ＩＲＰ１とを
基に割り込み要求信号ＩＮＴを出力し、その出力を割り
込み出力回路159 に入力する。割り込み出力回路159 の
出力は割り込み選択回路152 に入力される。
【００１７】各ＰＣの処理が終了するごとに割り込みを
実行する場合について説明する。各ＰＣの処理が終了す
るごとに割り込みを実行するためには、モード設定回路
151によりタイプ信号ＴＹＰＥ＝１と設定する。いずれ
かのＰＣの処理が終了するとそのＰＣの割り込み制御回
路135 には割り込み要求信号ＩＲＰ１が入力される。こ
の割り込み要求信号ＩＲＰ１はタイプ信号ＴＹＰＥと共
に割り込み信号回路155 に入力され、割り込み要求信号
ＩＮＴ＝０を出力する。割り込み出力回路159はいずれ
かの入力が０、すなわちいずれかのＰＣの処理が終了す
れば０を出力する。この割り込み出力回路159 の出力と
タイプ信号ＴＹＰＥとは割り込み設定回路152 に入力さ
れ、起動信号ＩＲＥＱを出力する。また各ＰＣは実装さ
れる順番により優先度が割り付けられている。よって上
記割り込み要求信号ＩＲＰ１は割り込み許可回路156 に
入力され、その出力である許可出力信号ＯＥＮは許可入
力信号ＩＥＮとして上位のＰＣに入力される。これによ
り、ＰＣ内で割り込みが発生すると、上位のＰＣに対し
て割り込み要求の禁止を行うことができる。
実行する場合について説明する。各ＰＣの処理が終了す
るごとに割り込みを実行するためには、モード設定回路
151によりタイプ信号ＴＹＰＥ＝１と設定する。いずれ
かのＰＣの処理が終了するとそのＰＣの割り込み制御回
路135 には割り込み要求信号ＩＲＰ１が入力される。こ
の割り込み要求信号ＩＲＰ１はタイプ信号ＴＹＰＥと共
に割り込み信号回路155 に入力され、割り込み要求信号
ＩＮＴ＝０を出力する。割り込み出力回路159はいずれ
かの入力が０、すなわちいずれかのＰＣの処理が終了す
れば０を出力する。この割り込み出力回路159 の出力と
タイプ信号ＴＹＰＥとは割り込み設定回路152 に入力さ
れ、起動信号ＩＲＥＱを出力する。また各ＰＣは実装さ
れる順番により優先度が割り付けられている。よって上
記割り込み要求信号ＩＲＰ１は割り込み許可回路156 に
入力され、その出力である許可出力信号ＯＥＮは許可入
力信号ＩＥＮとして上位のＰＣに入力される。これによ
り、ＰＣ内で割り込みが発生すると、上位のＰＣに対し
て割り込み要求の禁止を行うことができる。
【００１８】ベクトル出力許可回路158 はコンピュータ
101 が割り込みを受け付けると、割り込み処理を開始す
るベクトルアドレス情報を保持回路134 から直接取り出
すために割り込みベクトル許可信号ＶＥＮを出力する。
割り込みベクトル読み出し信号ＶＲＤは割り込み処理を
開始するアドレスを読み出す信号である。
101 が割り込みを受け付けると、割り込み処理を開始す
るベクトルアドレス情報を保持回路134 から直接取り出
すために割り込みベクトル許可信号ＶＥＮを出力する。
割り込みベクトル読み出し信号ＶＲＤは割り込み処理を
開始するアドレスを読み出す信号である。
【００１９】一方、全てのＰＣが処理を終了した時点で
割り込みを受け付ける場合には、モード設定回路151 に
よりタイプ信号ＴＹＰＥ＝０を設定する。ＰＣの処理が
終了するとそのＰＣの割り込み制御回路135 には割り込
み要求信号ＩＲＰ１が入力される。この割り込み要求信
号ＩＲＰ１はタイプ信号ＴＹＰＥと共に割り込み信号回
路155 に入力され、割り込み要求信号ＩＮＴ＝１を出力
する。割り込み出力回路159 は全ての入力が１、すなわ
ち全てのＰＣの処理が終了すれば１を出力する。この割
り込み出力回路159 の出力とタイプ信号ＴＹＰＥとは割
り込み設定回路152 に入力され、起動信号ＩＲＥＱを出
力する。また、割り込み伝達回路109 は全てのＰＣの処
理が終了した時点で割り込みをかける場合に一番優先順
位の高いＰＣ以外が割り込みベクトルを出さないように
許可出力信号ＯＥＮを出力させないようにするための手
段である。
割り込みを受け付ける場合には、モード設定回路151 に
よりタイプ信号ＴＹＰＥ＝０を設定する。ＰＣの処理が
終了するとそのＰＣの割り込み制御回路135 には割り込
み要求信号ＩＲＰ１が入力される。この割り込み要求信
号ＩＲＰ１はタイプ信号ＴＹＰＥと共に割り込み信号回
路155 に入力され、割り込み要求信号ＩＮＴ＝１を出力
する。割り込み出力回路159 は全ての入力が１、すなわ
ち全てのＰＣの処理が終了すれば１を出力する。この割
り込み出力回路159 の出力とタイプ信号ＴＹＰＥとは割
り込み設定回路152 に入力され、起動信号ＩＲＥＱを出
力する。また、割り込み伝達回路109 は全てのＰＣの処
理が終了した時点で割り込みをかける場合に一番優先順
位の高いＰＣ以外が割り込みベクトルを出さないように
許可出力信号ＯＥＮを出力させないようにするための手
段である。
【００２０】よって、コンピュータと複数のＰＣをその
制御内容により分担して制御する場合、ＰＣからコンピ
ュータへ処理要求を行う手段として、コンピュータの実
行プログラムアドレスを直接通知することにより、ＰＣ
からコンピュータへ即時にその処理を移行することが可
能であるとともに、複数のＰＣで分散して制御を行う場
合には、これらの同期制御を即時にかつ自由に選択する
ことができる。これによりコンピュータとＰＣの特質を
生かした効率的な制御が実現できる。
制御内容により分担して制御する場合、ＰＣからコンピ
ュータへ処理要求を行う手段として、コンピュータの実
行プログラムアドレスを直接通知することにより、ＰＣ
からコンピュータへ即時にその処理を移行することが可
能であるとともに、複数のＰＣで分散して制御を行う場
合には、これらの同期制御を即時にかつ自由に選択する
ことができる。これによりコンピュータとＰＣの特質を
生かした効率的な制御が実現できる。
【００２１】
【発明の効果】以上述べたように、本発明のプログラマ
ブルコントローラシステムによれば、計算機とプログラ
マブルコントローラ間のデータ信号と制御信号の送受信
を行う伝送手段を各々個別に設けたので、共有データを
使用することなくお互いの割り込み要求を迅速に相手に
伝達することができる。
ブルコントローラシステムによれば、計算機とプログラ
マブルコントローラ間のデータ信号と制御信号の送受信
を行う伝送手段を各々個別に設けたので、共有データを
使用することなくお互いの割り込み要求を迅速に相手に
伝達することができる。
【図１】本発明の一実施例を示すプログラマブルコント
ローラシステムの構成図。
ローラシステムの構成図。
【図２】本発明の一実施例を示すプログラマブルコント
ローラシステムの制御方法の概念図。
ローラシステムの制御方法の概念図。
【図３】本発明の一実施例を示すプログラマブルコント
ローラシステムの制御信号構成図。
ローラシステムの制御信号構成図。
【図４】従来のプログラマブルコントローラの構成図。
101 …コンピュータ 121 …データバス 122 …制御バス 131 …プログラマブルコントローラ
Claims (3)
- 【請求項１】 計算機と、プログラマブルコントローラ
と、前記計算機と前記プログラマブルコントローラ間の
データ信号の送受信を行うデータ伝送手段と、前記計算
機と前記プログラマブルコントローラ間の制御信号の送
受信を行う制御信号伝送手段とを具備したことを特徴と
するプログラマブルコントローラシステム。 - 【請求項２】 前記計算機及びプログラマブルコントロ
ーラからの処理要求が前記制御信号伝送手段を介して伝
送されることを特徴とする請求項１記載のプログラマブ
ルコントローラシステム。 - 【請求項３】 前記計算機が複数のプログラマブルコン
トローラに前記制御信号伝送手段を介して処理要求を行
なった場合、処理を要求されたプログラマブルコントロ
ーラのうち、少なくとも１つのプログラマブルコントロ
ーラの処理が完了すると処理完了信号を前記計算機に伝
送するよう前記プログラマブルコントローラを制御する
制御手段を備えたことを特徴とする請求項１記載のプロ
グラマブルコントローラシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6131492A JPH07334210A (ja) | 1994-06-14 | 1994-06-14 | プログラマブルコントローラシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6131492A JPH07334210A (ja) | 1994-06-14 | 1994-06-14 | プログラマブルコントローラシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07334210A true JPH07334210A (ja) | 1995-12-22 |
Family
ID=15059267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6131492A Pending JPH07334210A (ja) | 1994-06-14 | 1994-06-14 | プログラマブルコントローラシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07334210A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000047706A (ja) * | 1998-07-08 | 2000-02-18 | Robert Bosch Gmbh | アクチュエ―タの制御システム及び制御方法 |
| JP2006133924A (ja) * | 2004-11-04 | 2006-05-25 | Toshiba Corp | 制御装置 |
-
1994
- 1994-06-14 JP JP6131492A patent/JPH07334210A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000047706A (ja) * | 1998-07-08 | 2000-02-18 | Robert Bosch Gmbh | アクチュエ―タの制御システム及び制御方法 |
| JP2006133924A (ja) * | 2004-11-04 | 2006-05-25 | Toshiba Corp | 制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4422142A (en) | System for controlling a plurality of microprocessors | |
| KR880000253B1 (ko) | 데이터 처리시스템의 데이터 교환방식 | |
| JPH07334210A (ja) | プログラマブルコントローラシステム | |
| KR100949168B1 (ko) | 제어기 | |
| US20070179637A1 (en) | Data access system | |
| JP3020776B2 (ja) | プロセス計装システム | |
| JP2573251B2 (ja) | プログラマブルコントローラの送信指定方法 | |
| KR0160675B1 (ko) | 로봇 제어 시스템에서의 인터럽트 처리방법 | |
| JPH0480829A (ja) | 割込み信号の調停回路および通信回路 | |
| KR0170266B1 (ko) | 다중로보트 통신제어시스템 | |
| JP3861649B2 (ja) | モジュール間のメッセージ通信方式 | |
| JPH11110015A (ja) | Ｃｐｕモジュール間のデータ交換装置 | |
| JPH02222058A (ja) | マルチプロセッサシステム | |
| JPH056333A (ja) | マルチプロセサシステム | |
| JP2000067008A (ja) | マルチプロセッサシステム | |
| JP2002334066A (ja) | マルチプロセッサシステム | |
| JPH0312767A (ja) | 入出力制御方式 | |
| JPH0282342A (ja) | データ通信装置 | |
| JPS60153556A (ja) | 共有メモリ装置 | |
| JPS63188257A (ja) | バス獲得方式 | |
| JPH08221106A (ja) | プログラマブルコントローラ | |
| KR19990079974A (ko) | 멀티프로세서 시스템에서 두 개의 버스 사이에 지연된 요구를처리하기 위한 장치 및 그 제어방법 | |
| JPH07141006A (ja) | 制御装置 | |
| JPH03286243A (ja) | 資源共有システム | |
| JP2004310162A (ja) | プログラマブルコントローラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |