JP2002334066A

JP2002334066A - マルチプロセッサシステム

Info

Publication number: JP2002334066A
Application number: JP2001141091A
Authority: JP
Inventors: Ayumi Sato; 歩佐藤
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2001-05-11
Filing date: 2001-05-11
Publication date: 2002-11-22

Abstract

(57)【要約】【課題】マルチプロセッサシステムにおける割込み制御
において、従来装置とのソフトウェアの互換性を維持し
つつ、バスまたはクロスバスイッチを用いた結合路や割
込み制御システムを複雑化することなく、柔軟性に富
み、信頼性が高く、しかも、簡易で安価に実現できるよ
うにする。【解決手段】複数のシステムノードをバスまたはスイッ
チを用いた結合路により結合したマルチプロセッサシス
テムにおいて、周辺ＩＯ装置からの割込み信号をシステ
ムノードに含まれている任意の割込みコントローラに自
由に切替えて送る手段と、割込みコントローラからの割
込み要求信号をシステムノードに含まれている任意のプ
ロセッサに自由に切替えて送る手段とを設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マルチプロセッサ
システムに係り、特に、複数のプロセッサをバスまはス
イッチで結合するマルチプロセッサシステムにおいて、
冗長性のある割込み制御を実現してシステムの信頼性を
高めるのに好適なマルチプロセッサシステムに関する。

【０００２】

【従来の技術】今日、システムの可用性向上、および、
高性能化を図るため複数のプロセッサが通信し、協調し
ながら動作するマルチプロセッサシステムが用いられる
のが一般的になってきている。

【０００３】以下、図１０を用いてこのようなマルチプ
ロセッサシステムの一形態である分散共有メモリ型マル
チプロセッサについて説明する。図１０は、従来技術に
係る分散共有メモリ型マルチプロセッサの構成図であ
る。

【０００４】この分散共有メモリ型マルチプロセッサ
は、ローカルなシステムノード１００−１〜１００−ｍ
をバスまたはスイッチを用いた結合路１０１で結合して
おり、各々のシステムノードには、複数のプロセッサ１
０−１〜１０−ｋ、共有メモリ２０−１〜２０−ｍ、ノ
ードコントローラ３０−１〜２０−ｍ、および、周辺Ｉ
Ｏ装置４０−１〜４０−ｍが含まれている。そして、こ
の構成では、共有メモリは全てのプロセッサから平等に
アクセスすることができる。

【０００５】結合路１０１にバスを用いたこのような構
成のシステムでは、プロセッサ台数、システムノード数
が増加した場合、また、各プロセッサの性能が向上して
共有メモリのアクセスの頻度が上がった場合には、バス
の転送能力がシステム性能のボトルネックとなる。

【０００６】この解決策として、各システムノードを適
宜必要に応じてスイッチ（クロスバスイッチ）により接
続するためのクロスバスイッチ網を適用することが考え
られている。

【０００７】このような構成であれば、要求先が重なら
ない限り、各システムノード間の共有メモリと複数のプ
ロセッサとの間の通信を同時に並列して処理することが
でき、プロセッサの能力を十分に活かすことができる。
このため、高いシステムスループットを実現することが
可能となる。しかしながら、このクロスバスイッチ網を
適用した構成の実現には、難しい問題が含まれている。

【０００８】プロセッサ数、システムノード数を増加さ
せることによりシステム性能を引き出そうとした場合、
システム内のクロスバスイッチ網への結合数が増加する
と、クロスバスイッチ網のハードウエアリソースがより
膨大で複雑な構成となる。このため、現在の半導体集積
回路の製造技術では実装面およひ外部接続ピン数に制限
を受けることになる。したがって、半導体集積回路の実
装面および外部接続ピン数、さらに製造コスト等の制限
内で、より多くのプロセッサ、システムノードをクロス
バスイッチ網に接続するためには、クロスバスイッチの
構造、制御をよりシンプルにして、システムノード間の
接続以外の機能はできるだけ排除する必要がある。

【０００９】次に、マルチプロセッサシステムの割込み
制御について説明する。

【００１０】マルチプロセッサシステムのプロセッサ
は、マルチタスクシステムのタスク切替え、ハードウェ
ア例外処理、周辺ＩＯ装置の処理終了通知など、実行中
のプログラムの処理の切替をおこなうために割込みが使
用される。

【００１１】プロセッサ内部または外部からの割込み要
求が発生すると、プロセッサは割込み受付許可状態であ
れば、実行中の命令を終了後、次に実行すべき命令アド
レスを示す命令レジスタなどの所定のレジスタの内容を
メモリなどに退避して、その後、割込みベクタの読取り
をおこなう。

【００１２】割込みベクタは、予め定められたアドレス
のメモリ上に置かれ、その中には割込み要因に対応する
割込み処理プログラムの先頭メモリアドレスが格納され
ている。

【００１３】その後、プロセッサは、割込みベクタで示
されるメモリアドレスの命令を読込んで、割込み処理プ
ログラムの実行をおこなう。このように、割込みにより
実行中のプログラムの処理を一時中断し、割込み処理プ
ログラムを実行して、実行する処理の切替をおこなうこ
とになる。このような割込み方式は、ベクタ割込みと呼
ばれ、現在のマイクロプロセッサにおいても標準として
広く普及している。この割込み要求、割込みベクタをプ
ロセッサに通知する手段として最も一般的なものが割込
みコントローラを使用する方法である。

【００１４】以下、図１１を用いて従来技術に係る割込
みコントローラを使用する割込み制御について説明す
る。図１１は、従来技術に係る割込みコントローラを使
用する割込み制御を説明するためのシステムノードの構
成図である。

【００１５】図１１に示されるように、１システムノー
ド、１プロセッサ構成での割込み処理では、割込みコン
トローラ５０−１は、周辺ＩＯ装置４０−１から割込み
信号ＩＮＴが入力されると、割込みコントローラ５０−
１は、割込み要求信号ＩＮＴＲをプロセッサ１に出力す
る。割込み要求信号ＩＮＴＲが入力されたプロセッサ１
０−１は、これに応えてトランザクションタイプの割込
み承認信号ＩＮＴＡをノードコントローラに出力する。
なお、トランザクションタイプの信号とはノードコント
ローラを経由して送られる信号のことである。

【００１６】割込みコントローラ５０−１は、割込み承
認信号ＩＮＴＡを受けて、現在発生中の割込みのうち最
も優先度の高い割込み要因の番号（ベクタ番号）を内部
バス上に出力する。プロセッサ１０−１は、これを命令
語の一部として読み出し、共有メモリ内に格納されてい
る割込みベクタの中から命令語中のベクタ番号に対応す
る割込みベクタを読み出して分岐し所定の割込み処理を
おこなう。この様なシーケンスで割込み処理をおこなう
プロセッサは広く普及しており、従来装置とのソフトウ
ェアの互換性を保つためにはこのシーケンスに従う必要
がある。

【００１７】

【発明が解決しようとする課題】このような従来装置と
のソフトウェアの互換性を保ったシーケンスに従った割
り込み処理を上記のマルチプロセッサシステムで実現す
るためには、各システムノードに搭載されている周辺Ｉ
Ｏ装置４０−１〜４０−ｍに対応したｍ本の割込み信号
ＩＮＴ（１〜ｍ）を割込みコントローラ５０−１〜５０
−ｍへ送信し、さらにそれらの割込みコントローラから
のｍ本の割込み要求信号ＩＮＴＲ（１〜ｍ）をプロセッ
サ１０−１〜１０−ｋへ送信するための物理的な構成が
問題となる。

【００１８】先ず、図１２を用いて従来技術に係る割込
み制御を、マルチプロセッサに適用した場合について説
明する。図１２は、従来技術に従来技術に係る割込み制
御を、マルチプロセッサに適用した場合の構成図であ
る。

【００１９】図１２のように、一般的に、前述の割込み
制御方法のソフトウェアの互換性を保った従来装置での
システム装置構成は、割込みコントローラはシステム内
で一つであり、システム内の全周辺ＩＯ装置４０−１〜
４０−ｍからの割込み信号ＩＮＴ１〜ＩＮＴｍを１つの
割込みコントローラ５０−１に送信する必要がある。

【００２０】また、その割込みコントローラ５０−１か
らプロセッサに送る割込み要求信号ＩＮＴＲは、割込み
処理を実行するシステムで括り付けの１台の専用プロセ
ッサまたは特定のプロセッサ１０−１に入力するシステ
ム構成が一般的である。

【００２１】しかし、このように割込み処理を実行する
割込みコントローラおよびプロセッサを限定すること
は、システムの柔軟性、信頼性の面で大きく制限される
ことになる。

【００２２】一方、各システムノード１００−１〜１０
０−ｍに搭載されている周辺ＩＯ装置４０−１〜４０−
ｍからの割込み信号ＩＮＴ１〜ＩＮＴｍの割込みコント
ローラ５０−１への送信は、クロスバスイッチ１０１経
由することが考えられる。しかし前述のように性能面か
らより多くのプロセッサ、システムノードをクロスバス
イッチ１０１に接続するために、半導体集積回路の実装
面および外部接続ピン数、コストの制限から、クロスバ
スイッチ１０１の構造、制御および送られる信号の形態
が、よりシンプルであることが求められており、クロス
バスイッチ１０１を割込み信号ＩＮＴ１〜ＩＮＴｍの送
信に用いることは難しい。

【００２３】さらに、システムの柔軟性、信頼性の向上
の点から、割込み処理を実行する割込みコントローラお
よびプロセッサをシステムの中で自由に選んで使用でき
るようにするためには、全周辺ＩＯ装置４０−１〜４０
−ｍからの割込み信号ＩＮＴ１〜ＩＮＴｍを使用する割
込みコントローラ５０−１〜５０−ｍに応じて接続を切
替えて、送れるようにする必要がある。また、割込み処
理を実行するプロセッサも同様に任意に選べるようにす
るためには、割込みコントローラからの割込み要求信号
ＩＮＴＲ１〜ＩＮＴＲｍをそれぞれシステムに搭載さ
れている全プロセッサ１０−１〜１０−ｋに、その接続
を切替えて、送れるようにする必要がある。

【００２４】この場合には、割込み信号ＩＮＴ１〜ＩＮ
Ｔｍと割込みコントローラ５０−１〜５０−ｍ、割込み
要求信号ＩＮＴＲ１〜ＩＮＴＲｍとプロセッサ１０−１
〜１０−ｋをそれぞれに接続する信号線と制御が必要と
なり、クロスバスイッチ１０１内にこの接続、切替えの
手段を設けることはさらに困難となる。

【００２５】また、特開平６−３５８６４号公報には、
マルチプロセッサシステムにおいて、割込みコントロー
ラを用いた割り込み制御をおこなうために、共有バスと
は別に新たにサブプロセッサバスを設けて、割込みベク
タを格納する専用ローカルメモリをサブプロセッサバス
に接続する技術が開示されている。これにより、割込み
処理に起因する共有バスのオーバーヘッドを抑えて、か
つ、従来のプロセッサとのソフトウェア的な互換性を保
つようにしたものである。

【００２６】しかしながら、上記特開平６−３５８６４
号公報の技術は、新たにサブプロセッサバスと、ベクタ
専用のローカルメモリを設ける必要があり、またメイン
プロセッサバスとサブプロセッサバスとのアクセス切替
制御や、サブプロセッサバスのアービトレーション制御
などの複雑な制御回路が必要になり、プロセッサ数の多
いシステムに適用した場合ハードウエア量が増え、コス
トの増加を招くという問題点があった。

【００２７】本発明は、上記問題点を解決するためにな
されもので、その目的は、マルチプロセッサシステムに
おける割込み制御において、従来装置とのソフトウェア
の互換性を維持しつつ、システムノード間の結合路がバ
ス結合およびスイッチ結合のいずれであっても、また、
システムノードの数が増し、バスまたはクロスバスイッ
チ接続数が増加した場合であっても、バスまたはクロス
バスイッチを用いた結合路や割込み制御システムを複雑
化することなく、柔軟性に富み、信頼性が高く、しか
も、簡易で安価なマルチプロセッサシステムを提供する
ことにある。

【００２８】

【課題を解決するための手段】本発明のマルチプロセッ
サのシステムでは、周辺ＩＯ装置からの割込み信号を、
任意のシステムノード内にある割込みコントローラに自
由に接続して切替えられるようにする。また、割込みコ
ントローラからの割込み要求信号を、任意のシステムノ
ード内にあるプロセッサに自由に接続して切替えられる
ようにする。そして、これらの接続、切替えの手段をク
ロスバスイッチ１０１外に別の制御手段として設ける。
また、この割込み信号と割込み要求信号を、自由に切り
替える手段は、各システムノード内に設けてもよいし、
あるいはシステムノードとは別のモジュールとして配置
してもよい。

【００２９】このようにすれば、単純かつ安価なハード
ウエアで実現可能なマルチプロセッサ用割込み制御シス
テムが実現できる。また、割込み信号および割込み要求
信号の経路を自由に切り替える事ができ、柔軟性、信頼
性の高いシステム構成をとることができる。

【００３０】

【発明の実施の形態】以下、本発明に係る各実施形態
を、図１ないし図９を用いて説明する。

【００３１】〔本発明のマルチプロセッサシステムのシ
ステム構成〕先ず、図１ないし図３を用いて本発明に係
るマルチプロセッサシステムのシステム構成について説
明する。図１は、本発明に係るマルチプロセッサシステ
ムのシステム構成を示す構成図である。図２は、周辺Ｉ
Ｏ装置から割込みコントローラに割込み信号を送信する
仕組みを説明するための概念図である。図３は、割込み
コントローラからプロセッサに割込み要求信号を送信す
る仕組みを説明するための概念図である。

【００３２】本実施形態で説明する本発明のマルチプロ
セッサシステムは、図１に示されるようにシステムノー
ド１とシステムノード２の二つのシステムノードに、そ
れぞれ２個のプロセッサを搭載している。システムノー
ド１とシステムノード２は、それぞれノードコントロー
ラ３０−１，３０−２を有し、これらは、クロスバース
イッチ１０１で結合されている。

【００３３】また、システムノード１内には、ノードコ
ントローラ３０−１に接続される形態で、複数のプロセ
ッサ１０−１〜１０−２、共有メモリ２０−１、周辺Ｉ
Ｏ装置４０−１、および、割込みコントローラが設けら
れている。システムノード内の共有メモリはシステム内
の全てのプロセッサから平等にアクセスすることがで
き、いわゆる分散共有メモリ型のマルチプロセッサシス
テムとなっている。周辺ＩＯ装置４０−１は、システム
ノードに接続されている周辺装置の総称で、ＳＣＳＩカ
ード、ハードディスク装置などである。

【００３４】また、２個のプロセッサが接続されたノー
ドコントローラ３０−１は、クロスバスイッチ１０１を
介してクロスバスイッチ１０１内のスイッチング論理
（図示せず）によって、発行順に時系列的に目的の他の
システムノードとの間でデータの授受をおこなうことが
できる。

【００３５】このクロスバスイッチ１０１は、各システ
ムノードが接続されるポートの間の接続を切り替えるこ
とにより、各システムノード間を自由に接続することが
でき、接続されたシステムノード間毎に独立して動作す
る事ができる。

【００３６】本発明のマルチプロセッサシステムにおい
て、各システムノードの周辺ＩＯ装置からの割込み信号
は、システムノードの外部で、クロスバースイッチ１０
０とは別個に設けた割込み信号切替え装置１０２に送ら
れる。この割込み信号切替え装置１０２は、接続先を切
替えることにより、システム内のシステムノードにある
任意の割込みコントローラに割込み信号を送信すること
ができるようになっている。

【００３７】また同様に、各システムノードの割込みコ
ントローラからの割込み要求信号は、システムノードの
外部で、クロスバースイッチ１００とは別個に設けた割
込み要求信号切替え装置１０３に送られる。この割込み
信号切替え装置１０３は、接続先を切替えることによ
り、システム内のシステムノードにある任意のプロセッ
サに割込み要求信号を送信することができるようになっ
ている。

【００３８】そして、切替え制御装置１０４により、こ
の割込み信号切替え装置１０２および割込み要求信号切
替え装置１０３の制御をおこなって接続先を切替える。

【００３９】図２に示されるように、割込み信号切替え
装置１０２には、各システムノードの周辺ＩＯ装置から
割込み信号ＩＮＴ１〜ＩＮＴ２が送られくる。そして、
割込み信号切替え装置１０２は、割込み信号切替え装置
１０２内のスイッチ回路により接続を切替えて、各シス
テムノード内の任意の割込みコントローラに、割込み信
号ＩＮＴＩ１〜ＩＮＴＩ２を自由に選択して送ることが
できる。

【００４０】割込み信号ＩＮＴ１〜ＩＮＴ２およびＩＮ
ＴＩ１〜ＩＮＴＩ２の信号線は、すべての周辺ＩＯ装置
の割込みリクエスタと割込み切替え装置１０２、割込み
コントローラにワイヤードＯＲの形で接続されている。

【００４１】一方、図３に例示されるように、割込み要
求信号切替え装置１０３には、各システムノードの割込
みコントローラから割込み要求信号ＩＮＴＲＯ１〜ＩＮ
ＴＲＯ２がおくられてくる。そして、割込み要求信号切
替え装置１０３内のスイッチ先回路により接続を切替え
て、各システム内の任意のプロセッサへ割込み要求信号
ＩＮＴＲ１〜ＩＮＴＲ４を自由に選択して送ることがで
きる。

【００４２】〔実施形態１〕以下、本発明の第一の実施
形態を、図４ないし図６を用いて説明する。図４は、本
発明の第一の実施形態における周辺ＩＯ装置から割込み
コントローラに割込み信号を送信する仕組みを説明する
ための概念図である。図５は、本発明の第一の実施形態
における割込みコントローラからプロセッサに割込み要
求信号を送信する仕組みを説明するための概念図であ
る。図６は、本発明の第一の実施形態における割込み制
御を説明するためのタイミングチャートである。

【００４３】本発明の第一の実施形態は、接続している
システムノードが同一のシステムとして動作する場合で
ある。ここで同一のシステムと言っているのは、同一の
システムに属するシステムノード内のプロセッサ間、共
有メモリ、周辺ＩＯ装置でデータや命令の共有を実現
し、互いのコンポーネントとそれらのやり取りができる
が、違うシステムでは、それらのやり取りはおこなわな
いと言うことである。したがって、割込み制御もそれを
前提としておこなうことになる。

【００４４】本実施形態では、クロスバースイッチ１０
０に物理的につながっている全てのシステムノードが同
一のシステムに属しているものとする。

【００４５】先ず、図４により周辺ＩＯ装置から割込み
コントローラに、割込み信号が伝えられるまでの手順を
説明する。

【００４６】本実施形態では、システム内でシステムノ
ード１００−１搭載の割込みコントローラ５０−１が使
用されるとする。なお、割込み信号切替え装置１０２の
中の交線の黒丸は信号線が接続されていることを示して
いる。この場合には、切替え制御装置１０４により割込
み信号切替え装置１０２内のスイッチ回路を制御し、割
込み信号ＩＮＴ１〜ＩＮＴ２が、割込み信号ＩＮＴＩ１
として割込みコントローラ５０−１に入力されるように
する。これによりシステムノード１００−１〜１００−
２搭載の周辺ＩＯ装置からの割込みは、システムノード
１００−１搭載の割込みコントローラ５０−１で管理さ
れることになる。

【００４７】次に、図５により割込みコントローラから
プロセッサに、割込み要求信号が伝えられるまでの手順
を説明する。

【００４８】本実施形態では、システム内でシステムノ
ード１００−２搭載のプロセッサ１０−３が割込み処理
をおこなうプロセッサに割り当てられているとする。な
お、割込み要求信号切替え装置１０３の中の交線の黒丸
は信号線が接続されていることを示している。この場合
には、切替え制御装置１０４により割込み要求信号切替
え装置１０３内のスイッチ回路を制御し、システムノー
ド１００−１搭載の割込みコントローラ５０−１からの
割込み要求信号ＩＮＴＲＯ１を、割込み要求信号ＩＮＴ
Ｒ３としてプロセッサ１０−３に入力する。これにより
割込みコントローラからの割込み要求は、システムノー
ド１００−２搭載のプロセッサ１０−３に伝えられ、プ
ロセッサ１０−３が割込み処理を実行することになる。

【００４９】このような割込み発生からプロセッサで割
込み処理が実行するまでの手順が、各コンポーネントに
伝えられる経路を示すと図６に示すようになる。なお、
図６のタイミングチャートにおいて、縦方向には、動作
に関係する各モジュールが配置され、横方向は各モジュ
ールの動作の時間軸が示されている。

【００５０】先ず、システムノード１００−２搭載の周
辺ＩＯ装置４０−２から割込み要求が発生し、割込み信
号ＩＮＴ２が出力される。割込み信号ＩＮＴ２を入力し
た割込み信号切替え装置１０２では、内部のスイッチ回
路の接続により、ＩＮＴ１〜ＩＮＴ２からＩＮＴＩＮＴ
Ｉ１が出力されるようになっている。そして、割込み信
号ＩＮＴＩ１は、システムノード１００−１搭載の割込
みコントローラ５０−１に入力され、これを受けて割込
みコントローラ５０−１は、割込み要求信号ＩＮＴＲＯ
１を出力する。割込み要求信号切替え装置１０３では、
内部のスイッチ回路の接続により、割込み要求信号ＩＮ
ＴＲＯ１の入力すると割込み要求信号ＩＮＴＲ３が出力
されるようになっている。この割込み要求信号ＩＮＴＲ
３は、システムノード１００−２搭載のプロセッサ１０
−３に伝えられ、プロセッサ１０−３は、割込み受付許
可状態であれば、実行中の命令を終了後、割込みベクタ
の読取りのためトランザクション形式の割込み承認トラ
ンザクションＩＮＴＡを割込みコントローラ５０−１宛
に出力する。割込み承認トランザクションＩＮＴＡはノ
ードコントローラ３０−２およびクロスバスイッチ１０
１を経由して、割込みコントローラ５０−１に伝えら
れ、これを受けて割込みコントローラ５０−１では現在
発生中の割込みのうち最も優先度の高い割込み要因の番
号（ベクタ番号）を割込み承認トランザクションＩＮＴ
Ａのデータ返答の形でプロセッサ１０−３宛にノードコ
ントローラ３０−１に出力する。ベクタ番号は、ノード
コントローラ３０−１およびクロスバスイッチ１０１を
経由してプロセッサ１０−３に伝えられる。プロセッサ
１０−３はこれを命令語の一部として読み出し、共有メ
モリ内に格納されている割込みベクタの中から命令語中
のベクタ番号に対応する割込みベクタを読み出して分岐
し所定の割込み処理をおこなう。

【００５１】〔実施形態２〕以下、本発明の第二の実施
形態を、図７ないし図９を用いて説明する。図７は、本
発明の第二の実施形態における周辺ＩＯ装置から割込み
コントローラに割込み信号を送信する仕組みを説明する
ための概念図である。図８は、本発明の第二の実施形態
における割込みコントローラからプロセッサに割込み要
求信号を送信する仕組みを説明するための概念図であ
る。図９は、本発明の第二の実施形態における割込み制
御を説明するためのタイミングチャートである。

【００５２】本発明の第二の実施形態は、接続している
システムノードが別個のシステムとして動作する場合で
ある。すなわち、図１に示されたシステムノード１０１
とシステムノード２が独立したシステムとして動作する
例である。したがって、割込み制御もそれぞれのシステ
ムで閉じたものになる。

【００５３】先ず、図７により周辺ＩＯ装置から割込み
コントローラに、割込み信号が伝えられるまでの手順を
説明する。

【００５４】本実施形態では、システムノード１００−
１の動作するシステム内では、システムノード１０１−
１搭載の割込みコントローラ５０−１が使用され、シス
テムノード１００−２の動作するシステム内では、シス
テムノード１００−２の割込みコントローラ５０−２が
使用されるものとする。この場合には、切替え制御装置
１０４により割込み信号切替え装置１０２内のスイッチ
回路を制御し、割込み信号ＩＮＴ１が、割込み信号ＩＮ
ＴＩ１として割込みコントローラ５０−１に入力され、
割込み信号ＩＮＴ２が、割込み信号ＩＮＴＩ２として割
込みコントローラ５０−２に入力されることになる。こ
れにより、システムノード１００−１搭載の周辺ＩＯ装
置４０−１からの割込みは、割込みコントローラ５０−
１で管理され、システムノード１００−２搭載の周辺Ｉ
Ｏ装置４０−２からの割込みはシステムノード１００−
２搭載の割込みコントローラ５０−２で管理されること
になる。

【００５５】次に、図８により割込みコントローラから
プロセッサに、割込み要求信号が伝えられるまでの手順
を説明する。

【００５６】システムノード１００−１の動作するシス
テム内では、システムノード１０１のプロセッサ１０−
１が割込み処理をおこなうプロセッサとして割り当てら
れていて、システムノード１００−２の動作するシステ
ム内ではシステムノード１００−２のプロセッサ１０−
４が割込み処理をおこなうプロセッサとして割り当てら
れているものとする。この場合には、切替え制御装置１
０４により割込み要求信号切替え装置１０３内のスイッ
チ回路を制御し、システムノード１００−１搭載の割込
みコントローラ５０−１からの割込み要求信号ＩＮＴＲ
Ｏ１がＩＮＴＲ１としてプロセッサ１０−１に入力さ
れ、システムノード１００−２搭載の割込みコントロー
ラ５０−２からの割込み要求信号ＩＮＴＲＯ２がＩＮＴ
Ｒ４としてプロセッサ１０−４に入力される。これによ
りシステムノード１００−１の動作するシステム内で
は、プロセッサ１０−１が割込み処理を実行し、システ
ムノード１００−２の動作するシステム内ではシステム
ノード１００−２のプロセッサ１０−４が割込み処理を
実行することになる。

【００５７】このような割込み発生からプロセッサで割
込み処理が実行するまでの手順が、各コンポーネントに
伝えられる経路を示すと図９に示すようになる。

【００５８】先ず、システムノード１００−１の動作す
るシステム内でシステムノード１００−１搭載の周辺Ｉ
Ｏ装置４０−１から割込み要求が発生し、割込み信号Ｉ
ＮＴ１が出力される。また、システムノード１００−２
の動作するシステム内では、システムノード１００−２
搭載の周辺ＩＯ装置４０−２から割込み要求が発生し、
割込み信号ＩＮＴ２が出力される。割込み信号切替え装
置１０２には、割込み信号ＩＮＴ１とＩＮＴ２が入力さ
れ、内部のスイッチ回路の接続により、割込み信号ＩＮ
Ｔ１が割込み信号ＩＮＴＩ１として出力され、割込み信
号ＩＮＴ２が割込み信号ＩＮＴＩ２として出力される。
この割込み信号ＩＮＴＩ１、ＩＮＴＩ２は、それぞれ割
込みコントローラ５０−１、割込みコントローラ５０−
２に入力され、これを受けて割込みコントローラ５０−
１、割込みコントローラ５０−２は、割込み要求信号Ｉ
ＮＴＲＯ１、ＩＮＴＲＯ２を出力する。割込み要求信号
切替え装置１０３では、内部のスイッチ回路により、割
込み要求信号ＩＮＴＲＯ１が割込み要求信号ＩＮＴＲ１
として出力され、割込み要求信号ＩＮＴＲＯ２が割込み
要求信号ＩＮＴＲ４として出力される。

【００５９】そして、割込み要求信号ＩＮＴＲ１は、シ
ステムノード１００−１搭載のプロセッサ１０−１に伝
えられ、割込みベクタの読取りのため割込み承認トラン
ザクションＩＮＴＡを割込みコントローラ５０−１宛に
出力する。割込み承認トランザクションＩＮＴＡはノー
ドコントローラ３０−１を経由して割込みコントローラ
５０−１に伝えられ、これを受けて割込みコントローラ
５０−１では割込み要因の番号（ベクタ番号）をプロセ
ッサ１０−１宛にノードコントローラ３０−１に出力す
る。ベクタ番号は、ノードコントローラ３０−１を経由
してプロセッサ１０−１に伝えられる。プロセッサ１０
−１はこれを受けて、共有メモリ内に格納されているベ
クタ番号に対応する割込みベクタを読み出して分岐し所
定の割込み処理をおこなう。

【００６０】また同様に、割込み要求信号ＩＮＴＲ４
は、システムノード１００−２搭載のプロセッサ１０−
４に伝えられ、割込みベクタの読取りのため割込み承認
トランザクションＩＮＴＡを割込みコントローラ５０−
２宛に出力する。割込み承認トランザクションＩＮＴＡ
はノードコントローラ３０−２を経由して割込みコント
ローラ５０−２に伝えられ、これを受けて割込みコント
ローラ５０−２では割込み要因の番号（ベクタ番号）を
プロセッサ１０−４宛にノードコントローラ３０−２に
出力し、プロセッサ１０−４はこれを受けて所定の割込
み処理をおこなう。

【００６１】〔本発明の他のシステム構成の可能性〕以
上の説明では、システムノードの結合路としては、クロ
スバースイッチを用いているがバス結合による結合路で
も良い。

【００６２】また、システムノード内の共有メモリが他
の任意のシステムノードのプロセッサと共有可能な分散
共有メモリ型マルチプロセッサの構成を例にとって説明
してきたが、他のシステム形態、例えば、各プロセッサ
が共有メモリを持たない、いわゆる、疎結合のマルチプ
ロセッサシステムにも本発明の割込み制御は適用可能で
ある。

【００６３】

【発明の効果】本発明によれば、マルチプロセッサシス
テムにおける割込み制御において、従来装置とのソフト
ウェアの互換性を維持しつつ、システムノード間の結合
路がバス結合およびスイッチ結合のいずれであっても、
また、システムノードの数が増し、バスまたはクロスバ
スイッチ接続数が増加した場合であっても、バスまたは
クロスバスイッチを用いた結合路や割込み制御システム
を複雑化することなく、柔軟性に富み、信頼性が高く、
しかも、簡易で安価なマルチプロセッサシステムを提供
することができる。

【図面の簡単な説明】

【図１】本発明に係るマルチプロセッサシステムのシス
テム構成を示す構成図である。

【図２】周辺ＩＯ装置から割込みコントローラに割込み
信号を送信する仕組みを説明するための概念図である。

【図３】割込みコントローラからプロセッサに割込み要
求信号を送信する仕組みを説明するための概念図であ
る。

【図４】本発明の第一の実施形態における周辺ＩＯ装置
から割込みコントローラに割込み信号を送信する仕組み
を説明するための概念図である。

【図５】本発明の第一の実施形態における割込みコント
ローラからプロセッサに割込み要求信号を送信する仕組
みを説明するための概念図である。

【図６】本発明の第一の実施形態における割込み制御を
説明するためのタイミングチャートである。

【図７】本発明の第二の実施形態における周辺ＩＯ装置
から割込みコントローラに割込み信号を送信する仕組み
を説明するための概念図である。

【図８】本発明の第二の実施形態における割込みコント
ローラからプロセッサに割込み要求信号を送信する仕組
みを説明するための概念図である。

【図９】本発明の第二の実施形態における割込み制御を
説明するためのタイミングチャートである。

【図１０】従来技術に係る分散共有メモリ型マルチプロ
セッサの構成図である。

【図１１】従来技術に係る割込みコントローラを使用す
る割込み制御を説明するためのシステムノードの構成図
である。

【図１２】従来技術に従来技術に係る割込み制御を、マ
ルチプロセッサに適用した場合の構成図である。

【符号の説明】

１０−１〜１０−ｋ…プロセッサ２０−１〜２０−ｍ…共有メモリ３０−１〜３０−ｍ…ノードコントローラ４０−１〜４０−ｍ…周辺ＩＯ装置５０−１〜５０−ｍ…割込みコントローラ１０１…クロスバスイッチ（結合路）１０２…割込み信号切替え装置１０３…割込み要求信号切替え装置１０４…切替え制御装置

Claims

【特許請求の範囲】

【請求項１】複数のシステムノードをバスまたはスイ
ッチを用いた結合路により結合したマルチプロセッサシ
ステムにおいて、前記システムノードは、一つ以上のプロセッサと、割込みコントローラと、周辺ＩＯ装置とを備え、前記周辺ＩＯ装置からの割込み信号を前記複数のシステ
ムノードに含まれている任意の割込みコントローラに自
由に切替えて送る手段と、前記割込みコントローラからの割込み要求信号を前記複
数のシステムノードに含まれている任意のプロセッサに
自由に切替えて送る手段とからなることを特徴とするマ
ルチプロセッサシステム。
【請求項２】前記システムノードの交信できる範囲を
一つのシステムとして、このマルチプロセッサシステム
を複数のシステムとして分割したときに、前記周辺ＩＯ装置からの割込み信号を前記割込みコント
ローラに自由に切替えて送る手段は、その周辺ＩＯ装置
が含まれているシステムノードと同じシステムのシステ
ムノードにある割込みコントローラに、割込み信号を送
り、前記割込みコントローラからの割込み要求信号を前記プ
ロセッサに自由に切替えて送る手段は、その割込みコン
トローラが含まれているシステムノードと同じシステム
のシステムノードにあるプロセッサに、割込み要求信号
を送ることを特徴とする請求項１記載のマルチプロセッ
サシステム。
【請求項３】前記システムノードの数、および、前記
システムノード内のプロセッサの数を自由に変更するこ
とが可能なことを特徴とする請求項１記載のマルチプロ
セッサシステム。