JPH07327185A

JPH07327185A - サンプリング回路およびそれを用いた画像表示装置

Info

Publication number: JPH07327185A
Application number: JP11922594A
Authority: JP
Inventors: Yasushi Kubota; 靖久保田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1994-05-31
Filing date: 1994-05-31
Publication date: 1995-12-12
Also published as: TW273652B

Abstract

(57)【要約】【構成】第２経路３２ｂにおける後段の２個の反転回
路３１・３１に電源電圧Ｖ_DD・Ｖ_EEを与え、その以外の
反転回路３１…に電源電圧Ｖ_CC・Ｖ_SSを与える。電源電
圧Ｖ_DD・Ｖ_EEを電源電圧Ｖ_CC・Ｖ_SSに対してプラス側に
シフトした値に設定する。このような電源構成により、
映像信号線ＶＬからの低電位側の映像信号をｎチャネル
トランジスタ１３ａにより取り込み、高電位側の映像信
号をｐチャネルトランジスタ１３ｂにより取り込んでデ
ータ信号線ＳＬに与える。【効果】サンプリングスイッチ１３の導通時における
ゲート入力電圧を小さくすることができる。また、上記
のように電源電圧のレベルをシフトさせることにより、
小振幅の信号でも書き込みおよび保持が可能になる。そ
れゆえ、耐圧の低い素子を用いた場合にも、回路特性が
損なわれることはない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、映像信号等のアナログ
信号をサンプリングするサンプリング回路およびそのサ
ンプリング回路を用いた画像表示装置に関するものであ
る。

【０００２】

【従来の技術】現在、アナログ信号をサンプリングする
サンプリング回路は、様々な分野で利用されており、そ
れぞれの分野に適した方式に改良が加えられて採用され
ている。特に、液晶表示装置等の画像表示装置において
は、以下に説明するようなデータ信号線駆動回路に映像
信号をサンプリングするサンプリング回路が用いられて
いる。

【０００３】例えば、アクティブマトリクス駆動方式の
液晶表示装置では、多数の走査信号線と、多数のデータ
信号線とが交差して設けられており、隣接する走査信号
線同士と隣接するデータ線信号線同士とで囲まれた領域
に画素が設けられている。画素は、多数設けられ、マト
リクス状に配されている。

【０００４】画素は、ＭＯＳ型のＦＥＴ（電界効果トラ
ンジスタ）からなるスイッチング素子と画素容量とを有
している。スイッチング素子は、走査信号線に与えられ
た信号で導通し、データ信号線に与えられたデータ（映
像信号）を取り込んで画素容量に供給するようになって
いる。

【０００５】データ信号線は、データ信号線駆動回路に
よってサンプリングされた映像信号が与えられ、走査信
号線は、走査信号線駆動回路により順次選択される。走
査信号線が選択されることにより、各データ信号線に与
えられた映像信号が各画素に書き込まれ、保持される。

【０００６】データのデータ信号線への書き込みは、点
順次駆動方式または線順次駆動方式により行われる。

【０００７】点順次駆動方式は、サンプリング回路にお
いて、シフトレジスタの複数の出力からのパルスに同期
してサンプリングスイッチを開閉させることにより、映
像入力信号線に入力された映像信号を、データ信号線に
書き込むようになっている。この方式では、水平方向の
データ線本数をｎとすれば、映像信号をデータ信号線に
書き込む時間は、有効水平走査期間（水平走査期間の約
８０％）の１／ｎしかない。このため、大画面化に伴い
データ信号線の時定数（容量と抵抗との積）が大きくな
ると十分な書き込みができなくなり、表示画像の品位を
損なうおそれがある。

【０００８】特に、駆動能力の低いトランジスタでサン
プリングスイッチを構成した場合には、この影響が大き
くなる。そこで、従来では、書き込み能力を確保するた
めに、サンプリングスイッチを構成するトランジスタの
チャネル幅を大きくしている。

【０００９】一方、線順次駆動方式では、サンプリング
回路において、シフトレジスタの複数の出力からのパル
スに同期してサンプリングスイッチを開閉させるのは点
順次駆動方式と同様である。線順次駆動方式では、さら
に、映像入力信号線に入力された映像信号を、一旦サン
プリング容量に蓄えた後、次の水平走査期間においてバ
ッファアンプを介してデータ信号線に出力するようにな
っている。

【００１０】一般に、サンプリング容量がデータ信号線
の容量よりも小さいことから、線順次駆動方式によれ
ば、映像入力信号線からの書き込み時間は短時間です
む。また、負荷の大きいデータ信号線への書き込みに
は、水平走査期間が当てられるので、データ信号線への
書き込みを十分行なうことができる。このように、線順
次駆動方式では、点順次駆動方式が抱えていたような問
題は少ない。

【００１１】しかし、線順次駆動方式では、サンプリン
グ容量に保持された電荷が、サンプリングスイッチのリ
ーク電流により時間が経つにつれて減少したり、バッフ
ァアンプへのデータ転送時における容量分割により減少
したりといった不都合がある。そこで、この影響を抑え
るために、サンプリング容量を増加させることが考えら
れるが、こうすることにより、点順次駆動方式と同様な
書き込み不足が生じる可能性がある。したがって、この
場合にもやはり、書き込み能力を確保するために、サン
プリングスイッチを構成するトランジスタのチャネル幅
を大きくしなければならない。

【００１２】ところで、前記のサンプリング回路は、例
えば、図１４に示すように、シフトレジスタ１０１と、
複数段の反転回路１０２…を有する増幅回路１０３と、
ｎチャネルトランジスタのみからなるサンプリングスイ
ッチ１０４とを備えている。このようなサンプリング回
路では、映像信号線ＶＬからの映像信号をデータ信号線
ＳＬに書き込む際には、シフトレジスタ１０１の出力信
号が反転回路１０２…で増幅され、サンプリングスイッ
チ１０４のゲート電極に入力される。

【００１３】反転回路１０２は、図１５に示すように、
ｎチャネルトランジスタ１０２ａとｐチャネルトランジ
スタ１０２ｂとが直列に接続された構造になっている。

【００１４】書き込み時において、サンプリングスイッ
チ１０４は、導通状態で高電位側の映像信号を十分に書
き込むだけの高いレベルの信号Ｖ_Hを必要とするととも
に、遮断状態では低電位側の映像信号を保持するだけの
低いレベルの信号Ｖ_Lを必要とする。したがって、書き
込み時は、サンプリングスイッチ１０４へのゲート電極
への信号振幅をかなり大きくする必要がある。

【００１５】具体的には、映像信号の振幅をＶ_sig、サ
ンプリングスイッチ１０４の閾値電圧をＶ_tn、サンプリ
ングスイッチ１０４のオンマージン、オフマージンをそ
れぞれＶ_on・Ｖ_offとすれば、信号Ｖ_H・Ｖ_Lは、Ｖ_H＝Ｖ_sig＋Ｖ_tn＋Ｖ_on …（１）Ｖ_L＝−Ｖ_sig＋Ｖ_tn−Ｖ_off …（２）となる。

【００１６】ここで、オンマージンとは、十分な書き込
みを可能にするためにサンプリングスイッチ１０４の閾
値電圧に上乗せする電圧であり、オフマージンとは、リ
ーク電流を十分に低減させるためにサンプリングスイッ
チ１０４の閾値電圧から差し引く電圧である。上記の各
電圧の代表的な値は、例えば、Ｖ_sig＝５（Ｖ）、Ｖ_tn
＝２（Ｖ）、Ｖ_on＝４（Ｖ）、Ｖ_off＝５（Ｖ）であ
る。したがって、これらの値に基づいた信号Ｖ_H・Ｖ_L
は、（１）式および（２）式により、Ｖ_H＝５＋２＋４＝１１（Ｖ）Ｖ_L＝−５＋２−５＝−８（Ｖ）となる。このため、Ｖ_H・Ｖ_Lの電圧差である１９Ｖの
電源電圧が必要となり、素子もこれに応じて１９Ｖの耐
圧が要求されることになる。

【００１７】また、他のサンプリング回路は、図１６に
示すように、シフトレジスタ１０１と、複数段の反転回
路１０２…を有する増幅回路１０５と、サンプリングス
イッチ１０６とを備えている。増幅回路１０５は、シフ
トレジスタ１０１から３段目の反転回路１０２・１０２
で２つの信号経路に分岐しており、それぞれの信号経路
に複数段の反転回路１０２…が設けられている。

【００１８】サンプリングスイッチ１０６は、ｎチャネ
ルトランジスタ１０６ａとｐチャネルトランジスタ１０
６ｂとが並列に接続されたＣＭＯＳ構成である。このサ
ンプリングスイッチ１０６では、低電位側の映像信号が
ｎチャネルトランジスタ１０６ａにより書き込まれ、高
電位側の映像信号がｐチャネルトランジスタ１０６ｂに
より書き込まれるようになっている。

【００１９】書き込み時、シフトレジスタ１０１の出力
信号は、反転回路１０２…および必要に応じて設けられ
る幾つかの論理回路（図示せず）を介して、ｎチャネル
トランジスタ１０６ａおよびｐチャネルトランジスタ１
０６ｂに入力される。反転回路１０２…は、駆動力の小
さいシフトレジスタ１０１の出力信号によりチャネル幅
の大きい（入力負荷の大きい）サンプリングスイッチ１
０６を駆動するため、および信号の位相（極性）を合わ
せるために設けられている。一方、論理回路は、必要最
小限の映像信号のみをサンプリングするようにサンプリ
ングのタイミングを制御する目的で設けられている。

【００２０】ｎチャネルトランジスタ１０６ａおよびｐ
チャネルトランジスタ１０６ｂへの入力信号は、互いに
逆位相となる必要がある。このため、ｎチャネルトラン
ジスタ１０６ａへの信号経路における反転回路１０２…
とｐチャネルトランジスタ１０６ｂへの信号経路におけ
る反転回路１０２…との個数差は、奇数個（通常１個）
となる。

【００２１】一般に、上記のようなサンプリング回路
は、単一の電源（ここではＶ_CCおよびＶ_SS）により駆動
されるため、両トランジスタ１０６ａ・１０６ｂのゲー
ト電極への入力信号の電圧レベルは同一である。そし
て、その電圧レベルは、両トランジスタ１０６ａ・１０
６ｂのそれぞれが、完全に遮断状態になり得るように与
えられる。

【００２２】上記の電圧レベルは、トランジスタ１０６
ａ・１０６ｂの導通時に、映像信号をデータ信号線ＳＬ
に十分書き込むだけの大きさが必要であり、トランジス
タ１０６ａ・１０６ｂの遮断時に、すでに書き込まれた
映像信号が次に書き込みが行なわれるまで保持されるよ
うな大きさでなければならない。ここで、閾値電圧以下
の領域でも、トランジスタ１０６ａ・１０６ｂのリーク
電流は無視できないレベルであり、十分な保持特性を得
るためにはある程度の逆バイアス（ｎチャネルトランジ
スタ１０６ａでは負バイアス）が必要となる。

【００２３】通常、一方の電極（ｎまたはｐ）のトラン
ジスタに完全に遮断するようなバイアスが与えられたと
き、他方の電極のトランジスタは十分に導通し、映像信
号の十分な書き込みが可能になるので、通常時の電圧に
ついてはあまり考慮しなくてもよい。つまり、トランジ
スタが完全に遮断するような電圧が必要になるのであ
る。

【００２４】具体的には、映像信号の振幅をＶ_sig、ｎ
チャネルトランジスタ１０６ａの閾値電圧をＶ_tn、ｐチ
ャネルトランジスタ１０６ｂの閾値電圧をＶ_tp、サンプ
リングスイッチ１０６のオフマージンをＶ_offとすれ
ば、信号Ｖ_H・Ｖ_Lは、Ｖ_H＝Ｖ_sig＋Ｖ_tp＋Ｖ_off …（３）Ｖ_L＝−Ｖ_sig＋Ｖ_tn−Ｖ_off …（４）となる。

【００２５】上記の各電圧の代表的な値は、例えば、Ｖ
_sig＝５（Ｖ）、Ｖ_tn＝２（Ｖ）、Ｖ_tp＝−２（Ｖ）、
Ｖ_off＝５（Ｖ）である。したがって、これらの値に基
づいた信号Ｖ_H・Ｖ_Lは、（３）式および（４）式によ
り、Ｖ_H＝５−２＋４＝８（Ｖ）Ｖ_L＝−５＋２−５＝−８（Ｖ）となる。このため、Ｖ_H・Ｖ_Lの電圧差である１６Ｖの
電源電圧が必要となり、素子もこれに応じて１６Ｖの耐
圧が要求されることになる。

【００２６】

【発明が解決しようとする課題】従来のアクティブマト
リクス型液晶表示装置では、スイッチング素子の基板材
料として透明基板上に形成された非結晶シリコン薄膜が
用いられていた。また、その液晶表示装置は、走査信号
線駆動回路およびデータ信号線駆動回路を外付けの駆動
用ＩＣとして備える構成であった。

【００２７】これに対し、近年、大画面化に伴うスイッ
チング素子の駆動能力の向上や、上記の駆動用ＩＣの実
装コストの低減等の要求から、マトリクス状に配された
画素からなる画素アレイと上記の両駆動回路とを多結晶
シリコン薄膜上にモノリシックに形成する技術が提案さ
れ、すでに報告されている。また、より大画面化および
低コスト化を目指して、ガラスの歪み点（約６００℃）
以下のプロセス温度でスイッチング素子等をガラス基板
上の多結晶シリコン薄膜上に形成することも試みられて
いる。

【００２８】しかしながら、前記のようなサンプリング
回路が多結晶シリコン薄膜トランジスタにより形成され
る構成では、素子の特性に起因する様々な問題が発生す
る。

【００２９】まず、素子の耐圧が単結晶シリコン基板上
のトランジスタに比べて低い（ストレス印加時の劣化が
大きい）という問題がある。特に、ガラス基板上に形成
された多結晶シリコン薄膜トランジスタでは、その傾向
が顕著に現れる。実際には、製造プロセス、素子の構
造、チャネル長さ等によっても素子の耐圧が変わるが、
トランジスタにおけるソース−ドレイン間の耐圧は１５
Ｖ程度である。

【００３０】また、多結晶シリコン薄膜トランジスタ
は、単結晶シリコントランジスタに比べると、キャリア
の移動度が約１桁小さいため、その駆動能力が大きく劣
っている。このため、高電位側の映像信号を十分書き込
むには、導通状態時に、より高いレベルの信号が必要に
なる。

【００３１】さらに、多結晶シリコン薄膜トランジスタ
には、サブスレッショルド係数が大きいため、従来のオ
フマージンではリーク電流が大きいという問題もある。
このため、低電位側の映像信号を保持できるようになる
までにリーク電流を抑えるには、遮断状態時に、より低
いレベルの信号が必要となる。

【００３２】したがって、多結晶シリコン薄膜トランジ
スタは、キャリアの移動度およびサブスレッショルド係
数の点から、単結晶シリコントランジスタよりも、より
大きな振幅の信号が必要となる。しかしながら、サンプ
リングスイッチ１０４および増幅回路１０３を多結晶シ
リコン薄膜トランジスタで構成した場合、その素子は、
耐圧が低くなるため、高い電圧の印加が不可能である。
その結果、映像信号の書き込みが不足したり、あるいは
リークによる映像信号の変動が発生し、表示画像の品位
を損なう可能性がある。

【００３３】そこで、サンプリングスイッチ１０６を採
用すれば、必要とされる信号の振幅は幾分小さくなる。
ところが、それでもなお、多結晶シリコン薄膜トランジ
スタの耐圧を越える場合があり、サンプリングスイッチ
１０４を採用した構成と同様に、映像信号の書き込み不
足、またはリークによる映像信号の変動により、表示画
像の品位を損なう可能性がある。

【００３４】このように、特性の面で単結晶シリコント
ランジスタより劣るトランジスタ群で構成された駆動回
路を採用した場合、十分な書き込みを行なうことができ
なくなるという不都合があった。

【００３５】本発明は、上記の事情に鑑みてなされたも
のであって、性能の低い素子においても、映像信号の十
分な書き込みと保持が可能なサンプリング回路、および
それを用いた画像表示装置を提供することを目的として
いる。

【００３６】

【課題を解決するための手段】本発明のサンプリング回
路は、上記の課題を解決するために、以下のように構成
されている。

【００３７】すなわち、請求項１に記載のサンプリング
回路は、一定周期のタイミング信号を発生するタイミン
グ発生回路と、並列に接続されたｎチャネルトランジス
タとｐチャネルトランジスタとからなるＣＭＯＳ構成の
サンプリングスイッチと、上記タイミング発生回路と上
記サンプリングスイッチとの間に設けられた複数段の反
転回路と、上記反転回路を含み、上記タイミング発生回
路からのタイミング信号を２つの経路に分岐させてそれ
ぞれを上記サンプリングスイッチにおけるｎチャネルト
ランジスタのゲートとｐチャネルトランジスタのゲート
とに与える分岐回路とを備え、上記両経路のうちいずれ
か一方を通過するタイミング信号の上記サンプリングス
イッチへの入力レベルが上記タイミング発生回路の出力
レベルと異なるように上記反転回路の出力レベルが設定
されていることを特徴としている。

【００３８】請求項２に記載のサンプリング回路は、上
記請求項１に記載のサンプリング回路であって、上記両
経路のいずれか一方において入力段の反転回路と出力段
の反転回路とにそれぞれ異なる駆動電圧が与えられるこ
とを特徴としている。

【００３９】請求項３に記載のサンプリング回路は、上
記請求項２に記載のサンプリング回路であって、上記駆
動電圧が最高値および最低値の２つの値に設定されるこ
とを特徴としている。

【００４０】請求項４に記載のサンプリング回路は、請
求項２に記載のサンプリング回路であって、上記両経路
のいずれか一方において入力段の反転回路と出力段の反
転回路との間に設けられる反転回路に入出力段の両反転
回路に与えられる駆動電圧の中間値の駆動電圧が与えら
れることを特徴としている。

【００４１】請求項５に記載のサンプリング回路は、一
定周期のタイミング信号を発生するタイミング発生回路
と、並列に接続されたｎチャネルトランジスタとｐチャ
ネルトランジスタとからなるＣＭＯＳ構成のサンプリン
グスイッチと、上記タイミング発生回路と上記サンプリ
ングスイッチとの間に設けられた複数段の反転回路と、
上記反転回路を含み、上記タイミング発生回路からのタ
イミング信号を２つの第１および第２経路に分岐させて
それぞれを上記サンプリングスイッチにおけるｎチャネ
ルトランジスタのゲートとｐチャネルトランジスタのゲ
ートとに与える分岐回路とを備え、上記第１および第２
経路を通過するタイミング信号の上記サンプリングスイ
ッチへの入力レベルが上記タイミング発生回路の出力レ
ベルと異なり、かつ互いに異なるように上記反転回路の
出力レベルが設定されていることを特徴としている。

【００４２】請求項６に記載のサンプリング回路は、上
記請求項５に記載のサンプリング回路であって、上記第
１経路において入力段の反転回路に出力段の反転回路よ
り高い駆動電圧が与えられる一方、上記第２経路におい
て入力段の反転回路に出力段の反転回路より低い駆動電
圧が与えられることを特徴としている。

【００４３】請求項７に記載のサンプリング回路は、上
記請求項６に記載のサンプリング回路であって、上記第
１および第２経路における駆動電圧がそれぞれ最高値お
よび最低値の２つの値に設定されることを特徴としてい
る。

【００４４】請求項８に記載のサンプリング回路は、上
記請求項６に記載のサンプリング回路であって、上記第
１および第２経路において入力段の反転回路と出力段の
反転回路との間に設けられる反転回路に入出力段の両反
転回路に与えられる駆動電圧の中間値の駆動電圧が与え
られることを特徴としている。

【００４５】請求項９に記載のサンプリング回路は、上
記請求項１または５に記載のサンプリング回路であっ
て、上記分岐回路における反転回路のすべては、同一の
駆動電圧が与えられるとともに、駆動電圧を制限する電
圧リミッタが設けられていることを特徴としている。

【００４６】請求項１０に記載のサンプリング回路は、
上記請求項２、３、４、６、７、８または９に記載のサ
ンプリング回路であって、上記タイミング発生回路およ
び上記反転回路を構成する各素子が薄膜トランジスタか
らなることを特徴としている。

【００４７】請求項１１に記載の画像表示装置は、マト
リクス状に配されて表示を行なう画素と、画素にデータ
を書き込むデータ信号線と、請求項１０に記載のサンプ
リング回路を有し、上記サンプリングスイッチが上記タ
イミング発生回路により発生したタイミング信号に同期
して上記データ信号線にデータを与えるデータ信号線駆
動回路とを備えていることを特徴としている。

【００４８】請求項１２に記載の画像表示装置は、上記
請求項１１に記載の画像表示装置であって、少なくとも
上記画素および上記データ信号線駆動回路が絶縁基板上
に形成された多結晶シリコン薄膜または単結晶シリコン
薄膜上に設けられていることを特徴としている。

【００４９】請求項１３に記載の画像表示装置は、上記
請求項１２に記載の画像表示装置であって、上記絶縁基
板がガラス基板であり、上記各素子が６００℃以下のプ
ロセス温度で製造されていることを特徴としている。

【００５０】請求項１４に記載の画像表示装置は、上記
請求項１１、１２または１３に記載の画像表示装置であ
って、上記画素が液晶素子を有していることを特徴とし
ている。

【００５１】

【作用】請求項１に記載のサンプリング回路では、タイ
ミング発生回路からのタイミング信号が複数の反転回路
で増幅される。また、タイミング信号は、タイミング発
生回路から出力された時点で１系統であるが、分岐回路
の２つの経路により２系統に分けられ、サンプリングス
イッチのｎチャネルトランジスタとｐチャネルトランジ
スタとにそれぞれ与えられる。また、分岐回路におい
て、一方の経路を通過するタイミング信号は、反転回路
によりレベルシフトされ、サンプリングスイッチへの入
力レベルがタイミング発生回路の出力レベルと異なる値
となる。

【００５２】これにより、例えば、ｐチャネルトランジ
スタのゲート入力電圧が、ｎチャネルトランジスタのゲ
ート入力電圧より高く設定される。あるいは、ｎチャネ
ルトランジスタのゲート入力電圧が、ｐチャネルトラン
ジスタのゲート入力電圧より低く設定される。

【００５３】サンプリングスイッチでは、低電位側の映
像信号がｎチャネルトランジスタにより書き込まれ、高
電位側の映像信号がｐチャネルトランジスタにより書き
込まれるので、導通状態時にはあまり大きな電圧は必要
ない。また、中心付近の映像信号は、両トランジスタに
より書き込まれるので、半分のオンマージンで映像信号
の中心電圧が書き込みができればよい。

【００５４】映像信号が中心電圧（０Ｖ）付近であると
き、ｎチャネルトランジスタおよびｐチャネルトランジ
スタのいずれも導通状態にある。したがって、ｎチャネ
ルトランジスタとｐチャネルトランジスタとが同等の駆
動力を備えておれば、それぞれが本来必要とされる駆動
力の１／２の駆動力で十分な書き込みを行なうことがで
きる。

【００５５】ここで、サンプリングされる信号としての
映像信号の振幅をＶ_sig、ｎチャネルトランジスタの閾
値電圧とｐチャネルトランジスタの閾値電圧とをそれぞ
れＶ_tn・Ｖ_tp、サンプリングスイッチのオンマージンと
オフマージンとをそれぞれＶ_on・Ｖ_offとすれば、ｎチ
ャネルトランジスタ（ｎＭＯＳ）のゲートとｐチャネル
トランジスタ（ｐＭＯＳ）のゲートとにそれぞれ与えら
れる信号Ｖ（Ｈ）・Ｖ（Ｌ）は、ｎＭＯＳ：Ｖ（Ｈ）＝０＋Ｖ_tn＋Ｖ_on／２ …（５）Ｖ（Ｌ）＝−Ｖ_sig＋Ｖ_tn−Ｖ_off …（６）ｐＭＯＳ：Ｖ（Ｈ）＝Ｖ_sig＋Ｖ_tp＋Ｖ_off …（７）Ｖ（Ｌ）＝０＋Ｖ_tp−Ｖ_on／２ …（８）となる。

【００５６】上記の各電圧の代表的な値は、例えば、Ｖ
_sig＝５（Ｖ）、Ｖ_tn＝２（Ｖ）、Ｖ_tp＝−２（Ｖ）、
Ｖ_on＝４（Ｖ）、Ｖ_off＝５（Ｖ）である。したがっ
て、これらの値に基づいた信号Ｖ（Ｈ）・Ｖ（Ｌ）は、
（５）式ないし（８）式により、ｎＭＯＳ：Ｖ（Ｈ）＝０＋２＋４／２＝４（Ｖ）Ｖ（Ｌ）＝−５＋２−５＝−８（Ｖ）ｐＭＯＳ：Ｖ（Ｈ）＝５−２＋５＝８（Ｖ）Ｖ（Ｌ）＝０−２−４／２＝−４（Ｖ）となる。このため、ｎチャネルトランジスタおよびｐチ
ャネルトランジスタの双方で、Ｖ（Ｈ）・Ｖ（Ｌ）の電
圧差である１２Ｖの電源電圧で動作が可能となる。した
がって、素子の耐圧も１２Ｖが確保されればよいことに
なる。

【００５７】これにより、例えば、タイミング発生回路
の出力レベルが上記ｐＭＯＳと同じである場合、ｎチャ
ネルトランジスタにタイミング信号を与える経路におい
てのみ、タイミング信号が上記ｎＭＯＳのようにレベル
シフトされる。また、タイミング発生回路の出力レベル
が上記ｎＭＯＳと同じである場合、ｐチャネルトランジ
スタにタイミング信号を与える経路においてのみ、タイ
ミング信号が上記ｐＭＯＳのようにレベルシフトされ
る。

【００５８】このようにレベルシフトさせることによ
り、サンプリングスイッチの両トランジスタに必要最低
限の電圧を印加すればよく、その電圧振幅を小さくする
ことができる。それゆえ、サンプリングスイッチおよび
その前段の回路（反転回路等）を構成する素子に印加さ
れる電圧を低くすることができ、耐圧の低い素子によっ
ても、信号の十分な書き込みおよび保持を可能にするこ
とができる。

【００５９】請求項２に記載のサンプリング回路では、
反転回路の出力レベルが反転回路に与えられる駆動電圧
により決まる。これにより、レベルシフトを行なう経路
において、入力段の反転回路と出力段の反転回路とにそ
れぞれ異なる駆動電圧が与えられることで、タイミング
信号がレベルシフトされる。

【００６０】例えば、レベルシフトを行なう経路におい
て、入力段の反転回路にＶ（Ｈ）＝４Ｖ、Ｖ（Ｌ）＝−
８Ｖの駆動電圧が与えられ、出力段の反転回路にＶ
（Ｈ）＝８Ｖ、Ｖ（Ｌ）＝−４Ｖの駆動電圧（タイミン
グ発生回路の駆動電圧と同じ）が与えられる構成では、
ｐチャネルトランジスタの所要のゲート入力電圧にまで
タイミング信号のレベルシフトが行なわれる。それゆ
え、反転回路を駆動するための電源の出力を上記のよう
に複数系統とすることにより、容易にタイミング信号の
レベルシフトを行なうことができる。

【００６１】請求項３に記載のサンプリング回路では、
駆動電圧が最高値および最低値の２つの値に設定されて
いるので、反転回路を駆動するための電源の出力も２系
統になる。このように、電源出力を必要最小に限定する
ことにより、電源の構成が簡単になる。

【００６２】請求項４に記載のサンプリング回路では、
タイミング信号が、一方の経路において入力段から出力
段まで徐々にレベルシフトされる。それゆえ、各段の反
転回路間のシフト量を小さくすることができる。

【００６３】シフト量が大きい場合、シフトしない場合
に比べて信号の波形歪みおよび遅延時間が大きく異なる
とともに、電圧条件によっては貫通電流が流れて消費電
力の増大を招く。しかしながら、上記のようにシフト量
が小さくなることで、信号をシフトさせない場合との信
号の波形歪みおよび遅延時間の差を小さくすることがで
き、また、消費電力の増大を回避することができる。

【００６４】請求項５に記載のサンプリング回路では、
分岐回路において、第１および第２経路を通過するタイ
ミング信号は、反転回路によりレベルシフトされ、サン
プリングスイッチへの入力レベルがタイミング発生回路
の出力レベルと異なる値となる。また、両タイミング信
号は、それぞれ異なる値となっている。

【００６５】したがって、請求項５に記載のサンプリン
グ回路では、請求項１に記載のサンプリング回路と同様
に、ｎチャネルトランジスタおよびｐチャネルトランジ
スタの双方で低い電源電圧により動作が可能となる。そ
れゆえ、各素子に印加される電圧を低くすることがで
き、耐圧の低い素子によっても信号の十分な書き込みお
よび保持を可能にすることができる。

【００６６】請求項６に記載のサンプリング回路は、反
転回路の出力レベルが反転回路の駆動電圧により決まる
ことを利用している。このサンプリング回路では、タイ
ミング信号が、第１経路において出力段の反転回路で入
力段の反転回路より低いレベルにシフトされ、第２経路
において出力段の反転回路で入力段の反転回路より高い
レベルにシフトされる。したがって、反転回路を駆動す
るための電源の出力を上記のように複数系統とすること
により、容易にタイミング信号のレベルシフトを行なう
ことができる。

【００６７】請求項７に記載のサンプリング回路では、
第１および第２経路における駆動電圧が最高値および最
低値の２つの値に設定されているので、両経路で反転回
路の駆動用として必要な電源は出力がそれぞれ２系統ず
つになる。このように、各経路での電源の出力系統を必
要最小に限定することにより、電源の構成が簡単にな
る。また、両経路でそれぞれ１つの駆動電圧を同じ値に
すれば、両経路の駆動電圧が３つの値になり、より電源
の構成が簡単になる。

【００６８】請求項８に記載のサンプリング回路では、
タイミング信号が、第１および第２経路において入力段
から出力段まで徐々にレベルシフトされる。それゆえ、
各段の反転回路間のシフト量を小さくすることができ
る。これにより、第１および第２経路によるタイミング
信号のシフト量をそろえることができ、第１および第２
経路の間での信号の波形歪みおよび遅延時間の差を小さ
くすることができる。また、シフト量が小さくなるの
で、貫通電流に起因する消費電力の増大を回避すること
ができる。

【００６９】請求項９に記載のサンプリング回路では、
分岐回路におけるすべての反転回路が同一の駆動電圧で
駆動されるので、それらの反転回路を駆動するための電
源は出力が１系統だけでよい。また、反転回路に電圧リ
ミッタが設けられることにより、反転回路の出力レベル
をそれぞれ異ならせることができ、請求項１または５に
記載のサンプリング回路と同様な信号のレベルシフトを
実現することができる。

【００７０】請求項１０に記載のサンプリング回路で
は、単結晶基板上のトランジスタに比べて特性が劣る薄
膜トランジスタにより上記各素子が形成されている。す
なわち、上記各素子の耐圧が低い請求項２、３、４、
６、７、８または９に記載のサンプリング回路では、薄
膜トランジスタを用いることにより、耐圧の低さを補う
ことができる。

【００７１】請求項１１に記載の画像表示装置では、デ
ータ信号線駆動回路が請求項１０に記載のサンプリング
回路を有していることにより、映像信号の十分な書き込
みと保持とを行なうことができ、表示品位の優れた画像
の表示が可能になる。

【００７２】請求項１２に記載の画像表示装置では、絶
縁基板上に形成された多結晶シリコン薄膜または単結晶
シリコン薄膜上に設けられた画素およびデータ信号線駆
動回路は、単結晶基板上のシリコントランジスタに比べ
て劣っている。それゆえ、このような構成を用いること
により、サンプリング回路の各素子の耐圧の低さを補う
ことができる。

【００７３】請求項１３に記載の画像表示装置では、絶
縁基板がガラス基板であり、上記各素子が６００℃以下
のプロセス温度で製造されているので、やはり各素子の
特性が単結晶基板上のシリコントランジスタに比べて劣
るが、サンプリング回路の各素子の耐圧が低いので、上
記と同様に問題はない。

【００７４】請求項１４に記載の画像表示装置は、画素
が液晶素子を有するアクティブマトリクス型の液晶表示
装置であり、この液晶表示装置では、液晶の劣化防止の
ために液晶の反転駆動を行なうが、液晶に与えられる映
像信号の振幅は液晶駆動電圧の２倍になる。このような
信号を高速で書き込みかつ保持を行なう構成において
も、低耐圧の素子を用いたサンプリング回路が好適であ
る。

【００７５】

【実施例】本発明の第１の実施例について図１ないし図
１３に基づいて説明すれば、以下の通りである。

【００７６】〔画像表示装置の基本構成〕本実施例に係
る画像表示装置は、アクティブマトリクス駆動方式の液
晶表示装置であり、図２に示すように、画素アレイ１
と、走査信号線駆動回路２と、データ信号線駆動回路３
とを備えている。画素アレイ１には、多数の走査信号線
ＧＬ_j,ＧＬ_j+1…と、多数のデータ信号線ＳＬ_i,ＳＬ
_i+1…とが垂直に交差して配されている。また、隣接す
る走査信号線ＧＬ・ＧＬと隣接するデータ信号線ＳＬ・
ＳＬとで囲まれた領域には、画素４が１つずつ設けられ
ており、全体で画素４…はマトリクス状に配されてい
る。

【００７７】画素４は、図３に示すように、スイッチン
グ素子５および画素容量６を有している。スイッチング
素子５は、例えばＭＯＳ型のＦＥＴにより構成されてお
り、ゲートが走査信号線ＧＬに接続されている。画素容
量６は、液晶素子としての液晶容量６ａと補助容量６ｂ
とからなっている。

【００７８】液晶容量６ａおよび補助容量６ｂの一方の
電極は、スイッチング素子５のドレインおよびソースを
介してデータ信号線ＳＬに接続されている。液晶容量６
ａの他方の電極は、全画素４…に共通の共通電極線７に
接続され、補助容量６ｂの他方の電極は、スイッチング
素子５のゲートが接続される走査信号線ＧＬの次段の走
査信号線ＧＬ、または共通電極線７に接続されている。

【００７９】このように構成される画素４は、液晶容量
６ａに印加される電圧により、液晶の透過率または反射
率が変調され、画像の表示を担うようになっている。

【００８０】データ信号線駆動回路３は、入力されたア
ナログの映像信号ＤＡＴＡを、一定周期のタイミング信
号ＴＩＭに同期してサンプリングし、必要に応じて増幅
して各データ信号線ＳＬ_i,ＳＬ_i+1…に与えるようにな
っている。走査信号線駆動回路２は、タイミング信号Ｔ
ＩＭに同期して走査信号線ＧＬ_j,ＧＬ_j+1…を順次選択
して、画素４…内のスイッチング素子５の開閉を制御す
ることにより、各データ信号線ＳＬ_i,ＳＬ_i+1…に与え
られたサンプリングデータ（映像信号）を各画素４…に
書き込ませるとともに、書き込まれたデータを保持させ
るようになっている。

【００８１】データ信号線駆動回路３は、次に述べる点
順次駆動方式または線順次駆動方式により構成が異なっ
ている。

【００８２】点順次駆動方式によるデータ信号線駆動回
路３は、図４に示すように、シフトレジスタ１１と、複
数の増幅回路（図中、ＡＭＰ）１２…と、複数のサンプ
リングスイッチ（図中、ＳＳ）１３…とを備えている。

【００８３】タイミング発生回路としてのシフトレジス
タ１１は、入力されたスタートパルスＳＴＲを、クロッ
ク信号ＣＬＫの立ち上がりまたは立ち下がりに同期して
シフトさせるようになっており、ｍ個の出力端子からシ
フトパルスＮ₁〜Ｎ_mを出力するようになっている。

【００８４】シフトレジスタ１１は、図５に示すよう
に、１段が、クロックト反転回路２１・２１と反転回路
２２とにより構成されている。この図５では、２段目ま
での構成が表されているが、その後段にも同様な回路が
複数設けられている。クロックト反転回路２１と反転回
路２２とは直列に接続され、反転回路２２ともう１つの
クロックト反転回路２１とは並列にかつ互いに逆向きに
接続されている。そして、直列に接続されたクロックト
反転回路２１と反転回路２２との間から出力端子ＯＵＴ
_i・ＯＵＴ_i+1…が取り出されるようになっている。

【００８５】上記のシフトレジスタ１１では、クロック
信号ＣＬＫの立ち上がりまたは立ち下がりに同期して、
信号の取り込みおよび保持を繰り返すようになってい
る。すなわち、入力された信号は、クロック信号ＣＬＫ
の立ち上がりまたは立ち下がりに同期して出力側へ１段
ずつシフトされていく。

【００８６】図６の（ａ）に示すクロックト反転回路２
１は、詳しくは、図６の（ｂ）に示すように構成されて
いる。すなわち、クロックト反転回路２１は、２個のｐ
チャネルトランジスタ２１ａ・２１ｂと、２個のｎチャ
ネルトランジスタ２１ｃ・２１ｄとが直列に接続されて
いる。このクロックト反転回路２１は、クロック信号Ｃ
ＬＫが入力されたときのみ反転信号を出力する一方、ク
ロック信号ＣＬＫが入力されないときに開放状態にな
る。

【００８７】電源に接続されたｐチャネルトランジスタ
２１ａおよび接地されたｎチャネルトランジスタ２１ｄ
のゲートは、信号の入力部となっている。隣接して互い
に接続されたｐチャネルトランジスタ２１ｂおよびｎチ
ャネルトランジスタ２１ｃの一方の電極は、ともに接続
されて信号の出力部となっている。また、ｐチャネルト
ランジスタ２１ｂのゲートには反転クロック信号／ＣＬ
Ｋが入力され、ｎチャネルトランジスタ２１ｃのゲート
にはクロック信号ＣＬＫが入力される。

【００８８】増幅回路１２…は、シフトレジスタ１１か
らのタイミング信号としてのシフトパルスＮ₁〜Ｎ_mを
増幅するとともに、必要に応じてシフトパルスＮ₁〜Ｎ
_mを反転させた反転信号を出力するようになっている。

【００８９】サンプリングスイッチ１３…は、増幅回路
１２を経たシフトパルスＮ₁〜Ｎ_mに同期して開閉する
スイッチング素子であり、後述のようにＣＭＯＳ構成の
トランジスタからなっている。このサンプリングスイッ
チ１３…は、シフトパルスＮ₁〜Ｎ_mにより閉じると、
映像信号線ＶＬから入力された映像信号を、データ信号
線ＳＬ₁〜ＳＬ_mに与えるようになっている。

【００９０】一方、線順次駆動方式によるデータ信号線
駆動回路３は、図７に示すように、シフトレジスタ１１
と、複数の増幅回路（図中、ＡＭＰ）１２…と、複数の
サンプリングスイッチ（図中、ＳＳ₁）１４…と、サン
プリングスイッチ（図中、ＳＳ₂）１５…と、サンプリ
ング容量１６…と、ホールド容量１７…と、バッファア
ンプ１８…とを備えている。

【００９１】サンプリングスイッチ１４・１５は、前記
のサンプリングスイッチ１３と同タイプのスイッチング
素子であり、直列に接続されている。サンプリングスイ
ッチ１４は、増幅回路１２を経たシフトパルスＮ₁〜Ｎ
_mに同期して開閉し、サンプリングスイッチ１５は、デ
ータ転送信号線ＴＲＦにて転送されてきた制御信号に同
期して開閉するようになっている。

【００９２】サンプリング容量１６は、サンプリングス
イッチ１４の出力段に設けられており、サンプリングス
イッチ１４によりサンプリングされたデータ（映像信
号）を蓄えるようになっている。また、ホールド容量１
７は、サンプリングスイッチ１５の出力段に設けられて
おり、サンプリングスイッチ１５によりサンプリング容
量１６から転送されたデータ（映像信号）を蓄えるよう
になっている。そして、バッファアンプ１８は、ホール
ド容量１７のさらに後段に設けられている。

【００９３】上記のように構成されるデータ信号線駆動
回路３では、ある水平走査期間において、映像信号線Ｖ
Ｌに入力された映像信号が、サンプリングスイッチ１４
…によりサンプリングされた後、一旦サンプリング容量
１６…に蓄えられる。そして、蓄えられたサンプリング
データ（電荷）は、次の水平走査期間においてサンプリ
ングスイッチ１５…を介してホールド容量１７に転送さ
れて保持される。

【００９４】そして、次の水平走査期間において、ホー
ルド容量１７に保持されている電圧と同じレベルの信号
が、バッファアンプ１８…を介してデータ信号線ＳＬ₁
〜ＳＬ_mに出力される。ホールド容量１７は、データ信
号線ＳＬ₁〜ＳＬ_mの容量に比べて小さいので、電荷の
容量分割によってデータ信号線ＳＬ₁〜ＳＬ_mに書き込
まれる信号のレベルが小さくなる。このため、バッファ
アンプ１８により信号の増幅が行なわれる。

【００９５】ここで、上記のシフトレジスタ１１、増幅
回路１２およびサンプリングスイッチ１３からなるサン
プリング回路の詳細について以降の第１ないし第６のサ
ンプリング回路について説明する。

【００９６】〔第１のサンプリング回路〕図１に示すよ
うに、第１のサンプリング回路における増幅回路１２
は、複数の反転回路３１…を備えている。この増幅回路
１２において、シフトレジスタ１１の１つの出力端子か
ら２段の反転回路３１・３１が設けられ、これらの反転
回路３１には、電源電圧Ｖ_CC・Ｖ_SSが与えられている。

【００９７】さらに、その後段には、分岐された第１経
路３２ａと第２経路３２ｂとを有する分岐回路３２が設
けられている。第１経路３２ａには４段の反転回路３１
…が設けられており、第２経路３２ｂには３段の反転回
路３１…が設けられている。

【００９８】第１経路３２ａにおいては、すべての反転
回路３１…に電源電圧Ｖ_CC・Ｖ_SSが与えられている。一
方、第２経路３２ｂにおいては、初段の反転回路３１に
電源電圧Ｖ_CC・Ｖ_SSが与えられ、それに続く２段の反転
回路３１・３１に電源電圧Ｖ_DD・Ｖ_EEが与えられてい
る。電源電圧Ｖ_DD・Ｖ_EEの電位差と電源電圧Ｖ_CC・Ｖ_SS
の電位差とは、ともに等しく設定されており、電源電圧
Ｖ_DD・Ｖ_EEは電源電圧Ｖ_CC・Ｖ_SSに対してプラス側に若
干シフトした値に設定されている。

【００９９】サンプリングスイッチ１３は、ｎチャネル
トランジスタ１３ａとｐチャネルトランジスタ１３ｂと
が並列に接続されたＣＭＯＳ構成のスイッチング素子で
ある。ｎチャネルトランジスタ１３ａのゲートには、第
１経路３２ａの出力段の反転回路３１が接続されてい
る。ｐチャネルトランジスタ１３ｂのゲートには、第２
経路３２ｂの出力段の反転回路３１が接続されている。
また、両トランジスタ１３ａ・１３ｂは、ソースがとも
に映像信号線ＶＬに接続され、ドレインがともにデータ
信号線ＳＬに接続されている。

【０１００】ここで、電源電圧Ｖ_CC・Ｖ_SS・Ｖ_DD・Ｖ_EE
の具体例について述べる。映像信号の振幅をＶ_sig、両
トランジスタ１３ａ・１３ｂの閾値電圧をそれぞれＶ_tn
・Ｖ_tp、サンプリングスイッチ１３のオンマージン、オ
フマージンをそれぞれＶ_on・Ｖ_offとすれば、電源電圧
Ｖ_CC・Ｖ_SS・Ｖ_DD・Ｖ_EEは、Ｖ_CC＝０＋Ｖ_tn＋Ｖ_on／２ …（９）Ｖ_SS＝−Ｖ_sig＋Ｖ_tn−Ｖ_off …（10）Ｖ_DD＝Ｖ_sig＋Ｖ_tp＋Ｖ_off …（11）Ｖ_EE＝０＋Ｖ_tp−Ｖ_on／２ …（12）となる。

【０１０１】上記の各電圧の代表的な値は、例えば、Ｖ
_sig＝５（Ｖ）、Ｖ_tn＝２（Ｖ）、Ｖ_tp＝−２（Ｖ）、
Ｖ_on＝４（Ｖ）、Ｖ_off＝５（Ｖ）である。したがっ
て、これらの値に基づいた電源電圧Ｖ_CC・Ｖ_SS・Ｖ_DD・
Ｖ_EEは、（９）式ないし（12）式により、Ｖ_CC＝０＋２＋４／２＝４（Ｖ）Ｖ_SS＝−５＋２−５＝−８（Ｖ）Ｖ_DD＝５−２＋５＝８（Ｖ）Ｖ_EE＝０−２−４／２＝−４（Ｖ）となる。これにより、電源電圧Ｖ_CC・Ｖ_SSの電位差およ
び電源電圧Ｖ_DD・Ｖ_EEの電位差がともに１２Ｖとなり、
第１のサンプリング回路は、低い電源電圧で動作が可能
となる。したがって、素子の耐圧も１２Ｖが確保されれ
ばよいことになる。

【０１０２】上記のように構成される第１のサンプリン
グ回路では、シフトレジスタ１１の出力信号は、増幅回
路１２において第１経路３２ａにより増幅されて同極性
のゲート入力電圧となり、ｎチャネルトランジスタ１３
ａのゲートに印加される。また、シフトレジスタ１１の
出力信号は、増幅回路１２において第１経路３２ａによ
り増幅されるとともに反転されて逆極性のゲート入力電
圧となり、ｐチャネルトランジスタ１３ｂのゲートに印
加される。

【０１０３】そして、映像信号線ＶＬに与えられている
映像信号が、サンプリングスイッチ１３の導通により取
り込まれ、データ信号線ＳＬに与えられる。このとき、
上記のサンプリングスイッチ１３では、低電位側の映像
信号がｎチャネルトランジスタ１３ａにより取り込ま
れ、高電位側の映像信号がｐチャネルトランジスタ１３
ｂにより取り込まれる。

【０１０４】以上のように、第１のサンプリング回路で
は、第２経路３２ｂにおける後段の２個の反転回路３１
・３１に与える電源電圧Ｖ_DD・Ｖ_EEを他の反転回路３１
…に与える電源電圧Ｖ_CC・Ｖ_SSと異ならせることによ
り、サンプリングスイッチ１３の導通時におけるゲート
入力電圧を小さくすることができる。また、上記のよう
に電源電圧のレベルをシフトさせることにより、小振幅
の信号でも書き込みおよび保持が可能になる。それゆ
え、耐圧の低い素子を用いた場合にも、回路特性が損な
われることはない。

【０１０５】そして、第１のサンプリング回路は、電源
振幅が１２Ｖであり、従来のサンプリング回路より低い
電圧で駆動することができる。したがって、耐圧が確保
できる範囲内で、サンプリング回路のチャネル長を小さ
くすることができ、ひいては素子のチャネル幅当たりの
駆動力を高めることが可能になる。それゆえ、より小さ
い素子で回路を構成することができ、回路およびシステ
ムの小型化や低消費電力化を図ることができる。

【０１０６】なお、上記の第１のサンプリング回路にお
いて、増幅回路１２における前段部分、第１経路３２ａ
および第２経路３２ｂに設けられた反転回路３１の数
は、それぞれ２個、４個、３個になっているが、これに
限定されることはない。すなわち、反転回路３１の数
は、ｎチャネルトランジスタ１３ａとｐチャネルトラン
ジスタ１３ｂとに与えられるゲート入力電圧が互いに逆
極性になるように、第１経路３２ａおよび第２経路３２
ｂにおける反転回路３１の数差が奇数となれば、いかな
る組み合わせでもよい。

【０１０７】〔第２のサンプリング回路〕図８に示すよ
うに、第２のサンプリング回路は、基本的には、第１の
サンプリング回路と同様の構成であるが、電源の構成が
第１のサンプリング回路と異なっている。

【０１０８】すなわち、第１経路３２ａにおいては、後
段の２個の反転回路３１・３１に電源電圧Ｖ_CC・Ｖ_SSが
与えられ、第２経路３２ｂにおいては、後段の２個の反
転回路３１・３１に電源電圧Ｖ_DD・Ｖ_EEが与えられてい
る。また、シフトレジスタ１１には、電源電圧Ｖ_H・Ｖ
_Lが与えられている。さらに、シフトレジスタ１１に続
く２段の反転回路３１・３１と、第１経路３２ａの前段
の１個の反転回路３１および第２経路３２ｂの前段の２
個の反転回路３１・３１とにも、電源電圧Ｖ_H・Ｖ_Lが
与えられている。これは、上記の両反転回路３１・３１
に伝送される信号のレベルがシフトレジスタ１１から出
力された信号のレベルと同一であることが望ましいから
である。

【０１０９】電源電圧Ｖ_H・Ｖ_Lは、電源電圧Ｖ_CC・Ｖ
_SSと電源電圧Ｖ_DD・Ｖ_EEとの中央値に設定されている。
また、電源電圧Ｖ_CC・Ｖ_SSは、電源電圧Ｖ_H・Ｖ_Lに対
してマイナス側にシフトした値に設定され、電源電圧Ｖ
_DD・Ｖ_EEは、電源電圧Ｖ_H・Ｖ_Lに対してプラス側にシ
フトした値に設定されている。

【０１１０】具体的には、電源電圧Ｖ_CC・Ｖ_SS・Ｖ_DD・
Ｖ_EEは、それぞれ（９）式ないし（12）式で表され、前
述のように、例えば、Ｖ_CC＝４（Ｖ）、Ｖ_SS＝−８
（Ｖ）、Ｖ_DD＝８（Ｖ）、Ｖ_EE＝−４（Ｖ）となる。ま
た電源電圧Ｖ_H・Ｖ_Lは、Ｖ_H＝（Ｖ_CC＋Ｖ_DD）／２ …（13）Ｖ_L＝（Ｖ_SS＋Ｖ_EE）／２ …（14）となる。したがって、前記の代表的な値に基づいた電源
電圧Ｖ_H・Ｖ_Lは、(13)式および（14）式により、Ｖ_H＝（４＋８）／２＝６（Ｖ）Ｖ_L＝（−８−４）／２＝−６（Ｖ）となる。これにより、電源振幅が１２Ｖとなり、耐圧が
１２Ｖ以上の素子であれば、良好なサンプリング性能を
確保することができる。

【０１１１】このように、第２のサンプリング回路で
は、それぞれ異なる値の電源電圧Ｖ_CC・Ｖ_SS、電源電圧
Ｖ_DD・Ｖ_EEおよび電源電圧Ｖ_H・Ｖ_Lを用いることによ
り、第１のサンプリング回路と同様に、小振幅の信号の
書き込みおよび保持が可能であり、耐圧の低い素子を用
いた場合にも回路性能が損なわれることはない。

【０１１２】特に、第２のサンプリング回路では、上記
のようにＶ_H・Ｖ_LをＶ_CC・Ｖ_SSとＶ_DD・Ｖ_EEとの中間
値に設定することにより、電源電圧のシフト量（２Ｖ）
を第１のサンプリング回路におけるシフト量（４Ｖ）の
半分にすることができる。

【０１１３】信号レベルのシフトは、反転回路３１を入
力信号レベルとは異なる電圧レベルで駆動させることに
より行なわれるが、このとき、信号レベルを変化させな
い場合と比べて、信号の波形歪みや遅延時間が異なる場
合がある。それゆえ、上記のようにシフト量を小さくす
るとともに、第１経路３２ａおよび第２経路３２ｂで信
号レベルのシフトを行なうことにより、信号の波形歪み
や遅延時間の差を小さくすることができる。また、電源
電圧のシフト量が第１のサンプリング回路の半分になる
ので、反転回路３１に流れる貫通電流に起因する消費電
力の増大を抑制することができる。

【０１１４】〔第３のサンプリング回路〕図９に示すよ
うに、第３のサンプリング回路は、基本的には、第１の
サンプリング回路と同様の構成であるが、第２経路３２
ｂにおける２段目の反転回路３１が電源電圧Ｖ_CC・Ｖ_SS
および電源電圧Ｖ_DD・Ｖ_EEと異なる電源電圧Ｖ_CC'・
Ｖ_SS’により駆動されている。

【０１１５】電源電圧Ｖ_CC'・Ｖ_SS’は、電源電圧Ｖ_CC・
Ｖ_SSと電源電圧Ｖ_DD・Ｖ_EEとの中央値に設定されてい
る。したがって、第２経路３２ｂを通過する信号は、２
段目の反転回路３１で一旦中間レベルにシフトされた後
に、出力段の反転回路３１でサンプリングスイッチ１３
への所要入力レベルにシフトされる。

【０１１６】このように、第３のサンプリング回路で
は、電源レベルを異ならせることにより、第１のサンプ
リング回路と同様に、耐圧の低い素子を用いた場合の回
路性能が損なわれることはない。また、第３のサンプリ
ング回路では、第２経路３２ｂで信号を一旦中間レベル
にシフトさせるので、反転回路３１の１段当たりのシフ
ト量が小さくなる。それゆえ、第３のサンプリング回路
によれば、第２のサンプリング回路と同様に、信号の波
形歪みおよび遅延時間の差を小さくすることができると
ともに、消費電力の増大を抑えることができる。

【０１１７】ところで、具体的な電源電圧Ｖ_CC・Ｖ_SS・
Ｖ_DD・Ｖ_EEは、それぞれ（９）式ないし（12）式で表さ
れ、例えば、Ｖ_CC＝４（Ｖ）、Ｖ_SS＝−８（Ｖ）、Ｖ_DD
＝８（Ｖ）、Ｖ_EE＝−４（Ｖ）となる。また電源電圧Ｖ
_CC'・Ｖ_SS’は、Ｖ_CC’＝（Ｖ_CC＋Ｖ_DD）／２ …（15）Ｖ_SS’＝（Ｖ_SS＋Ｖ_EE）／２ …（16）となる。したがって、前記の代表的な値に基づいた電源
電圧Ｖ_CC'・Ｖ_SS’は、（13）式および（14）式により、Ｖ_CC’＝（４＋８）／２＝６（Ｖ）Ｖ_SS’＝（−８−４）／２＝−６（Ｖ）となる。これにより、電源振幅が１２Ｖとなり、耐圧が
１２Ｖ以上の素子であれば、良好なサンプリング性能を
確保することができる。

【０１１８】なお、第３のサンプリング回路において、
中央値（中間値）で駆動される反転回路３１は１段であ
ったが、これに限定されることはない。すなわち、複数
段の反転回路３１…が同一あるいは異なる中間電圧で駆
動される構成であっても、上記の第３のサンプリング回
路と同等の機能を有する。

【０１１９】また、第３のサンプリング回路は、第１の
サンプリング回路の構成に中間値の電源電圧を適用した
構成であるが、第２のサンプリング回路にも、中間値の
電源電圧を適用することができる。

【０１２０】具体的には、図８に示す第１経路３２ａに
おける２段目の反転回路３１が、図示はしないが電源電
圧Ｖ_H・Ｖ_Lと電源電圧Ｖ_CC・Ｖ_SSとの中央値に設定さ
れた電源電圧Ｖ_H’・Ｖ_L’により駆動されている。ま
た、例えば、第２経路３２ｂにおける３段目の反転回路
３１が、図示はしないが電源電圧Ｖ_H・Ｖ_Lと電源電圧
Ｖ_DD・Ｖ_EEとの中央値に設定された電源電圧Ｖ_H”・Ｖ
_L”により駆動されている。

【０１２１】したがって、第１経路３２ａを通過する信
号は、２段目の反転回路３１で一旦中間レベルにシフト
された後に、出力段の反転回路３１でｎチャネルトラン
ジスタ１３ａへの所要入力レベルにシフトされる。一
方、第２経路３２ｂを通過する信号は、３段目の反転回
路３１で一旦中間レベルにシフトされた後に、出力段の
反転回路３１でｐチャネルトランジスタ１３ｂへの所要
入力レベルにシフトされる。

【０１２２】〔第４のサンプリング回路〕第４のサンプ
リング回路は、基本的には、第１のサンプリング回路と
同様の構成であるが、図１０に示すように、反転回路３
１…はすべて同一の電源電圧Ｖ_DD・Ｖ_SSで駆動されてい
る。また、第１のサンプリング回路と同様に、第２経路
３２ｂにおいて信号レベルをシフトさせるようになって
いる。なお、図１０においては、増幅回路１２内の一部
の回路（信号が分岐する部分および信号レベルが変化す
る部分）のみを示している。

【０１２３】第４のサンプリング回路において、各反転
回路３１は、直列に接続されて反転機能を司るｎチャネ
ルトランジスタ３１ａおよびｐチャネルトランジスタ３
１ｂを有している。また、各反転回路３１…の内部に
は、電圧リミッタが設けられており、この電圧リミッタ
により出力レベルが制限されるようになっている。電圧
リミッタは、ゲートとソースとが短絡されたｎチャネル
トランジスタ３１ｃおよびｐチャネルトランジスタ３１
ｄにより構成されており、上記の両トランジスタ３１ａ
・３１ｂの電源側か接地側あるいはその両方に設けられ
ている。電源側では、ｎチャネルトランジスタ３１ｃが
設けられ、接地側では、ｐチャネルトランジスタ３１ｄ
が設けられている。

【０１２４】上記の電圧リミッタは、ｎチャネルトラン
ジスタ３１ｃおよびｐチャネルトランジスタ３１ｄの閾
値電圧分だけシフトさせた電圧を生成する機能を有す
る。これにより、ｎチャネルトランジスタ３１ａおよび
ｐチャネルトランジスタ３１ｂには、反転回路３１の駆
動電圧よりも低い電圧が印加されることになる。したが
って、反転回路３１の出力レベルは、両トランジスタ３
１ａ・３１ｂに実質的に印加された電圧レベルに一致す
る。

【０１２５】シフトレジスタ１１を構成するクロックト
反転回路２１および反転回路２２に電圧リミッタが組み
込まれる場合、シフトレジスタ１１に印加される電源電
圧は、上記の反転回路３１…に与えられる電源電圧と同
様にＶ_DD・Ｖ_SSである。また、両反転回路２１・２２に
電圧リミッタが組み込まれない場合、シフトレジスタ１
１に印加される電源電圧は、第１のサンプリング回路と
同様にＶ_CC・Ｖ_SSである。

【０１２６】このように、第４のサンプリング回路で
は、第２経路３２ｂにおける反転回路３１…の実質的な
駆動電圧すなわち電圧リミッタで制限された電圧を、他
の回路（シフトレジスタ１１等）の実質的な駆動電圧に
対してプラス側にシフトさせている。それゆえ、第１の
サンプリング回路と同様の電圧シフトが行なわれ、耐圧
の低い素子を用いた場合にも回路性能が損なわれること
はない。

【０１２７】また、第４のサンプリング回路によれば、
増幅回路１２の電源が１系統だけですむので、電源回路
および電源ライン等の電源システムの簡素化が可能にな
る。加えて、シフトレジスタ１１に電圧リミッタを設け
ることにより、シフトレジスタ１１および増幅回路１２
の電源システムの簡素化を図ることができる。

【０１２８】なお、反転回路３１内に組み込まれる電圧
リミッタは、１個に限らず、所望の電圧レベルにシフト
するように、複数個が直列に接続されたものであっても
よい。また、電圧リミッタの数は、電源側と接地側とで
異なっていてもよい。また、第４のサンプリング回路
は、第１のサンプリング回路だけでなく、第３のサンプ
リング回路にも適用が可能である。

【０１２９】〔第５のサンプリング回路〕第５のサンプ
リング回路は、基本的には、第２のサンプリング回路と
同様の構成であるが、図１１に示すように、反転回路３
１…はすべて同一の電源電圧Ｖ_DD・Ｖ_SSで駆動されてい
る。また、第２のサンプリング回路と同様に、第１経路
３２ａおよび第２経路３２ｂにおいて信号レベルをシフ
トさせるようになっている。なお、図１０においては、
増幅回路１２内の一部の回路（信号が分岐する部分およ
び信号レベルが変化する部分）のみを示している。

【０１３０】第５のサンプリング回路においても、第４
のサンプリング回路と同様に、各反転回路３１…の内部
には電圧リミッタが設けられており、この電圧リミッタ
により出力レベルが制限されるようになっている。した
がって、反転回路３１の出力レベルは、両トランジスタ
３１ａ・３１ｂに実質的に印加された電圧レベルに一致
する。

【０１３１】シフトレジスタ１１を構成するクロックト
反転回路２１および反転回路２２に電圧リミッタが組み
込まれる場合、シフトレジスタ１１に印加される電源電
圧はＶ_DD・Ｖ_SSである。また、シフトレジスタ１１に電
圧リミッタが組み込まれない場合、シフトレジスタ１１
に印加される電源電圧は、第２のサンプリング回路と同
様にＶ_H・Ｖ_Lである。

【０１３２】第５のサンプリング回路では、第１経路３
２ａと第２経路３２ｂとにおける反転回路３１の実質的
な駆動電圧（電圧リミッタにより制限された電圧）を、
他の回路（シフトレジスタ１１等）の実質的な駆動電圧
に対して、それぞれマイナス側とプラス側とにシフトさ
せているので、第２のサンプリング回路と同様の電圧シ
フトが行なわれる。それゆえ、耐圧の低い素子を用いた
場合に回路性能が損なわれることがない。また、電源電
圧のシフト量が小さいので、信号の波形歪みおよび遅延
時間の差の抑制を小さくすることができるとともに、消
費電力の増大を抑えることができる。

【０１３３】また、第５のサンプリング回路によれば、
第４のサンプリング回路と同様、増幅回路１２の電源が
１系統だけですむので、電源回路および電源ライン等の
電源システムの簡素化が可能になる。加えて、シフトレ
ジスタ１１に電圧リミッタを設けることで、より電源シ
ステムの簡素化を図ることができる。

【０１３４】なお、第５のサンプリング回路でも、反転
回路３１内に組み込まれる電圧リミッタは、所望の電圧
レベルにシフトするように、複数個が直列に接続された
ものであってもよい。また、電圧リミッタの数は、電源
側と接地側とで異なっていてもよい。さらに、第５のサ
ンプリング回路は、第２のサンプリング回路だけでな
く、第２のサンプリング回路に適用される第３のサンプ
リング回路についても適用が可能である。

【０１３５】〔第６のサンプリング回路〕図１２に示す
ように、第６のサンプリング回路は、シフトレジスタ１
１およびシフトレジスタ１１に接続される２段の反転回
路３１・３１には、電源電圧Ｖ_H・Ｖ_Lが印加され、分
岐回路３２における反転回路３１…には、すべて電源電
圧Ｖ_DD・Ｖ_SSが印加されている。また、分岐回路３２に
おける反転回路３１…は、第５のサンプリング回路の反
転回路３１と同様に電圧リミッタを有している。したが
って、第６のサンプリング回路は、第２および第５のサ
ンプリング回路を部分的に組み合わせたものと見なすこ
とができる。

【０１３６】この第６のサンプリング回路でも、第１経
路３２ａと第２経路３２ｂとにおける反転回路３１の実
質的な駆動電圧を、他の回路の実質的な駆動電圧に対し
て、それぞれマイナス側とプラス側とにシフトさせてい
るので、第２のサンプリング回路と同様の電圧シフト行
なわれる。それゆえ、第２のサンプリング回路と同様の
効果を得ることができる。また、電圧リミッタを設ける
ことにより、第５のサンプリング回路と同様の効果を得
ることができる。

【０１３７】ところで、反転回路３１等に電圧リミッタ
を内蔵させた場合、電圧リミッタにより供給電流が制限
され、回路の遅延時間が大きくなるという問題が発生す
ることがある。しかし、第６のサンプリング回路によれ
ば、シフトレジスタ１１を構成する回路には電圧リミッ
タが設けられないので、シフトレジスタ１１は、動作速
度が遅延することはなく、高速動作を維持することがで
きる。また、シフトレジスタ１１より後段の回路におい
ては、たとえ遅延が生じても、シフトレジスタ１１の各
出力に対してその遅延が均一であれば、映像信号を取り
込むタイミングをそれぞれずらすことで対応することが
できるので、第６のサンプリング回路の性能に何ら支障
を来すことはない。

【０１３８】なお、第６のサンプリング回路において
も、反転回路３１内に組み込まれる電圧リミッタの数や
配置位置は、上記の構成に限定されない。

【０１３９】また、第６のサンプリング回路では、シフ
トレジスタ１１に続く２段の反転回路３１・３１に印加
される電源電圧も、Ｖ_H・Ｖ_Lに限定されない。例え
ば、これらの反転回路３１・３１は、第１経路３２ａの
１段目の反転回路３１と同様に電源電圧Ｖ_DD・Ｖ_SSが印
加されるとともに電圧リミッタが設けられる。

【０１４０】〔サンプリング回路用トランジスタ〕続い
て、前述の第１ないし第６のサンプリング回路を構成す
るトランジスタについて説明する。なお、前記の画素４
は、このトランジスタにより構成されてもよいし、他の
構成であってもよい。

【０１４１】このトランジスタは、図１３に示すよう
に、多結晶シリコン薄膜トランジスタ（以降、p-Si薄膜
トランジスタと称する）であり、ガラス基板４１上に形
成された多結晶シリコン薄膜（以降、p-Si薄膜と称す
る）４２にＭＩＳ(Metal Insulator Semiconductor) 電
界効果トランジスタが形成される構成になっている。

【０１４２】p-Si薄膜４２上には、ゲート絶縁膜として
のシリコン酸化膜４３を介してゲート電極４４が形成さ
れ、p-Si薄膜４２においてゲート電極４４で覆われた以
外の領域に不純物イオンが注入されて、ソース電極４５
およびドレイン電極４６が形成されている。そして、シ
リコン酸化膜４３およびゲート電極４４を覆うように層
間絶縁膜としてのシリコン窒化膜４７が形成され、シリ
コン窒化膜４７の隙間からソース電極４５とドレイン電
極４６とにそれぞれ達する金属配線４８・４８が形成さ
れている。

【０１４３】上記のように構成されるp-Si薄膜トランジ
スタは、ＩＣにおける基板に相当するものを有していな
いので、ソース電位によりトランジスタの閾値が変化す
る、いわゆる基板効果を生じることがない。したがっ
て、前述の電圧リミッタを付加することによって、反転
回路３１に実効的に印加される電圧が変化しても、反転
回路３１の反転特性に基板効果の影響が及ぶことはな
い。

【０１４４】また、従来では、p-Si薄膜トランジスタは
素子の耐圧が低いことから、それを用いて良好な特性の
サンプリング回路を構成することが困難であった。これ
に対し、第１ないし第６のサンプリング回路において
は、低い耐圧の素子を用いることができ、本p-Si薄膜ト
ランジスタの上記の特徴を有効に活用することができ
る。

【０１４５】なお、上記の構造では、p-Si薄膜トランジ
スタを例示したが、これに限らず、薄膜トランジスタで
あれば、多結晶シリコン以外の材料を用いたトランジス
タであってもよい。その一例としては、例えば、上記の
p-Si薄膜トランジスタにおいてp-Si薄膜４２の代わりに
単結晶シリコン薄膜が用いられた単結晶シリコン薄膜ト
ランジスタが挙げられる。また、この場合の薄膜トラン
ジスタの構造としては、図１３に示したスタガー構造に
限らず、逆スタガー構造等の他の構造であってもよい。

【０１４６】〔サンプリング回路の液晶表示装置への適
用〕図４に示す点順次駆動方式のアクティブマトリクス
型液晶表示装置では、映像信号をデータ信号線ＳＬに書
き込む期間が数十ナノ秒〜数百ナノ秒というように非常
に短く、また、データ信号線ＳＬでの保持時間が数十マ
イクロ秒以上必要とされる。

【０１４７】また、一般に、液晶表示装置では、液晶の
劣化を防ぐために液晶を反転駆動する必要があり、液晶
駆動電圧を５Ｖとすると、映像信号の幅が１０Ｖとな
る。このように大きな振幅の信号を、高速に書き込み、
かつ長期にわたって保持するには、より大きな駆動信号
をサンプリングスイッチ１３に与えなければならない。
このとき、増幅回路１２は、内蔵する各素子の耐圧が十
分高くなければ、大きな駆動信号を発生することができ
なくなる。

【０１４８】これに対し、第１ないし第６のサンプリン
グ回路を液晶表示装置に適用すれば、サンプリングスイ
ッチ１３におけるトランジスタ１３ａ・１３ｂに印加さ
れる電圧が低いので、低耐圧の素子を用いても、十分な
書き込み性能および保持性能を維持することができる。

【０１４９】一方、図７に示す線順次駆動方式のアクテ
ィブマトリクス型液晶表示装置でも同様に、映像信号を
サンプリング容量１６に書き込む期間が、数十ナノ秒〜
数百ナノ秒というように非常に短く、また、サンプリン
グ容量１６での保持時間が数十マイクロ秒以上必要とさ
れる。線順次駆動方式では、点順次駆動方式に比べて負
荷容量が小さいため書き込みはやや容易になる反面、保
持が難しくなる。したがって、第１ないし第６のサンプ
リング回路を液晶表示装置に適用すれば、線順次駆動方
式の液晶表示装置においても、点順次駆動方式の場合と
同様の効果が期待できる。

【０１５０】上記のように、第１ないし第６のサンプリ
ング回路を採用すれば、高精度で映像信号の書き込みお
よび保持を行なうことができ、この結果、液晶表示装置
が表示品位の優れた、高階調の画像を表示することがで
きるようになる。特に、近年、開発が進められている画
素アレイと駆動回路とが同一基板上に一体形成されたモ
ノリシック構造の液晶表示装置においては、駆動回路の
素子として特性の劣った薄膜トランジスタを用いるた
め、上記の効果がより発揮される。

【０１５１】また、モノリシック構造の液晶表示装置の
大型化のために、基板として安価なガラスを用いた場合
には、その歪み点（約６００℃）以下の温度で素子を製
造する必要があるが、そのようなプロセスで製造された
素子は性能が劣っている。したがって、この場合にも上
記の効果がより発揮される。加えて、ガラス基板上に前
述のような駆動回路が形成され、その基板を画素アレイ
を構成した基板上に実装する場合にも、同様の効果を得
ることができる。

【０１５２】なお、上記の例では、サンプリング回路の
アクティブマトリクス型液晶表示装置への適用について
述べたが、これに限らず、アクティブマトリクス駆動方
式であれば他の表示装置にも適用が可能である。他の表
示装置としては、例えば、プラズマディスプレイ、ＬＥ
Ｄディスプレイ、ＥＬディスプレイ等が挙げられる。

【０１５３】

【発明の効果】以上のように、本発明の請求項１に記載
のサンプリング装置は、以上のように、一定周期のタイ
ミング信号を発生するタイミング発生回路と、並列に接
続されたｎチャネルトランジスタとｐチャネルトランジ
スタとからなるＣＭＯＳ構成のサンプリングスイッチ
と、上記タイミング発生回路と上記サンプリングスイッ
チとの間に設けられた複数段の反転回路と、上記反転回
路を含み、上記タイミング発生回路からのタイミング信
号を２つの経路に分岐させてそれぞれを上記サンプリン
グスイッチにおけるｎチャネルトランジスタのゲートと
ｐチャネルトランジスタのゲートとに与える分岐回路と
を備え、上記両経路のいずれか一方を通過するタイミン
グ信号の上記サンプリングスイッチへの入力レベルが上
記タイミング発生回路の出力レベルと異なるように上記
反転回路の出力レベルが設定されている構成である。

【０１５４】サンプリングスイッチでは、低電位側の映
像信号がｎチャネルトランジスタにより書き込まれ、高
電位側の映像信号がｐチャネルトランジスタにより書き
込まれるので、導通状態時にはあまり大きな電圧は必要
ない。このため、分岐回路でいずれか一方の経路を通過
するタイミング信号をタイミング発生回路の出力レベル
と異なるようにレベルシフトさせることにより、サンプ
リングスイッチの両トランジスタには必要最低限の電圧
が印加されることになり、その電圧振幅を小さくするこ
とができる。

【０１５５】それゆえ、サンプリングスイッチおよびそ
の前段の回路（反転回路等）を構成する素子に印加され
る電圧を低くすることができる。したがって、請求項１
に記載のサンプリング回路を採用すれば、耐圧の低い素
子で構成されたサンプリングスイッチによっても、信号
の十分な書き込みおよび保持を可能にすることができる
という効果を奏する。

【０１５６】本発明の請求項２に記載のサンプリング回
路は、上記請求項１に記載のサンプリング回路であっ
て、上記両経路のいずれか一方において入力段の反転回
路と出力段の反転回路とにそれぞれ異なる駆動電圧が与
えられる構成である。

【０１５７】これにより、反転回路の出力レベルが反転
回路の駆動電圧により決まるので、一方の経路において
は、入出力段の間でタイミング信号のレベルがシフトさ
れる。したがって、請求項２に記載のサンプリング回路
を採用すれば、反転回路の駆動するための電源の出力を
複数系統にするだけで、簡単にタイミング信号のレベル
シフトを行なうことができるという効果を奏する。

【０１５８】本発明の請求項３に記載のサンプリング回
路は、上記請求項２に記載のサンプリング回路であっ
て、上記駆動電圧が最高値および最低値の２つの値に設
定される構成であるので、反転回路を駆動するための電
源の出力も２系統になる。したがって、請求項３に記載
のサンプリング回路を採用すれば、電源の構成の簡素化
を図ることができるという効果を奏する。

【０１５９】本発明の請求項４に記載のサンプリング回
路は、上記請求項２に記載のサンプリング回路であっ
て、上記両経路のいずれか一方において入力段の反転回
路と出力段の反転回路との間に設けられる反転回路に入
出力段の両反転回路に与えられる駆動電圧の中間値の駆
動電圧が与えられる構成である。

【０１６０】これにより、タイミング信号が、一方の経
路において入力段から出力段まで徐々にレベルシフトさ
れるので、各段の反転回路間のシフト量を小さくするこ
とができる。したがって、請求項４に記載のサンプリン
グ回路を採用すれば、上記のようにシフト量が小さくな
ることで、信号をシフトさせない場合との信号の波形歪
みおよび遅延時間の差を小さくすることができるととも
に、消費電力の増大を抑えることができるという効果を
奏する。

【０１６１】本発明の請求項５に記載のサンプリング回
路は、一定周期のタイミング信号を発生するタイミング
発生回路と、並列に接続されたｎチャネルトランジスタ
とｐチャネルトランジスタとからなるＣＭＯＳ構成のサ
ンプリングスイッチと、上記タイミング発生回路と上記
サンプリングスイッチとの間に設けられた複数段の反転
回路と、上記反転回路を含み、上記タイミング発生回路
からのタイミング信号を２つの第１および第２経路に分
岐させてそれぞれを上記サンプリングスイッチにおける
ｎチャネルトランジスタのゲートとｐチャネルトランジ
スタのゲートとに与える分岐回路とを備え、上記第１お
よび第２経路を通過するタイミング信号の上記サンプリ
ングスイッチへの入力レベルが上記タイミング発生回路
の出力レベルと異なり、かつ互いに異なるように上記反
転回路の出力レベルが設定されている構成である。

【０１６２】これにより、分岐回路において、第１およ
び第２経路を通過するタイミング信号は、反転回路によ
りレベルシフトされ、サンプリングスイッチへの入力レ
ベルがタイミング発生回路の出力レベルと異なる値とな
り、かつそれぞれ異なる値になる。それゆえ、請求項５
に記載のサンプリング回路でも、請求項１に記載のサン
プリング回路と同様に駆動電圧を低くすることが可能と
なる。

【０１６３】したがって、請求項５に記載のサンプリン
グ回路を採用すれば、耐圧の低い素子で構成されたサン
プリングスイッチによっても信号の十分な書き込みおよ
び保持を行なうことができるとともに、電圧レベルのシ
フト量を小さくして貫通電流による消費電力の増大を抑
えることができるという効果を奏する。

【０１６４】本発明の請求項６に記載のサンプリング回
路は、上記請求項５に記載のサンプリング回路であっ
て、上記第１経路において入力段の反転回路に出力段の
反転回路より高い駆動電圧が与えられる一方、上記第２
経路において入力段の反転回路に出力段の反転回路より
低い駆動電圧が与えられる構成である。

【０１６５】これにより、タイミング信号が、第１経路
において低くなるようにレベルシフトされ、第２経路に
おいて高くなるようにレベルシフトされるので、ｎチャ
ネルトランジスタとｐチャネルトランジスタとには、そ
れぞれ低い電圧と高い電圧とが与えられる。したがっ
て、請求項６に記載のサンプリング回路によっても、同
様に信号の十分な書き込みおよび保持を可能にすること
ができる。

【０１６６】本発明の請求項７に記載のサンプリング回
路は、上記請求項６に記載のサンプリング回路であっ
て、上記第１および第２経路における駆動電圧がそれぞ
れ最高値および最低値の２つの値に設定される構成であ
る。

【０１６７】これにより、反転回路の出力レベルが反転
回路の駆動電圧により決まるので、第１および第２経路
においては、入出力段の間でタイミング信号のレベルが
シフトされる。したがって、請求項７に記載のサンプリ
ング回路を採用すれば、反転回路の駆動するための電源
の出力を複数系統にするだけで、簡単にタイミング信号
のレベルシフトを行なうことができるという効果を奏す
る。

【０１６８】本発明の請求項８に記載のサンプリング回
路は、上記請求項６に記載のサンプリング回路であっ
て、上記第１および第２経路において入力段の反転回路
と出力段の反転回路との間に設けられる反転回路に入出
力段の両反転回路に与えられる駆動電圧の中間値の駆動
電圧が与えられる構成である。

【０１６９】これにより、タイミング信号が、第１およ
び第２経路において入力段から出力段まで徐々にレベル
シフトされるので、第１および第２経路によるタイミン
グ信号のシフト量をそろえることができるとともに、各
段の反転回路間のシフト量を小さくすることができる。

【０１７０】したがって、請求項８に記載のサンプリン
グ回路を採用すれば、第１および第２経路の間での信号
の波形歪みおよび遅延時間の差を小さくすることができ
るとともに、消費電力の増大を抑えることができるとい
う効果を奏する。

【０１７１】本発明の請求項９に記載のサンプリング回
路は、上記請求項１または５に記載のサンプリング回路
であって、上記分岐回路における反転回路のすべては、
同一の駆動電圧が与えられるとともに、駆動電圧を制限
する電圧リミッタが設けられている構成である。

【０１７２】これにより、分岐回路におけるすべての反
転回路が同一の駆動電圧で駆動されるので、それらの反
転回路を駆動するための電源の出力を１系統にするだけ
でよい。また、反転回路に電圧リミッタが設けられるこ
とにより、反転回路の出力レベルをそれぞれ異ならせる
ことができ、請求項１または５に記載のサンプリング回
路と同様な信号のレベルシフトを実現することができ
る。したがって、請求項９に記載のサンプリング回路を
採用すれば、信号の十分な書き込みおよび保持を可能に
するだけでなく、電源の構成の簡素化を図ることができ
るという効果を奏する。

【０１７３】本発明の請求項１０に記載のサンプリング
回路は、上記請求項２、３、４、６、７、８または９に
記載のサンプリング回路であって、上記タイミング発生
回路および上記反転回路を構成する各素子が薄膜トラン
ジスタからなる構成である。

【０１７４】これにより、単結晶基板上のトランジスタ
に比べて特性が劣る薄膜トランジスタにより上記各素子
が形成されるが、上記各素子の耐圧が低い請求項２、
３、４、６、７、８または９のいずれかに記載のサンプ
リング回路に好適である。したがって、請求項１０に記
載のサンプリング回路を採用すれば、薄膜トランジスタ
により耐圧の低さを補うことができ、サンプリング回路
の低コスト化を容易に図ることができるという効果を奏
する。

【０１７５】本発明の請求項１１に記載の画像表示装置
は、マトリクス状に配されて表示を行なう画素と、画素
にデータを書き込むデータ信号線と、請求項１０に記載
のサンプリング回路を有し、上記サンプリングスイッチ
が上記タイミング発生回路により発生したタイミング信
号に同期して上記データ信号線にデータを与えるデータ
信号線駆動回路とを備えている構成であるので、映像信
号の十分な書き込みと保持とを行なうことができ、表示
品位の優れた画像の表示が可能になるという効果を奏す
る。

【０１７６】本発明の請求項１２に記載の画像表示装置
は、上記請求項１１に記載の画像表示装置であって、少
なくとも上記画素および上記データ信号線駆動回路が絶
縁基板上に形成された多結晶シリコン薄膜または単結晶
シリコン薄膜上に設けられている構成である。

【０１７７】これにより、絶縁基板上に形成された多結
晶シリコン薄膜または単結晶シリコン薄膜上に設けられ
た画素およびデータ信号線駆動回路は、素子特性の点で
単結晶基板上のシリコントランジスタに比べて劣るが、
サンプリング回路の各素子の耐圧の低さを補うことがで
きる。したがって、請求項１２に記載の画像表示装置を
採用すれば、大画面化に伴う画素トランジスタの駆動力
向上、駆動用ＩＣの実装コストの低減等を容易に図るこ
とができるという効果を奏する。

【０１７８】本発明の請求項１３に記載の画像表示装置
は、上記請求項１２に記載の画像表示装置であって、上
記絶縁基板がガラス基板であり、上記各素子が６００℃
以下のプロセス温度で製造されている構成であるので、
各素子は、特性が単結晶基板上のシリコントランジスタ
に比べて劣るが、サンプリング回路の耐圧の低さを補う
ことができる。したがって、請求項１３に記載の画像表
示装置を採用すれば、サンプリング回路の低コスト化を
容易に図ることができるという効果を奏する。

【０１７９】本発明の請求項１４に記載の画像表示装置
は、上記請求項１１、１２または１３に記載の画像表示
装置であって、上記画素が液晶素子を有している液晶表
示装置であるので、信号を高速で書き込みかつ保持を行
なう場合においても、低耐圧の素子を用いたサンプリン
グ回路が好適である。したがって、請求項１４の画像表
示装置を採用すれば、高精度で映像信号の書き込みおよ
び保持が可能となり、高品位の画像を表示することがで
きるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の一実施例における第１のサンプリング
回路の構成を示す回路図である。

【図２】本発明の一実施例に係る画像表示装置の構成を
示すブロック図である。

【図３】図２の画像表示装置における画素の構成を示す
回路図である。

【図４】図２の画像表示装置に適用される点順次駆動方
式のデータ信号線駆動回路の構成を示すブロック図であ
る。

【図５】図２の画像表示装置におけるデータ信号線駆動
回路に設けられるシフトレジスタの構成を示す回路図で
ある。

【図６】図５のシフトレジスタに用いられるクロックト
反転回路およびその詳細な構成を示す回路図である。

【図７】図２の画像表示装置に適用される線順次駆動方
式のデータ信号線駆動回路の構成を示すブロック図であ
る。

【図８】本発明の一実施例における第２のサンプリング
回路の構成を示す回路図である。

【図９】本発明の一実施例における第３のサンプリング
回路の構成を示す回路図である。

【図１０】本発明の一実施例における第４のサンプリン
グ回路の構成を示す回路図である。

【図１１】本発明の一実施例における第５のサンプリン
グ回路の構成を示す回路図である。

【図１２】本発明の一実施例における第６のサンプリン
グ回路の構成を示す回路図である。

【図１３】本発明の一実施例における第１ないし第６の
サンプリング回路を構成する薄膜トランジスタの構造を
示す縦断面図である。

【図１４】従来のサンプリング回路の構成を示す回路図
である。

【図１５】図１４のサンプリング回路に用いられる反転
回路およびその詳細な構成を示す回路図である。

【図１６】従来の他のサンプリング回路の構成を示す回
路図である。

【符号の説明】

３データ信号線駆動回路４画素６ａ液晶容量（液晶素子）１１シフトレジスタ（タイミング発生
回路）１３〜１５サンプリングスイッチ１３ａｎチャネルトランジスタ１３ｂｐチャネルトランジスタ３１反転回路３１ｃｎチャネルトランジスタ（電圧リ
ミッタ）３１ｄｐチャネルトランジスタ（電圧リ
ミッタ）３２分岐回路３２ａ第１経路３２ｂ第２経路４１ガラス基板（絶縁基板）４２多結晶シリコン薄膜ＳＬデータ信号線Ｖ_CC・Ｖ_SS 電源電圧（駆動電圧）Ｖ_DD・Ｖ_EE 電源電圧（駆動電圧）Ｖ_H・Ｖ_L 電源電圧（駆動電圧）Ｖ_CC'・Ｖ_SS’ 電源電圧（駆動電圧）

Claims

【特許請求の範囲】

【請求項１】一定周期のタイミング信号を発生するタイ
ミング発生回路と、並列に接続されたｎチャネルトランジスタとｐチャネル
トランジスタとからなるＣＭＯＳ構成のサンプリングス
イッチと、上記タイミング発生回路と上記サンプリングスイッチと
の間に設けられた複数段の反転回路と、上記反転回路を含み、上記タイミング発生回路からのタ
イミング信号を２つの経路に分岐させてそれぞれを上記
サンプリングスイッチにおけるｎチャネルトランジスタ
のゲートとｐチャネルトランジスタのゲートとに与える
分岐回路とを備え、上記両経路のいずれか一方を通過するタイミング信号の
上記サンプリングスイッチへの入力レベルが上記タイミ
ング発生回路の出力レベルと異なるように上記反転回路
の出力レベルが設定されていることを特徴とするサンプ
リング回路。
【請求項２】上記両経路のいずれか一方において入力段
の反転回路と出力段の反転回路とにそれぞれ異なる駆動
電圧が与えられることを特徴とする請求項１に記載のサ
ンプリング回路。
【請求項３】上記駆動電圧が最高値および最低値の２つ
の値に設定されることを特徴とする請求項２に記載のサ
ンプリング回路。
【請求項４】上記両経路のいずれか一方において入力段
の反転回路と出力段の反転回路との間に設けられる反転
回路に入出力段の両反転回路に与えられる駆動電圧の中
間値の駆動電圧が与えられることを特徴とする請求項２
に記載のサンプリング回路。
【請求項５】一定周期のタイミング信号を発生するタイ
ミング発生回路と、並列に接続されたｎチャネルトランジスタとｐチャネル
トランジスタとからなるＣＭＯＳ構成のサンプリングス
イッチと、上記タイミング発生回路と上記サンプリングスイッチと
の間に設けられた複数段の反転回路と、上記反転回路を含み、上記タイミング発生回路からのタ
イミング信号を２つの第１および第２経路に分岐させて
それぞれを上記サンプリングスイッチにおけるｎチャネ
ルトランジスタのゲートとｐチャネルトランジスタのゲ
ートとに与える分岐回路とを備え、上記第１および第２経路を通過するタイミング信号の上
記サンプリングスイッチへの入力レベルが上記タイミン
グ発生回路の出力レベルと異なり、かつ互いに異なるよ
うに上記反転回路の出力レベルが設定されていることを
特徴とするサンプリング回路。
【請求項６】上記第１経路において入力段の反転回路に
出力段の反転回路より高い駆動電圧が与えられる一方、
上記第２経路において入力段の反転回路に出力段の反転
回路より低い駆動電圧が与えられることを特徴とする請
求項５に記載のサンプリング回路。
【請求項７】上記第１および第２経路における駆動電圧
がそれぞれ最高値および最低値の２つの値に設定される
ことを特徴とする請求項６に記載のサンプリング回路。
【請求項８】上記第１および第２経路において入力段の
反転回路と出力段の反転回路との間に設けられる反転回
路に入出力段の両反転回路に与えられる駆動電圧の中間
値の駆動電圧が与えられることを特徴とする請求項６に
記載のサンプリング回路。
【請求項９】上記分岐回路における反転回路のすべて
は、同一の駆動電圧が与えられるとともに駆動電圧を制
限する電圧リミッタが設けられていることを特徴とする
請求項１または５に記載のサンプリング回路。
【請求項１０】上記タイミング発生回路および上記反転
回路を構成する各素子が薄膜トランジスタからなること
を特徴とする請求項２、３、４、６、７、８または９に
記載のサンプリング回路。
【請求項１１】マトリクス状に配されて表示を行なう画
素と、画素にデータを書き込むデータ信号線と、請求項１０に記載のサンプリング回路を有し、上記サン
プリングスイッチが上記タイミング発生回路により発生
したタイミング信号に同期して上記データ信号線にデー
タを与えるデータ信号線駆動回路とを備えていることを
特徴とする画像表示装置。
【請求項１２】少なくとも上記画素および上記データ信
号線駆動回路が絶縁基板上に形成された多結晶シリコン
薄膜または単結晶シリコン薄膜上に設けられていること
を特徴とする請求項１１に記載の画像表示装置。
【請求項１３】上記絶縁基板がガラス基板であり、上記
各素子が６００℃以下のプロセス温度で製造されている
ことを特徴とする請求項１２に記載の画像表示装置。
【請求項１４】上記各画素が液晶素子を有していること
を特徴とする請求項１１、１２または１３に記載の画像
表示装置。