JPH07326733A - ゲートターンオフサイリスタ - Google Patents

ゲートターンオフサイリスタ

Info

Publication number
JPH07326733A
JPH07326733A JP12086094A JP12086094A JPH07326733A JP H07326733 A JPH07326733 A JP H07326733A JP 12086094 A JP12086094 A JP 12086094A JP 12086094 A JP12086094 A JP 12086094A JP H07326733 A JPH07326733 A JP H07326733A
Authority
JP
Japan
Prior art keywords
cathode
contact
electrode plate
gate
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12086094A
Other languages
English (en)
Inventor
Kozo Tsukada
剛三 塚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP12086094A priority Critical patent/JPH07326733A/ja
Publication of JPH07326733A publication Critical patent/JPH07326733A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thyristors (AREA)

Abstract

(57)【要約】 【目的】ゲートターンオフサイリスタのカソード電極板
を半導体基板にバネで固定することによって、運搬時の
振動にによるカソード電極板と半導体基板との擦れを防
止し、カソード電極からのAl微粉の発生を防ぎ、この
微粉によるゲート・カソード間の短絡やケース内の放電
を防止する。 【構成】半導体基板10の一方の主面にゲート電極板
7、カソード電極板8が接触し、他方の主面にアノード
電極板9が接触し、該アノード電極板9はアノード接触
板3に、ゲート電極板7は絶縁板5とゲート部バネ4を
介してカソード接触板2に、それぞれ接触し、さらにカ
ソード電極板8はカソード接触板2と対向するように配
置され、カソード接触板2とアノード接触板3は可とう
性のある金属16を介してセラミックケース1に固着し
ており、該カソード電極板8の周縁部とカソード接触板
2の間にカソード部バネ12を設けてカソード電極板8
を半導体基板10に固定する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明はカソード電極板と半導
体基板とをバネで固定する構造を有するゲートターンオ
フサイリスタ(GTO)に関する。
【0002】
【従来の技術】図2に従来の加圧接触構造のGTOの断
面図を示す。半導体基板10の一方の主面にゲート電極
板7、カソード電極板8が接触し、他方の主面にアノー
ド電極板9が接触し、アノード電極板9はアノード接触
板3に、ゲート電極板7は絶縁板5とゲート部バネ4を
介してカソード接触板2に、それぞれ接触し、さらにカ
ソード電極板8はカソード接触板2と対向するように配
置され、カソード接触板2とアノード接触板3は可とう
性の金属16を介してセラミックの支持円筒(セラミッ
クケース)1に固着している。カソード電極板8、カソ
ード接触板2とゲート電極板7を絶縁するために、絶縁
筒(フッ素樹脂リング)6が設けられ、半導体基板10
の周縁部には耐圧を確保するための表面保護膜(シリコ
ーンゴム等)11が被着されている。カソード電極板8
の材質はモリブデン(Mo)などである。このGTOに
おいて、カソード接触板2とアノード接触板3を外部か
ら挟み込むように1トンないし5トンの加圧力を加え、
カソード電極板8、半導体基板10を固定している。半
導体基板10の中央部はゲート部バネ4で1.3kg/
mm2 程度に加圧されている。図3は半導体基板のカソ
ード側を拡大した断面図を示し、シリコン15の表面は
凹凸の形状で凸部にカソード電極13、凹部にゲート電
極14が設けられている。また、カソード電極13には
カソード電極板8が接触している。凸部の幅は150μ
m程度、凹凸の段差は20μm程度、カソード電極13
の厚さは10μm程度である。また、各電極の材質はア
ルミニュウム(Al)である。
【0003】
【発明が解決しようとする課題】このGTOを運搬する
場合は外部からの加圧はなく無加圧状態となり、ゲート
部バネ4の力でカソード接触板2が持ち上げられ、カソ
ード接触板2、半導体基板10とカソード電極板8との
間に0.2mm程度の間隙ができ、運搬時の振動でカソ
ード電極板8が動き、半導体基板10に形成された柔ら
かいAlの150μm幅に細分化されたカソード電極1
3を固いMoのカソード電極板8が擦る。そのため、擦
れによりできたAlの微粉が凹部のゲート電極14に入
り込みカソード電極板8との間を短絡させたり、ケース
内に付着し放電を引き起こすなどの原因になり信頼性を
低下させる。
【0004】この発明の目的は無加圧状態でも、カソー
ド電極板8と半導体基板10を固定し、Alの微粉の発
生を防止して高信頼性のGTOを提供することにある。
【0005】
【課題を解決するための手段】半導体基板の一方の主面
にゲート電極板およびカソード電極板が接触し、他方の
主面にアノード電極板が接触し、該アノード電極板はア
ノード接触板に、ゲート電極板は絶縁板とゲート部バネ
を介してカソード接触板に、それぞれ接触し、さらにカ
ソード電極板はカソード接触板と対向するように配置さ
れ、カソード接触板とアノード接触板は可とう性の金属
を介してセラミックの支持円筒に固着しているゲートタ
ーンオフサイリスタにおいて、カソード電極板とカソー
ド接触板の間にカソード部バネを設けてカソード電極板
と半導体基板とを固定する。該カソード部バネの圧接力
をゲート部バネより大きくし、また、該カソード部バネ
がカソード電極板の周縁部に位置することが有効であ
る。さらに、カソード部バネは高さを取らず加圧力が大
きく取れる皿バネが有効である。
【0006】
【作用】カソード電極板とカソード接触板の間にカソー
ド部バネを設けてカソード電極板と半導体基板とを固定
することによって、運搬時の振動によるカソード電極板
と半導体基板との擦れを防止し、半導体基板上のカソー
ド電極からのAlの微粉の発生を防ぐ。
【0007】
【実施例】図1はこの発明の一実施例で、GTOの構造
断面図を示し、図2と共通の部分には同一の符号が付さ
れている。半導体基板10の、一方の主面にゲート電極
板7、カソード電極板8が接触し、他方の主面にアノー
ド電極板9が接触し、該アノード電極板9はアノード接
触板3に、ゲート電極板7は絶縁板5とゲート部バネ4
を介してカソード接触板2に、それぞれ接触し、さらに
カソード電極板8はカソード接触板2と対向するように
配置され、カソード接触板2とアノード接触板3は可と
う性の金属(例えばコバール)16を介してセラミック
の支持円筒(セラミックケース)1に固着している。カ
ソード電極板8、カソード接触板2とゲート電極板7を
絶縁するために、絶縁筒(フッ素樹脂リング)6が設け
られ、半導体基板10の周縁部には耐圧を確保するため
の表面保護膜(シリコーンゴム等)11が被着されてい
る。カソード電極板8の周縁部とカソード接触板2の間
にカソード部バネ12を設けてカソード電極板8と半導
体基板10とを固定する。該カソード部バネは高さを取
らず加圧力の大きい皿バネが有効である。その皿バネを
用いた場合は、図1に示すようにカソード接触板2の周
縁部を、皿バネの高さより浅く除去し、この部分に皿バ
ネを設置しカソード電極板8と半導体基板10をこの皿
バネで固定する。尚、皿バネ以外にリング状で波形をし
た板バネを用いてもよい。各電極板と各接触板の材質に
ついては、ゲート電極板7はアルミニュウム(Al)又
は銅(Cu)、カソード電極板8およびアノード電極板
9は半導体基板10と熱膨張係数が近いモリブデン(M
o)又はタングステン(W)、カソード接触板2とアノ
ード接触板3は銅(Cu)である。GTOの使用時には
カソード接触板2とアノード接触板3を外部から挟み込
むように1トンないし5トンの加圧力を加え、カソード
電極板8と半導体基板10を固定している。中心部のゲ
ート電極はゲート部バネ4で1.3kg/mm2 程度に
加圧される。GTOの運搬時には外部からの加圧力はな
いが、カソード部バネ12によりカソード電極板8と半
導体基板10は固定され、振動による擦れを防いで、カ
ソード電極13からのAlの微粉の発生を防止する。
尚、カソード部バネ12の加圧力がゲート部バネ4の加
圧力より大きと、カソード電極板8と半導体基板10の
固定が一層確実に行われる。
【0008】
【発明の効果】この発明によれば、GTOのカソード電
極板とカソード接触板の間にカソード部バネを設けてカ
ソード電極板と半導体基板とを固定することによって、
運搬時の振動によるカソード電極板と半導体基板との擦
れを防止し、半導体基板上のカソード電極からのAlの
微粉の発生を防ぎ、この微粉によるGTOのゲート・カ
ソード間の短絡やケース内の放電を防止することがで
き、高信頼性のGTOを得ることができる。
【図面の簡単な説明】
【図1】この発明の一実施例であるGTOの構造断面
図。
【図2】従来のGTOの構造断面図。
【図3】半導体基板のカソード側を拡大した断面図。
【符号の説明】
1 セラミックの支持円筒(セラミックケース) 2 カソード接触板 3 アノード接触板 4 ゲート部バネ 5 絶縁板 6 絶縁筒(フッ素樹脂リング) 7 ゲート電極板 8 カソード電極板 9 アノード電極板 10 半導体基板 11 表面保護膜 12 カソード部バネ 13 カソード電極 14 ゲート電極 15 シリコン 16 可とう性の金属(例えばコバール)

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】半導体基板の一方の主面にゲート電極板お
    よびカソード電極板が接触し、他方の主面にアノード電
    極板が接触し、該アノード電極板はアノード接触板に、
    ゲート電極板は絶縁板とゲート部バネを介してカソード
    接触板に、それぞれ接触し、さらにカソード電極板はカ
    ソード接触板と対向するように配置され、カソード接触
    板とアノード接触板は可とう性の金属を介してセラミッ
    クの支持円筒に固着しているゲートターンオフサイリス
    タにおいて、カソード電極板とカソード接触板の間にカ
    ソード部バネを設けてカソード電極板を半導体基板に固
    定することを特徴とするゲートターンオフサイリスタ。
  2. 【請求項2】カソード部バネの圧接力がゲート部バネよ
    り大きいことを特徴とする請求項1記載のゲートターン
    オフサイリスタ。
  3. 【請求項3】カソード部バネがカソード電極板の周縁部
    に位置することを特徴とする請求項1記載のゲートター
    ンオフサイリスタ。
  4. 【請求項4】カソード部バネが皿バネであることを特徴
    とする請求項1記載のゲートターンオフサイリスタ。
JP12086094A 1994-06-02 1994-06-02 ゲートターンオフサイリスタ Pending JPH07326733A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12086094A JPH07326733A (ja) 1994-06-02 1994-06-02 ゲートターンオフサイリスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12086094A JPH07326733A (ja) 1994-06-02 1994-06-02 ゲートターンオフサイリスタ

Publications (1)

Publication Number Publication Date
JPH07326733A true JPH07326733A (ja) 1995-12-12

Family

ID=14796747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12086094A Pending JPH07326733A (ja) 1994-06-02 1994-06-02 ゲートターンオフサイリスタ

Country Status (1)

Country Link
JP (1) JPH07326733A (ja)

Similar Documents

Publication Publication Date Title
JP4592916B2 (ja) 被処理体の載置装置
US5278434A (en) Pressure engagement structure for a full press-pack type semiconductor device
US4587550A (en) Press-packed semiconductor device with lateral fixing member
US5443689A (en) Dry etching process utilizing a recessed electrode
EP0476661B1 (en) Press-contact type semiconductor device
US7221047B2 (en) Pressure-contact type semiconductor device
JPH07326733A (ja) ゲートターンオフサイリスタ
US5031016A (en) Semiconductor component with turn-off facility
JP5665452B2 (ja) 圧接型gtoサイリスタ
JPS6197933A (ja) 全圧接型半導体装置
JPH04114474A (ja) 半導体素子
JPS59134876A (ja) 半導体装置
JPH065685B2 (ja) 加圧接触形半導体装置
JPH10340916A (ja) 圧接型半導体装置
JP3324317B2 (ja) 逆導通型半導体スイッチング装置
JP3161190B2 (ja) 平型半導体装置
JPH04120772A (ja) 圧接型半導体装置
JPH03290965A (ja) 半導体装置
JP2903864B2 (ja) 平形半導体装置の製造方法
JPS61125143A (ja) 半導体装置
JP2587450B2 (ja) 半導体装置の圧接構造
JPS5943737Y2 (ja) 半導体装置
JPH02159739A (ja) 加圧接触型半導体装置
JPH03292771A (ja) 逆導通ゲートターンオフサイリスタ
JPS60257142A (ja) 圧接型半導体装置