JPH07325552A

JPH07325552A - 表示パネルの駆動方法およびその装置ならびにその回路

Info

Publication number: JPH07325552A
Application number: JP18987095A
Authority: JP
Inventors: Giichi Kanazawa; 義一金澤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1991-12-20
Filing date: 1995-07-03
Publication date: 1995-12-12
Anticipated expiration: 2014-07-28
Also published as: JP2925471B2

Abstract

(57)【要約】【課題】本発明は、メモリ機能を有するセルの集合か
らなる表示パネル、特に、交流型プラズマ・ディスプレ
イ・パネルの駆動方法およびその装置ならびにその回路
に関し、電極間電位差による書込みミスを回避して良好
な画像表示を行うと共に、低消費電力化が図れるように
することを目的とする。【解決手段】第１の基板に第１および第２の電極を平
行に配置し、第２の基板に第３の電極を第１および第２
の電極と直交させ、第１および第２の電極の一方と第３
の電極により選択された表示ラインのセルに対し書込み
放電および維持放電によるメモリ機能を利用した発光表
示を行う場合、非選択表示ラインの第２の電極に印加す
る電圧を維持放電パルスの電位よりも低くするか、アド
レス電圧と同等とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、メモリ機能を有す
る表示素子であるセルの集合によって構成された表示パ
ネルを駆動する技術に係り、特に、ＡＣ（交流）型のプ
ラズマ・ディスプレイ・パネル（Ｐlasma Ｄisplay Ｐ
anel：ＰＤＰ）において多階調表示（いわゆるフルカラ
ー表示）を行う場合の駆動方法および装置に関する。

【０００２】上記のＡＣ型ＰＤＰは、２本の維持放電電
極に、交互に電圧波形を印加することで放電を持続し、
発光表示を行うものである。１度の放電は、パルス印加
後、数μｓで終了する。放電によって発生した正電荷で
あるイオンは、負の電圧が印加されている電極上の絶縁
層に蓄積され、同様に負電荷である電子は、正の電圧が
印加されている電極上の絶縁層に蓄積される。

【０００３】従って、初めに高い電圧（書き込み電圧）
のパルス（書き込みパルス）で放電させて壁電荷を生成
した後、極性の異なる前回よりも低い電圧（維持放電電
圧）のパルス（維持放電パルス）を印加すると、前に蓄
積された壁電荷が重複され、放電空間に対する電圧は大
きなものとなり、放電電圧のしきい値を越えて放電を開
始する。つまり、一度書き込み放電を行い壁電荷を生成
したセルは、その後、維持放電パルスを交互に逆極性で
印加することで、放電を持続するという特徴がある。こ
れをメモリ効果、またはメモリ駆動と呼んでいる。ＡＣ
型ＰＤＰは、このメモリ効果を利用して表示を実現する
ものである。

【０００４】

【従来の技術】ＡＣ型ＰＤＰには、２本の電極で選択放
電（アドレス放電）および維持放電を行う２電極型と、
第３の電極を利用してアドレス放電を行う３電極型があ
る。多階調表示を行うカラーＰＤＰでは、放電により発
生する紫外線によってセル内の蛍光体を励起している
が、この蛍光体は、放電により同時に発生する正電荷で
あるイオンの衝撃に非常に弱いという欠点がある。上記
の２電極型では、蛍光体がイオンに直接当たるような構
成になっているため、蛍光体の寿命低下を招くおそれが
ある。これを回避するために、カラーＰＤＰでは、面放
電を利用した３電極型が一般に使用されている。

【０００５】上記の３電極・面放電型のＰＤＰとして、
従来は、図１５にその概略的平面図を示すようなものが
知られている。図１５において、１はパネル本体、２は
Ｘ電極、３₁，３₂，…，３_K，…，３₁₀₀₀はＹ電極、
４₁，４₂，…，４_K，…，４_Mはアドレス電極であ
り、一対のＸ電極、Ｙ電極と１本のアドレス電極との交
差部分にＭ×１０００個のセル５が構成されている。な
お、６はセル５を仕切る壁、７₁，７₂，…，７_K，
…，７₁₀₀₀は表示ラインである。

【０００６】また、図１６は、図１５のセル５の基本構
造を示す概略的断端面図であり、図中、８は前面ガラス
基板、９は背面ガラス基板、１０はＸ電極２およびＹ電
極３_K（Ｋは、１……１０００の中の任意の数）を被覆
する誘電体層、１１はＭｇＯ膜等からなる保護膜、１２
は蛍光体、１３は放電空間である。また、図１７は、図
１５に示す従来のＰＤＰおよびその周辺回路を示す図で
あり、図中、１４はＸ電極２に書込みパルスおよび維持
放電パルスを供給するＸ側ドライバ回路、１５₁〜１５
₄はＹ電極３₁〜３₁₀₀₀にアドレスパルスを供給するＹ
側ドライバＩＣ、１６はＹ電極３₁〜３₁₀₀₀にアドレス
パルス以外のパルスを供給するＹ側ドライバ回路、１７
₁〜１７₅はアドレス電極４₁〜４_M（図１６の４_Kも
含む）にアドレスパルスを供給するアドレスドライバＩ
Ｃ、１８はＸ側ドライバ回路１４、Ｙ側ドライバＩＣ１
５₁〜１５₄、Ｙ側ドライバ回路１６およびアドレスド
ライバＩＣ１７₁〜１７₅を制御する制御回路である。

【０００７】また、図１８は、図１５に示す従来のＰＤ
Ｐを駆動する従来の方法の第１の例を示す波形図であ
り、いわゆる従来の「線順次駆動・自己消去アドレス方
式」における１駆動サイクルを示している。この例で
は、まず、この１駆動サイクルにおいて表示データを書
き込むべき表示ラインとして選択された表示ライン（以
下、選択ラインという）のＹ電極がＧＮＤレベルとさ
れ、選択ライン以外の表示ライン（以下、非選択ライン
という）のＹ電極の電位はＶｓレベルに保持され、Ｘ電
極２に電圧Ｖｗからなる書込みパルス１９が印加され、
選択ラインの全セルで放電が行われる。この場合、選択
ラインのＸ電極・Ｙ電極間の電圧差はＶｗとなり、非選
択ラインのＸ電極・Ｙ電極間の電圧差はＶｗ−Ｖｓとな
る。したがって、Ｖｗ＞Ｖｆ（放電開始電圧）＞Ｖｗ−
Ｖｓと設定することで選択ラインの全セルで放電を起こ
させることができる。

【０００８】ここに、放電が進むにつれて、選択ライン
のＸ電極２上の保護膜１１、例えばＭｇＯ膜には負の壁
電荷が蓄積され、選択ラインのＹ電極上のＭｇＯ膜には
正の壁電荷が蓄積されるが、これら壁電荷は、放電空間
内の電界を低減させる極性であることから、この放電
は、直ちに収束に向かい、１μＳ程度で終結する。次
に、Ｘ電極２と、選択ラインのＹ電極とに交互に維持放
電パルス２０，２１が印加され、蓄積された壁電荷が電
極に印加された電圧に上乗せされ、後述するように、点
灯（発光）させないセルを除き、維持放電が繰り返され
る。

【０００９】ここに、点灯させないセルに対しては、最
初に維持放電パルス２０ａがＸ電極２に印加され、選択
ラインのＸ電極２上のＭｇＯ膜に正の壁電荷が蓄積さ
れ、選択ラインのＹ電極上のＭｇＯ膜に負の壁電荷が蓄
積された後、選択ラインのＹ電極に最初に印加される維
持放電パルス２１ａに同期させて、点灯させないセルに
対応するアドレス電極に正電圧Ｖａのアドレスパルス
（消去パルス）２２が選択的に印加される。

【００１０】この場合、選択ラインの全セルに維持放電
が起こるが、特に、アドレス電極に正のアドレスパルス
２２を印加されたセルにおいては、アドレス電極とＹ電
極との間の放電を併発し、Ｙ電極上のＭｇＯ膜に正の壁
電荷が過剰に蓄積される。ここに、生成された壁電荷自
身で放電開始電圧を越えるような値に電圧Ｖａを設定し
ておくと、外部電圧を取り除いた時、すなわち、Ｘ電極
およびＹ電極をＶｓレベル、アドレス電極をＧＮＤレベ
ルとした時、壁電荷自身の電圧による放電が起こり、こ
れが自己消去放電となり、壁電荷を消滅させる。したが
って、以後、維持放電パルス２０，２１では維持放電が
起こらない。

【００１１】なお、点灯させるセルに対しては、対応す
るアドレス電極に消去パルス（アドレスパルス）２２を
印加しないため、自己消去放電が起こらない。このた
め、その後に印加される維持放電パルス２０，２１によ
り維持放電を繰り返す。なお、２３は非選択ラインのＹ
電極に印加される維持放電パルスである。このようにし
て、選択ラインにおける表示データの書込みが１駆動サ
イクルにおいて行われるが、この例では、かかる書込み
が一表示ラインごとに行われる。図１９は、この様子を
示すタイムチャートである。図中、「Ｗ」は書込みの駆
動サイクル、「Ｓ」は維持放電のみの駆動サイクル、
「ｓ」は前フレーム（フィールド）の維持放電のみの駆
動サイクルである。

【００１２】また、図２０は、図１５に示す従来のＰＤ
Ｐを駆動する従来の方法の第２の例を示す波形図であ
り、いわゆる従来の「アドレス／維持放電分離型・自己
消去アドレス方式」における１フレーム期間を示してい
る。この例では、１フレームは、全面書込み期間、アド
レス期間および維持放電期間に区分されているが、全面
書込み期間においては、まず、Ｙ電極３₁〜３₁₀₀₀がＧ
ＮＤレベルとされ、Ｘ電極２に電圧Ｖｗからなる書込み
パルス２４が印加され、全表示ラインの全セルで放電が
行われる。続いて、Ｙ電極３₁〜３₁₀₀₀の電位が電圧Ｖ
ｓに戻されると共に、Ｘ電極２に維持放電パルス２５が
印加され、全セルで維持放電が行われる。

【００１３】次に、アドレス期間になると、表示ライン
７₁から順に書込みが行われるが、これは次のようにし
て行われる。まず、Ｙ電極３₁にＧＮＤレベルのアドレ
スパルス２６₁が印加されると共に、アドレス電極４₁
〜４_M中、維持放電を行わせないセル、すなわち、点灯
させないセルに対応するアドレス電極に電圧Ｖａのアド
レスパルス２７が選択的に印加され、点灯させないセル
の自己消去放電が行われる。これにより、表示ライン７
₁の書込みが終了する。

【００１４】以下、表示ライン７₂〜７₁₀₀₀について
も、順に同様の動作が行われ、全表示ライン７₁〜７
₁₀₀₀において新データの書込みが行われる。なお、２６
₂，２６₃，……，２６₁₀₀₀は、Ｙ電極３₂，３₃，…
…，３₁₀₀₀に順に印加されるアドレスパルスである。そ
の後、維持放電期間になると、Ｙ電極３₁〜３₁₀₀₀と、
Ｘ電極２とに交互に維持放電パルス２８，２９が印加さ
れて維持放電が行われ、１フレームの画像表示が行われ
る。なお、かかる「アドレス／維持放電分離型・自己消
去アドレス方式」においては、この維持放電期間の長短
により輝度が決定される。

【００１５】そこで、この「アドレス／維持放電分離型
・自己消去アドレス方式」は、スキャンラインが多い場
合やフルカラー表示のために多階調表示を行う場合に利
用されており、例えば、特開平４−１９５１８８号公報
に開示されている。さらに具体的には、多階調表示の一
例として１６階調表示を行う場合の駆動方法を図２１に
示すこととする。この例では、１フレームは、４個のサ
ブフレーム（サブフィールド）ＳＦ１，ＳＦ２，ＳＦ
３，ＳＦ４に区分される。

【００１６】そして、これらサブフレームＳＦ１，ＳＦ
２，ＳＦ３，ＳＦ４においては、全面書込み期間Ｔｗ
_{1 ,}Ｔｗ_{2 ,}Ｔｗ_{3 ,}Ｔｗ₄およびアドレス期間Ｔａ
_{1 ,}Ｔａ_{2 ,}Ｔａ_{3 ,}Ｔａ₄は、それぞれ、同一の長さ
とされ、維持放電（発光）期間Ｔｄ_{1 ,}Ｔｄ_{2 ,}Ｔｄ
_{3 ,}Ｔｄ₄は、１：２：４：８の長さとされる。したが
って、セルを点灯させるべきサブフレームを選択、組み
合わせることによって１６階調表示を行うことができ
る。

【００１７】また、図２２は、図１５に示す従来のＰＤ
Ｐを駆動する従来の方法の第３の例を示す波形図であ
り、いわゆる従来の「線順次駆動・選択書込みアドレス
方式」における１駆動サイクルを示している。この方法
では、まず、選択ラインのＹ電極に細幅消去パルス３０
が印加され、点灯していたセルの点灯が消去され、その
後、選択ラインのＹ電極にＧＮＤレベルのアドレスパル
ス（書込みパルス）３１が印加され、非選択ラインのＹ
電極の電位はＶｓレベルに保持され、点灯を行うべきセ
ルに対応するアドレス電極に電位Ｖａのアドレスパルス
（書込みパルス）３２が印加され、選択されたセルの放
電が行われる。なお、選択書き込みアドレス方式では、
Ｘ電極およびＹ電極に負電源（−Ｖｓ）を使用すること
が一般的である。よって、図２１中のＸおよびＹ電極の
電位をＧＮＤまたは−Ｖｓに設定することとする。

【００１８】次に、Ｘ電極と、選択されたＹ電極とに交
互に維持放電パルス３３，３４が印加され、これにより
維持放電を繰り返して、表示の書込みが行われる。な
お、３５は非選択ラインのＹ電極に印加される維持放電
パルスである。

【００１９】

【発明が解決しようとする課題】ここで、異常放電につ
いて詳説する。本出願人は先に、Ｙ電極とＸ電極の配列
を工夫して、両電極間の寄生容量に起因する無効電力を
抑制するようにした「表示装置」（特願平４−３２３４
号平成４年１月１０日出願）を提案している。

【００２０】これは、図２３に示すように、アドレス電
極Ａ₁，Ａ₂，……，Ａ_Mと直交するＸ電極の間に、２
本のＹ電極（例えば、Ｙ₁とＹ₂、Ｙ₃とＹ₄，……，
Ｙ_N-1とＹ_N）を挟み込むようにしたもので、Ｘ−Ｙ−
Ｙ−Ｘ配列としたものである。これによれば、一般的な
Ｘ，Ｙ電極配列（Ｘ−Ｙ−Ｘ−Ｙ配列）に比べてＸ電極
とＹ電極の対向距離を半減でき、寄生容量を抑制して無
効電力を少なくすることができるが、駆動方法によって
は、以下に述べるような不都合を生じることがある。

【００２１】図２４において、破線で囲んだ範囲は、Ｘ
−Ｙ−Ｙ−Ｘ配列の１単位に含まれる２つの放電セルの
断面を模式的に表したものである。今、同図の（ａ）に
示すように、アドレス電極にＧＮＤ（０Ｖ）を、また、
Ｘ−Ｙ−Ｙ−Ｘ電極にＶｓを与えた後で、同図の（ｂ）
に示すように、アドレス電極にＶａを、また、選択ライ
ンのＹ電極（Ｙ₁）にＧＮＤ（選択パルス）を与える
と、Ｙ₁のセル内で放電が発生して正の壁電荷が形成さ
れる。この状態で、図２５の（ａ）に示すように、隣の
Ｙ電極（Ｙ₂）にＧＮＤ（選択パルス）を与えると、同
図の（ｂ）に示すように、既に書込み放電を行って壁電
荷を形成したＹ電極（Ｙ₁）のセルとＹ電極（Ｙ₂）の
セル間で異常放電が発生し、その結果、Ｙ電極（Ｙ₁）
のセルに負の壁電荷が過剰に蓄積されて、以降の維持放
電が行えなくなるといった不都合を生じる。なお、以上
の説明は書込みアドレス型ＰＤＰの場合であるが、消去
アドレス型ＰＤＰの場合でも同様である。

【００２２】すなわち、図２６の（ａ）に示すように、
アドレス電極とＸ電極にＧＮＤを与え、また、Ｙ電極に
Ｖｓを与えた後で、同図の（ｂ）に示すように、アドレ
ス電極にＶａを、また、選択ラインのＹ電極（Ｙ₁）に
ＧＮＤ（選択パルス）を与えると、Ｙ電極（Ｙ₁）のセ
ル内で放電が発生して正の壁電荷が形成される。この状
態で、図２７の（ａ）に示すように、隣のＹ電極
（Ｙ₂）にＧＮＤ（選択パルス）を与えると、同図の
（ｂ）に示すように、既に書込み放電を行って壁電荷を
形成したＹ電極（Ｙ₁）のセルとＹ電極（Ｙ₂）のセル
間で異常放電が発生する。この結果、Ｙ電極（Ｙ₁）の
セルは維持放電が可能な状態となるが、Ｙ電極（Ｙ₂）
のセルは維持放電が不可能な状態（消去状態）となって
しまう。

【００２３】以上はＸ−Ｙ−Ｙ−Ｘ配列を例にとった問
題点の説明であるが、図１５に示すような一般的なＸ−
Ｙ−Ｘ−Ｙ配列の場合も類似の問題点が存在する。すな
わち、Ｙ電極の非選択電位が高い場合（１８０Ｖ程
度）、このように高いアドレス電圧の印加等により、ア
ドレス放電の規模が大きくなり、大量の空間電荷が発生
した場合、ある１本のＹ電極上のセルで壁電荷として蓄
積され、さらに、高いポテンシャルにある次のＹ電極上
に電子が移動し、電位を低下させ、次のＹ電極上のセル
のアドレス放電時の印加電圧を拡大する方向に作用す
る。よって、次のＹ電極を選択した際のアドレス放電は
大規模となり、大量の壁電荷が蓄積される。次に、アド
レス期間が終了し、Ｘ電極とＹ電極との電位差が０Ｖと
なるタイミングにおいて、壁電荷のみの電圧で再放電を
開始すると、この再放電開始が自己消去放電となり、以
降の維持放電が実行できなくなることがある。また、初
めの維持放電にてアドレス電極とＹ電極の放電が、Ｘ電
極とＹ電極間の放電を開始する前に実行され、正常な維
持放電に移行できなくなる場合がある。

【００２４】本発明は、上記のような書込みミスを回避
し、良好な画像表示を行うことが可能な新規の３電極・
面放電型のＡＣ型ＰＤＰを利用した表示パネルの駆動方
法および装置を提供することを目的とするものである。

【００２５】

【課題を解決するための手段】上記問題点を解決するた
めに、本発明の表示パネルの駆動方法は、第１の基板に
第１の電極（例えば、Ｘ電極）および第２の電極（例え
ば、Ｙ電極）を表示ラインごとに平行に配置すると共
に、上記第１の基板と対向する第２の基板に第３の電極
を上記第１および第２の電極と直交するように配置し、
かつ、上記第１および第２の電極の一方と上記第３の電
極（例えば、アドレス電極）により選択された少なくと
も１つの表示ラインのセルに対し表示データの書込みを
実行する書込み放電ならびにこの書込み放電を維持する
ための維持放電によるメモリ機能を利用した発光表示を
繰り返し行う交流型のプラズマ・ディスプレイ・パネル
（ＡＣ型ＰＤＰ）からなる表示パネルにおいて、非選択
表示ラインの第２の電極に印加する電圧を、上記維持放
電を行わせる維持放電パルスの電位よりも低くするか、
もしくは上記書込み放電に必要なアドレス電圧と同等と
している。

【００２６】好ましくは、本発明の表示パネルの駆動装
置は、第１の基板に第１および第２の電極を表示ライン
ごとに平行に配置すると共に、上記第１の基板と対向す
る第２の基板に第３の電極を上記第１および第２の電極
と直交するように配置し、かつ、上記第１および第２の
電極の一方と上記第３の電極により選択された少なくと
も１つの表示ラインのセルに対し表示データの書込みを
実行する書込み放電ならびにこの書込み放電を維持する
ための維持放電によるメモリ機能を利用した発光表示を
繰り返し行う交流型のプラズマ・ディスプレイ・パネル
からなる表示パネルにおいて、各々の上記第２の電極に
接続し、上記の選択された少なくとも１つの表示ライン
のセルに対応する上記第２の電極に対し上記書込み放電
を行うための書込みパルスを供給する複数の選択回路
と、これらの複数の選択回路に接続し、上記第２の電極
に対し上記維持放電を行うための維持放電パルスを供給
する共通のドライバ回路とを備え、非選択表示ラインの
第２の電極に印加する電圧を、上記維持放電を行わせる
維持放電パルスの電位よりも低くするか、もしくは上記
書込み放電に必要なアドレス電圧と同等としている。

【００２７】さらに、好ましくは、本発明の駆動装置で
は、上記選択回路および上記ドライバ回路が、それぞ
れ、プッシュプル形に接続される一対のスイッチング素
子を備える。

【００２８】さらに、好ましくは、本発明の駆動装置で
は、上記ドライバ回路が、上記選択回路における上記プ
ッシュプル形の一対のスイッチング素子の一方に接続さ
れる。

【００２９】さらに、好ましくは、本発明の駆動装置で
は、上記選択回路における上記プッシュプル形の一対の
スイッチング素子の他方には第１のダイオードが接続さ
れ、非選択表示ラインの第２の電極に印加する電圧は、
上記第１のダイオードを経由して供給される。

【００３０】さらに、好ましくは、本発明の駆動装置で
は、上記選択回路が、上記プッシュプル形の一対のスイ
ッチング素子の一方に並列に接続される第２のダイオー
ドを含み、上記の選択された表示ラインの第２の電極に
印加する維持放電パルスは、上記第２のダイオードを経
由して供給される。

【００３１】さらに、好ましくは、本発明の駆動装置に
係る駆動回路では、第１のプッシュプル形の一対のスイ
ッチング素子を含む選択回路と、第２のプッシュプル形
の一対のスイッチング素子を含み、上記第１のプッシュ
プル形の一対のスイッチング素子の一方に接続されて、
維持放電パルスを上記選択回路に供給するドライバ回路
と、上記第１の第１のプッシュプル形の一対のスイッチ
ング素子の他方に接続され、非選択電圧を上記選択回路
に供給する第１のダイオードとを備える。

【００３２】さらに、好ましくは、本発明の駆動装置に
係る駆動回路では、上記選択回路が、上記第１のプッシ
ュプル形の一対のスイッチング素子の他方に並列に接続
される第２のダイオードを含み、上記維持放電パルス
は、上記第２のダイオードを経由して供給される。

【００３３】

【作用】上記の非選択電位を低くする効果としては、次
のようなことがいえる。ａ）非選択電位と選択電位との電位差は、基本的には、
セルの書込み放電開始電圧のばらつきをカバーする振幅
をもっていればよい。振幅が小さくてよいということ
は、選択から非選択あるいは、非選択から選択に電極の
電位を変化させる際に発生する電極間容量に対する充放
電電流を低く抑えることが可能となる。つまり、消費電
力の低減が図れる。

【００３４】ｂ）さらに、本発明の第１および第２のド
ライバ回路（すなわち、Ｙ電極を駆動するためのドライ
バ回路であり、それぞれ、ＹスキャンドライバおよびＹ
ドライバとよばれる）の構成のように、第１のドライバ
回路（例えば、Ｙスキャンドライバ）を構成するＬＳＩ
のアース電位（ＧＮＤ）を維持放電パルスの上に乗せて
使用する形態（通称：フローティング方式とよばれる）
において、ＬＳＩに必要とされる電圧は、ＬＳＩの両端
（電源側とＧＮＤ側）に印加される選択電圧と非選択電
圧の電位差を満足する値であればよい。よって、選択と
非選択の電位差が小さいということは、ＬＳＩの耐圧を
低くすることができるため、安価なＬＳＩを実現すこと
ができる。

【００３５】ｃ）かかるＸ−Ｙ−Ｙ−Ｘ配列における異
常放電は、非選択ラインのＹ電極に印加する電圧を低電
位、例えば、維持放電パルスの電位よりも低くするか若
しくはアドレス電圧と同等とすることにより回避でき
る。隣接Ｙ電極間の放電空間に加えられる実効電圧を放
電開始電圧以下に抑えることができるからである。

【００３６】ｄ）Ｘ−Ｙ−Ｘ−Ｙ配列における問題点
も、Ｘ−Ｙ−Ｙ−Ｘ配列と同じ方法で解決できる。すな
わち、次のＹ電極の非選択電位を低くし、電子（負の空
間電荷）が飛来することを防ぐことが効果的である。

【００３７】以上のように、非選択のＹ電極をある適正
な値にすることは、電力や回路コストの面以外に、ミス
アドレスを防止するという重要な効果がある。特に、障
壁が垂直方向にのみ形成した表示パネルにおいては、絶
大な効果を発揮する。さらに、高微細化を行い、Ｘ電極
とＹ電極のピッチが細かくなる場合も有効である。

【００３８】

【実施例】以下、図５〜図２２を参照しながら、本発明
の駆動方法を実現する回路構成、特に、Ｙ電極の非選択
電位を低くする回路構成を含む実施例を説明することと
する。

【００３９】図５〜図２２は、本発明の一実施例を示す
図である。この実施例は、維持放電電極をＸ−Ｙ−Ｙ−
Ｘ電極配列とする３電極・面放電ＡＣ型ＰＤＰ（すなわ
ち図２３の構成）への適用例であり、かつ、その駆動方
法は、全面点灯、全面消去、さらに書込みアドレスを適
用し、アドレス期間と維持放電期間を分離する駆動シー
ケンスへの適用例である。なお、本実施例の駆動方式
は、維持放電電極をＸ−Ｙ−Ｘ−Ｙ電極配列とする３電
極・面放電ＡＣ型ＰＤＰに対しても適用可能である。

【００４０】図５は本実施例の波形図であり、「書込み
アドレス方式」における１駆動サイクルを示している。
１フレームは、全面書込み消去期間と、アドレス期間
と、維持放電期間とに区分されている。全面書込み消去
期間は、前フレームにおいて、点灯している放電セル
と、点灯していない放電セルとがある場合を考慮し、全
放電セルの状態の均一化、すなわち、全放電セルに壁電
荷が残存していない状態を作り出すための期間、又は、
全放電セルに壁電荷が残存していてもその残存状態を全
放電セルにわたって均一化するための期間である。

【００４１】ここで、本実施例の表示パネル駆動の特徴
をよりわかりやすくするために、図１の駆動モデルによ
り本発明の動作原理を説明する。なお、ここでは、ＡＣ
型ＰＤＰを代表例として説明することとする。また、比
較のために、従来の２電極型ＰＤＰの駆動モデルと駆動
波形を図２に示し、従来の３電極・自己消去アドレス型
ＰＤＰの駆動モデルと駆動波形を図３に示し、従来の３
電極・選択書込みアドレス型ＰＤＰの駆動モデルと駆動
波形を図４に示す。

【００４２】図１においては、第１の基板（図１では省
略）に第１の電極（図１ではＸ電極２）および第２の電
極（図１ではＹ電極３_k）を表示ラインごとに平行に配
置すると共に、第１の基板と対向する第２の基板（図１
では省略）に第３の電極（図１ではアドレス電極４_k）
を第１および第２の電極と直交するように配置してい
る。さらに、上記第１および第２の電極と上記第３の電
極との間に形成される各セルの放電空間で、メモリ機能
を利用した書込み放電による発光表示が行われる。さら
に、この書込み放電により放電空間に発生する電荷を壁
電荷として電極側に蓄積するために、この放電空間から
アドレス電極４_kを隔離するための絶縁層（図１では、
蛍光体１２または誘電体層）が設けられ、かつ、上記放
電空間からＸ電極２およびＹ電極３_kを隔離するための
絶縁層（図１では、保護膜１１または誘電体層）が設け
られている。

【００４３】ここで、Ｙ電極３_kおよびアドレス電極４
_kによりセルを選択して書込み放電を行う場合、まず第
１段階として、電圧Ｖｗからなる書込みパルスをＸ電極
２に印加してアース電位（ＧＮＤ電位に相当する：０
Ｖ）のＹ電極３_kとの間で書込み放電を行わせる。すな
わち、選択された表示ラインの全セルに対し全セル書込
み放電が実行され、アドレス電極４_K側に正電荷（イオ
ン）が蓄積される。第２段階として、電圧Ｖｓ（Ｖｓ＜
Ｖｗ）からなる維持放電パルスをＹ電極３_kに印加し、
選択された表示ラインの全セルに対し全セル維持放電を
行わせる。第３段階として、電圧Ｖｓ（またはＶｓ以
下）からなる消去パルスをＸ電極２に印加し、選択され
た表示ラインの全セルに対し全セル消去放電を行わせ
る。すなわち、維持放電パルスを印加しても放電が起こ
らない程度の電位差になるまで維持放電電極側（Ｙ電極
側およびＸ電極側の放電面）の壁電荷を減少させる。こ
の段階で、Ｙ電極側に負の壁電荷（電子）を残すことが
できれば、次段階の選択書込み放電に有効に作用する。
第４段階として、アドレス電極側の壁電荷を利用して電
圧Ｖａからなるアドレスパルスをアドレス電極４_kに印
加し、セルの選択書込み放電（アドレス放電）を行う。

【００４４】すなわち、本実施例では、選択書込み放電
が行われる前までに、選択書込み放電に有効に作用する
壁電荷を、アドレス電極側（蛍光体１２または誘電体
層）に蓄積するようにしている。また、選択書込み放電
に関与する維持放電電極側にも、アドレス電極側と逆極
性の電荷を蓄積させれば、選択書込み放電に対しさらに
有効となる。この壁電荷蓄積動作を実現するための手段
として、上記の全セル書込み放電および全セル消去放電
の２つのステップが少なくとも必要となる。

【００４５】これに対し、図２に示す従来の２電極型Ｐ
ＤＰ（例えば、ネオンオレンジのモノクロＰＤＰ）の駆
動方法においては、まず第１段階として、全セル書込み
放電を行わせ、次に第２段階として、全セル維持放電を
行わせる。さらに、第３段階として、選択セルに対し細
幅消去パルスを印加して選択消去放電を行う。非選択セ
ル（点灯セル）は、Ｘ電極に電圧Ｖｓのキャンセルパル
スを挿入して消去放電を防止する。ここでは、第１段階
の点灯状態で発生する電子やイオンが、放電終了後も残
留空間電荷として比較的長時間残ることを利用してい
る。しかしながら、この場合は、選択消去放電（選択書
込み放電）を行う前に、壁電荷を蓄積する動作は一切な
されていない。

【００４６】さらに、図３に示す従来の３電極・自己消
去アドレス型ＰＤＰの駆動方法においては、まず第１段
階として、全セル書込み放電を行わせ、次に第２段階と
して、全セル維持放電を行わせる。さらに、第３段階と
して、Ｘ電極およびＹ電極間で維持放電を行わせると同
時に、アドレス電極およびＹ電極間で選択書込み放電を
行わせる。この選択書込み放電により大量の壁電荷が生
成される。さらに、第４段階として、Ｘ電極およびＹ電
極間の電位差を０にすると、壁電荷のみの電圧で放電を
開始する。この場合は、、Ｘ電極およびＹ電極間の電位
差がないので、放電により発生した空間電荷は、壁電荷
とならずに中和して消滅する。ここに選択消去放電（自
己消去放電）が完了する。ここでも、選択消去放電を行
う前に、壁電荷をアドレス電極側に蓄積する動作は一切
なされていない。

【００４７】さらに、図４に示す従来の３電極・選択書
込みアドレス型ＰＤＰの駆動方法においては、まず第１
段階として、選択された表示ラインの全セルに対し全セ
ル消去放電を行わせ、壁電荷を確実に消去させる。次
に、第２段階として、アドレス電極側にアドレスパルス
を印加し、セルの選択書込み放電（アドレス放電）を行
う。ここでも、選択書込み放電を行う前に、壁電荷をア
ドレス電極側に蓄積する動作は一切なされていない。

【００４８】このように、比較のために例示された図１
〜図４のいずれの従来技術においても、全セル書込み放
電および全セル消去放電を行わせることによって選択書
込み放電に有効な電荷を前もって蓄積するという本実施
例の方法は利用されていない。これに対し、表示データ
の書込みを行う前に、選択された１つの表示ラインの全
セルに対する書込みを行った後、選択された１つの表示
ラインの全セルで消去放電を行わせるようにした場合、
選択された１つの表示ラインの全セルの状態の均一化を
図ることができ、線順次駆動方法において、書込みミス
を回避することができる。

【００４９】再び図５に戻ると、ここに、全面書込み消
去期間においては、まず、Ｙ電極Ｙ₁〜Ｙ_NがＧＮＤレ
ベルとされ、Ｘ電極に電圧Ｖｗからなる書込みパルス９
０が印加され、全セルの放電が行われる。続いて、Ｙ電
極Ｙ₁〜Ｙ_Nの電位が電圧Ｖｓに戻されると共に、Ｘ電
極に維持放電パルス９１が印加され、維持放電が行われ
た後、Ｙ電極Ｙ₁〜Ｙ_Nに細幅消去パルス９２が印加さ
れ、消去放電が行われる。このようにして、全面書込み
消去が終了する。

【００５０】次に、アドレス期間になると、表示ライン
ごとに順に表示データの書込みが行われるが、これは次
のようにして行われる。まず、Ｙ電極Ｙ₁，Ｙ₂，…
…，Ｙ_NにＧＮＤレベルのアドレスパルス９３₁，９３
₂，……，９３_Nが順次に印加されると共に、アドレス
電極Ａ₁〜Ａ_M中、点灯させるべきセルに配されている
アドレス電極に電圧Ｖａのアドレスパルス９４が選択的
に印加され、点灯させるべきセルの放電が行われる。こ
れによって、各表示ラインに対する表示データの書込み
が終了する。そして、維持放電期間では、Ｙ電極Ｙ₁〜
Ｙ_Nと、Ｘ電極とに交互に維持放電パルス９５，９６が
印加されて維持放電が行われ、１フレームの画像表示が
行われる。

【００５１】ここで、本実施例では、アドレス期間にお
けるＹ電極Ｙ₁〜Ｙ_Nの印加電圧を、アドレスパルス９
３₁〜９３_Nの電位（ＧＮＤ）と、このＧＮＤと電圧Ｖ
ｓのほぼ中間電位Ｖｙ（好ましくはＶｙ＝Ｖａ）とに切
り換える。すなわち、選択ラインのＹ電極にはＧＮＤ電
位のアドレスパルスを与える一方、それ以外の非選択ラ
インのＹ電極には電圧Ｖｙを与える。

【００５２】図６は図５の駆動方法（書込みアドレス方
式）の駆動モデルを示す図である。この図において、
（ａ）は全面書込み全面消去後の状態であり、全てのセ
ルの状態が均一化されている。この状態では、アドレス
電極はＧＮＤ電位であり、また、Ｘ電極と隣り合う２つ
のＹ電極（Ｙ₁，Ｙ₂）はＶｓ電位である。（ｂ）はＹ
₁電極にアドレスパルス９３₁（ＧＮＤ）を印加してア
ドレス放電をさせた状態である。アドレス電極は電圧Ｖ
ａであり、また、Ｙ₁電極がＧＮＤ電位になっている。
この状態では、Ｙ₁電極の上にアドレス放電による正の
壁電荷（電荷量を便宜的にＶ_WY1とする）が形成されて
いる。（３）は隣り合うＹ電極（Ｙ₂）にアドレスパル
ス９３₂（ＧＮＤ）を印加した状態であるが、この状態
では、Ｙ₁電極の印加電圧がＶｙ（＝Ｖａ）であり、Ｙ
₁電極側には正の壁電荷Ｖ_WY1が蓄積されているため、
Ｙ₂電極とアドレス電極の間で書込み放電が起きない状
態では、Ｙ₁電極とＹ₂電極間の放電空間に加わる実効
電圧は、Ｖａ＋Ｖ_WY1で与えられる（この場合、Ｙ₂電
極上の壁電荷は少量なので無視することにする）。一般
に、Ｖａ＋Ｖ_WY1＜Ｖｆ（Ｖｆ：放電開始電圧）である
から、隣り合う２つのＹ電極（Ｙ₁，Ｙ₂）間の放電空
間における異常放電を回避することができ、Ｙ₁電極側
の壁電荷Ｖ_WY1をそのまま保持できるのである。

【００５３】また、図７は本実施例の他の波形図であ
り、「消去アドレス方式」における１駆動サイクルを示
している。図５と同様に、１フレームが全面書込み消去
期間、アドレス期間および維持放電期間に区分されてい
る。全面書込み期間（図５の全面書込み消去期間に対応
する）では、まず、Ｙ電極Ｙ₁〜Ｙ_NがＧＮＤレベルと
され、Ｘ電極に電圧Ｖｗからなる書込みパルス９７が印
加され、全表示ラインの全セルで放電が行われる。続い
て、Ｙ電極Ｙ₁〜Ｙ_Nの電位が電圧Ｖｓに戻されると共
に、Ｘ電極に維持放電パルス９８と同レベル（ＧＮＤレ
ベル）が印加され、全セルで維持放電が行われる。

【００５４】次に、アドレス期間になると、表示ライン
ごとに順に書込みが行われるが、これは次のようにして
行われる。まず、Ｙ電極Ｙ₁，Ｙ₂，……，Ｙ_Nに順次
にＧＮＤレベルのアドレスパルス９９₁，９９₂，…
…，９９_Nが印加されると共に、アドレス電極Ａ₁〜Ａ
_M中、維持放電を行わせないセル、すなわち、点灯させ
ないセルに対応するアドレス電極に電圧Ｖａのアドレス
パルス１００が選択的に印加され、点灯させないセルの
消去放電が行われる。これによって、各表示ラインの書
込みが終了する。そして、維持放電期間では、Ｙ電極Ｙ
₁〜Ｙ_Nと、Ｘ電極とに交互に維持放電パルス９８，１
０１が印加されて維持放電が行われ、１フレームの画像
表示が行われる。

【００５５】図８は図７の駆動方法（消去アドレス方
式）の駆動モデルを示す図である。この図において、
（ａ）は全面書込みによって全てのセルに壁電荷が形成
され、その後維持放電が行われた後の状態である。アド
レス電極はＧＮＤ電位であり、また、Ｘ電極と隣り合う
２つのＹ電極（Ｙ₁，Ｙ₂）はＶｓ電位である。（ｂ）
はＹ₁電極にアドレスパルス９９₁（ＧＮＤ）を印加し
て消去放電（アドレス放電）をさせた状態である。アド
レス電極は電圧Ｖａであり、また、Ｙ₂電極もＶａ電位
になっている。Ｙ₁電極に近い絶縁層の上には放電によ
って正の壁電荷が蓄積される。Ｘ電極側には既に正の壁
電荷が蓄積されているため、このアドレス放電によって
Ｘ電極とＹ₁電極の双方の壁電荷が正となり、以後、維
持放電パルスが印加されても維持放電は起こらない。
（ｃ）は隣り合うＹ₂電極にアドレスパルス９９₂（Ｇ
ＮＤ）を印加した状態である。この状態では、Ｙ₁電極
に電圧Ｖｙ（＝Ｖａ）が印加され、Ｙ₂電極にＧＮＤが
印加される。Ｙ₁電極側には正の壁電荷（便宜的にＶ
_WY1）が蓄積されているが、Ｙ₂電極とアドレス電極の
間で書込み放電が起きない状態では、隣り合う２つのＹ
電極（Ｙ₁，Ｙ₂）間の放電空間に加えられる実効電圧
（Ｖａ＋Ｖ_WY1）が放電開始電圧Ｖｆを越えないため、
書込みアドレス方式と同様に、異常放電を回避してＹ₁
電極側の壁電荷をそのまま保持できる。

【００５６】図９は、本発明の一実施例を適用するＰＤ
Ｐのブロック図である。この実施例は、例えば維持放電
電極をＸ−Ｙ−Ｙ−Ｘ電極配列（図９では、Ｘ−Ｙ−Ｘ
−Ｙ電極配列になっているが、前述のように、本発明の
駆動方式は、いずれの電極配列に対しても適用可能であ
る）とする３電極・面放電ＡＣ型ＰＤＰへの適用例であ
り、かつ、その駆動方法は、全面点灯、全面消去、さら
に書込みアドレスを適用し、アドレス期間と維持放電期
間を分離する駆動シーケンスへの適用例である。

【００５７】この図において、１０２は制御部であり、
制御部１０２はフレームメモリＦを含む表示データ制御
部１０２ａや、スキャンドライバ制御部１０２ｂ及び共
通ドライバ制御部１０２ｃを含むパネル駆動制御部１０
２ｄを備える。１０３はアドレスドライバ、１０４はＹ
スキャンドライバ、１０５はＹドライバ、１０６はＸド
ライバ、１０７は表示パネルであり、アドレスドライバ
１０３は、制御回路１０２からの表示データＡ−ＤＡＴ
Ａや転送クロックＡ−ＣＬＯＣＫ、さらに、ラッチクロ
ックＡ−ＬＡＴＣＨに従ってアドレス電極Ａ₁〜Ａ_Mを
順次に選択し電圧Ｖａを与えるものである。

【００５８】また、Ｙスキャンドライバ１０４やＹドラ
イバ１０５及びＸドライバ１０６は、制御回路１０２か
らのスキャンデータＹ−ＤＡＴＡ、ＹクロックＹ−ＣＬ
ＯＣＫ、第１ＹストローブＹ−ＳＴＢ１、第２Ｙストロ
ーブＹ−ＳＴＢ２、Ｙアップドライブ信号Ｙ−ＵＤ、Ｙ
ダウンドライブ信号Ｙ−ＤＤ、Ｘアップドライブ信号Ｘ
−ＵＤ及びＸダウンドライブ信号Ｘ−ＤＤに従ってＹ電
極Ｙ₁〜Ｙ_NやＸ電極を所定の電圧（Ｖｓ，Ｖａ，Ｖ
ｗ）で駆動するものである。

【００５９】さらに、図９におけるＸドライバ１０６の
詳細な回路図を図１０に示す。このＸドライバ１０６
は、比較的高電圧（Ｖｗ）の書込みパルスや維持放電パ
ルス（Ｖｓ）を供給することができるように、大電力の
スイッチングが可能なトランジスタＴ₅，Ｔ₆を使用し
ている。基本的には、Ｘ電極の電圧をＶｗまたはＶｓに
するためのアップドライブ信号Ｘ−ＵＤが入力されるト
ランジスタＴ₅と、Ｘ電極の電圧をアース電位（０Ｖ）
にするためのダウンドライブ信号Ｘ−ＤＤが入力される
トランジスタＴ₆とが対になる。図１０では、トランジ
スタＴ₅，Ｔ₆は、一対の相補形のＭＯＳトランジスタ
から構成される。例えば、アップドライブ信号Ｘ−ＵＤ
が供給される側はＰチャネルＭＯＳからなり、ダウンド
ライブ信号Ｘ−ＤＤが供給される側はＮチャネルＭＯＳ
からなるが、その逆であってもよい。ここで、例えば、
Ｘ電極に電圧Ｖｗの書込みパルスを印加する場合は、ア
ップドライブ信号側のトランジスタＴ₅の電源電圧を、
アップドライブ信号Ｘ−ＵＤのタイミングでもってＶｗ
に切り換える。

【００６０】さらにまた、図９におけるアドレスドライ
バ１０３の詳細な回路ブロック図を図１１に示す。ここ
では、アドレスドライバ１０３は、制御回路４０２から
の表示データＡ−ＤＡＴＡや転送クロックＡ−ＣＬＯＣ
Ｋに従ってＮビット分の表示データを転送するＮビット
・シフトレジスタ４０７と、ラッチクロックＡ−ＬＡＴ
ＣＨに従ってアドレス電極Ａ₁〜Ａ_Mを順次に選択する
Ｎビット・ラッチ部４０８と、このＮビット・ラッチ部
４０８からの出力信号に従って選択されたアドレス電極
に高電圧Ｖａを供給する高圧部４０９とを備えている。
さらに、高圧部４０９はＮビット分あり、これらＮ個の
高圧部４０９の各々は、アンドゲート等からなる論理回
路４０９ａと、一対のトランジスタＴ₇，Ｔ₈とを有し
ている。この場合、Ｎビット・ラッチ部４０８によるラ
ッチ後のデータが“１”であり、かつ、アドレスストロ
ーブＡ−ＳＴＢがオンになった場合のみ当該アドレス電
極に電圧Ｖ_aのアドレスパルス（出力１〜出力Ｎ）が出
力される。

【００６１】図１２は、ＹスキャンドライバとＹドライ
バの構成図であり、その特徴の１つは、Ｙスキャンドラ
イバをフローティングにした点にある。すなわち、Ｙス
キャンドライバ１０４′の２個のトランジスタＴ₁′，
Ｔ₂′は、阻止ダイオードＤ₃を介して与えられる電圧
Ｖｙ（＝Ｖａ）と、Ｙドライバ１０５′の２個のトラン
ジスタＴ₃′，Ｔ₄′から取り出される電圧（Ｖｓまた
はＧＮＤ）との間に接続されており、選択回路Ｍ_iの出
力Ｏ_iは、トランジスタＴ₁′，Ｔ₂′，Ｔ₃′及びＴ
₄′の選択的なオン／オフによって、ＧＮＤ、Ｖｓまた
はＶｙの１つの電位に設定される。なお、１０８はアイ
ソレーション用のフォトカップラ、Ｇ_11,Ｇ₁₂はアンド
ゲート、Ｇ_{13 ,}Ｇ₁₄はインバータゲート、Ｇ₁₅はオアゲ
ートである。

【００６２】図１３は図１２の動作波形図である。この
図において、信号Ｙ−ＵＤがＨレベルのときは、Ｙドラ
イバ１０５′のトランジスタＴ₃′がオンするために全
てのＹ電極に電圧Ｖｓが与えられ、また、信号Ｙ−ＤＤ
がＨレベルのときは、同じくＹドライバ１０５′のトラ
ンジスタＴ₄′がオンするために全てのＹ電極にＧＮＤ
が与えられる。

【００６３】一方、アドレス期間では、Ｙドライバ１０
５′のトランジスタＴ₄′がオン状態を継続し、Ｙスキ
ャンドライバ１０４′のフローティング電位をグランド
レベルに固定する。この状態で、選択回路Ｍ₁′に設け
られたトランジスタＴ₂′をオンさせると、出力Ｏ₁が
ＧＮＤレベルとなってそのレベルがＹ₁電極に与えら
れ、また、トランジスタＴ₁′をオンさせると、このト
ランジスタＴ₁′を通して電圧ＶｙがＹ₁電極に与えら
れる。

【００６４】すなわち、図１４に図１２の簡略図を示す
ように、Ｙドライバ１０５′のトランジスタＴ₄′をオ
ンにしたまま、選択回路Ｍ_i′の２個のトランジスタＴ
₁′，Ｔ₂′をオン／オフすることにより、アドレス放
電パルスの形成に必要な電流経路（白抜き矢印参照）を
確保でき、また、選択回路Ｍ_i′のトランジスタＴ₂′
をオンにしたまま、Ｙドライバ１０５′の２個のトラン
ジスタＴ₃′，Ｔ₄′をオン／オフすることにより、維
持放電パルスの形成に必要な電流経路（黒矢印参照）を
確保できる。

【００６５】上記のＹドライバにおける特徴的な構成を
まとめると、次のようになる。 (1) Ｙ電極毎のプッシュプル回路（トランジスタＴ
₁（Ｔ₁′）、Ｔ₂（Ｔ₂′））を備えていること。 (2) 全電極を対象としたプッシュプル回路（トランジス
タＴ₃（Ｔ₃′）、Ｔ₄（Ｔ₄′））を備えているこ
と。

【００６６】(3) 非選択電位を供給するダイオード（Ｄ
₃）を備えていること。さらに、特徴的な動作をまとめると、次のようになる。 (1) ＹスキャンドライバおよびＹドライバの２つの回路
間の電流経路が１系統であること。 ○Ｙスキャンドライバを構成するＬＳＩはフローティン
グ形態であること。

【００６７】○維持放電時の電流の表示パネルの流し込
みは、プッシュプル回路のローサイドのスイッチング素
子（ＦＥＴ等のトランジスタ）に並列に接続されたダイ
オードを経由すること。 ○維持放電時の電流の表示パネルからの引き込みは、プ
ッシュプル回路のローサイドのスイッチング素子を経由
すること。

【００６８】○アドレス放電時のＹ電極に対する非選択
電位の供給は、ハイサイドのＦＥＴに接続されたダイオ
ードを経由すること。 ○アドレス放電時の放電電流は、トランジスタＴ₂（Ｔ
₂′）からトランジスタＴ₄（Ｔ₄′）に引き込むこ
と。

【００６９】

【発明の効果】以上説明したように、本発明の表示パネ
ルの駆動方法によれば、表示データの書込みのために連
続して選択駆動する場合に、非選択表示ラインの第２の
電極に印加する電圧を維持放電パルスの電位よりも低く
するか、もしくはアドレス電圧と同等としているので、
電極ポテンシャルの差による選択表示ラインからの空間
電荷の飛来を防止することができ、書込みミスの発生の
おそれがなくなる。

【００７０】また一方で、本発明の表示パネルの駆動装
置によれば、第１に、表示データの書込みのために連続
して選択駆動する場合に、非選択表示ラインの第２の電
極に印加する電圧を維持放電パルスの電位よりも低くす
るか、もしくはアドレス電圧と同等としているので、電
極ポテンシャルの差による選択表示ラインからの空間電
荷の飛来を防止することができ、書込みミスの発生のお
それがなくなる。

【００７１】さらに、本発明の表示パネルの駆動装置に
よれば、第２に、ＹスキャンドライバおよびＹドライバ
等をプッシュプル形のスイッチング素子により構成して
いるので、消費電力の低減が図れると共に、ドライバ回
路を小型のＬＳＩ等により実現することができる。

【００７２】さらに、本発明の表示パネルの駆動装置に
よれば、第３に、ＹスキャンドライバをＹドライバに対
しフローティング形式で接続しているので、ドライバ内
のスイッチング素子の耐圧を低くすることができ、ドラ
イバ回路を小型のＬＳＩ等により実現することが可能に
なる。さらに、本発明の表示パネルの駆動装置によれ
ば、第４に、非選択表示ラインの第２の電極に印加する
電圧がダイオードを経由して供給されるので、ドライバ
回路全体の消費電力の低減が図れる。

【図面の簡単な説明】

【図１】本実施例の駆動のモデルを示す図である。

【図２】２電極型の駆動のモデルおよび駆動波形を示す
図である。

【図３】一般の３電極・自己消去アドレス型の駆動のモ
デルおよび駆動波形を示す図である。

【図４】一般の３電極・選択書込みアドレス型の駆動の
モデルおよび駆動波形を示す図である。

【図５】本発明の一実施例を示す波形図である。

【図６】本発明の一実施例の動作モデル図である。

【図７】本発明の一実施例を示す別の波形図である。

【図８】本発明の一実施例の動作モデル図である。

【図９】本発明の一実施例を適用するＰＤＰのブロック
図である。

【図１０】Ｘドライバの詳細図である。

【図１１】アドレスドライバの詳細図である。

【図１２】ＹスキャンドライバとＹドライバの構成図で
ある。

【図１３】図１２の動作波形図である。

【図１４】図１２の簡略図である。

【図１５】従来のＰＤＰの一例を示す概略的平面図であ
る。

【図１６】セルの基本構造を示す概略的断端面図であ
る。

【図１７】図１５に示す従来のＰＤＰ及びその周辺回路
を示す図である。

【図１８】図１５に示すＰＤＰを駆動する従来の方法の
第１の例を示す波形図である。

【図１９】選択ラインの選択方法を示すタイムチャート
である。

【図２０】図１５に示すＰＤＰを駆動する従来の方法の
第２の例を示す波形図である。

【図２１】１６階調表示を行う場合の方法を説明するた
めの図である。

【図２２】図１５に示すＰＤＰを駆動する従来の方法の
第３の例を示す波形図である。

【図２３】Ｘ−Ｙ−Ｙ−Ｘ配列のレイアウト図である。

【図２４】異常放電を説明するための第１の動作モデル
図である。

【図２５】異常放電を説明するための第２の動作モデル
図である。

【図２６】異常放電を説明するための第３の動作モデル
図である。

【図２７】異常放電を説明するための第４の動作モデル
図である。

【符号の説明】

１０２…制御回路１０３…アドレスドライバ１０４…Ｙスキャンドライバ１０５…Ｙドライバ１０６…Ｘドライバ１０８…フォトカップラ

Claims

【特許請求の範囲】

【請求項１】第１の基板に第１の電極および第２の電
極を表示ラインごとに平行に配置すると共に、前記第１
の基板と対向する第２の基板に第３の電極を前記第１お
よび第２の電極と直交するように配置し、かつ、前記第
１および第２の電極の一方と前記第３の電極により選択
された少なくとも１つの表示ラインのセルに対し表示デ
ータの書込みを実行する書込み放電ならびに該書込み放
電を維持するための維持放電によるメモリ機能を利用し
た発光表示を繰り返し行う交流型のプラズマ・ディスプ
レイ・パネルからなる表示パネルにおいて、非選択表示ラインの第２の電極に印加する電圧を、前記
維持放電を行わせる維持放電パルスの電位よりも低くす
るか、もしくは前記書込み放電に必要なアドレス電圧と
同等とすることを特徴とする表示パネルの駆動方法。
【請求項２】第１の基板に第１および第２の電極を表
示ラインごとに平行に配置すると共に、前記第１の基板
と対向する第２の基板に第３の電極を前記第１および第
２の電極と直交するように配置し、かつ、前記第１およ
び第２の電極の一方と前記第３の電極により選択された
少なくとも１つの表示ラインのセルに対し表示データの
書込みを実行する書込み放電ならびに該書込み放電を維
持するための維持放電によるメモリ機能を利用した発光
表示を繰り返し行う交流型のプラズマ・ディスプレイ・
パネルからなる表示パネルにおいて、各々の前記第２の電極に接続し、前記選択された少なく
とも１つの表示ラインのセルに対応する前記第２の電極
に対し前記書込み放電を行うための書込みパルスを供給
する複数の選択回路と、前記複数の選択回路に接続し、前記第２の電極に対し前
記維持放電を行うための維持放電パルスを供給する共通
のドライバ回路とを備え、非選択表示ラインの第２の電極に印加する電圧を、前記
維持放電を行わせる維持放電パルスの電位よりも低くす
るか、もしくは前記書込み放電に必要なアドレス電圧と
同等とすることを特徴とする表示パネルの駆動装置。
【請求項３】前記選択回路および前記ドライバ回路
が、それぞれ、プッシュプル形に接続される一対のスイ
ッチング素子を備える請求項２記載の駆動装置。
【請求項４】前記ドライバ回路が、前記選択回路にお
ける前記プッシュプル形の一対のスイッチング素子の一
方に接続される請求項２記載の駆動装置。
【請求項５】前記選択回路における前記プッシュプル
形の一対のスイッチング素子の他方には第１のダイオー
ドが接続され、前記非選択表示ラインの第２の電極に印加する電圧は、
該第１のダイオードを経由して供給される請求項３また
は４記載の駆動装置。
【請求項６】前記選択回路が、前記プッシュプル形の
一対のスイッチング素子の一方に並列に接続される第２
のダイオードを含み、前記選択された表示ラインの第２の電極に印加する維持
放電パルスは、該第２のダイオードを経由して供給され
る請求項５記載の駆動装置。
【請求項７】第１のプッシュプル形の一対のスイッチ
ング素子を含む選択回路と、第２のプッシュプル形の一対のスイッチング素子を含
み、前記第１のプッシュプル形の一対のスイッチング素
子の一方に接続されて、維持放電パルスを前記選択回路
に供給するドライバ回路と、前記第１の第１のプッシュプル形の一対のスイッチング
素子の他方に接続され、非選択電圧を前記選択回路に供
給する第１のダイオードとを備えたことを特徴とする駆
動回路。
【請求項８】前記選択回路が、前記第１のプッシュプ
ル形の一対のスイッチング素子の他方に並列に接続され
る第２のダイオードを含み、前記維持放電パルスは、該
第２のダイオードを経由して供給される請求項７記載の
駆動回路。