JP2666640B2

JP2666640B2 - プラズマ・ディスプレイ・パネルの駆動方法

Info

Publication number: JP2666640B2
Application number: JP284792A
Authority: JP
Inventors: 義一金澤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1992-01-10
Filing date: 1992-01-10
Publication date: 1997-10-22
Anticipated expiration: 2012-10-22
Also published as: JPH05188878A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プラズマ・ディスプレ
イ・パネル（Plasma Display Panel．以下、ＰＤＰとい
う）中、一セルあたり３本の電極を設けて構成される、
いわゆる３電極・面放電型のＰＤＰの駆動方法に関す
る。

【０００２】

【従来の技術】従来、３電極・面放電型のＰＤＰとし
て、図３にその概略的平面図を示すようなものが知られ
ている。

【０００３】図中、１はパネル本体、２はＸ電極、
３₁、３₂・・・３_NはＹ電極、４₁、４₂・・・４_Mはアド
レス電極であり、一対のＸ電極、Ｙ電極と１本のアドレ
ス電極との交差部分にセル５が構成されている。なお、
６はセル５を仕切る壁、７₁、７₂・・・７_Nは表示ライ
ンである。

【０００４】また、図４はセル５の基本構造を示す概略
的断端面図であり、図中、８は前面ガラス基板、９は背
面ガラス基板、１０はＸ電極２及びＹ電極３_kを被覆す
る誘電体層、１１は保護膜をなすＭgＯ膜、１２は蛍光
体、１３は放電空間である。

【０００５】また、図５は図３に示すＰＤＰ及びその周
辺回路を示す図であり、図中、１４はＸ電極２に書込み
パルス及び維持放電パルスを供給するＸ側ドライバ回路
である。

【０００６】また、１５₁〜１５₄はＹ電極３₁〜３_Nにア
ドレスパルスを供給するＹ側ドライバＩＣ、１６はＹ電
極３₁〜３_Nにアドレスパルス以外のパルスを供給するＹ
側ドライバ回路である。

【０００７】また、１７₁〜１７₅はアドレス電極４₁〜
４_Mにアドレスパルスを供給するアドレス電極ドライバ
ＩＣ、１８はＸ側ドライバ回路１４、Ｙ側ドライバＩＣ
１５₁〜１５₄、Ｙ側ドライバ回路１６、アドレス電極ド
ライバＩＣ１７₁〜１７₅を制御する制御回路である。

【０００８】また、図６は、図３に示すＰＤＰを駆動す
る従来の方法の一例を示す波形図であり、いわゆる一括
書込みアドレス法の一例における１フレームを示してい
る。この例では、１フレームは、全面書込み期間、アド
レス期間、維持放電期間に区分されている。

【０００９】まず、全面書込み期間においては、Ｙ電極
３₁〜３_NがＧＮＤレベルとされ、Ｘ電極２に電圧Ｖｗか
らなる書込みパルス２４が印加され、全表示ライン７₁
〜７_Nの全セルで書込み放電が行われる。続いて、Ｙ電
極３₁〜３_Nの電位が電圧Ｖｓに戻されると共に、Ｘ電極
２に維持放電パルス２５が印加され、全セルで維持放電
が行われる。

【００１０】アドレス期間になると、表示ライン７₁か
ら順に表示データの書込みが行われるが、これは次のよ
うにして行われる。まず、Ｙ電極３₁にＧＮＤレベルの
アドレスパルス２６₁が印加されると共に、アドレス電
極４₁〜４_M中、点灯させないセルに対応するアドレス電
極に電圧Ｖａのアドレスパルス２７が選択的に印加さ
れ、点灯させないセルの自己消去放電が行われる。これ
により、表示ライン７₁に対する表示データの書込みが
終了する。

【００１１】以下、表示ライン７₂〜７_Nについても、順
に同様の動作が行われ、全表示ライン７₁〜７_Nについて
表示データの書込みが行われる。なお、２６₂、２６₃・
・・２６_NはＹ電極３₂、３₃・・・３_Nに順に印加される
アドレスパルスである。

【００１２】その後、維持放電期間になると、Ｘ電極２
とＹ電極３₁〜３_Nとに交互に維持放電パルス２８、２９
が印加されて、全表示ライン７₁〜７_Nの点灯させるべき
セル（自己消去放電を行わなかったセル）で維持放電が
行われ、１フレームの画像表示が行われる。

【００１３】ところで、この図６に示す駆動方法では、
表示データの書込みをアドレス期間において自己消去放
電により行うようにしているが、自己消去放電は、ま
ず、対象となるセルのＸ電極とＹ電極の近傍部で発生
し、徐々に外側に移行して、拡大していく。このとき、
放電開始電圧の高いセルでは、壁電荷蓄積が相対的に不
十分となり、十分な自己消去放電が行われず、消去ミス
による表示データの書込みミスが発生してしまう場合が
あるという問題点があった。

【００１４】そこで、本出願人は、先に、かかる問題点
を解消してなる駆動方法を提案した（平成３年１２月２
０日付けの特許出願、整理番号９１０９４３７）。図７
は、かかる駆動方法を示す波形図であり、かかる駆動方
法では、１フレームは、全面書込み消去期間と、アドレ
ス期間と、維持放電期間とに区分されている。

【００１５】ここに、全面書込み消去期間は、前フレー
ムにおいて、点灯しているセルと、点灯していないセル
とがある場合を考慮し、全セルの状態の均一化、即ち、
全セルに壁電荷が残存していない状態を作り出すための
期間である。

【００１６】まず、この全面書込み消去期間において
は、Ｙ電極３₁〜３_NがＧＮＤレベルとされ、Ｘ電極２に
電圧Ｖｗからなる書込みパルス３０が印加され、全セル
において書込み放電が行われる。

【００１７】続いて、Ｙ電極３₁〜３_Nの電位が電圧Ｖｓ
に戻されると共に、Ｘ電極２に維持放電パルス３１が印
加され、全セルで維持放電が行われた後、Ｙ電極３₁〜
３_Nに細幅消去パルス３２が印加され、全セルで消去放
電が行われる。このようにして、全面書込み消去動作が
終了する。

【００１８】アドレス期間になると、表示ライン７₁か
ら順に表示データの書込みが行われるが、これは次のよ
うにして行われる。まず、Ｙ電極３₁にＧＮＤレベルの
アドレスパルス（書込みパルス）３３₁が印加されると
共に、点灯させるべきセルに対応するアドレス電極に電
圧Ｖａのアドレスパルス（書込みパルス）３４が選択的
に印加され、点灯させるべきセルで書込み放電が行われ
る。これによって、表示ライン７₁に対する表示データ
の書込みが終了する。

【００１９】以下、表示ライン７₂〜７_Nについても、順
に同様の動作が行われ、全表示ライン７₁〜７_Nについて
表示データの書込みが行われる。なお、３３₂、３３₃・
・・３３_NはＹ電極３₂、３₃・・・３_Nに順に印加される
アドレスパルスである。

【００２０】次に、維持放電期間になると、Ｘ電極２と
Ｙ電極３₁〜３_Nとに交互に維持放電パルス３５、３６が
印加され、全表示ライン７₁〜７_Nの点灯させるべきセ
ル、即ち、アドレス期間に書込み放電が行われたセルで
維持放電が行われ、１フレームの画像表示が行われる。

【００２１】この駆動方法によれば、全面書込み消去期
間を設け、全表示ライン７₁〜７_Nの全セルで書込み放電
及び消去放電を順に行わせるようにしているので、表示
データの書込みを行う前に全表示ライン７₁〜７_Nの全セ
ルの状態の均一化を図ることができ、表示データの書込
みミスを回避することができる。

【００２２】しかし、この駆動方法においては、Ｙ電極
３₁〜３_Nに印加するアドレスパルス３３₁〜３３_Nとアド
レス電極に印加するアドレスパルス３４とにより表示デ
ータ書込みのための放電を起こすようにしているため、
選択されたセルに過剰な壁電荷が蓄積されてしまい、ア
ドレスパルス３３₁の印加直後、壁電荷による電圧のみ
で放電を起こしてしまい、壁電荷を中和してしまう場合
がある。

【００２３】そこで、また、本出願人は、先に、かかる
問題点を解消する駆動方法についても提案した（前掲し
た平成３年１２月２０日付けの特許出願、整理番号９１
０９４３７）。図８は、かかる駆動方法を示す波形図で
ある。

【００２４】この駆動方法は、アドレスパルス３３₁、
３３₂・・・３３_Nの印加直後、Ｘ電極２に維持放電パル
ス３７₁、３７₂・・・３７_Nを印加し、壁電荷を維持放
電期間まで安定な状態で維持するというものである。

【００２５】また、この駆動方法によれば、多階調表示
が可能である。図９は、その一例として１６階調表示を
行う場合の方法を示している。この例では、１フレーム
は、４個のサブフィールドＳＦ１、ＳＦ２、ＳＦ３、Ｓ
Ｆ４に区分されている。

【００２６】そして、これらサブフィールドＳＦ１、Ｓ
Ｆ２、ＳＦ３、ＳＦ４においては、全面書込み期間Ｔｗ
₁、Ｔｗ₂、Ｔｗ₃、Ｔｗ₄及びアドレス期間Ｔａ₁、Ｔ
ａ₂、Ｔａ₃、Ｔａ₄はそれぞれ同一の長さとされ、維持
放電期間Ｔｄ₁、Ｔｄ₂、Ｔｄ₃、Ｔｄ₄は１：２：４：８
の長さとされている。したがって、セルを点灯させるべ
きサブフィールドを選択、組み合わせることによって１
６階調表示を行うことができる。

【００２７】

【発明が解決しようとする課題】ところで、図８に示す
駆動方法では、２階調表示を行う場合、アドレスサイク
ルは表示ライン７₁〜７_Nの数だけ必要となる。例えば、
表示ライン７₁〜７_Nの数が１０００本であれば、１００
０サイクルのアドレスサイクルが必要となる。

【００２８】このため、アドレス電極ドライバＩＣ１７
₁〜１７₅では、ドライバ素子のスイッチング回数は相当
な数になり、これに伴うセルの電極間容量の充放電電流
も相当なものになる。これが消費電力の低減化を妨げて
いた。

【００２９】また、これら充放電電流は、殆どがドライ
バ素子で熱に変換されて消費されるため、ドライバ素子
の許容損失を大きくする必要があり、これが、アドレス
電極ドライバＩＣ１７₁〜１７₅の価格を上昇させてい
た。

【００３０】図１０は、これら問題点をより詳しく説明
するための図であり、図１１に示すように、表示ライン
７₁の最左端のセル５₁₁を点灯、表示ライン７₂の最左端
のセル５₂₁を点灯、表示ライン７₃の最左端のセル５₃₁
を消灯とする場合を例にして示している。

【００３１】また、図１０は、アドレス電極ドライバＩ
Ｃ１７₁中、アドレス電極４₁をドライブする部分は、例
えば、図１２に示すように構成されていることが前提と
されており、３８、３９はドライバ素子、４０は電圧Ｖ
ａを供給するＶａ電圧線、ＵＤはアップドライブ信号、
ＤＤはダウンドライブ信号である。

【００３２】ここに、図１０に示すように、表示ライン
７₁に対する書込み期間においては、ドライバ素子３
８、３９が共にＯＦＦの状態からドライバ素子３８がＯ
Ｎとされ、アドレス電極４₁に電圧Ｖａが印加され、ア
ドレス電極４₁がアップドライブされると共に、Ｙ電極
３₁がＶｓレベルからＧＮＤレベルに下降され、セル５
₁₁に放電開始電圧が供給されて、セル５₁₁で書込み放電
が行われ、セル５₁₁に壁電荷が蓄積される。

【００３３】その後、ドライバ素子３８がＯＦＦ、ドラ
イバ素子３９がＯＮとされ、アドレス電極４₁がダウン
ドライブされてＶａレベルからＧＮＤレベルに戻される
と共に、Ｙ電極３₁がＧＮＤレベルからＶｓレベルに戻
され、かつ、Ｘ電極２がＶｓレベルからＧＮＤレベルと
され、セル５₁₁で維持放電が行われる。

【００３４】次に、表示ライン７₂に対する書込み期間
になると、Ｘ電極２がＧＮＤレベルからＶｓレベルに戻
される。続いて、ドライバ素子３８がＯＮとされ、アド
レス電極４₁に電圧Ｖａが印加され、アドレス電極４₁が
アップドライブされると共に、Ｙ電極３₂がＶｓレベル
からＧＮＤレベルにされ、セル５₂₁に放電開始電圧が供
給され、セル５₂₁で書込み放電が行われ、セル５₂₁に壁
電荷が蓄積される。

【００３５】その後、ドライバ素子３８がＯＦＦ、ドラ
イバ素子３９がＯＮとされ、アドレス電極４₁がダウン
ドライブされてＶａレベルからＧＮＤレベルに戻される
と共に、Ｙ電極３₂がＧＮＤレベルからＶｓレベルに戻
され、かつ、Ｘ電極２がＶｓレベルからＧＮＤレベルと
され、セル５₂₁で維持放電が行われる。

【００３６】次に、表示ライン７₃に対する書込み期間
になると、Ｘ電極２がＧＮＤレベルからＶｓレベルに戻
される。続いて、Ｙ電極３₃がＶｓレベルからＧＮＤレ
ベルとされるが、ドライバ素子３８はＯＮとはされず、
ドライバ素子３９がＯＮとされる。この結果、セル５₃₁
においては、放電開始電圧は印加されず、書込み放電は
行われず、壁電荷は蓄積されない。

【００３７】その後、ドライバ素子３９がＯＦＦとされ
ると共に、Ｘ電極２がＶｓレベルからＧＮＤレベルとさ
れ、続いて、ドライバ素子３９がＯＮとされる。この場
合、セル５₃₁においては、壁電荷の蓄積がないため、維
持放電は起こらない。

【００３８】かかる駆動方法では、ドライバ素子３８が
ＯＮするごとにドライバ素子３８にはセルの電極間容量
への充電電流が流れ、また、アドレス電極４₁が充電さ
れた後に、ドライバ素子３９がＯＮすると、ドライバ素
子３９にはセルの電極間容量からの放電電流が流れる。

【００３９】ここに、図１３は、表示ライン７₁〜７_Nが
１０００本の場合において、表示ライン７₁〜７₁₀₀₀の
最左端のセルを全て点灯させる場合のアドレス電極４₁
の電圧レベルの様子、ドライバ素子３８、３９のＯＮ、
ＯＦＦの様子及び充放電電流の様子を示す図である。こ
の例では、１アドレス期間の間に、充電電流が１０００
回、放電電流が１０００回、流れることになる。

【００４０】このように、図８に示す駆動方法において
は、消費電力が相当なものとなると共に、充放電電流の
殆どがドライバ素子３８、３９で熱に変換されて消費さ
れるため、ドライバ素子３８、３９の許容損失を大きく
する必要があり、これが、アドレス電極ドライバＩＣの
価格を上昇させていた。かかる問題点は、図７に示す駆
動方法においても存在していた。

【００４１】なお、多階調表示を行う場合には、表示ラ
イン７₁〜７_Nの数×サブフィールドの数（図９参照）だ
けアドレスサイクルが必要となる。例えば、表示ライン
７₁〜７_Nの数が１０００本で、１６階調を行う場合に
は、４０００サイクルのアドレスサイクルが必要とな
る。このため、かかる問題点は、多階調表示を行う場合
には、更に顕著になる。

【００４２】本発明は、かかる点に鑑み、アドレス電極
ドライバＩＣを構成するドライバ素子に流れる充放電電
流を抑制することにより、ドライバ素子の許容損失を小
さくし、アドレス電極ドライバＩＣのコストダウンを図
ると共に、消費電力の低減化を図ることができるように
したＰＤＰの駆動方法を提供することを目的とする。

【００４３】

【課題を解決するための手段】本発明によるＰＤＰの駆
動方法は、第１の基板にＸ電極及びＹ電極を表示ライン
ごとに平行に配置すると共に、第１の基板に対向する第
２の基板にアドレス電極をＸ電極及びＹ電極と直交する
ように配置してなるプラズマ・ディスプレイ・パネル、
いわゆる３電極・面放電型のプラズマ・ディスプレイ・
パネルを、選択された表示ラインごとに全表示ラインに
ついて一括して表示データの書込みを行うアドレス期間
を設けて駆動する場合において、アドレス期間時、アド
レス電極に連続して書込み電圧を印加する場合、アドレ
ス電極に対する先の書込み電圧の印加と、後の書込み電
圧の印加との間、アドレス電極をハイ・インピーダンス
状態にするというものである。

【００４４】

【作用】本発明においては、アドレス電極に連続して書
込み電圧を印加する場合、アドレス電極に対する先の書
込み電圧の印加と、後の書込み電圧の印加との間、アド
レス電極をハイ・インピーダンス状態にするとし、アド
レス電極に対するダウンドライブを行わないようにし、
アドレス電極を書込み電圧のレベルに維持するようにし
ている。

【００４５】したがって、アドレス電極に連続して書込
み電圧を印加する場合には、アドレス電極ドライバＩＣ
を構成するドライバ素子には、放電電流は流れないし、
また、後の書込み電圧の印加時にも、充電電流は殆ど流
れない。

【００４６】

【実施例】以下、図１及び図２を参照して、本発明の一
実施例につき、図３に示すＰＤＰにつき、図１１に示す
ように、表示ライン７₁の最左端のセル５₁₁を点灯、表
示ライン７₂の最左端のセル５₂₁を点灯、表示ライン７₃
の最左端のセル５₃₁を消灯とする場合を例にし、かつ、
アドレス電極４₁をドライブする部分は、図１２に示す
ように構成されていることを前提として説明する。

【００４７】図１は、本発明の一実施例を説明するため
の図であり、アドレス期間の一部を示しているが、本実
施例は、基本的には、図８に示すように、全面書込み消
去期間、アドレス期間、維持放電期間を設け、かつ、ア
ドレス期間時に壁電荷安定化のための維持放電を行う駆
動方法であり、図８の駆動方法と最も異なる点は、アド
レス期間時におけるアドレス電極４₁〜４_Mの駆動方法で
ある。

【００４８】ここに、図１に示すように、表示ライン７
₁に対する書込み期間においては、ドライバ素子３８が
ＯＮ、ドライバ素子３９がＯＦＦとされ、アドレス電極
４₁に電圧Ｖａが印加され、アドレス電極４₁がアップド
ライブされると共に、Ｙ電極３₁がＶｓレベルからＧＮ
Ｄレベルに下げられ、セル５₁₁に放電開始電圧が印加さ
れ、セル５₁₁で書込み放電が行われ、セル５₁₁に壁電荷
が蓄積される。なお、この場合には、ドライバ素子３８
には充電電流が流れる。

【００４９】その後、ドライバ素子３８がＯＦＦとされ
て、アドレス電極４₁がハイ・インピーダンス状態にさ
れると共に、Ｙ電極３₁がＶｓレベルに戻され、かつ、
Ｘ電極２がＶｓレベルからＧＮＤレベルとされ、セル５
₁₁で維持放電が行われる。この場合、アドレス電極４₁
は、セル間の容量のため、Ｖａレベルに維持される。

【００５０】次に、表示ライン７₂に対する書込み期間
になると、Ｘ電極２がＧＮＤレベルからＶｓレベルに戻
されると共に、ドライバ素子３８がＯＮとされ、アドレ
ス電極４₁に電圧Ｖａが印加され、続いて、Ｙ電極３₂が
ＶｓレベルからＧＮＤレベルにされてセル５₂₁に放電開
始電圧が印加され、セル５₂₁で書込み放電が行われ、セ
ル５₂₁に壁電荷が蓄積される。

【００５１】この場合、アドレス電極４₁は、前アドレ
スサイクル時からＶａレベルを維持されていたので、充
電電流は流れず、僅かに、プラズマ放電のための放電電
流が流れるだけである。

【００５２】その後、ドライバ素子３８がＯＦＦとされ
て、アドレス電極４₁がハイ・インピーダンス状態にさ
れると共に、Ｙ電極３₂がＶｓレベルに戻され、かつ、
Ｘ電極２がＶｓレベルからＧＮＤレベルとされ、セル５
₂₁で維持放電が行われる。この場合には、アドレス電極
４₁は、セル間の容量のため、Ｖａレベルに維持され
る。

【００５３】次に、表示ライン７₃に対する書込み期間
になると、Ｘ電極２がＧＮＤレベルからＶｓレベルに戻
されると共に、ドライバ素子３９がＯＮとされ、アドレ
ス電極４₁はダウンドライブされてＶａレベルからＧＮ
Ｄレベルに下降する。

【００５４】この結果、セル５₃₁には放電開始電圧が印
加されず、書込み放電が起こらず、壁電荷は蓄積されな
い。なお、この場合には、アドレス電極４₁はダウンド
ライブされてＶａレベルからＧＮＤレベルに下降するの
で、放電電流がドライバ素子３９に流れる。

【００５５】その後、ドライバ素子３９がＯＦＦとされ
ると共に、Ｘ電極２がＶｓレベルからＧＮＤレベルとさ
れるが、この場合、セル５₃₁においては、壁電荷の蓄積
がないため、維持放電は起こらない。

【００５６】この例によれば、１回の充電電流と、１回
の放電電流が流れるのみであり、図１０に示す場合に比
較して、充電電流及び放電電流の流れる回数を減らすこ
とができる。

【００５７】ここに、図２は、表示ライン７₁〜７_Nが１
０００本の場合において、本実施例を適用して、表示ラ
イン７₁〜７₁₀₀₀の最左端のセルを全て点灯させる場合
のアドレス電極４₁の電圧レベルの様子、ドライバ素子
３８、３９のＯＮ、ＯＦＦの様子及び充放電電流の様子
を示す図である。

【００５８】この図２の例では、１アドレス期間の間
に、アドレス電極４₁においては、１回の充電電流と、
１回の放電電流が流れるだけであり、図１３に示す場合
に比較して、充電電流及び放電電流の回数を大幅に減ら
すことができる。

【００５９】したがって、本実施例によれば、アドレス
電極ドライバＩＣを構成するドライバ素子に流れる充放
電電流を抑制することにより、ドライバ素子の許容損失
を小さくし、アドレス電極ドライバＩＣのコストダウン
を図ると共に、消費電力の低減化を図ることができる。

【００６０】なお、上述の実施例においては、アドレス
期間時に壁電荷安定化のための維持放電を行う駆動方法
に本発明を適用した場合につき述べたが、図７に示すよ
うに、アドレス期間時に壁電荷安定化のための維持放電
を行わない場合の駆動方法にも適用することができる。

【００６１】

【発明の効果】本発明によれば、アドレス期間時、アド
レス電極に連続して書込み電圧を印加する場合、アドレ
ス電極に対する先の書込み電圧の印加と、後の書込み電
圧の印加との間、アドレス電極をハイ・インピーダンス
状態にするとし、アドレス電極に対するダウンドライブ
を行わず、アドレス電極を書込み電圧のレベルに維持す
るという方法を採用したことにより、アドレス電極に連
続して書込み電圧を印加する場合、アドレス電極ドライ
バＩＣを構成するドライバ素子に放電電流を流れないよ
うにすると共に、後の書込み電圧の印加時には充電電流
は殆ど流れないようにし、アドレス電極ドライバＩＣの
ドライバ素子に流れる充放電電流を抑制することができ
るので、ドライバ素子の許容損失を小さくし、アドレス
電極ドライバＩＣのコストダウンを図ると共に、消費電
力の低減化を図ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例を説明するための図である。

【図２】本発明の一実施例を説明するための図である。

【図３】ＰＤＰの一例を示す概略的平面図である。

【図４】セルの基本構造を示す概略的断端面図である。

【図５】図３に示すＰＤＰ及びその周辺回路を示す図で
ある。

【図６】図３に示すＰＤＰを駆動する従来の方法の一例
を示す波形図である。

【図７】本出願人が先に提案したＰＤＰの駆動方法の一
例を示す波形図である。

【図８】本出願人が先に提案したＰＤＰの駆動方法の他
の例を示す波形図である。

【図９】１６階調表示を行う場合の方法を説明するため
の図である。

【図１０】図８に示す駆動方法が有する問題点を説明す
るための図である。

【図１１】ＰＤＰの一部分を示す概略的平面図である。

【図１２】アドレス電極ドライバＩＣの一部を示す回路
図である。

【図１３】図８に示す駆動方法が有する問題点を説明す
るための図である。

【符号の説明】

３３₁、３３₂、３３₃ アドレスパルス（書込みパル
ス）３７₁、３７₂、３７₃ 維持放電パルス

Claims

(57)【特許請求の範囲】

【請求項１】第１の基板に第１及び第２の電極を表示ラ
インごとに平行に配置すると共に、前記第１の基板に対
向する第２の基板に第３の電極を前記第１及び第２の電
極と直交するように配置してなるプラズマ・ディスプレ
イ・パネルを選択された表示ラインごとに全表示ライン
について一括して表示データの書込みを行う期間を設け
て駆動する場合において、前記期間時、前記第３の電極
に連続して書込み電圧を印加する場合、前記第３の電極
に対する先の書込み電圧の印加と、後の書込み電圧の印
加との間、前記第３の電極をハイ・インピーダンス状態
にすることを特徴とするプラズマ・ディスプレイ・パネ
ルの駆動方法。