JPH0731624B2 - 非同期コプロセッサによるデータ移動方法および装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、仮想アドレス指定が可
能なページの移動を要求したプロセッサによる命令の実
行と同時に、コプロセッサによって複数のページを移動
する方法および装置に関する。

【０００２】

【従来の技術】米国特許第４，４７６，５２４号（Ｐ０
９−８０−００９）は、主記憶装置（ｍａｉｎ ｓｔｏ
ｒａｇｅ−ＭＳ）とページ記憶装置（ｐａｇｅ ｓｔｏ
ｒｅ−ＰＳ）に置かれているページを実アドレスで指定
し（実アドレス指定方式）、チャネル・プロセッサの制
御の下でＭＳとＰＳ間でデータ・ページを非同期にコピ
ーしている。ＣＰ（中央プロセッサ）は、チャネル制御
ワード（ＣＣＷ）で構成されたチャネル・プログラムを
開始するＳＩＯ（入出力開始）命令を実行することによ
ってページ転送を開始する。この米国特許第４，４７
６，５２４号では、ページ移動に仮想アドレスを使用で
きないので、仮想アドレス指定方式をその動作方法に無
理に取り入れても、非同期にすることができない。本発
明は、ＣＣＷの中のどの実アドレスも使用しないでペー
ジのアドレスを指定している。

【０００３】米国特許第４，４７６，５２４号では、ペ
ージごとに使用される２個のＣＣＷの一方に入っている
実アドレスを使用して、ページのアドレスを指定してい
る。この特許によれば、最初のＣＣＷはＰＰＩ（ページ
・イン準備）かＰＰＯ（ページ・アウト準備）のどちら
かであり、２番目のＣＣＷはＳＩＯ命令によって開始さ
れる可変長のＣＣＷ連鎖の中のページ・コピーＣＣＷで
ある。ＣＰは、チャネル・プログラムが可変数のページ
をＰＳとＭＳ間でページ転送するのを制御していると
き、その制御と同時に他の命令を実行することが可能で
ある。米国特許第４，４７６，５２４号には、ＣＣＷプ
ログラムの中で仮想アドレス指定を可能にするために本
発明によって開発された移動仕様ブロック（Ｍｏｖｅ
Ｓｐｅｃｉｆｉｃａｔｉｏｎ Ｂｌｏｃｋ − ＭＳ
Ｂ）が開示されていない。

【０００４】ヨーロッパ特許出願第０ ２１４ ８７０
号（出願人：富士通、優先権主張１９８５年１２月９
日）は、システムの中央プロセッサ上で実行される同期
移動命令を開示し、クレームに記載している。この命令
は、オペランド媒体に依存している。つまり、ＭＳオペ
ランドとＥＳオペランドをもっている。これに対し、本
発明は本発明が目的とする媒体間で媒体依存になってい
ない。上記ヨーロッパ特許出願は、ＣＣＷプログラムの
中で仮想アドレス指定を可能にするために本発明によっ
て開発されたＭＳＢを開示していない。

【０００５】１９８９年１０月２０日出願の米国特許出
願第０７／４２４，７９７号（ＰＯ９−８９−０１８）
は、ページ移動ＭＶＰＧ同期命令を開示しているが、こ
の命令は単一のページを移動するものであり、中央プロ
セッサはページ移動が完了するまで、他のどの命令も実
行することができない。この米国特許出願は、ＣＣＷプ
ログラムの中で仮想アドレス指定を可能にするために本
発明によって開発されたＭＳＢを開示していないで、一
度に１つのページだけを移動するものである。

【０００６】

【発明が解決しようとする課題】上述したように、どの
従来技術にも、ＣＣＷ（チャネル制御ワード）プログラ
ムの中で仮想アドレス指定を可能にするためのＭＳＢ
（移動仕様記載ブロック）が採用されていない。

【０００７】そこで本発明は、コプロセッサが主記憶装
置（ＭＳ）と拡張記憶装置（ＥＳ）のような、同一また
は異なる媒体の異なるロケーション間で、仮想アドレス
指定方式によってデータを複数ページ単位で非同期に移
動することを可能にすることを目的とする。

【０００８】

【課題を解決するための手段】このような目的を達成す
るために、本発明は、サービスを要求したプロセッサと
コプロセッサによるそのサービスの実行との間の非同期
インタフェースとなるコプロセッサを提供する。

【０００９】本発明は、アプリケーション・プログラム
（マルチプロセッサ・システム内の任意の中央プロセッ
サ上で実行される）とそのプログラムから要求されたサ
ービスのコプロセッサによる実行との間のインタフェー
スとなるコプロセッサを提供する。

【００１０】本発明は、ある組のページの移動を要求し
たプロセッサによる実行の継続と同時並行して、当該組
のページの移動を非同期に制御するコプロセッサを提供
する。

【００１１】本発明は、ある組のページの移動を要求し
たプロセッサによる実行の継続と同時並行して、同一媒
体内で、あるいは異種媒体間で当該組のページの移動を
非同期に制御するコプロセッサを提供する。

【００１２】本発明は、サービスを要求したプロセッサ
と、所定の仮想アドレスを使用したコプロセッサによる
そのサービスの実行との間のインタフェースとなる非同
期コプロセッサを提供する。

【００１３】本発明は、サービスを要求したプロセッサ
と、独特のデータ構造の中の所定の仮想アドレスを使用
したコプロセッサによるそのサービスの実行との間のイ
ンタフェースとなる非同期コプロセッサを提供する。

【００１４】本発明は、サービスを要求したプロセッサ
と、実アドレス指定方式を使用する入出力チャネル・プ
ログラムを介してアクセスされる独特のデータ構造の中
の所定の仮想アドレスを使用したコプロセッサによるそ
のサービスの実行との間で、インタフェースとなる非同
期コプロセッサを提供する。

【００１５】請求項１に記載の発明は、データ処理シス
テムにおける非同期データ移動装置であって、（ａ）少
なくとも１つの中央プロセッサ（ＣＰ）、システム・メ
モリ（ＭＳ）、および入出力（Ｉ／Ｏ）システムと、
（ｂ）非同期コプロセッサに対する作業要素を生成する
ためにデータ移動命令を実行し、そのあとで他の命令を
実行するためのＣＰ実行手段と、（ｃ）作業要素を取り
出して、移動仕様ブロック（ＭＳＢ）へのアドレスを指
定したコプロセッサ・プログラムを開始するためのコプ
ロセッサ手段と、（ｄ）コプロセッサ内にあって、１つ
または２つ以上のデータ・ページをソース・ロケーショ
ンからシンク・ロケーションへ移動することを制御する
手段とを備え、前記ＭＳＢは、移動すべき１つまたは２
つ以上のページが置かれているソース・ロケーションを
指定したソース仕様とソース・ページが移動される宛先
のシンク・ロケーションを指定したシンク仕様とを有
し、前記ＣＰはコプロセッサが１つまたは２つ以上のペ
ージを移動している間に他の命令を実行する機能を有す
ることを特徴とする。

【００１６】請求項２に記載の発明は、請求項１に記載
したデータ処理システムにおける非同期データ移動装置
において、さらに、（ａ）２つ以上の媒体から構成さ
れ、各媒体は独立してアドレス指定が可能であるシステ
ム・メモリと、（ｂ）ＭＳＢの中にソース媒体とシンク
媒体を指定し、ソース・ページとシンク・ページが、媒
体内に置かれているロケーションを指定するためのＭＳ
Ｂ初期設定手段とを備えたことを特徴とする。

【００１７】請求項３に記載の発明は、請求項１に記載
したデータ処理システムにおける非同期データ移動装置
において、さらに、前記媒体の少なくとも１つに置かれ
ているページのロケーションを仮想アドレスで指定する
ことを可能にするＭＳＢ初期設定手段を備えたことを特
徴とする。

【００１８】請求項１に記載したデータ処理システムに
おける非同期データ移動装置において、さらに、ＭＳＢ
の中のフラグ・フィールドを解釈して、各ソース・ペー
ジと各シンク・ページが置かれている媒体を選択するた
めの手段をコプロセッサに設けてもよい。

【００１９】請求項１に記載したデータ処理システムに
おける非同期データ移動装置において、さらに、各ソー
ス・ページと各シンク・ページに対してＭＳＢの中に実
アドレスまたは仮想アドレスを指定するためのＭＳＢ初
期設定手段を備えてもよい。

【００２０】請求項１に記載したデータ処理システムに
おける非同期データ移動装置において、さらに、ＭＳＢ
の中のフラグ・フィールドを解釈して、ソース・ロケー
ションに置かれた１つまたは２つ以上のページをシンク
・ロケーションに複写する回数を指定するための手段を
コプロセッサに設けてもよい。

【００２１】請求項１に記載したデータ処理システムに
おける非同期データ移動装置において、さらに、同じ媒
体であるソース媒体とシンク媒体とを備えてもよい。

【００２２】請求項４に記載の発明は、請求項１に記載
したデータ処理システムにおける非同期データ移動装置
において、さらに、異なる媒体であるソース媒体とシン
ク媒体を備えたことを特徴とする。

【００２３】請求項５に記載の発明は、少なくとも１つ
の中央プロセッサおよびシステム・メモリを備えたデー
タ処理システムにおける非同期データ移動装置であっ
て、（ａ）作業待ち行列に置かれる作業要素を生成し、
作業要素が作業待ち行列上に存在することをコプロセッ
サに通知するためにデータ移動命令を実行するプロセッ
サ実行手段と、（ｂ）通知したプロセッサによって開始
されて、少なくとも１つの移動仕様ブロック（ＭＳＢ）
をもつコプロセッサ・ページ転送プログラムのロケーシ
ョンを突き止めるために作業待ち行列をアクセスして、
作業要素を取り出す制御プログラムをもつ非同期コプロ
セッサ手段と、（ｃ）コプロセッサに置かれていて、Ｍ
ＳＢに含まれる仮想アドレスを、要求されたソース・ア
ドレスおよびシンク・アドレスがシステム・メモリに置
かれているロケーションと直接アドレス指定関係をもつ
アドレスに変換するための手段とを備え、前記ＭＳＢ
は、転送すべきソース・ページのロケーションを指定し
たソース仕様およびソース・ページが転送される宛先の
シンク・ページのロケーションと移動すべきページのカ
ウントを指定したシンク仕様およびページ転送の特性を
制御するためのフラグ・フィールドを有することを特徴
とする。

【００２４】請求項６に記載の発明は、請求項５に記載
した非同期データ移動装置において、さらに、ソース・
ロケーションとシンク・ロケーションの第１媒体または
第２媒体またはその両媒体を指定するための標識をもつ
フラグ・フィールドを備えたことを特徴とする。

【００２５】請求項７に記載の発明は、請求項５に記載
した非同期データ移動装置において、さらに、フラグ・
フィールドによって第１媒体として指定される主記憶機
構（ＭＳ）と第２媒体として指定される拡張記憶機構
（ＥＳ）とを備えたことを特徴とする。

【００２６】請求項５に記載した非同期データ移動装置
において、さらに、ソース・ロケーションまたはシンク
・ロケーションは実アドレスを含んでいるか、仮想アド
レスを含んでいるかを指定するための標識をもつフラグ
・フィールドを備えてもよい。

【００２７】請求項５に記載した非同期データ移動装置
において、さらに、関連のソース・ロケーションまたは
シンク・ロケーションが置かれている仮想アドレス空間
を指定するためのフィールドを各ＭＳＢ仕様に設けても
よい。

【００２８】請求項５に記載した非同期データ移動装置
において、さらに、関連のソース・ロケーションまたは
シンク・ロケーションが置かれている仮想アドレス空間
を指定するためのセグメント・テーブル記述子（ＳＴ
Ｄ）フィールドを各ＭＳＢ仕様に設けてもよい。

【００２９】請求項５に記載した非同期データ移動装置
において、さらに、ＭＳＢソース仕様またはシンク仕様
またはその両方に指定されている仮想アドレスを変換す
るための変換テーブルのアドレスが入っているＭＳＢを
備えてもよい。

【００３０】請求項５に記載した非同期データ移動装置
において、さらに、転送すべきデータ・ページのロケー
ションを指定した１つまたは２つ以上のＭＳＢを含んで
いるコプロセッサ・プログラムへのアドレスを得るため
に作業待ち行列をアクセスするようにコプロセッサを非
同期に制御するためのデータ移動命令を備えてもよい。

【００３１】請求項５に記載した非同期データ移動装置
において、さらに、仮想アドレスで指定したソース・ペ
ージまたはシンク・ページのためのものであって、オペ
ランドがストアされていて、ページ・テーブル項目に入
っているアドレスが適用される媒体を指定しているペー
ジ・テーブル項目フィールドを備えてもよい。

【００３２】請求項５に記載した非同期データ移動装置
において、さらに、ソース・ロケーションからどのペー
ジも転送することなく、シンク・アドレスに置かれたペ
ージに埋込み文字を重ね書きするかどうかを指定するた
めのフラグ・フィールドを各ＭＳＢに設けてもよい。

【００３３】請求項８に記載の発明は、少なくとも１つ
の中央プロセッサおよびシステム・メモリを装備したデ
ータ処理システムにおける非同期データ移動装置であっ
て、（ａ）作業待ち行列に置かれる作業要素を生成し、
作業要素が作業待ち行列上に存在することをコプロセッ
サに通知するためにデータ移動命令を実行するプロセッ
サ実行手段と、（ｂ）通知したプロセッサによって開始
されて、少なくとも１つの移動仕様ブロック（ＭＳＢ）
をもつコプロセッサ・ページ転送プログラムのロケーシ
ョンを突き止めるために作業待ち行列をアクセスして、
作業要素を取り出す制御プログラムをもつ非同期コプロ
セッサ手段と、（ｃ）ＭＳＢのロケーションを指定した
少なくとも１つのチャネル制御ワード（ＣＣＷ）を有
し、システム内の仮想アドレスまたは実アドレス・ロケ
ーションに置かれた１つまたは２つ以上のデータ・ペー
ジをシステム内で転送することを制御するコプロセッサ
・ページ転送プログラムとを備え、前記ＭＳＢは、転送
すべきソース・ページのロケーションと移動すべきペー
ジ・カウントを指定したソース仕様およびソース・ペー
ジが転送される宛先のシンク・ページのロケーションを
指定したシンク仕様およびページ転送の特性を制御する
ためのフラグ・フィールドを有することを特徴とする。

【００３４】請求項９に記載の発明は、請求項８に記載
した非同期データ移動装置において、さらに、ＭＳＢの
ソース仕様域とシンク仕様域に置かれていて、それぞれ
の域の中のアドレスがシステム内の主記憶機構（ＭＳ）
にあるか、拡張機構（ＥＳ）にあるかを指定するための
フラグ・フィールドを備えたことを特徴とする。

【００３５】請求項１０の記載の発明は、少なくとも１
つの中央プロセッサ（ＣＰ）、システム・メモリ（Ｍ
Ｓ）、および入出力（Ｉ／Ｏ）システムをデータ処理シ
ステムに用意するデータ処理システム用の、非同期デー
タ移動方法であって、（ａ）ＣＰプログラムの中の非同
期データ移動命令を実行して、待ち行列上に置かれる作
業要素を生成するステップと、（ｂ）要素が待ち行列に
追加されることをＣＰからコプロセッサに通知するステ
ップと、（ｃ）コプロセッサによって待ち行列からアク
セスされる各待ち行列要素ごとに、ページ移動操作をコ
プロセッサに実行させるステップと、（ｄ）各要求が完
了または中止したときに、コプロセッサからＣＰに通知
するステップと、（ｅ）待ち行列に作業要素が残ってい
ないときに、コプロセッサを待ち状態にするステップ
と、（ｆ）作業要素が待ち行列に置かれることを示す信
号がＣＰから送られたときに、コプロセッサを待ち状態
から解除するステップと、（ｇ）チャネル制御ワード
（ＣＣＷ）をもつコプロセッサ・プログラムを開始し、
一部のＣＣＷは少なくとも１つの移動仕様ブロック（Ｍ
ＳＢ）へのアドレスを指定しており、各ＭＳＢは転送す
べきページが置かれているシステム内のソース・ロケー
ションと該ソース・ページが転送される宛先のシンク・
ロケーションを指定しており、１つまたは２つ以上の作
業要素が待ち行列に置かれているとき１つまたは２つ以
上のページ移動を制御するステップと、（ｈ）コプロセ
ッサからメモリ・コントローラに対してページ・フェッ
チ・コマンドとページ・ストア・コマンドが出される
と、それを受けて少なくとも１つのメモリ・コントロー
ラにメモリ・フェッチとメモリ・ストアを制御させるス
テップと、（ｉ）コプロセッサの制御の下でページ転送
プログラムが完了したときＣＰに信号を出して、ページ
転送が行われたＣＰプログラムに完了通知するステップ
と、（ｊ）現在または最後の操作の現在状態の情報を要
求した別のＣＣＷタイプに応答するために、アドレス、
カウント、およびエラー通知を収めている内部コプロセ
ッサ・レジスタの内容を与えるステップと、（ｋ）コプ
ロセッサのタイプ、モデルおよび機能に関する情報を要
求した別のＣＣＷタイプに応答するステップとを備えた
ことを特徴とする。

【００３６】請求項１１に記載の発明は、請求項１０に
記載したデータ処理システム用の非同期データ移動方法
において、コプロセッサは、さらに、前記コプロセッサ
・プログラムの中の最後のＣＣＷを通してロケーション
が指定されたＭＳＢがリストの中の最後のＭＳＢである
ことを示しているとき、該コプロセッサ・プログラムの
中の次のＣＣＷをフェッチすることを特徴とする。

【００３７】請求項１１に記載したデータ処理システム
用の非同期データ移動方法において、コプロセッサは、
さらに、ＭＳＢの中の連鎖フィールドのオフ状態を検出
して、ＭＳＢが現ＭＳＢリストの中の最後のＭＳＢであ
ることの通知を受け取るステップとを備えてもよい。

【００３８】請求項１１に記載したデータ処理システム
用の非同期データ移動方法において、コプロセッサは、
さらに、現ＣＣＷの中の連鎖フィールドのオフ状態を検
出して、ＣＣＷが現コプロセッサ・プログラムの中の最
後のＣＣＷであることの通知を受け取るステップと、Ｃ
ＣＷの中のアドレスをインクリメントまたは転送してコ
プロセッサ・プログラムの次のＣＣＷをアクセスするス
テップとを備えてもよい。

【００３９】

【作用】本発明は、ＥＳとＭＳ内、両方がＥＳ内、ある
いは両方がＭＳ内の異なるロケーション（記憶場所）間
で、複数ページ単位のデータの移動を非同期に制御する
ために、コプロセッサが仮想アドレス指定方式を使用す
ることを可能にしている。コプロセッサは、ページ移動
を要求した中央プロセッサによる実行の継続と並行し
て、非同期ページ移動を制御するために使用される。こ
の結果、ＣＰで他の命令が実行されているとき、それと
同時に、１つのＣＰ命令で非常に多数のページを効率よ
く移動することが可能である。さらに、コプロセッサに
よるページ移動は、同一コンピュータ・システム内の異
種媒体間で行うことが可能である。

【００４０】移動すべき各ページのソース（取出し元）
とシンク（宛先）ロケーションの仮想または絶対アドレ
スは、ＭＳＢ（移動仕様ブロック）によって指定され
る。本発明の１実施例によれば、コプロセッサは「非同
期データ・ムーバ（Ａｓｙｎｃｈｒｏｎｏｕｓ Ｄａｔ
ａ Ｍｏｖｅｒ − ＡＤＭ）」と呼ばれ、ページの移
動をＭＳＢによって制御する。１組のＭＳＢは特殊タイ
プのチャネル制御ワード（ＣＣＷ）によってアドレス指
定され、１つまたは２つ以上のＣＣＷからなるチャネル
・プログラムは１つまたは２つ以上の組のＭＳＢ（ＣＣ
Ｗごとに１組）をアドレス指定して、任意の数のページ
の移動を制御する。ＣＣＷは実アドレス指定方式（仮想
アドレス指定方式ではない）を使用して各組のＭＳＢの
アドレスを指定する。特殊なＡＤＭサブチャネル（ＳＣ
Ｈ）に対する開始サブコマンド（ＳＳＣＨ）命令は、Ａ
ＤＭコプロセッサを開始するためにＣＰによって実行さ
れ、１つまたは２つ以上の組のＭＳＢによって制御され
たページ転送を開始する。ＳＳＣＨ命令は、ＡＤＭサブ
チャネルと、ＭＳＢ ＣＣＷプログラム（そのプログラ
ムの最初のＣＣＷのロケーション）を指しているＯＲＢ
（操作要求ブロック）とを指定する。例えば、ＣＰの汎
用レジスタ（ＧＲ）１は関係するサブチャネルのＩＤを
格納しており、他方、ＳＳＣＨ命令の中のアドレス（Ｄ
２、Ｂ２）は操作要求ブロック（ＯＲＢ）のアドレスを
指定している。ＯＲＢはチャネル・プログラムのアドレ
スを収めている。

【００４１】標準のＥＳＡ／３９０の入出力操作と同様
に、ＳＣＨ（サブチャネル）は、呼出し側プログラム
（この例では、制御プログラム）と未処理のまま残って
いる特定の非同期要求とを論理リンクで結ぶ働きをす
る。従って、要求をコプロセッサに伝えるためにＮ個の
特殊ＡＤＭ ＳＣＨが割り振られている場合には、操作
完了割込みは操作開始のために使用されたＳＣＨを識別
することによって、どの操作が完了したかを、その割込
みと一緒に提供された情報の一部として示している。制
御プログラムはどの非同期操作が各ＡＤＭ ＳＣＨに割
り当てられたかを記録にとっている。ＳＣＨで一度に未
処理のまま残しておける操作は１つだけである。従来技
術によれば、ＡＤＭ ＳＣＨに対するＳＳＣＨ命令によ
って開始されたＣＣＷ連鎖によるＭＳＢの実アドレス指
定の制御の下でページの仮想アドレス指定を行うため
に、ＭＳＢを使用することが教示されていない。

【００４２】ＭＳＢ命令で可能な仮想アドレス指定は、
米国特許出願第０７／４２４，７９７号（ＰＯ９−８９
−０１８）に記載されている公知ページ移動ＭＶＰＧ命
令とは異なるものである。この米国特許出願では、ペー
ジ移動を中央プロセッサ（ＣＰ）の動作と同期して行う
ことが必要である。つまり、ＣＰは、ＣＰが要求したペ
ージ移動を実行している間は、他の命令を実行できない
ようになっている。これに対して、ＭＳＢコプロセッサ
は、ページ移動を要求したプロセッサが他の命令を実行
している間に、任意の数のページの移動を非同期に制御
する。ページのアドレス指定は仮想または絶対アドレス
指定が可能である。

【００４３】ＭＳＢ内のソース仕様とシンク仕様におけ
るフラグ・フィールドは、複数のフラグ・ビットから構
成され、これらのビットは次のことを定義する。つま
り、関連のソース媒体またはシンク媒体、指定されたア
ドレスを仮想アドレスとして変換するか、絶対アドレス
として取り扱うかどうか、ソース・ページの複写をシン
ク・ロケーションで行うかどうか、シンク・ページを所
定の文字、例えば、全部ゼロ・データをそこに書くこと
によって消去させるかどうか、などである。

【００４４】ＭＳＢのフラグ・フィールドに仮想アドレ
ス指定方式が指定されたときは、ＭＳＢのソースまたは
シンク部分（または両方）には、関連のソースまたはシ
ンク・ページが置かれている仮想アドレス空間を指定し
たセグメント・テーブル記述子（ＳＴＤ）が入ってい
る。各ＭＳＢのオフセット・フィールドには、指定され
たアドレス空間内の仮想アドレスが入っているか、ある
いはＭＳＢのフラグ・フィールドに実アドレスが指定さ
れていれば、実アドレスが入っている。実アドレス指定
方式がＭＳＢのフラグ・フィールドに指定されたとき
は、ＳＴＤフィールドは無視される。

【００４５】以上に説明したように、ＭＳＢは、指定さ
れた同一の内部媒体内で（例えば、ソースとシンクが共
にＭＳかＥＳに置かれている場合）または異種媒体間で
（例えば、ソースはＭＳかＥＳに置かれ、シンクは別の
媒体に置かれている場合）移動すべきページのソース・
ロケーションとシンク・ロケーションを指定するために
使用されるのが一般的である。

【００４６】さらに、本発明によれば、非同期インタフ
ェースとなるコプロセッサを介してプロセッサは、エレ
クロトニック記憶階層内の任意の場所に置かれたページ
・フレーム群を、要求側のプロセッサが正常の実行を続
けている間にゼロにリセットすること（クリアするこ
と）を要求することができる。

【００４７】ゼロ化・リセット制御ビット（Ｚ）がＭＳ
Ｂのソース仕様内のフラグ・フィールドとして与えられ
ているときは、移動操作は、ソース・ページをアクセス
することを禁止し、シンク・ページだけをアクセスする
ように変更されて、シンク・ページの内容全体にゼロな
どの所定の埋込み文字を書き込むことを制御する。シン
ク・ページのＺビットは意味をもっていない。

【００４８】さらに、本発明が提供する非同期インタフ
ェースにより、プロセッサは特定のページ（または特定
の組のページ）をエレクトロニック記憶階層内の任意の
場所に置かれているページ・フレーム群に複写すること
を要求し、一方で要求側のプロセッサは正常の実行を続
けることができる。シンク・ロケーションに複写を行う
には、特定のソース・ページを一度だけフェッチ（取り
出す）する必要があり、フェッチされたソース・ページ
は複写すべきシンク・ロケーションに何度もコピーされ
る。複写機能（Ｒ）が指定されたときは、ソース・ペー
ジは各シンク・ページに複写される。ＭＳＢ内のページ
・カウントは、複写されるソース・ページの数を制御す
る。シンク仕様中の複写カウント・フィールドは、この
複写が行われる回数を制御する。

【００４９】ＭＳＢ命令における仮想アドレス指定は、
米国特許出願第０７／４２４，７９７（ＰＯ９−８９−
０１８）に記載されている公知ページ移動ＭＶＰＧ命令
とは異なるものである。この米国特許出願によれば、ペ
ージ移動は中央プロセッサ（ＣＰ）の動作と同期して制
御されている。つまり、ＣＰは、ＣＰが要求したページ
移動が行われている間、どの処理も行うことができない
ようになっている。これに対して、ＭＳＢコプロセッサ
は、他の処理を要求側ＣＰが実行している間に、仮想ア
ドレス指定された任意の数のページ移動を非同期に制御
することが可能である。非同期ページ転送に対するＣＰ
要求は、任意のＣＰアプリケーション・プログラムがシ
ステム制御プログラムにサブチャネル開始（ＳＳＣＨ）
命令（ＥＳＡ／３９０ Ｐｒｉｎｃｉｐｌｅｓ ｏｆ
Ｏｐｅｒａｔｉｏｎｓ、資料番号ＳＡ２２−７２０１−
００（ＩＢＭ社発行）に記載のＥＳＡ／３９０アーキテ
クチャに定義されている）を実行するように要求するこ
とによって行われる。

【００５０】

【実施例】以下、図面参照して本発明の実施例を詳細に
説明する。

【００５１】ＡＤＭコプロセッサ環境 図１はコンピュータ・電子的複合（ＣＥＣ−Ｃｏｍｐｕ
ｔｅｒ Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｍｐｌｅｘ）を示
した概略図であり、ＣＥＣは、エレクトロニック記憶階
層を共用する複数の中央プロセッサ（ＣＰ）１〜Ｎによ
って実行されるプログラムにおける非同期ページ移動要
求にサービスするＡＤＭコプロセッサ２０を装備してい
る。ＳＣＥは従来技術の公知ＩＢＭ ＥＳ／９０００シ
ステムの一部分であり、記憶装置へのアクセスを制御す
る。ＳＣＥはＣＥＣ内のすべての要素に通知するための
シグナル機構を備える。ＳＣＥは、本発明の好適実施例
にとって重要な次のような機能を行う。

【００５２】１．ワード境界上で主記憶機構（ＭＳ）を
記憶アクセス（フェッチとストア）する。

【００５３】２．ページ境界で拡張記憶機構（ＥＳ）を
記憶アクセス（フェッチとストア）して、１回のアクセ
スで１ページのデータを転送する。

【００５４】３．ＭＳからＣＰキャッシュの外に置かれ
たＭＳまたはＥＳへの、またはＥＳからＣＰキャッシュ
の外に置かれたＭＳまたはＥＳへのページ転送を制御す
る。（各ＣＰは１つまたは２つ以上の私用キャッシュお
よび他のＣＰと共用されるキャッシュをもつことができ
る。） ４．記憶要求の中のＺビットの制御の下で、記憶域に置
かれた別のページから文字“ゼロ”のデータのページを
転送することなく、あるいはどのＣＰキャッシュにも影
響を与えないで、ＭＳまたはＥＳのページをゼロにす
る。

【００５５】５．任意の要素がＳＣＥバスを経由してＣ
ＥＣ内の他の要素に通知することを可能にするシグナル
機構。

【００５６】ＣＥＣ内の各ＣＰはアプリケーション・プ
ログラムを実行すると共に、ＣＥＣシステムのハードウ
ェア資源とソフトウェア資源を管理するシステム制御プ
ログラムを実行する。特定のＣＰのための特定のプログ
ラムを構成する命令は、そのプログラムが必要とする特
定のデータと共に、ＭＳからＣＰキャッシュにロードさ
れる。ＣＰは代表的なマルチ処理方式で動作し、データ
の干渉はＳＣＥによって制御される。

【００５７】アプリケーション・プログラムとサブシス
テム・プログラムは、必要とする大量のデータを一時的
にストアしておくためにＥＳを使用する。このデータは
プログラムが使用できるようにするには、ＭＳに移して
おかなければならない。システム制御プログラムもＥＳ
をページング記憶装置として使用し、他のプログラムと
そのプログラムが使用するデータにＭＳを割り振る必要
が起こったとき、データ／プログラムのページをＥＳと
ＭＳ間で移動してＭＳを解放する。プログラムは、次の
２目的のいずれかのためにＥＳを使用するのが一般的で
ある。プログラム制御を受けるデータのキャッシュとし
ての使用と、中間作業ファイルとしての使用である。Ｅ
Ｓからページを取り出すときのアクセス時間と従来のチ
ャネル上のＤＡＳＤ装置（直接アクセス記憶装置）から
ページをアクセスする時間には、非常に大きな不均り合
いがあるので、アクセスしようとするデータが特定のデ
ータ・オブジェクトまたは目的のために割り振られたＭ
Ｓに収まらないような場合に、ＥＳを効率的な記憶媒体
として使用することとできる。プログラミング・プロセ
スでの一時作業ファイルがＭＳ内にその作業ファイルの
ために割り振ることができるサイズを越えるが、通常は
もっと大きなＥＳには収まるような場合には、ＥＳを記
憶装置として使用すると、プロセスの実行時間が大幅に
短縮される。データ転送がＣＥＣのＣＰに対し（ページ
移動（ＭＶＰＧ）命令を使用した場合などのように）同
期して行われるのではなく、非同期に行われる場合に
は、実行時間が短縮すると共に、プロセッサ使用時間が
大幅に減少する。ＭＶＰＧのシナリオでは、プロセッサ
は、各データ・ページが移動している間待たされること
になるが、ＡＤＭ非同期のシナリオでは、プロセッサは
データ移動と同時に他の命令を実行する。これは、ペー
ジ移動がコプロセッサの制御下に置かれているためであ
る。

【００５８】プログラムのいくつかのコンポーネントが
同じデータを処理する必要があるが保全性や安全保護、
アルゴリズムの理由から、同じデータのコピーを別々に
とって、保管しておかなければならないとき、アプリケ
ーション・プログラムは、あるＭＳバッファから別のＭ
Ｓバッファへの非常に多数のデータ・ページのコピーを
よく行う。従って、アプリケーションやプログラミング
・サブシステム、制御プログラムなどは、ＣＥＣ内のＡ
ＤＭ機能を使用すれば、ＣＰ使用時間のオーバヘッドを
低く抑えて、ＭＳ内、ＥＳ内、またはＥＳとＭＳ間でデ
ータ・ページを移動することができる。

【００５９】命令とデータを処理するため、およびシス
テムの他の部分と通信するために、ＣＰはデータと信号
からなる記憶コマンドを、ＳＣＥにつながりＣＰとＳＣ
Ｅとを結ぶバス上に送出する。データと命令は、任意の
プロセッサが記憶域フェッチ・コマンドをＳＣＥに送る
と、ＭＳからフェッチされる。同様に、データは、記憶
域ストア・コマンドをデータと一緒にＳＣＥに送ると、
ＭＳにストアされる。ＣＥＣ内の要素間の通知は、プロ
セッサが受信側要素のＩＤと一緒にシグナル・コマンド
をＳＣＥに送ることによって行われ、ＳＣＥシグナル制
御ロジックはこのシグナルを正しい受信側要素に転送す
る。

【００６０】図１において、ＭＳ ２３はデータおよび
システムによって実行可能なプログラムの格納部であ
る。データ・ラインはＭＳ内でＣＰによってＳＣＥ機能
を通してアクセスされる。ＣＰは、アクセスされたデー
タ・ライン内の任意のバイト、ワード、またはワード群
をアクセスすることができる。複数のＣＰはＭＳ内の割
振り域を同時並行にフェッチまたはストアすることがで
き、これらのＣＰによるアクセスは、公知技術で説明さ
れているＳＣＥ一貫性制御機能によって管理される。

【００６１】ハードウェア記憶域（ＨＷＡ）２６は物理
的にはＭＳの一部であるが、ＨＷＡはマイクロコードあ
るいはハードウェアの制御の下でのみアクセス可能であ
る（任意のＣＰ上で実行されるアプリケーション・プロ
グラムや制御プログラムがアクセスすることはできな
い）。ＨＷＡには、システム構成制御ブロック、作業待
ち行列、割込み待ち行列、サブチャネル制御ブロック、
その他ＣＰ、チャネルおよびＡＤＭ機能のための連絡域
が置かれている。

【００６２】ＥＳ ２４はページ単位でのみアクセス可
能なデータをページ単位でストアしている。ＥＳはＭＳ
よりも何倍ものデータをストアすることができ、ＣＰに
よる実行のためにＭＳ内で即時に必要としないデータを
保管しておく格納部である。ＥＳは例えば、バックアッ
プ・バッファ、ページング記憶装置、および一時データ
記憶装置として使用される。ＳＣＥはＭＳおよびＥＳの
ためのコントローラを備える。さらに、ＳＣＥはＭＳバ
スとＥＳバス、およびＳＣＥとＭＳまたはＥＳ間のデー
タ移動とＭＳとＥＳ間のページのデータ移動を制御する
ためのロジックも備える。他のページ・サイズも可能で
あるが、本発明の好適実施例では、ページ単位は４キロ
バイト（ＫＢ）になっている。ＳＣＥとＭＳおよびＥＳ
とを結ぶバスは、概念的には、１ページ中の全ビットを
並列に扱うのに十分な幅になっているが、現在のＭＳバ
スとＥＳバスはハードウェアとコストの制約から１ペー
ジのビット数より小さくなっている。現在のバス構築で
は、コスト・パフォーマンスの評価を基準にして、記憶
装置との間で受け渡しされる１回の転送の幅がライン・
サイズとして選択される。ＥＳとの間の転送のために選
択されたライン・サイズは、ＭＳとの間の転送のために
選択されたライン・サイズと異なる場合があるが、実際
に異なる場合には、一般的には、例えば、２倍、４倍と
いったように、ＥＳライン・サイズをＭＳライン・サイ
ズの倍数にすることが好ましい。バス構築に関係なく、
プログラムはＥＳとの間のフル・ページ転送だけを指定
できるのに対し、ＭＳは該当する命令でバイト・レベル
でアドレスを指定することが可能である。ＳＣＥならび
にＭＳおよびＥＳコントローラは、ＭＳとＥＳをＣＰ、
コプロセッサ、入出力プロセッサ、および入出力チャネ
ルがアクセスできるようにする。

【００６３】入出力チャネル・サブシステム２２は、Ｍ
Ｓと、入出力制御装置および入出力装置間との間のデー
タ転送を制御するチャネル・プログラム（これはＭＳに
置かれているＣＣＷの集まりである）を実行することに
よって、システムの入出力機能を提供する。

【００６４】ＡＤＭ ＣＣＷリスト−図２ 図２は、ＭＳＢ（移動仕様ブロック）のリストがＡＤＭ
ＳＳＣＨ（非同期データムーバ 開始サブコマンド）
命令の実行を通してどのようにアクセスされるかを示し
たものである。ＡＤＭ ＳＳＣＨ命令は間接的にＡＤＭ
２０を呼び出し、非同期実行のためにＡＤＭ ＣＣＷ
（チャネル制御ワード）リスト３１とアドレス指定した
ＭＳＢをＡＤＭ ２０に引き渡すことによって、ページ
移動操作を実行させるものである。この命令の使用は、
例えば、制御プログラムのような特権プログラムに制限
されている。図３は、特有のＡＤＭ ＭＳＢ（移動仕様
ブロック）の好適実施例を示している。

【００６５】図２に示すように、ＡＤＭ ＣＣＷ（チャ
ネル制御ワード）リスト３１と、１つまたは２つ以上の
関連ＭＳＢリスト３２は、その正しい実行のためにこれ
らを必要とするＡＤＭ ＳＳＣＨ命令の実行に先立っ
て、ＭＳ（主記憶機構）にストアされる。このストア
は、ＡＤＭコプロセッサが要求されたページ移動操作を
実行するために最終的にこれらのリストを要求した時点
で、ＡＤＭ ＳＳＣＨ（開始コマンド）命令を要求した
プログラムの要求を受けて行われる。

【００６６】ＡＤＭ ＣＣＷリスト３１は、例えば、Ａ
ＤＭ ＣＣＷ １〜ＡＤＭ ＣＣＷＫといったように、
任意の個数のＭＳＢを含んでもよく、および、リスト３
１は１個だけのＡＤＭ ＣＣＷを含んでもよい。各ＡＤ
Ｍ ＣＣＷ ３１は、１つのＭＳＢリスト３２のアドレ
スを指定している（つまり、リストを指している）。

【００６７】各ＭＳＢリスト３２は、例えば、ＭＳＢ
１〜ＭＳＢ ｅといったように、任意の個数のＭＳＢを
含んでもよく、および、どのＭＳＢリストも、ＭＳＢを
１個だけ含んでもよい。１つのリスト３２の中のＭＳＢ
はＭＳの連続するロケーションに置かれている。しか
し、異なるＭＳＢリスト３２は、リスト３１内のそれぞ
れのＡＤＭ ＣＣＷによってアドレス指定された非連続
のＭＳロケーションに置かれている。ＭＳＢリストは、
１つのＡＤＭ ＣＣＷ（これは、それぞれのＭＳＢリス
トを指す）によって制御されるページ移動のすべてを指
定する。ＣＣＷプログラムには２つの以上のＡＤＭ Ｍ
ＯＶＥ ＣＣＷを、従って２つ以上のＭＳＢリストを、
含めることが可能である。

【００６８】どのＭＳＢリストの場合も、そこに含まれ
る各ＭＳＢは、ソース・ロケーション（ソース仕様によ
って定義されている）からシンク・ロケーション（シン
ク仕様によって定義されている）へ１または２以上のペ
ージをコピーすることを制御する。各ソース・ロケーシ
ョンまたはシンク・ロケーションはＥＳ（拡張記憶機
構）またはＭＳ（主記憶機構）に置かれている場合もあ
れば、両方がＭＳにまたはＥＳに置かれている場合もあ
る。これらのロケーションは絶対アドレスとして指定す
ることも、仮想アドレスとして指定することも可能であ
る。

【００６９】ＭＳＢ構造−図３ 図３はＭＳＢ（移動仕様記載ブロック）の好適実施例を
示したもので、ＭＳＢは２つの部分からなり、各部分
は、それぞれの仕様によって表されたページ転送のため
のソース・ロケーションとシンク・ロケーションのアド
レスを指定する。

【００７０】仕様のソース部分はワード０−１とワード
２−３で示される。仕様のシンク部分はワード４−５と
ワード６−７で示される。

【００７１】ワード０−１はフラグ・フィールド、ペー
ジ・カウント・フィールド、およびＳＴＤフィールドを
持つ。ワード２−３はオフセット・フィールドを持つ。
ワード４−５はフラグ・フィールド、複写カウント・フ
ィールド、およびＳＴＤフィールドを持つ。ワード６−
７はオフセット・フィールドを持つ。

【００７２】ＭＳＢのソース仕様とシンク仕様の両方で
使用される各種フィールドの意味について、以下で説明
する。

【００７３】ページ・カウント（ＣＮＴ）フィールド
は、ページ群の中でこのＭＳＢによって移動するように
指定された連続ページの数を収める。ページ移動操作の
ときは、このフィールドはソース仕様とシンク仕様の両
方に適用される。しかし、複写のときは、ページ・カウ
ントはソース仕様によってアドレス指定されたページ数
であり、これが複写の単位となる。行うべき複写回数
は、シンク仕様の中の複写カウント・フィールドに指定
されている。従って、オーバライト（重ね書き）される
シンク・ページの総数はページ・カウントと複写カウン
トの積である。例えば、同一のページを５０回複写する
場合は、ページ・カウント・フィールドは値が１とな
り、複写カウント値は５０となる。他方、８ページのデ
ータ構造を１０回複写する場合は、ページ・カウント・
フィールドは値が８となり、複写カウントは１０とな
る。この場合は、シンク・ロケーションに置かれている
３０ページがオーバライトされる。ソースのＺフラグが
１の場合は、ソース・カウント・フィールドは、シンク
・ページのすべてのバイトにゼロを書く、シンク・ロケ
ーションの連続ページの数を指定している。

【００７４】フラグ・フィールドのオペランドが仮想ア
ドレス指定方式を指定している場合には、ＳＴＤフィー
ルドは、この仕様の中の各ページの仮想アドレスを変換
するために使用されるセグメント・テーブル記述子を収
めている。ＳＴＤは、ＥＳＡ／３９０ Ｐｒｉｎｃｉｐ
ｌｅｓ ｏｆ Ｏｐｅｒａｔｉｏｎ（ＩＢＭ資料）には
セグメント・テーブル起点（ＳＴＯ）とセグメント・テ
ーブル長が入るものとして定義されている。ＳＴＯは仮
想ページ・アドレスのアドレス変換で使用されるアドレ
ス空間を定義するセグメント・テーブルの実アドレスで
ある。

【００７５】オフセット・フィールドは、ＭＳＢの中の
この仕様によって移動されるページ群の最初のページの
アドレスを収めている。オフセット・フィールドがもつ
意味は、Ｖ、Ｍ、およびＥフラグ・ビット（またはその
いずれか）の設定状態によって決まる。すなわち、次の
通りである。

【００７６】Ｖ＝１ならば、オフセット・フィールド
は、ＳＴＤフィールドにＳＴＤで定義された仮想空間内
の仮想アドレスになっている。この場合には、Ｍビット
とＥビットは無視される。媒体とその媒体内のアドレス
は、米国特許出願第０７／４２４，７９７号に定義され
ているようにページ・テーブル項目に指定されている。

【００７７】Ｖ＝０およびＭ＝１ならば、オフセット・
フィールドは絶対ＭＳアドレスになっている。

【００７８】Ｖ＝０およびＭ＝１ならば、オフセット・
フィールドはＥＳブロック番号が入っており、これは実
アドレスである。

【００７９】フラグ・フィールドには次のようなフラグ
・ビットが入っている。つまり、Ｃ、Ｚ、Ｖ、Ｍ、Ｅ、
およびＲである。各フラグ・ビットはそれぞれがフラグ
機能をもち、その意味については、以下で説明する。

【００８０】Ｃは最終ＭＳＢフィールドである。Ｃ＝０
ならば、このＭＳＢは現ＣＣＷのセットの中の最終ＭＳ
Ｂである。Ｃ＝１ならば、このＭＳＢは現ＣＣＷのセッ
トの中の最終ＭＳＢではなく、次のＭＳＢがこのＭＳＢ
のあとに続くＭＳ内の次の連続バイトに置かれている。
Ｃは、ソース・フラグ仕様中でのみ指定され、シンク・
フラグ仕様中では無視される。

【００８１】Ｚはゼロ書込み制御フラグ・ビットであ
る。Ｚ＝１ならば、このＭＳＢによって指定されたソー
ス・ページは無視され（コピーされない）、ゼロ・ビッ
トが指定されたシンク・ページに書き込まれる。Ｚはソ
ース・フラグ仕様の中でのみ指定され、シンク・フラグ
では無視される。

【００８２】Ｖは仮想フラグ・ビットである。Ｖ＝１な
らば、フラグ・ビットＭとＥは無視され、およびオフセ
ット・フィールドは、ＳＴＤフィールドで定義された空
間内でこのＭＳＢによってアクセスされるページの仮想
アドレスが入っている。Ｖ＝０ならば、フラグ・ビット
ＭまたはＥがテストされ、１ならば、オフセット・フィ
ールドには、このＭＳＢ仕様で表されたページの絶対Ｍ
Ｓアドレスまたは実ＥＳアドレスが入っている。

【００８３】ＭはＭＳ絶対アドレス・フラグである。Ｍ
＝１ならば、関連のオフセット・フィールドにはＭＳ絶
対アドレスが入っている。Ｍ＝０ならば、関連のオフセ
ット・フィールドにはＭＳアドレスが入っていない。

【００８４】ＥはＥＳ実アドレス・フラグである。Ｅ＝
１ならば、関連のオフセット・フィールドにはＥＳＢＮ
（ＥＳブロック番号）が入っており、これはＥＳ絶対ア
ドレスである。Ｅ＝０ならば、関連のオフセット・フィ
ールドにはＥＳアドレスが入っていない。

【００８５】ＲはＭＳＢソース・フラグの中の複写フラ
グである。これは、ソース・ロケーションに置かれてい
る１または２以上の連続ページの内容をシンク・ロケー
ションに複写することを指定している。Ｒ＝１ならばペ
ージ・カウントは、シンク・ロケーションに繰り返しコ
ピーされるソース・オペランドの、ページの範囲を表
す。複写カウントは、ソース複写ページがシンク・ロケ
ーションにコピーされる回数を指定している。オーバラ
イトされるシンク・ページの数は、ページ・カウントと
複写カウントの積である。ソース・ロケーションとシン
ク・ロケーションの媒体は、Ｖ、ＭおよびＥフラグの設
定状態によって判断される。Ｒフラグはシンク・オペラ
ンド・フラグでは定義されない。

【００８６】ＡＤＭサブチャネル開始（ＳＳＣＨ）命令
実行−図４ ＡＤＭ ＳＣＨ（ＡＤＭサブチャネル）に対するＳＳＣ
Ｈ（サブチャネル開始）の実行は２つの部分からなって
いる。同期部分と非同期部分である。本実施例では、Ａ
ＤＭサブチャネルがＧＲ（汎用レジスタ）１によってア
ドレス指定されたことは、ＣＰのＳＳＣＨマイクロコー
ト・プログラムによって認識される。そのためには、要
求がＡＤＭ作業待ち行列に置かれてたことと、作業要求
が待ち行列に置かれたことをＡＤＭが通知したことが必
要である。これにより、ＳＳＣＨ命令の同期部分は完了
し、ＣＰはＳＳＣＨのあとに置かれた次の命令の実行に
進む。ＡＤＭコプロセッサは、指定されたページを非同
期に移動して、ＡＤＭ ＳＳＣＨ命令の非同期部分を実
行する。一方、要求側ＣＰは他の命令の処理を続ける。

【００８７】ステップ４１Ａではオペランドをテスト
し、ＣＰマイクロコードは、無効なサブチャネルやアド
レス指定例外といった例外条件が起こっていないかを調
べ、例外条件が起こっていなければ、ステップ４１Ｂへ
進む。起こっていれば、ステップ４２Ａへ進んでプログ
ラム例外を引き起こす。

【００８８】ステップ４１Ｂでは、ＣＰマイクロコード
は操作要求ブロック（ＯＲＢ）フィールドをテストし
て、フラグが有効かどうかを調べる。フィールドが無効
ならば、プログラム例外を引き起こす。有効ならばステ
ップ４１Ｃへ進む。

【００８９】ステップ４１Ｃにおいて、サブチャネルが
すでに保留状況にあれば、４２Ｂへ進んで条件コード＝
１（保留状況を意味する）をセットし、操作を終了させ
る。そうでなければ、ステップ４１Ｄへ進む。

【００９０】ステップ４１Ｄにおいて、ＳＴＡＲＴ、Ｈ
ＡＬＴまたはＣＬＥＡＲがサブチャネルですでに進行中
であれば、ステップ４２Ｃへ進んで条件コード＝２（使
用中を意味する）をセットし、操作を終了させる。そう
でなければ、ステップ４１Ｅへ進む。

【００９１】ステップ４１Ｅにおいて、サブチャネルが
動作状態になければ、ステップ４２Ｄへ進んで条件コー
ド＝３（無効なサブチャネルを意味する）をセットし、
操作を終了させる。

【００９２】ステップ４１Ｆでは、ＯＲＢの内容を作業
待ち行列要素にコピーする。

【００９３】ステップ４１Ｇでは、アドレス指定された
ＳＣＨがＡＤＭタイプであるかどうかをテストする。Ａ
ＤＭタイプならば、ステップ４１Ｊへ進む。ＡＤＭタイ
プでなければ、他のＳＣＨタイプの場合の従来処理へ進
む。

【００９４】ステップ４１Ｈでは、作業待ち行列要素を
ＡＤＭ作業待ち行列の最後に置く。この作業待ち行列要
素は特定のサブチャネルを指している。

【００９５】ステップ４１Ｊでは、ＣＰＵは作業待ち行
列要素がＡＤＭ作業待ち行列に置かれたことをＳＣＥを
通してＡＤＭコプロセッサに通知する。

【００９６】ステップ４１Ｋにおいて、ＳＳＣＨの同期
ＣＰＵ部分は完了し、ＳＳＣＨ命令は条件コード＝０を
セットして完了する。

【００９７】ＣＰＵは次の順番にある命令へ進んでその
実行を行う。

【００９８】ＡＤＭ作業待ち行列 ＡＤＭ ＳＳＣＨ命令によるＡＤＭ ＷＱの各要素に入
れられた情報の取り出しは、次のように行う。命令を出
したサブチャネルのＩＤはＳＳＣＨ命令によってＣＰ汎
用レジスタに格納されており、このサブチャネルＩＤは
ＡＤＭ ＷＱ要素に入れられる。ＯＲＢ内容のコピーが
ＡＤＭ ＷＱ要素に入れられる。この情報は最初のＣＣ
Ｗアドレスを含んでいる。ＯＲＢ（操作要求ブロック）
は、実行されるＡＤＭ ＳＳＣＨ命令のオペランドによ
ってアドレス指定されている。

【００９９】ＡＤＭコプロセッサはＷＱ作業要素をＦＩ
ＦＯ（先入れ先出し）順にアクセスし、先頭の要素を取
り出して、その要素で表されたページ移動操作を実行す
る。最終的には、各作業要素はＷＱの最後から先頭へと
進む。ＡＤＭコプロセッサは、ＷＱの要素を実行してい
る間は使用中の状態にある。従って、コプロセッサがＷ
Ｑから取り出した前の作業要求処理のために使用中であ
るときは、新たに要求された作業はＷＱの最後に置かれ
る。

【０１００】ＡＤＭコプロセッサは、図２に示すよう
に、それぞれのＷＱ要素に入っている最初のＣＣＷアド
レスで指定されたアドレスのＡＤＭ ＣＣＷリスト３１
を実行する。これらのＣＣＷは、ＴＩＣ ＣＣＷが実行
されて、ＭＳ内の非連続ロケーションに置かれているリ
スト３１から次のＡＤＭ ＣＣＷを探すときを除き、Ｍ
Ｓ内に連続している。リスト３１の最初のＣＣＷは、一
般に、以前にＭＳにストアされたＭＳＢリスト３２内の
最初のＭＳＢをアドレス指定しているＭＳＢ ＣＣＷで
ある。

【０１０１】ＡＤＭ ＷＱの各要素は最終的には、ＡＤ
ＭがＷＱ上の各作業要素を順番に実行するとき、実行ユ
ニットハードウェアを使用してＡＤＭマイクロコード・
プログラムによって実行される。

【０１０２】割込み待ち行列 ＡＤＭがＷＱのすべての作業要素を完了すると、ＡＤＭ
マイクロコード・プログラムはＣＥＣ入出力割込み待ち
行列（ＩＱ）の最後に要素を追加し、完了報告がＩＱに
追加されたことをすべてのＣＰに通知する。最終的に
は、これらのＣＰの１つがその割込みを受け付けて、Ｅ
ＳＡ／３９０アーキテクチャに定義されている方法でそ
れを制御プログラムに中継する。ＥＳＡ／３９０アーキ
テクチャの予め定められた条件によって、どのＣＰが割
込みを引き受けるかが制御される。つまり、制御プログ
ラムはそのＣＰを入出力割込み可能にし、そのＣＰが特
定のＳＣＨに定義されているサブクラスの割込みを引き
受けるのを禁止している。この割込みは、それによって
ＡＤＭ操作がＡＤＭ ＣＯＰに引き渡され、それを通し
てＡＤＭ ＣＯＰが完了を報告する。

【０１０３】システム制御プログラムによって入出力割
込みが可能にされるＣＥＣ内の最初のＣＰは、ＩＱに置
かれている先頭の要素を取り出し、その要素を調べ、割
込みコードを生成する。この割込みコードは、その要素
を処理するために制御プログラムによって選択されたＣ
ＰのＭＳ内の予め定めた領域（プレフィックス保管域）
ＰＳＡに入れられる。

【０１０４】このＣＰはそのＣＰに入出力割込みＰＳＷ
をロードして、実行を制御プログラムにリダイレクトす
る。これを受けて、制御プログラムは割込みサブチャネ
ル状況を調べて、ページ移動が正しく完了して、それに
よって移動したデータ・ページが使用可能であるかどう
かを判断する。（各ＩＱ要素の中の命令を出したサブチ
ャネルのＩＤは、制御プログラム・テーブル内の要求側
プログラムを示し、そのプログラムを通知されたページ
移動完了と関連づけている。）ＡＤＭ制御プロセス−図５ ＡＤＭ制御プロセス全体を実行するための好適実施例に
おけるステップは図５の流れ図に示す通りであるが、こ
の流れ図は、図１、図２、および図３を参照してこれま
でに説明してきたプロセスを実行するステップを示して
いる。このプロセスは上述のように定められた各ＭＳＢ
に含まれる仕様に従って各ＭＳＢを実行する。

【０１０５】ステップ４６Ａは、ＳＳＣＨ命令が実行さ
れて、ＡＤＭが図４のステップ４１ＪからＣＰ信号を受
けたとき実行される。このＣＰＵからの信号がＳＣＥを
経由してＡＤＭコプロセッサに送られると、ＡＤＭコプ
ロセッサ２０Ａは前の要求を処理していなければ、待ち
状態から解放され、図５のステップ４６Ｂからプログラ
ムの実行を開始する。ステップ４６Ａでは、作業要素は
このＡＤＭ ＳＳＣＨによって要求されたページ移動作
業を定義する。図４のステップ４１Ｊにおいて、ＣＰＵ
はＳＩＧＷ信号を使用して、ＡＤＭ機構に信号を送るよ
うにＳＣＥに通知しており、この信号は、ＣＰＵがＨＷ
Ａ記憶域内のＡＤＭ作業待ち行列に要素を置いたことを
示す。

【０１０６】ＡＤＭはＣＰＵから独立して動作する。Ａ
ＤＭは、作業待ち行列に置かれた最も古い要素である待
ち行列の先頭の要素を取り出し、および実行する。従っ
てＡＤＭは、新しい要素が作業待ち行列に置かれると
き、作業待ち行列から取り出した別の要素を実行中であ
る場合がある。その場合には、待ち行列からの各要素の
処理が終了したとき、ＷＱを調べて作業が残っているか
どうかを確かめるので、ＣＰＵからのＳＩＧＷ信号は無
視されることがある。新しい要素がその作業待ち行列に
置かれるとの通知を受けたとき、待ち行列が空であるこ
ともあり、ＡＤＭが遊休状態にあることもある（これ
は、ＡＤＭが待ち状態にあることによって示される）。
その場合は、ＡＤＭは直ちに新しい要素をアクセスし
て、その実行を開始することができる。

【０１０７】ＡＤＭは、ＡＤＭ ＷＱ上の次の作業要素
を実行可能な状態にあり、および待ち行列に、処理すべ
き要素が置かれていると、ステップ４６Ｂに入る。ステ
ップ４６Ｂでは、ＡＤＭは先頭の要素をＡＤＭ待ち行列
から取り出し、ステップ４６Ｃでは、ＡＤＭはその“Ｃ
ＣＷＬＯＯＰ”マイクロプログラム・ルーチンを呼び出
して、取り出した要素の処理を開始する。取り出した要
素の内容は必要とするＡＤＭ ＣＣＷプログラム（ＭＳ
に置かれている）の中の最初のＣＣＷを指しており、こ
のＣＣＷは要求されたページ移動を指定しているＭＳＢ
セットのアドレスを指定している。

【０１０８】ＣＣＷＬＯＯＰルーチンが正しく完了する
と、制御をＡＤＭ制御ルーチンに返却し、ＡＤＭ制御ル
ーチンはステップ４６Ｄを実行する。ステップ４６Ｄは
サブチャネルの完了状況条件をセットする。

【０１０９】次に、ステップ４６Ｅでは、ＡＤＭは関連
のＡＤＭ ＳＳＣＨの割込み保留状態信号を出して、そ
のサブチャネルで要求された操作で、ＡＤＭの作業が完
了したことを通知する。システムの入出力割込み機能を
用いてＣＥＣ内のすべてのＣＰＵに信号が送られ、作業
が完了したことと、その完了状況を通知する。その割込
みを最初に引き受けたＣＰＵは、システム内のすべての
ＣＰＵ側から見た割込みをクリアする。割込みを引き受
けたＣＰＵは、入出力割込みＰＳＷに示されたアドレス
の命令から制御プログラムの実行を再開する。

【０１１０】ＡＤＭ機構がＳＣＥを介してＣＰに信号を
送って、サブチャネルの割込み保留状態を通知すると、
ＡＤＭ機構は作業要求が残っているかどうかを調べるた
めにＡＤＭ作業待ち行列をチェックする。ＡＤＭ作業待
ち行列は、空である場合と、１つ以上の作業指示要素を
有し空でない場合とがある。ステップ４６Ｆで、待ち行
列の空状態がテストされる。待ち行列が空ならば、ステ
ップ４６Ｇに入って、ＡＤＭ機構が「待ち」状態に置か
れ、その場合には、使用可能ならば、非専用コプロセッ
サが非ＡＤＭ作業を行う。しかし、ＡＤＭ機構が専用コ
プロセッサに置かれているときは、待ち行列に作業要素
が置かれたとの通知があるまで、待ちに置かれることに
なる。

【０１１１】しかるに、ＡＤＭ作業待ち行列が空でなけ
れば、プロセスはブランチしてステップ４６Ｂに戻り、
現在待ち行列の先頭に置かれている次の要素を待ち行列
から取り出し、前述したようにプロセスが続く。

【０１１２】ＭＳＢ ＣＣＷＬＯＯＰプロセス−図６ 図６はＣＣＷＬＯＯＰプロセスを示す。このプロセス
は、図５に示したＭＳＢ制御プロセスにおけるステップ
４３を拡張したものである。ＣＣＷＬＯＯＰはＡＤＭ
ＣＣＷリスト３１中の各ＣＣＷをアクセスし、その実行
を制御する。

【０１１３】ＡＤＭ ＣＣＷリストに入っている最初の
ＣＣＷの絶対ＭＳアドレスは、ＯＲＢ（操作要求ブロッ
ク）に入っている。ＯＲＢは、現在のＡＤＭ ＳＳＣＨ
命令の実行に先立ってオペレーティング・システムによ
って初期設定される。

【０１１４】最初にステップ５１は、このＣＣＷアドレ
スをＡＤＭ ＷＱ要素（ここには、ＯＲＢからコピーし
たものが入っている）からＭＳＢ機能内の割り当てられ
たローカルＧＰＲ（ＣＣＷ．ＡＤＤＲ．ＲＥＧと呼ぶ）
にロードする。

【０１１５】次に、ステップ５２は、次に実行すべきＣ
ＣＷをＣＣＷ．ＡＤＤＲ．ＲＥＧを使用してＣＣＷリス
トからフェッチして、それをＭＳＢ機能内の次のＧＰＲ
（ＣＣＷ．ＲＥＧと呼ぶ）に入れて、そこからＣＣＷが
実行される。初期状態では、ＣＣＷ．ＲＥＧには、ＡＤ
Ｍ ＣＣＷリスト３１に入っている最初のＣＣＷとして
ＣＣＷ．ＡＤＤＲ．ＲＥＧによってアドレス指定された
ＡＤＭ ＣＣＷが入っている。このプログラム・ループ
が繰り返されるたびに、ＣＣＷリスト３１の中のＣＣＷ
が次々とステップ５２によってＣＣＷ．ＲＥＧにロード
される。ＣＣＷ．ＡＤＤＲ．ＲＥＧは、各ＣＣＷのアク
セス後にインクリメントされ、リスト内を進む。

【０１１６】次のステップ５３はＣＣＷＥＸＥマイクロ
コード・ルーチンを呼び出して割り込みを発生させ、Ｃ
ＣＷ．ＲＥＧに入っている現ＣＣＷを解釈して実行す
る。

【０１１７】次にステップ５４は、ステップ５３で実行
されたＣＣＷＥＸＥルーチンから返された戻りコード
（ＲＣ）をチェックする。ＣＣＷＥＸＥルーチンが失敗
したこと（エラー条件または例外条件を示して）を、戻
りコードが示していれば、ステップ５４を“ＮＯ”の出
口から出て、ステップ５７へ進んで、ＣＣＷＬＯＯＰの
実行を中止して、例外戻りコードをＡＤＭ制御マイクロ
プログラム内のステップ４４へ返送する。そこで次のス
テップ４５は、ＣＰＵ割込み信号によってシステムのＣ
ＰＵにエラー条件を通知し、その割込みを処理する最初
の適格なＣＰＵに処理させる。

【０１１８】ステップ５４において、ＣＣＷＥＸＥマイ
クロプログラムからのＣＣＷ実行戻りコードが操作完了
を示していれば、ステップ５４はＹＥＳ出口から出てス
テップ５５へ進む。

【０１１９】ステップ５５は現ＣＣＷのコマンド連鎖フ
ラグを調べて、次のＣＣＷを取り出して実行すべきかど
うかを判断する。コマンド連鎖フラグがオフならば、現
在実行されているＣＣＷは現ＣＣＷリスト３１の最後の
ＣＣＷであり、その実行はすでに完了しているので、ス
テップ５５を“ＮＯ”の出口から出てステップ５７へ進
み、現ＣＣＷが正しく実行されたことを示す戻りコード
（ＲＣ）がＡＤＭ制御マイクロプログラムに返される。

【０１２０】しかるに、ステップ５５でコマンド連鎖フ
ラグがオンであると判断されると、現ＣＣＷは最後のＣ
ＣＷでないので、“ＹＥＳ”の出口から出てステップ５
６へ進み、ＣＣＷリスト３１の次のＣＣＷアドレスを指
すように現ＣＣＷアドレスがイクリメントされ（これは
ＣＣＷ．ＡＤＤＲ．ＲＥＧの内容をインクリメントする
ことによって行われる）、プロセスはステップ５２へ移
り、次のＣＣＷに対してＣＣＷＥＸＥプロセスの実行を
繰り返す。この繰返しは、現ＡＤＭ操作要求が終わるま
で続けられる。

【０１２１】ＭＳＢ ＣＣＷＥＸＥプロセス−図７ 図７はＣＣＷＥＸＥプロセスを示しており、このプロセ
スは図６に示したＣＣＷＬＯＯＰ制御プロセス中のステ
ップ５３を拡張したものである。ＣＣＷＥＸＥはＣＣＷ
ＬＯＯＰルーチンから与えられた現ＣＣＷを実行する。
ＣＣＷＥＸＥは現ＣＣＷの中の命令コードを解釈し、現
ＣＣＷの実行完了に必要な該当サブルーチンを呼び出
す。

【０１２２】現ＣＣＷには、数種類の命令コードの１つ
が指定されている。命令コードにはＭＯＶＥ、ＮＯＯ
Ｐ、ＳＥＮＳＥ、ＳＥＮＳＥＩＤ、ＴＩＣ戻りコードが
ある。これらの命令コード・タイプはいずれも、任意の
数のページを移動するために、１つのＡＤＭ ＣＣＷリ
ストの中の複数のＣＣＷに指定されている。ＣＣＷＥＸ
Ｅルーチンは、これらの５種類のＣＣＷ命令コードの各
々について現ＣＣＷの命令コードをテストする。これら
の命令コードに一致するものが見つかると、テスト・ス
テップを“ＹＥＳ”の出口から出て対応するルーチンを
呼び出す。この対応するルーチンが完了すると、戻りコ
ードがＣＣＷＬＯＯＰルーチンの中のステップ５４に送
り返される。比較によって一致するものが見つからない
と、“ＮＯ”の出口から出てＣＣＷＥＸＥルーチンの中
の次の命令コード比較ステップへ進む。

【０１２３】ＣＣＷＥＸＥルーチンで行われた比較のい
ずれでも一致するものが見つからなかったときは、現Ｃ
ＣＷは必要とする命令コードのどれもがＡＤＭ ＣＣＷ
リストにないので、例外戻りコードがステップ６６から
ＣＣＷＬＯＯＰステップ５４へ返却される。そのあと、
ＣＣＷリストの実行は中止され、異常終了割込み状況保
留がＳＣＥを経由してＣＰに通知される。その割込みを
引き受ける適格性をもつＣＰがその通知を受けると、制
御プログラムに割込みをかけて、割込みを処理させる。

【０１２４】従って、ＣＣＷＥＸＥルーチンの最初のス
テップ６１はＭＯＶＥ命令コードの有無をテストする。
もしあれば、ステップ６１Ａは図７に示すＭＯＶＥマイ
クロプログラムを呼び出して、現ＣＣＷでアドレス指定
されたＭＳＢが指定している移動を実行する。ＭＯＶＥ
命令コードがステップ６１で見つからないと、ステップ
６１を“ＮＯ”の出口から出てステップ６２へ進み、そ
こでＮＯＯＰ（ノーオペレーション・コード）が現ＣＣ
Ｗにあるかどうかをテストする。ＮＯＯＰ条件が見つか
ると、“ＹＥＳ”出口から出てステップ６２Ａへ進み、
そこからゼロのＲＣがステップ５４に返される。ＮＯＯ
Ｐコードがなければ、“ＮＯ”出口から出てステップ６
３へ進み、ＳＥＮＳＥ命令コードが現ＣＣＷにあるかど
うかを判断する。

【０１２５】ＳＥＮＳＥ命令コードがあれば、“ＹＥ
Ｓ”出口から出てステップ６３Ａへ進み、そこでＳＥＮ
ＳＥ ＣＣＷ実行マイクロプログラムが呼び出され、ス
テップ６３Ｂで戻りコードがステップ５４に返される。
“ＹＥＳ”出口から出てステップ６４Ａへ進み、そこで
ＳＥＮＳＥ ＣＣＷを実行するマイクロプログラム・ル
ーチンが呼び出され、ステップ６３Ｂから戻りコードが
出される。ＳＥＮＳＥＣＣＷからは、ＭＳＢマイクロプ
ログラムが直前に実行した命令の実行状況を示したエラ
ー情報が返される。

【０１２６】ＳＥＮＳＥ命令コードがステップ６３で見
つからなかったときは、ステップ６４に入って、ＳＥＮ
ＳＥＩＤ命令コードに対応する別のタイプのセンス・コ
マンドの有無をテストする。ＳＥＮＳＥＩＤ ＣＣＷが
実行されると、そのＣＣＷを実行したコプロセッサのタ
イプを示したＩＤが返される。例えば、それがページ移
動機能専用のコプロセッサ・タイプであるかどうかを示
している。ＣＣＷがテストされて、それがＳＥＮＳＥＩ
Ｄ ＣＣＷでないと、“ＮＯ”出口から出てステップ６
５へ進む。

【０１２７】ステップ６５では、ＣＣＷ命令コードがテ
ストされ、現ＣＣＷコマンドがＴＩＣ（チャネル内飛越
し）、つまり、ブランチＣＣＷであるかどうかが判定さ
れる。ＴＩＣ ＣＣＷならば、“ＹＥＳ”出口から出て
ステップ６７へ進み、現ＣＣＷからブランチ・アドレス
が取り出され、ＡＤＭコプロセッサ内のローカルＧＰＲ
（ＣＣＷ．ＡＤＤＲ．ＲＥＧ）にロードされる。そのあ
と、ステップ６８でＣＣＷ．ＡＤＤＲ．ＲＥＧ内のブラ
ンチ・アドレスからＣＣＷをフェッチし、それをＣＣ
Ｗ．ＲＥＧローカル・レジスタにロードし、そこからＣ
ＣＷが実行される。

【０１２８】ステップ６５でＴＩＣ ＣＣＷが見つから
なければ、“ＮＯ”出口から出てステップ６６へ進み、
図６に示すＣＣＷＬＯＯＰマイクロプログラムのステッ
プに無効戻りコードを返す。この戻りコードは現ぺージ
移動操作を要求したプログラムに無効コマンド例外条件
を起こすことを示している。

【０１２９】ＭＳＢ ＭＯＶＥマイクロプログラム・プ
ロセス−図８，図９ ＭＯＶＥマイクロプログラムは現ＭＯＶＥ ＣＣＷでア
クセスされた移動仕様ブロック（ＭＳＢ）リストに指定
されている移動操作を実行する。１つのＳＳＣＨ要求移
動命令には複数のＣＣＷが含まれている場合があるの
で、現ＭＯＶＥＣＣＷは、現在実行中のＳＳＣＨ命令の
中の多数のＣＣＷの１つである場合がある。ＣＣＷでア
ドレス指定されたリスト内のＭＳＢは、ＭＳ記憶域の連
続するロケーションに置かれており、リスト中の最後の
ＭＳＢは、その最後のＭＳＢビットをオフにセットする
ことで示され、リスト中の他のＭＳＢは、最後のＭＳＢ
ビットがオンにセットされている。各ＭＯＶＥ ＣＣＷ
のデータ・アドレス・フィールドはＭＳＢの関連リスト
のＭＳアドレスを収めている。ＭＯＶＥマイクロプログ
ラムに一度入るだけで、１つのＭＯＶＥ ＣＣＷでアド
レス指定された１つのリスト内のすべてのＭＳＢが実行
される。

【０１３０】現ＣＣＷはＣＣＷ．ＲＥＧと名付けたロー
カルＧＰＲに入っており、このＭＯＶＥ ＣＣＷのデー
タ・アドレス・フィールドには、ＭＳＢリストの最初の
ＭＳＢのアドレスが入っている。ステップ７Ａでは、ロ
ーカルＣＣＷ．ＲＥＧに入っている現ＣＣＷからＭＳ
Ｂ．ＡＤＤＲ．ＲＥＧレジスタと名付けた別のローカル
ＧＰＲにＭＳアドレスをコピーする。

【０１３１】ステップ７Ｂ１はＭＳＢ．ＡＤＤＲ．ＲＥ
Ｇレジスタに入っているＭＳＢアドレスを使用して、主
記憶域からＭＳＢをフェッチし、それをＭＳＢコプロセ
ッサのローカル記憶域２０Ｂに入れる。

【０１３２】ステップ７Ｂ２はプロセッサ２０Ｂ内のＲ
ＥＰＬ．ＣＯＵＮＴローカル・レジスタに入っている複
写カウントを、後のテストに備えてゼロに初期設定す
る。

【０１３３】ステップ７Ｂ３はＭＳＢソース・フラグの
Ｒフィールドをテストして、複写が要求されたかどうか
を判断する。複写の指定がなければ、制御はステップ７
Ｅ１に渡される。

【０１３４】複写が要求されていれば、ステップ７Ｂ４
が実行される。このステップでは、ソース・ページを１
つだけ複写するのかどうかがテストされ、その場合に
は、制御はステップ７Ｄ１に渡される。このテストが行
われるのは、ハードウェア実行機構がソース・ページを
１つしか複写しないからである。２つ以上のソース・ペ
ージをシンク・ロケーションに複写する場合は、ＭＯＶ
Ｅルーチンによって複数ソース・ページが１つひとつ複
写されるたびに、実行機構が呼び出される。

【０１３５】ステップ７Ｂ５は複数回の実行機構呼出し
の準備を行うために、ページ・カウント（複写ページ・
セットの長さ）、ソース・アドレス（各複写ページ・セ
ットの先頭）、および複写カウントをローカル・レジス
タにセーブする。これらはローカル記憶域のＭＳＢコピ
ーから得る。

【０１３６】実行機構は複数ソース・ページ複写を行わ
ないので、ステップ７Ｂ６はローカルＭＳＢコピーに入
っているソース・オペランド複写フラグをゼロにセット
する。

【０１３７】ステップ７Ｂ７は複写カウントから１を引
いて、ステップ７Ｅ１へ進む。

【０１３８】ステップ７Ｃ１、７Ｃ２および７Ｃ３は複
数ページ複写を行うために、実行機構の２回目とそれ以
降の呼出しの前だけで実行される。ステップ７Ｃ１は、
ソース・オフセットを格納しているローカル・レジスタ
からの実行機構ソース・オフセット・レジスタをセット
し、そのソース・オフセットを複写ページ・セットの先
頭に戻すようにリセットする。ステップ７Ｃ２は、ロー
カル・ページ・カウント・レジスタからの実行機構ペー
ジ・カウントを、複数ページ複写を１回で行うようにセ
ットする。ステップ７Ｃ３は、複写カウントを格納して
いる（ステップ７Ｂ５でセーブされたもの）ローカル・
レジスタからの複写カウントから１を引いて、後で行わ
れる完了テストに備える。制御は、次の実行機構呼出し
のためにステップ７Ｆ１に渡される。

【０１３９】ステップ７Ｄ１は、複写カウントをＭＳＢ
のローカル・コピーのページ・カウント・フィールドに
移動する。これは単一ページ複写の場合のためであり、
実行機構はページ・カウント・レジスタに指定される回
数（これはローカルＭＳＢのページ・カウント・フィー
ルドからロードされる）だけ、単一ソース・ページを複
写することによって、全体の複写を実行する。

【０１４０】ステップ７Ｅ１は、ＭＳＢのローカル・コ
ピーからの必要な実行機構レジスタをセットし、ＭＳＢ
を処理するために実行機構の最初の呼出しを行う。

【０１４１】ステップ７Ｆ１は、ＭＳＢ実行機構の内部
レジスタ（ステップ７Ｅ１、および部分的にステップ７
Ｃ１と７Ｃ２でセットされたもの）に指定されているペ
ージ移動を実行するようにＭＳＢ実行機構に通知する。

【０１４２】ステップ７Ｆ２と７Ｆ３は、実行機構が指
定されたページ移動操作を完了するまで繰返し実行され
る。ステップ７Ｆ２はＨＡＬＴまたはＣＬＥＡＲ機能が
ホストＣＰＵから要求されたかどうかをテストする。要
求されていれば、実行機構のＨＡＬＴ／ＣＬＥＡＲレジ
スタは１にセットされており、進行中の操作を中止す
る。ステップ７Ｆ３は、完了信号の有無を調べ、完了信
号を受け取るまでステップ７Ｆ２に制御を戻す。

【０１４３】ステップ７Ｆ４は、ローカル・レジスタに
入っている複写カウントをテストして、複数ページ複写
がまだ残っているかどうかを調べる。残っていれば、制
御がステップ７Ｃ１に渡され、ＭＳＢ実行機構の次の複
数ページ複写呼出しの準備を行う。

【０１４４】ステップ７Ｆ５では、単一のＭＳＢの処理
が完了する。最後のＭＳＢフラグがテストされる。これ
がリスト中の最後のＭＳＢであれば、制御が図６に示す
ＣＣＷＬＯＯＰのステップ５４に戻される。他にもＭＳ
Ｂがあれば、次のＭＳＢのアドレスを指すようにＭＳ
Ｂ．ＡＤＤＲ．ＲＥＧをインクリメントし、制御をステ
ップ７Ｂ１に渡してそのＭＳＢを処理する。

【０１４５】ＡＤＭ ＳＥＮＳＥマイクロプログラム・
プロセス−図１０ 図１０は、ＡＤＭ機構におけるＳＥＮＳＥ ＣＣＷの実
行を示したものである。ＡＤＭの場合のＳＥＮＳＥ Ｃ
ＣＷの働きは、ＩＢＭ ＥＳＡ／３９０ Ｐｒｉｎｃｉ
ｐｌｅｓ ｏｆ Ｏｐｅｒａｔｉｏｎおよびそれ以前の
ＩＢＭ Ｓ／３７０ Ｐｒｉｎｃｉｐｌｅｓ ｏｆ Ｏ
ｐｅｒａｔｉｏｎに定義されているＩ／ＯＳＥＮＳＥ
ＣＣＷと非常によく似ている。ＳＥＮＳＥ ＣＣＷから
は、ＡＤＭ機構内の割り当てられたローカル・レジスタ
（ＣＣＷ．ＡＤＤＲ．ＲＥＧ、ＭＳＢ．ＡＤＤＲ．ＲＥ
Ｇ、ＰＡＧＥ．ＣＮＴ．ＲＥＧ、ＳＯＵＲＣＥ．ＯＦＦ
ＳＥＴ．ＲＥＧ、ＳＩＮＫ．ＯＦＦＳＥＴ．ＲＥＧ、Ｓ
ＯＵＲＣＥ．ＳＴＤ．ＲＥＧ、ＳＩＮＫ．ＳＴＤ．ＲＥ
Ｇなど）にセーブされた最後のＣＣＷに関するエラー情
報と現在のＡＤＭ実行のエラー情報が得られる。

【０１４６】ステップ８１では、これらのＡＤＭレジス
タからのこの情報がＳＥＮＳＥに指定されたＭＳアドレ
スに送られる。次に、ステップ８２に入ってＣＣＷＬＯ
ＯＰプロセスに戻り、戻りコードが図６の前のステップ
５４に返され、ＣＣＷリストの実行を続ける。

【０１４７】ＡＤＭ ＳＥＮＳＥＩＤマイクロプログラ
ム・プロセス−図１１ 図１１は、ＡＤＭ機構におけるＳＥＮＳＥＩＤ ＣＣＷ
の実行を示したものである。ＡＤＭの場合のＳＥＮＳＥ
ＩＤ ＣＣＷの働きは、ＩＢＭ ＥＳＡ／３９０ Ｐｒ
ｉｎｃｉｐｌｅｓ ｏｆ Ｏｐｅｒａｔｉｏｎおよびそ
れ以前のＩＢＭＳ／３７０ Ｐｒｉｎｃｉｐｌｅｓ ｏ
ｆ Ｏｐｅｒａｔｉｏｎに定義されているＩ／Ｏ ＳＥ
ＮＳＥＩＤ ＣＣＷと非常によく似ている。このＣＣＷ
からは、モデル番号といった、ＡＤＭコプロセッサのタ
イプに関する識別情報が得られる。ステップ９１は対応
するＡＤＭレジスタからこの情報を読み取る。この情報
がＣＣＷデータ・アドレスにストアされると、ステップ
９２に入って、ＡＤＭプロセスに戻り、戻りコードが図
６の前のステップ５４に返され、ＣＣＷリストの実行を
続ける。

【０１４８】専用非同期データ移動コプロセッサ手段 ＡＤＭ制御プロセスは、システムの実施形式に応じて、
いろいろな実行方法が可能である。例えば、入出力プロ
セッサの機能を共用する形でＡＤＭを実現することが可
能であり、あるいはその機能を実行する専用化されたプ
ロセッサを使用することも可能である。ＡＤＭ機構をど
のような形体で実現するかは、システム・パフォーマン
ス効率が最大になるように計画する際に、システムにお
ける他のワークロード（作業負荷）と対比して、予想さ
れるＡＤＭのワークロードによって決まる。

【０１４９】図１に示すように、専用化されたＡＤＭコ
プロセッサ２０は、ＳＣＥを経由して任意のＣＰＵから
信号を受信する手段と、ＳＣＥを経由して任意のＣＰＵ
に信号を送信する手段とを備えている。この信号は、受
信側プロセッサで現在行われている処理の割込みを要求
する。

【０１５０】ＡＤＭコプロセッサ・メモリ２０Ｂはバイ
ト単位でアドレス可能なランダム・アクセス・メモリで
あり、コプロセッサのコマンドおよびデータ（ＣＭＤ＆
ＤＡＴＡ）バスを通してアクセスされる。ＡＤＭコプロ
セッサ２０は、そのローカル・メモリに入っているデー
タ、制御コードおよびコマンドをフェッチしたり、そこ
にストアしたりすることができる。コプロセッサは主記
憶域（ＭＳ）に入っているデータ、制御コードおよびコ
マンドをフェッチしたり、そこにストアしたりすること
ができ、また拡張記憶域（ＥＳ）に入っているデータを
フェッチしたり、そこにストアしたりすることができ
る。また、コプロセッサはデータ、制御コード、および
待ち行列情報をＨＷＡ（２６）からフェッチし、ストア
することができる。

【０１５１】ＭＳＢ実行機構２０Ｃはハードウェアのス
テート・マシンであり、コプロセッサ２０上で動作し
て、呼出しごとに１つのＭＳＢ（メッセージ仕様ブロッ
ク）のページ移動を実行する。実行機構２０ＣはＳＣＥ
ＥＳ／ＭＳバス・ロジック・ハードウェア２１Ａに対
して各コプロセッサ記憶コマンドを実行して、実行中の
現ＭＳＢに指定されたページ移動を行うと共に、ソース
とシンク仮想アドレスの動的アドレス変換のために使用
されるテーブルをフェッチする。

【０１５２】非同期データ・ムーバ（ＡＤＭ）の好適実
施例は図１２に示すコプロセッサ・ハードウェアから構
成されている。ＡＤＭは汎用レジスタ（ＧＰＲ）を備え
た汎用プロセッサであり、ＡＤＭコプロセッサ２０内部
に示したＲＯＳもしくはＲＯＭ（読取専用記憶機構）ま
たはＲＡＭ（ランダムアクセスメモリ）内のマイクロコ
ードを使用して、その命令の実行を制御する。このコプ
ロセッサ内の実行を制御するためのマイクロコードは、
図４〜図１１に示した流れ図を参照して説明されてい
る。このプロセッサ２０Ａはハードウェア実行機構２０
Ｃを呼び出して、ページの実際の移動を行う。この実行
機構２０Ｃは図１０に示す実行機構制御回路１３３を使
用して実行される。動的アドレス変換（ＤＡＴ）処理ス
テップ１０４と１０９は図１３と図１４にその詳細が示
されている。ＤＡＴ処理は実行機構２０Ｃの移動プロセ
スの一部として行われる。

【０１５３】図１２に図示のＭＳＢ実行機構ハードウェ
アの説明 ＡＤＭアダプタ２０Ｄは、図１に示すようにＡＤＭ ２
０とＳＣＥ ２１との間の記憶アクセス機能を備えてい
る。ＳＣＥは、システム内の主記憶機構２３および拡張
記憶機構２４との間でデータ・ページをフェッチし、ス
トアするためにプロセッサ２０ＡとＭＳＢ実行機構２０
Ｃによって使用される。ＳＣＥのページ移動機能は、Ｍ
ＳまたはＥＳ内のあるロケーションからＭＳまたはＥＳ
内の別のロケーションへページを移動するためにＭＳＢ
実行機構２０Ｃによって使用される。ページ移動は、Ａ
ＤＭアダプタ２０Ｄを通してＭＳＢ実行機構から与えら
れたページ・アドレスと制御情報を受けて、ＭＳ／ＥＳ
バス・ロジック２１Ａを使用してＳＣＥによって内部で
行われる。

【０１５４】ＭＳＢ実行機構２０ＣをＭＳＢを実行する
とき、ＳＣＥコマンド（ページ移動コマンド）が記憶レ
ジスタ１３１内で組み立てられ、このコマンドはＡＤＭ
バス１００を通ってＡＤＭアダプタ２０Ｄに転送され、
ＡＤＭアダプタは、ＳＣＥに実行させるために、このコ
マンドをＳＣＥバス上に送出する。

【０１５５】ＳＣＥ記憶コマンドは次のようなフィール
ドを有し、これらは記憶レジスタ１３１に入っている。

【０１５６】ソースの絶対アドレス ソースの保護キー ソースのメモリ・タイプ（ＭＳ、ＥＳ、またはＭＳＢの
Ｚビットがオンなら「ゼロ」のいずれか） シンクの絶対アドレス シンクの保護キー シンクのメモリ・タイプ（ＭＳかＥＳのいずれか） ＡＤＭプロセッサは以下のように、動作サイクルを順次
に実行する。プロセッサはＭＳＢ ＣＣＷによって現在
アドレス指定されているＭＳ内のＭＳＢの対応するフィ
ールドから読み取ったフラグとアドレスを受け取って、
レジスタ１０１−１０３、１０６−１０８、１１１、１
２１および１２８にロードする。レジスタ１０１−１０
３はロジック回路１０４への入力となり、このロジック
回路は従来のＤＡＴ（動的アドレス変換）操作を行い、
レジスタ１２３にソース絶対（実）アドレスを生成し、
ソース・ページが置かれている媒体のタイプをソース・
フラグ・フィールドから判断する。このタイプはレジス
タ１２２に格納される。レジスタ１０６−１０８はＤＡ
Ｔロジック回路１０９への出力となり、このロジック回
路は従来のＤＡＴ（動的アドレス変換）操作を行い、レ
ジスタ１２６にシンク絶対（実）アドレスを生成し、シ
ンク・ロケーションが置かれている媒体のタイプをフラ
グ・フィールドの状態から判断すると、このタイプはレ
ジスタ１２７に格納される。

【０１５７】ＤＡＴ制御回路１０４の最初の繰返しで
は、仮想アドレスがレジスタ１０１内のフラグ・フィー
ルドに示されていれば、ＳＴＤ ＩＮレジスタ１０３が
使用される。ソース実アドレスがフラグ・ビットに示さ
れているときは、ＳＴＤはアクセスされない。その場合
は、ソース・オフセット・レジスタ１０２に入っている
アドレスが仮想または実アドレスとして使用されて、Ｄ
ＡＴ制御回路の出力をソース絶対（実）アドレス・レジ
スタ１２３に、ソース・メモリ・タイプをレジスタ１２
２に入力し、レジスタ１２２から最初のソース・アドレ
スが記憶レジスタ１３１に入力される。

【０１５８】シンクＤＡＴ１０９と共に動作するレジス
タ１０６−１０８の内容に対して同じプロセスが使用さ
れて、レジスタ１２６に格納してから記憶レジスタ１３
１に出力される最初のシンク・アドレスが生成される。
そのとき、記憶レジスタ１３１の内容は、最初のソース
およびシンクのページ・アドレス、ソースおよびとシン
クのキー、ならびにソースおよびシンクのメモリ・タイ
プを有する（メモリ・タイプ・フィールドのＺビットが
ソース・アドレスは有効でないことを示している場合が
ある）。記憶レジスタ１３１内のソース・フラグがペー
ジをゼロにすることを示していれば、ＳＣＥページ移動
機能はゼロからなるソース・ページを内部で用意する。
この内容は、ページ移動記憶コマンドの一部としてＳＣ
Ｅに渡される。本実施例によれば、その結果のＳＣＥペ
ージ移動コマンドを構成する部分を並列に（同時に）生
成することができる。つまり、ソースとシンクのオペラ
ンド仕様を、図１２に示す構造が示すように、異なるハ
ードウェアによって同時並行に記憶レジスタ１３１に生
成することが可能である。

【０１５９】レジスタ１１１内のページＣＮＴフィール
ドはデクリメンタ１１２により１ずつデクリメントさ
れ、ページ・カウントがゼロでなければ、別のセットの
ページ・アドレス生成サイクルが少なくともシンク・ペ
ージに対して実行される。フラグ・レジスタ１０１がＲ
＝１またはＺ＝１であれば、ソース・ページのアドレス
生成はそれ以上行われない。

【０１６０】以上のようにして、レジスタ１１１内のペ
ージ・カウントがゼロになるまで次のシンク・アドレス
および該当する場合は、ソース・アドレスが生成され
る。

【０１６１】ＨＡＬＴまたはＣＬＥＡＲ信号が受信され
て、レジスタ１１６に格納されると、ＭＳＢ実行プロセ
スは制御回路１３３によって中止され、ＣＬＥＡＲコマ
ンドの場合には、レジスタがすべてリセットされる。Ｈ
ＡＬＴの場合には、情報はレジスタに残っているので、
ＳＥＮＳＥ ＣＣＷを用いて得ることができる。

【０１６２】図４〜図１１に記述されているマイクロプ
ログラムは、ＭＳＢローカル記憶機構２０Ｂにストアさ
れている。ＭＳＢ実行機構とそのバス１００は、ＭＳＢ
プロセッサ２０Ａで動作するマイクロプログラムによっ
て制御される。

【０１６３】ＡＤＭ ＭＳＢ実行機構（図１２）は初期
ＭＳＢフィールド値をプロセッサ２０Ａから受け取る
（図９のステップ７Ｅ１参照）。レジスタには、プロセ
ッサ２０Ａから与えられた情報が次のようにロードされ
る。

【０１６４】ＭＳＢバスからソース・フラグ・レジスタ
１０１にゲートする。

【０１６５】ＭＳＢバスからソース・オフセット・レジ
スタ１０２にゲートする。

【０１６６】ＭＳＢバスからソースＳＴＤレジスタ１０
３にゲートする。

【０１６７】ＭＳＢバスからソース・キー・レジスタ１
２１にゲートする。

【０１６８】ＭＳＢバスからシンク・フラグ・レジスタ
１０６にゲートする。

【０１６９】ＭＳＢバスからシンク・オフセット・レジ
スタ１０７にゲートする。

【０１７０】ＭＳＢバスからシンクＳＴＤレジスタ１０
８にゲートする。

【０１７１】これは、ハードウェア実行機構制御回路１
３３との連絡によって行われる。この制御回路は、単一
のＭＳＢによって要求されたすべてのページ移動を実行
するときＭＳＢ実行機構の動作全体を制御するが、前述
したように、複数ページ複写の場合は、単一のＭＳＢが
ＭＳＢ実行機構の呼出しを繰り返し行う。

【０１７２】プロセッサ２０Ａから受信した実行開始コ
マンド（図９のステップ７Ｆ１） サイクル１ ページＣＮＴ＝０ならば、ページ移動
は完了しているので、実行制御回路１３３は、ＭＳＢの
処理が完了したことをプロセッサ２０Ａに通知して、図
９のステップ７Ｆ２に戻る。

【０１７３】サイクル２ ソース・フラグ、オフセ
ット、ＳＴＤをゲートにかけてソースＤＡＴに入れる。
同時に、シンク・フラグ、オフセット、ＳＴＤをゲート
にかけてシンクＤＡＴに入れる。

【０１７４】Ｎサイクル ソース・ページとシンク
・ページのＤＡＴ操作。ＤＡＴはＤＡＴテーブルをＭＳ
から取り出すのにどれだけ時間がかかるかによって左右
される。

【０１７５】ソースおよびシンクＤＡＴからのアドレス
が有効になるのを待ってから、次のサイクルを実行して
ＤＡＴからのデータをゲートにかけて、レジスタ１２２
−１２３および１２６−１２７に入れる。

【０１７６】サイクルＮ＋１ ソースＭＴをゲートにか
けてソース・メモリ・タイプ・レジスタ１２２に入れ
る。

【０１７７】サイクルＮ＋２ ソースＡＢＳ ＲＥＧか
らソースＡＢＳ ＡＤＤＲレジスタ１２３にゲートす
る。

【０１７８】サイクルＮ＋３ シンクＭＴをゲートにか
けてシンク・メモリ・タイプ・レジスタ１２７に入れ
る。

【０１７９】サイクルＮ＋４ シンクＡＢＳ ＲＥＧか
らシンクＡＢＳ ＡＤＤＲレジスタ１２６にゲートす
る。

【０１８０】サイクルＮ＋５ ソースとシンク・キー、
アドレスおよびメモリ・タイプ・レジスタをゲートにか
けて記憶レジスタ１３１に入れる。

【０１８１】サイクルＮ＋６ 記憶レジスタ１３１か
ら、コマンドおよびデータ・バスを経てＡＤＭアダアプ
タ２０Ｄにゲートし、ＳＣＥバスを経てＳＣＥにゲート
する。

【０１８２】Ｍサイクル ＳＣＥからの応答を待
つ。失敗した場合は、完了へ進む。

【０１８３】サイクルＭ＋１ デクリメントしたページ
ＣＮＴをゲートにかけてページＣＮＴレジスタ１１１に
入れる。

【０１８４】ソース・フラグ＝複写でなければ、インク
リメンタ１０５からのインクメントしたソース・オフセ
ットをゲートにかけてソース・オフセット・レジスタ１
０２に入れる。

【０１８５】インクリメンタ１１０からのインクリメン
トしたシンク・オフセットをゲートにかけてシンク・オ
フセット・レジスタ１０７に入れる。

【０１８６】 サイクルＭ＋２ ＨＡＬＴ／ＣＬＥＡＲレジスタがセットされていれば、完了へ 進み、ＨＡＬＴ／ＣＬＥＡＲレジスタがセットされていなけれ ば、 サイクルＭ＋３ サイクル１へ移ってページＣＮＴ＝０かどうかをテストする。 完了： ＭＳＢ実行機構が完了したことをＡＤ
Ｍプロセッサ２０Ａに通知する。戻りコードを返却す
る。

【０１８７】プロセッサ２０ＡがＨＡＬＴ／ＣＬＥＡＲ
レジスタに「１」をセットしていれば、実行機構制御回
路は現ページ移動が完了すると、ＭＳＢ実行機構の動作
を終了させる。

【０１８８】従って、記憶コマンドはサイクルＮ＋５時
に記憶レジスタ１３１に格納され、その後コマンドは、
本実施例によれば、ゲートされてＭＳＢバス１００上に
送出され、ＡＤＭアダプタ２０Ｄに送られる。その後、
ＭＳＢ実行機構はＡＤＭアダプタ２０ＤがコマンドをＳ
ＣＥに送るのを待ってから（数Ｍサイクルの間）、ペー
ジがＳＣＥによって移動され、そのあとＳＣＥは完了応
答をＡＤＭアダプタに送り、その後この応答は実行機構
制御回路１３３に返送される。サイクルＭ＋１時に、完
了応答は分析され、移動すべきページがまだ残っていれ
ば、次のページを移動するために実行が続けられる。

【０１８９】ＡＤＭコプロセッサによるソースＤＡＴ操
作−図１３ ＡＤＭコプロセッサのＤＡＴ回路１０４は下述するよう
に、動作サイクルを順次に進めていく。ソースＤＡＴは
レジスタ１０１−１０３からソース・フラグと情報を受
け取り、ソースＳＴＥとＰＴＥアドレスを生成し、ソー
ス仮想アドレス変換のためにＭＳ内のソースＳＴＥとＰ
ＴＥをアクセスし、ソース記憶媒体のタイプを指示し、
「アドレス有効」または「例外」を通知し、有効なら
ば、変換されたソース絶対アドレス、ソース・キー、お
よびメモリ・タイプが記憶レジスタ１３１にロードされ
る。これらは、あとで、それぞれのソース仕様を得るた
めに移動操作でソースをアクセスするときに、ページ移
動コマンドの一部としてＳＣＥに送られる。

【０１９０】サイクル０ ソース・フラグをゲートにか
けてＤＡＴ制御回路に送り、ソース・オフセットをゲー
トにかけてＤＡＴ ＡＤＤＲレジスタに入れ、ソースＳ
ＴＤをゲートにかけてＳＴＤ ＲＥＧに入れる。

【０１９１】ソース・フラグがゼロ・シンク・フラグを
示している場合： サイクル１ ＺＳ（ゼロ・シンク）をゲートにかけてＭ
Ｔレジスタに入れる。

【０１９２】ソース・アドレス有効信号をゲートにかけ
てＭＳＢ実行機構制御ロジック１３３に送る。

【０１９３】ソース・フラグがゼロ・シンク・フラグを
示している場合： サイクル１ ＺＳ（ゼロ・シンク）をゲートにかけてＭ
Ｔレジスタに入れる。

【０１９４】ソース・アドレス有効信号をゲートにかけ
てＭＳＢ実行機構制御ロジック１３３に送る。

【０１９５】ソースＦＬＡＧがＭＳ ＲＥＡＬアドレス
を示している場合： サイクル１ ＤＡＴ ＡＤＤＲレジスタからＤＡＴ Ａ
ＢＳ ＡＤＤＲレジスタにゲートする。

【０１９６】ＭＳ媒体標識をゲートにかけてＤＡＴ Ｍ
Ｔレジスタに入れる。

【０１９７】ソース・アドレス有効信号をゲートにかけ
てＭＳＢ実行機構制御ロジック１３３に送る。

【０１９８】ソースＦＬＡＧがＥＳＢＮ 実アドレスを
示している場合： サイクル１ ＤＡＴ アドレスレジスタからＡｂｓ Ｒ
ｅｇにゲートする。

【０１９９】ＥＳをゲートにかけてＤＡＴ ＭＴレジス
タに入れる。

【０２００】アドレス有効信号をＭＳＢ実行機構制御ロ
ジック１３３にゲートする。

【０２０１】ソースＦＬＡＧが仮想アドレスを示してい
る場合： サイクル１ ＤＡＴ ＡＤＤＲレジスタ（ＳＸ）＋ＳＴ
Ｄレジスタ（ＳＴＯ）をゲートにかけて、生成されたＳ
ＴＥアドレスとしてＳＴＡレジスタに入れる（ＥＳＡ／
３９０ Ｐｒｉｎｃｉｐｌｅｓ ｏｆ Ｏｐｅｒａｔｉ
ｏｎおよび米国特許出願第０７／４２４，７９７号に記
載されている通り）。

【０２０２】ＤＡＴ ＡＤＤＲレジスタ１−７をＳＴＤ
ＲＥＧ（ＳＴＬ）と比較テストする。ＳＴＬより大で
あれば、例外を引き起こし、ＭＢＳ操作完了を通知す
る。

【０２０３】２ ＳＴＡレジスタからＦＥＴＣＨレジス
タにゲートする。

【０２０４】３ ＦＥＴＣＨレジスタからＭＳＢ ＢＵ
Ｓ上にゲートしＭＳ内のＳＴＥをアクセスする。

【０２０５】４ ＭＳ ＳＴＥデータをゲートにかけて
ＭＳＢ ＢＵＳ上に送出しＳＴＥレジスタに入れる。Ｄ
ＡＴ ＡＤＤＲレジスタ・ビット１−７をＳＴＥ（ＰＴ
Ｌ）と比較テストする。ＰＴＬより大であれば、例外を
引き起こし、ＭＳＢ操作完了を通知する。

【０２０６】５ ＤＡＴ ＡＤＤＲレジスタ（ＰＸ）＋
ＳＴＥレジスタ（ＰＴＯ）のゲートにかけて、生成され
たＰＴＥアドレスとしてＰＴＡに入れる（ＥＳＡ／３９
０ Ｐｒｉｎｃｉｐｌｅｓ ｏｆ Ｏｐｅｒａｔｉｏｎ
および米国特許出願第０７／４２４，７９７号に記載さ
れている通り）。

【０２０７】６ ＰＴＡレジスタからＦＥＴＣＨレジス
タにゲートする。

【０２０８】７ ＦＥＴＣＨレジスタからＭＳＢ ＢＵ
Ｓ上にゲートして、ＭＳ内のＰＴＥをアクセスする。

【０２０９】８ ＭＳからのＰＴＥデータをゲートにか
けて、ＭＳＢ ＢＵＳ上に送出してＰＴＥ ＲＥＧに入
れる。

【０２１０】９ ＰＴＥ（ＰＥＲＡ）をゲートにかけ
て、変換されたソース実アドレスとしてＡＢＳ ＡＤＤ
Ｒレジスタに入れる（ＥＳＡ／３９０ Ｐｒｉｎｃｉｐ
ｌｅｓ ｏｆ Ｏｐｅｒａｔｉｏｎおよび米国特許出願
第０７／４２４，７９７号に記載されている通り）。

【０２１１】ＰＴＥフラグ＝ＭＳならば、ＭＳをゲート
にかけてＭＴ ＲＥＧに入れる。ＰＴＥフラグ＝ＥＳな
らば、ＥＳをゲートにかけてＭＴレジスタに入れる。Ｐ
ＴＥフラグが無効ならば、ページ不在例外を示し、操作
完了を通知する。

【０２１２】１０ ソース・アドレス有効信号をゲート
にかけてＭＳＢ実行機構制御ロジックに送る。

【０２１３】ＭＳＢコプロセッサによるシンクＤＡＴ操
作−図１２および図１３ ＭＳＢコプロセッサのＤＡＴ回路１０９は下述するよう
に、動作サイクルを順次に進めていく。シンクＤＡＴ１
０９はレジスタ１０６−１０８からシンク・フラグと情
報を受け取り、シンクＳＴＥとＰＴＥアドレスを生成
し、シンク仮想アドレス変換のためにＭＳ内のシンクＳ
ＴＥとＰＴＥをアクセスし、シンク記憶媒体タイプを示
し、「アドレス有効」または「例外」を通知し、有効な
らば、変換されたシンク絶対アドレスを記憶レジスタ１
３１に送る。このアドレスはページ移動記憶コマンドと
なって、それぞれのシンク仕様を得るために移動操作で
シンク・ページをアクセスするときにＳＣＥに送られ
る。

【０２１４】サイクル０ シンク・フラグをゲートにか
けてＤＡＴ制御回路におくる。

【０２１５】シンク・オフセットをゲートにかけてＤＡ
Ｔ ＡＤＤＲレジスタに入れる。シンクＳＴＤをゲート
にかけてＳＴＤレジスタに入れる。 シンクＦＬＡＧがＭＳ ＲＥＡＬアドレスを示している
場合： サイクル１ ＤＡＴ ＡＤＤＲレジスタからＤＡＴ Ａ
ＢＳ ＡＤＤＲレジスタにゲートする。

【０２１６】ＭＳ媒体標識をゲートにかけてＤＡＴ Ｍ
Ｔレジスタに入れる。

【０２１７】シンク・アドレス有効信号をゲートにかけ
てＭＳＢ実行機構制御ロジック１３３に送る。

【０２１８】シンクＦＬＡＧがＥＳＢＮ実アドレスを示
している場合： サイクル１ アドレス・レジスタをゲートにかけてＡＢ
Ｓレジスタに送る。

【０２１９】ＥＳをゲートにかけてＭＴ ＲＥＧに入れ
る。

【０２２０】シンク・アドレス有効信号をゲートにかけ
てＭＳＢ実行気候制御ロジック１３３に送る。

【０２２１】シンクＦＬＡＧが仮想アドレスを示してい
る場合： サイクル１ ＤＡＴ ＡＤＤＲレジスタ（ＳＸ）＋ＳＴ
Ｄレジスタ（ＳＴＯ）のゲートにかけて、生成されたシ
ンクＳＴＥアドレスとしてＳＴＡレジスタに入れる（Ｅ
ＳＡ／３９０ Ｐｒｉｎｃｉｐｌｅｓ ｏｆＯｐｅｒａ
ｔｉｏｎおよび米国特許出願第０７／４２４，７９７号
に記載されているとおり）。

【０２２２】ＤＡＴ ＡＤＤＲレジスタ１−７をＳＴＤ
ＲＥＧ（ＳＴＬ）と比較テストする。ＳＴＬより大な
らば、例外を引き起こし、ＭＳＢ操作完了を通知する。

【０２２３】２ ＳＴＡレジスタをゲートにかけてＦＥ
ＴＣＨレジスタに入れる。

【０２２４】３ ＦＥＴＣＨレジスタをゲートにかけて
ＭＳＢ ＢＵＳ上に送出しＭＳ内のＳＴＥをアクセスす
る。

【０２２５】４ ＭＳ ＳＴＥデータをゲートにかけて
ＭＳＢ ＢＵＳ上に送出しＳＴＥレジスタに入れる。

【０２２６】ＤＡＴ ＡＤＤＲレジスタ・ビット１−７
をＳＴＤ ＲＥＧ（ＰＴＬ）と比較テストする。

【０２２７】５ ＤＡＴ ＡＤＤＲレジスタ（ＰＸ）＋
ＳＴＥレジスタ（ＰＴＯ）をゲートにかけて、生成され
たシンクＰＴＥアドレスとしてＰＴＡレジスタに入れる
（ＥＳＡ／３９０ Ｐｒｉｎｃｉｐｌｅｓ ｏｆＯｐｅ
ｒａｔｉｏｎおよび米国特許出願第０７／４２４，７９
７号に記載されているとおり）。

【０２２８】６ ＰＴＡレジスタからＦＥＴＣＨレジス
タにゲートする。

【０２２９】７ ＦＥＴＣＨレジスタからＭＳＢ ＢＵ
Ｓ上にゲートしＭＳ内のＰＴＥをアクセスする。

【０２３０】８ ＭＳからのＰＴＥデータをゲートにか
けてＭＳＢ ＢＵＳ上に送出しＰＴＥ ＲＥＧに入れ
る。

【０２３１】９ ＰＴＥ（ＰＦＲＡ）をゲートにかけ
て、変換されたシンク実アドレスとしてＡＢＳ ＡＤＤ
Ｒレジスタに入れる（ＥＳＡ／３９０ Ｐｒｉｎｃｉｐ
ｌｅｓ ｏｆ Ｏｐｅｒａｔｉｏｎおよび米国特許出願
第０７／４２４，７９７号に記載されている通り）。

【０２３２】ＰＴＥフラグ＝ＭＳならば、ＭＳをゲート
にかけてＭＴ ＲＥＧに入れる。

【０２３３】ＰＴＥフラグ＝ＥＳならば、ＥＳをゲート
にかけてＭＴ ＲＥＧに入れる。

【０２３４】ＰＴＥフラグが無効を示していれば、ペー
ジ不在例外を示し、操作完了を通知する。

【０２３５】１０ シンク・アドレス有効信号をゲート
にかけてＭＳＢ実行機構制御ロジック１３３に送る。

【０２３６】いくつかの実施例を示して本発明を説明し
てきたが、本発明の精神と範囲を逸脱することなく、態
様および細部の変更が可能であることは当業者に明らか
である。

【０２３７】

【発明の効果】以上から明らかなように、本発明非同期
プロセッサによるデータ移動方法および装置によれば、
コプロセッサが主記憶装置（ＭＳ）と拡張記憶装置（Ｅ
Ｓ）のような、同一または異なる媒体の異なるロケーシ
ョン間で、仮想アドレス指定方式によってデータを複数
ページ単位で非同期に移動することが可能となる。

【図面の簡単な説明】

【図１】コンピュータ・エレクトロニック・コンプレッ
クス（ＣＥＣ）とＣＥＣ内にコプロセッサとして設けら
れた非同期データ・ムーバ（ＡＤＭ）ハードウェアを示
す概要図である。

【図２】移動仕様ブロック（ＭＳＢ）を使用してＡＤＭ
プログラム内でＡＤＭを呼び出し、実行するためのアド
レス指定構造を示す図である。

【図３】移動仕様ブロック（ＭＳＢ）の実施例を示す図
である。

【図４】ＡＤＭチャネル開始（ＳＳＣＨ）命令の操作を
示すフローチャートである。

【図５】作業待ち行列から作業要素を取り出して処理す
るためのＡＤＭコプロセッサの動作を示す全体フローチ
ャートである。

【図６】図４，図５に示したフローチャートで使用され
ているＣＣＷＬＯＯＰマイクロコード・ルーチンの動作
を示すフローチャートである。

【図７】図６に示したフローチャートで使用されている
ＣＣＷＥＸＥマイクロコード・ルーチンの動作を示すフ
ローチャートである。

【図８】図７に示したフローチャートで使用されている
ＭＯＶＥマイクロコード・ルーチンの動作を示すフロー
チャートである。

【図９】図７に示したフローチャートで使用されている
ＭＯＶＥマイクロコード・ルーチンの動作を示すフロー
チャートである。

【図１０】図７に示したフローチャートで使用されてい
るＳＥＮＳＥマイクロコード・ルーチンの動作を示すフ
ローチャートである。

【図１１】図７に示したフローチャートで使用されてい
るＳＥＮＳＥ ＩＤマイクロコード・ルーチンの動作を
示すフローチャートである。

【図１２】図１に示したＡＤＭコプロセッサのＭＳＢ実
行機構データ・フロー・ロジックを示す詳細図である。

【図１３】図１２に示すようにＡＤＭコプロセッサ内に
設けられ、ソースの動的アドレス変換（ＤＡＴ）操作を
行うためのデータ・フロー・ロジック・ハードウェア回
路を示す図である。

【図１４】図１０に示すようにＡＤＭコプロセッサ内に
設けられ、シンクの動的アドレス変換（ＤＡＴ）操作を
行うためのデータ・フロー・ロジック・ハードウェア回
路を示す図である。

【符号の説明】

１〜Ｎ 中央プロセッサ（ＣＰ） ２０ ＡＤＭ（非同期データムーバ）コプロセッサ ２０Ａ ＡＤＭコプロセッサ ２０Ｂ ローカル記憶域 ２０Ｃ ＭＳＢ（移動仕様記載ブロック）実行機構 ２０Ｄ ＡＤＭアダプタ ２１Ａ ＳＣＥ ＥＳ／ＭＳバス・ハードウェア ２２ 入出力チャネル・サブシステム ２３ 主記憶機構（ＭＳ，システムメモリ） ２４ 拡張記憶機構（ＥＳ） ２６ ハードウェア記憶域（ＨＷＡ） ３１ ＡＤＭ ＣＣＷ（チャネル制御ワード）リスト ３２ ＭＳＢリスト １００ ＡＤＭバス １３３ ＭＳＢ実行機構制御回路 １０１〜１０３ レジスタ １０４ ロジック回路 １０６〜１０８ レジスタ １０９ ロジック回路 １１１ レジスタ １１２ デクリメンタ １２１ レジスタ １２２ レジスタ １２３ レジスタ １２６ レジスタ １２７ レジスタ １２８ レジスタ １３１ 記憶レジスタ １３３ 制御回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 トーマス ジェイ． デュケット アメリカ合衆国 12580 ニューヨーク州 スタッツバーグ ブラウンズ パウンド ロード 364ビー (72)発明者 デイヴィッド ブルース リンドクィスト アメリカ合衆国 27613 ノース カロラ イナ州 ラーレイ レイク スプリングス コート 4001 (72)発明者 キャスパー アンソニー スカルツィ アメリカ合衆国 12601 ニューヨーク州 パウキープシィ アカデミー ストリート 160 (56)参考文献 特開 昭58−9276（ＪＰ，Ａ) 特開 平３−46045（ＪＰ，Ａ)

Claims (11)

【特許請求の範囲】
1. 【請求項１】 データ処理システムにおける非同期デー
   タ移動装置であって、 （ａ）少なくとも１つの中央プロセッサ（ＣＰ）、シス
   テム・メモリ（ＭＳ）、および入出力（Ｉ／Ｏ）システ
   ムと、 （ｂ）非同期コプロセッサに対する作業要素を生成する
   ためにデータ移動命令を実行し、そのあとで他の命令を
   実行するためのＣＰ実行手段と、 （ｃ）作業要素を取り出して、移動仕様ブロック（ＭＳ
   Ｂ）へのアドレスを指定したコプロセッサ・プログラム
   を開始するためのコプロセッサ手段と、 （ｄ）コプロセッサ内にあって、１つまたは２つ以上の
   データ・ページをソース・ロケーションからシンク・ロ
   ケーションへ移動することを制御する手段とを備え、 前記ＭＳＢは、移動すべき１つまたは２つ以上のページ
   が置かれているソース・ロケーションを指定したソース
   仕様とソース・ページが移動される宛先のシンク・ロケ
   ーションを指定したシンク仕様とを有し、前記ＣＰはコ
   プロセッサが１つまたは２つ以上のページを移動してい
   る間に他の命令を実行する機能を有することを特徴とす
   る非同期データ移動装置。
2. 【請求項２】 請求項１に記載したデータ処理システム
   における非同期データ移動装置において、さらに、 （ａ）２つ以上の媒体から構成され、各媒体は独立して
   アドレス指定が可能であるシステム・メモリと、 （ｂ）ＭＳＢの中にソース媒体とシンク媒体を指定し、
   ソース・ページとシンク・ページが、媒体内に置かれて
   いるロケーションを指定するためのＭＳＢ初期設定手段
   とを備えたことを特徴とする非同期データ移動装置。
3. 【請求項３】 請求項１に記載したデータ処理システム
   における非同期データ移動装置において、さらに、 前記媒体の少なくとも１つに置かれているページのロケ
   ーションを仮想アドレスで指定することを可能にするＭ
   ＳＢ初期設定手段を備えたことを特徴とする非同期デー
   タ移動装置。
4. 【請求項４】 請求項１に記載したデータ処理システム
   における非同期データ移動装置において、さらに、 異なる媒体であるソース媒体とシンク媒体を備えたこと
   を特徴とする非同期データ移動装置。
5. 【請求項５】 少なくとも１つの中央プロセッサおよび
   システム・メモリを備えるデータ処理システムにおける
   非同期データ移動装置であって、 （ａ）作業待ち行列に置かれる作業要素を生成し、作業
   要素が作業待ち行列上に存在することをコプロセッサに
   通知するためにデータ移動命令を実行するプロセッサ実
   行手段と、 （ｂ）通知したプロセッサによって開始されて、少なく
   とも１つの移動仕様ブロック（ＭＳＢ）をもつコプロセ
   ッサ・ページ転送プログラムのロケーションを突き止め
   るために作業待ち行列をアクセスして、作業要素を取り
   出す制御プログラムをもつ非同期コプロセッサ手段と、 （ｃ）コプロセッサに置かれていて、ＭＳＢに含まれる
   仮想アドレスを、要求されたソース・アドレスおよびシ
   ンク・アドレスがシステム・メモリに置かれているロケ
   ーションと直接アドレス指定関係をもつアドレスに変換
   するための手段とを備え、 前記ＭＳＢは、転送すべきソース・ページのロケーショ
   ンを指定したソース仕様およびソース・ページが転送さ
   れる宛先のシンク・ページのロケーションと移動すべき
   ページのカウントを指定したシンク仕様およびページ転
   送の特性を制御するためのフラグ・フィールドを有する
   ことを特徴とする非同期データ移動装置。
6. 【請求項６】 請求項５に記載した非同期データ移動装
   置において、さらに、 ソース・ロケーションとシンク・ロケーションの第１媒
   体または第２媒体またはその両媒体を指定するための標
   識をもつフラグ・フィールドを備えたことを特徴とする
   非同期データ移動装置。
7. 【請求項７】 請求項５に記載した非同期データ移動装
   置において、さらに、 フラグ・フィールドによって第１媒体として指定される
   主記憶機構（ＭＳ）と第２媒体として指定される拡張記
   憶機構（ＥＳ）とを備えたことを特徴とする非同期デー
   タ移動装置。
8. 【請求項８】 少なくとも１つの中央プロセッサおよび
   システム・メモリ備えるデータ処理システムにおける非
   同期データ移動装置であって、 （ａ）作業待ち行列に置かれる作業要素を生成し、作業
   要素が作業待ち行列上に存在することをコプロセッサに
   通知するためにデータ移動命令を実行するプロセッサ実
   行手段と、 （ｂ）通知したプロセッサによって開始されて、少なく
   とも１つの移動仕様ブロック（ＭＳＢ）をもつコプロセ
   ッサ・ページ転送プログラムのロケーションを突き止め
   るために作業待ち行列をアクセスして、作業要素を取り
   出す制御プログラムをもつ非同期コプロセッサ手段と、 （ｃ）ＭＳＢのロケーションを指定した少なくとも１つ
   のチャネル制御ワード（ＣＣＷ）を有し、システム内の
   仮想アドレスまたは実アドレス・ロケーションに置かれ
   た１つまたは２つ以上のデータ・ページをシステム内で
   転送することを制御するコプロセッサ・ページ転送プロ
   グラムとを備え、 前記ＭＳＢは、転送すべきソース・ページのロケーショ
   ンと移動すべきページ・カウントを指定したソース仕様
   およびソース・ページが転送される宛先のシンク・ペー
   ジのロケーションを指定したシンク仕様およびページ転
   送の特性を制御するためのフラグ・フィールドを有する
   ことを特徴とする非同期データ移動装置。
9. 【請求項９】 請求項８に記載した非同期データ移動装
   置において、さらに、 ＭＳＢのソース仕様域とシンク仕様域に置かれていて、
   それぞれの域の中のアドレスがシステム内の主記憶機構
   （ＭＳ）にあるか、拡張機構（ＥＳ）にあるかを指定す
   るためのフラグ・フィールドを備えたことを特徴とする
   非同期データ移動装置。
10. 【請求項１０】 少なくとも１つの中央プロセッサ（Ｃ
    Ｐ）、システム・メモリ（ＭＳ）、および入出力（Ｉ／
    Ｏ）システムをデータ処理システムに用意するデータ処
    理システム用の、非同期データ移動方法であって、 （ａ）ＣＰプログラムの中の非同期データ移動命令を実
    行して、待ち行列上に置かれる作業要素を生成するステ
    ップと、 （ｂ）要素が待ち行列に追加されることをＣＰからコプ
    ロセッサに通知するステップと、 （ｃ）コプロセッサによって待ち行列からアクセスされ
    る各待ち行列要素ごとに、ページ移動操作をコプロセッ
    サに実行させるステップと、 （ｄ）各要求が完了または中止したときに、コプロセッ
    サからＣＰに通知するステップと、 （ｅ）待ち行列に作業要素が残っていないときに、コプ
    ロセッサを待ち状態にするステップと、 （ｆ）作業要素が待ち行列に置かれることを示す信号が
    ＣＰから送られたときに、コプロセッサを待ち状態から
    解除するステップと、 （ｇ）チャネル制御ワード（ＣＣＷ）をもつコプロセッ
    サ・プログラムを開始し、一部のＣＣＷは少なくとも１
    つの移動仕様ブロック（ＭＳＢ）へのアドレスを指定し
    ており、各ＭＳＢは転送すべきページが置かれているシ
    ステム内のソース・ロケーションと該ソース・ページが
    転送される宛先のシンク・ロケーションを指定してお
    り、１つまたは２つ以上の作業要素が待ち行列に置かれ
    ているとき１つまたは２つ以上のページ移動を制御する
    ステップと、 （ｈ）コプロセッサからメモリ・コントローラに対して
    ページ・フェッチ・コマンドとページ・ストア・コマン
    ドが出されると、それを受けて少なくとも１つのメモリ
    ・コントローラにメモリ・フェッチとメモリ・ストアを
    制御させるステップと、 （ｉ）コプロセッサの制御の下でページ転送プログラム
    が完了したときＣＰに信号を出して、ページ転送が行わ
    れたＣＰプログラムに完了通知するステップと、 （ｊ）現在または最後の操作の現在状態の情報を要求し
    た別のＣＣＷタイプに応答するために、アドレス、カウ
    ント、およびエラー通知を収めている内部コプロセッサ
    ・レジスタの内容を与えるステップと、 （ｋ）コプロセッサのタイプ、モデルおよび機能に関す
    る情報を要求した別のＣＣＷタイプに応答するステップ
    とを備えたことを特徴とする非同期ページ移動方法。
11. 【請求項１１】 請求項１０に記載したデータ処理シス
    テム用の非同期データ移動方法において、コプロセッサ
    は、さらに、 前記コプロセッサ・プログラムの中の最後のＣＣＷを通
    してロケーションが指定されたＭＳＢがリストの中の最
    後のＭＳＢであることを示しているとき、該コプロセッ
    サ・プログラムの中の次のＣＣＷをフェッチすることを
    特徴とする非同期データ移動方法。