JPH0388049A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は情報処理装置に関し、特に情報処理装置におけ
る主記憶装置と拡張メモリ装置との間の非同期データ移
送方式に関する。

従来技術 近年、汎用コンピュータにおいては処理速度の向上や記
憶媒体および半導体記憶の種類の多様化とコストとの関
係から、記憶の階層化に拍車がかかっており、「電子デ
ィスク」や「ディスクキャッシュ」といった新技術が磁
気ディスクと主記憶とのスピードギャップを埋める方法
として次々に登場してきている。

拡張メモリもこのような記憶階層化の流れの中で生まれ
た技術であり、アクセススピードの点では主記憶よりも
遅いが、電子ディスクよりは速く、コストの点では主記
憶よりも安価であるが、電子ディスクや磁気ディスクよ
りも高価な記憶手段である。

この拡張メモリ上の空間は限られた機械命令およびチャ
ネルプログラムによってのみ指定が可能である。すなわ
ち、主記憶と拡張メモリとの間をページ単位あるいは特
定バイト長即位で相互に移送する移送命令と、拡張メモ
リと外部記憶との間で直接的に入出力転送を行うチャネ
ルプログラムとが拡張メモリ空間への唯一のアクセス手
段であり、他の一般の機械命令では拡張メモリを直接ア
クセスすることができない。

また、上記の移送命令には命令が指定した移送動作が完
了しないと命令が終わらない同期データ移送と、命令は
指定した移送動作のトリガを与えるだけで終了し、その
後移送が行われて完了した時点で終了をソフトウェアに
通知する非同期データ移送とがあり、移送データ長とプ
ロセッサの利用効率によって使い分けられている。

この拡張メモリの用途は、主記憶に常駐はしないがアク
セス頻度の高い物理ページ、あるいはシステムの性能を
左右するような物理ページを拡張メモリに格納しておき
、ページフォルトが発生した際に仮想記憶マネジャが拡
張メモリから主記憶へページ移送（ページイン）するこ
とによって、入出力転送によりページインするよりも高
速な、オーバヘッドロスの少ないハイパー空間を実現す
ることである。

従来、この拡張メモリは汎用大型コンピュータの領域で
主に用いられた経緯から、上述の非同期データ移送も専
用のハードウェアによって行われていた。

しかしながら、近年、同一のアーキテクチャやオペレー
ティングシステムがカバーする汎用コンピュータの性能
レンジが大きくなるにつれ、この拡張メモリは汎用大型
コンピュータだけの技術とはいえなくなり、汎用中・小
型コンピュータの領域でも大型コンピュータと同一のア
ーキテクチャやオペレーティングシステムの下で拡張メ
モリを安価な方法で実現する必要が生じてきた。

上述したような背景から、汎用中・小型コンピュータの
領域でも拡張メモリを実現する必要があるが、非同期デ
ータ移送を汎用大型コンピュータのように専用のハード
ウェアによって実現したのでは、コストの上で階層化が
達成できないという欠点がある。

発明の目的 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、汎用中・小型コンピュータにおいてコス
トバランスよく拡張メモリ機能を実現することができる
情報処理装置の提供を目的とする。

発明の構成 本発明による情報処理装置は、主記憶装置と拡張メモリ
装置との間で非同期データ移送命令が実行されるとき、
前記非同期データ移送命令の移送元アドレスと移送先ア
ドレスと移送量とを保持する保持手段と、前記非同期デ
ータ移送命令に応答して予め設定された所定間隔で割込
み信号を生成する割込み信号生成手段と、前記割込み信
号生成手段からの割込み信号の夫々に応答して、前記保
持手段に保持された前記移送元アドレスと前記移送先ア
ドレスと前記移送量とに基づいて前記主記憶装置と前記
拡張メモリ装置との間の前記非同期データ移送命令を複
数回に分割して実行する実行手段とを含むことを特徴と
する。

実施例 次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例の構成を示すブロック図であ
る。図において、データ処理装置１は主記憶装置２から
機械命令を逐次的に取出して、その命令コードを解析し
、所定の機能を達成するための時間軸上でシーケンシャ
ルな制御情報を制御記憶１０から取出してマイクロプロ
グラムレジスタ１５にセットすることにより機械命令を
実行している。

データ処理装置１において主記憶装置２と拡張メモリ装
置３との間の非同期データ移送命令が出現すると、つま
り非同期データ移送命令がマイクロプログラムレジスタ
１５にセットされると、この命令を実現するためのシー
ケンシャルな制御情報により移送元および移送先の番地
や移送容量などがデータ処理、装置１内の作業用レジス
タ（図示せず）に設定される。

このとき同時に、タイマ回路１２を活性化するためのモ
ード信号がタイマ活性化モード信号レジスタ（以下モー
ド信号レジスタとする）１３に設定され、非同期データ
移送命令が終了する。

モード信号レジスタ１３に設定されたモード信号は信号
線１０５を介してゲート回路１４に供給されるため、ゲ
ート回路１４からはタイマ回路１２からの一定時間間隔
信号１０４が割込み信号として信号線１０６を介してシ
ーケンス制御部１１に供給される。

すなわち、モード信号レジスタ１３にモード信号が設定
されると、シーケンス制御部１１には一定時間間隔で信
号線１０６を介して割込み信号が供給されることになる
。

信号線１０６を介して入力される割込み信号がオン状態
になると、シーケンス制御部１１では割込みリクエスト
フリップフロップ（以下割込みリクエストＦＦとする）
（図示せず）をセットする。

この割込みリクエストＦＦは機械命令が１つ終了する毎
に参照され、セット状態にあるときには次の機械命令を
実行する制御記憶１０上のマイクロプログラムシーケン
スの代りに、割込み処理を実行する制御記憶１０上のマ
イクロプログラムシーケンスが読出されて割込みが発生
する。この割込み発生動作はシーケンス制御部１１で行
われる。

第２図は本発明の一実施例の動作を示すタイムチャート
である。図において、ａ１〜ａ５は夫々データ処理装置
１で機械命令が実行される期間を示し、ｂＬ−ｂ４は夫
々データ処理装置１で割込み処理が実行される期間を示
している。

この第２図に示すように、機械命令が実行されていると
きに（期間ａｔ）シーケンス制御部１１の割込みリクエ
ストＦＦがセットされて剖込みが発生すると、割込み処
理が制御記憶１０上のマイクロプログラムシーケンスに
より実行され（期間ｂＩ）、この割込み処理が終了した
後に割込み発生により実行開始が抑止されていた次の機
械命令が実行される（期間ａ２）。

さらに、モード信号レジスタ１３にモード信号が設定さ
れている限り、タイマ回路１２により等時間間隔で、す
なわちタイマ回路１２から一定時間間隔信号１０４が出
力される毎にシーケンス制御部１１内の割込みリクエス
トＦＦがセットされ、上述の割込みが発生して割込み処
理が行われる（期間ｂ２〜ｂ４）。

本実施例では上記の割込み処理のマイクロプログラムに
より主記憶装置２と拡張メモリ装置３との間のデータ移
送が実行される。

たとえば、主記憶装置２から拡張メモリ装置３にデータ
移送が行われる場合には、以下のように行われる。

制御部！！１０から割込み処理のマイクロプログラムが
逐次的に読出されると、該マ・ｆクロプログラムはマイ
クロプログラムレジスタ１５に格納され、信号ｍｔｏＬ
１０８を介して主記憶アクセス制御部１６および拡張メ
モリアクセス制御部１７に制御信号が供給される。

マイクロプログラムレジスタ１５から主記憶アクセス制
御部１６に制御信号が供給されると、この制御信号によ
り作業用レジスタに設定された移送元の番地や移送容量
に基づいて主記憶装置２上のデータ読出しが主記憶アク
セス制御部１６に指示される。

主記憶アクセス制御部１６はその指示により主記憶装置
２からデータを読出し、読出したデータをバッファ回路
１８に格納する。

次に、マイクロプログラムレジスタ１５から拡張メモリ
アクセス制御部１７に制御信号が供給されると、この制
御信号により作業用レジスタに設定された移送先の番地
に基づいてバッファ回路１８に格納されたデータの拡張
メモリ装置３上への書込みが拡張メモリアクセス制御部
１７に指示される。

拡張メモリアクセス制御部１７はその指示によりバッフ
ァ回路１８に格納されたデータを拡張メモリ装置３上に
書込む。

この主記憶装置２から拡張メモリ装置３へのデータ移送
は単位データ長（たとえば４バイト）でマイクロプログ
ラムに逐次制御されて反復的に行われるが、移送性能を
向上させるためにバッファ回路１８を多数のバッファエ
ントリから構成し、データが主記憶装置２から返される
までの待ち時間が実質的にオーバヘッドとならないよう
にしている。

この種の非同期データ移送命令は同期データ移送命令に
較べて移送容量が大きいので、その命令によって指定さ
れた移送容量のデータを一度の割込み処理で移送すると
、データ処理装置１における機械命令の実行が長時間中
断され、システムスループットが著しく低下する。

そのため、その命令によって指定された移送容量を何等
分かして、−度の割込み処理で少しずつ移送することに
よりシステムスループットが著しく低下しないようにし
ている。

したがって、移送元および移送先の番地や移送容量など
が設定される作業用レジスタとは別の作業用レジスタに
移送済容量の格納場所を設け、その移送命令によって零
クリアし、６割込み処理終了時に実移送容量に基いて更
新するという方法をとる。

さらに、この移送済容量が非同期データ移送命令で指定
された移送容量と一致してデータ移送が完了したことを
示すときに、割込み処理のマイクロプログラムによりモ
ード信号レジスタ１３のモード信号をタイマ回路１２が
非活性化するように設定し、これ以降割込みが発生しな
いようにする。

これにより、非同期データ移送命令によって起動された
データ移送動作がすべて完了する。よって、専用のハー
ドウェアを設けることなく、非同期データ移送を実現す
ることができ、汎用中・小型コンピュータにおいてコス
トバランスよく拡張メモリ機能を実現することができる
。

このように、主記憶装置２と拡張メモリ装置３との間の
非同期データ移送命令に応答してタイマ回路１２から予
め設定された所定間隔で割込み信号を出力し、この割込
み信号の夫々に応答して制御記憶１０から割込み処理の
マイクロプログラムを読出して主記憶アクセス制御部１
６および拡張メモリアクセス制御部１７により主記憶装
置２と拡張メモリ装置３との間の非同期データ移送命令
を複数回に分割して実行するようにすることによっで、
汎用中・小型コンピュータにおいてコストバランスよく
拡張メモリ機能を実現することができる。

尚、本発明の一実施例では主記憶装置２と拡張メモリ装
置３とを夫々別のハードウェアにより実現している場合
について述べたが、主記憶装置２の一部領域を拡張メモ
リ装置３として利用する場合にも適用できることは明白
であり、これに限定されない。

発明の詳細 な説明したように本発明によれば、主記憶装置と拡張メ
モリ装置との間の非同期データ移送命令に応答して予め
設定された所定間隔で割込み信号を生威し、この割込み
信号の夫々に応答して主記憶装置と拡張メモリ装置との
間の非同期データ移送命令を複数回に分割して実行する
ようにすることによって、汎用中・小型コンピュータに
おいてコストバランスよ（拡張メモリ機能を実現するこ
とができるという効果がある。

【図面の簡単な説明】

ｉｔ図は本発明の一実施例の構成を示すブロック図、第
２図は本発明の一実施例の動作を示すタイムチャートで
ある。 主要部分の符号の説明 １・・・・・・データ処理装置 ２・・・・・・主記憶装置 ３・・・・・・拡張メモリ装置 １０・・・・・・制御記憶 １１・・・・・・シーケンス制御部 １２・・・・・・タイマ回路

Claims (1)

【特許請求の範囲】
1. （１）主記憶装置と拡張メモリ装置との間で非同期デー
   タ移送命令が実行されるとき、前記非同期データ移送命
   令の移送元アドレスと移送先アドレスと移送量とを保持
   する保持手段と、前記非同期データ移送命令に応答して
   予め設定された所定間隔で割込み信号を生成する割込み
   信号生成手段と、前記割込み信号生成手段からの割込み
   信号の夫々に応答して、前記保持手段に保持された前記
   移送元アドレスと前記移送先アドレスと前記移送量とに
   基づいて前記主記憶装置と前記拡張メモリ装置との間の
   前記非同期データ移送命令を複数回に分割して実行する
   実行手段とを含むことを特徴とする情報処理装置。