JP2002099429A - Ｉ／ｏトラップ割り込み方法及びそれを用いたコンピュータシステム - Google Patents
Ｉ／ｏトラップ割り込み方法及びそれを用いたコンピュータシステムInfo
- Publication number
- JP2002099429A JP2002099429A JP2000291175A JP2000291175A JP2002099429A JP 2002099429 A JP2002099429 A JP 2002099429A JP 2000291175 A JP2000291175 A JP 2000291175A JP 2000291175 A JP2000291175 A JP 2000291175A JP 2002099429 A JP2002099429 A JP 2002099429A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- access
- trap
- port address
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】Ｉ／ＯトラップＳＭＩの発生要因を短時間で求
める。 【解決手段】ＰＣＩバス（２）上に発行されたバスサイ
クルの情報を格納するＩ／Ｏトラップ情報レジスタ（２
４）がサウスブリッジ（１６）内に設けられている。こ
のＩ／Ｏトラップ情報レジスタ（２４）にはＩ／Ｏトラ
ップＳＭＩ発生直前のアクセスＩ／Ｏポートアドレス、
及びアクセス方向の情報が格納される。そのため、Ｉ／
ＯトラップＳＭＩによりＳＭＭモードになると、このＩ
／Ｏトラップ情報レジスタ（２４）からアクセスＩ／Ｏ
ポートアドレス、及びアクセス方向の情報が読み出さ
れ、ＳＭＩ割り込みの発生要因を決定する。決定された
発生要因に従ったＳＭＩ処理に分岐する。
める。 【解決手段】ＰＣＩバス（２）上に発行されたバスサイ
クルの情報を格納するＩ／Ｏトラップ情報レジスタ（２
４）がサウスブリッジ（１６）内に設けられている。こ
のＩ／Ｏトラップ情報レジスタ（２４）にはＩ／Ｏトラ
ップＳＭＩ発生直前のアクセスＩ／Ｏポートアドレス、
及びアクセス方向の情報が格納される。そのため、Ｉ／
ＯトラップＳＭＩによりＳＭＭモードになると、このＩ
／Ｏトラップ情報レジスタ（２４）からアクセスＩ／Ｏ
ポートアドレス、及びアクセス方向の情報が読み出さ
れ、ＳＭＩ割り込みの発生要因を決定する。決定された
発生要因に従ったＳＭＩ処理に分岐する。
Description
【０００１】
【発明の属する技術分野】本発明は動作モードの一つと
してシステム管理モード（System Management Mode：以
下、ＳＭＭモードと称する）が定義されているコンピュ
ータシステムに関する。
してシステム管理モード（System Management Mode：以
下、ＳＭＭモードと称する）が定義されているコンピュ
ータシステムに関する。
【０００２】
【従来の技術】近年のＣＰＵ、例えばインテル社の８０
３８６ＳＬ以降のＣＰＵは動作モードとして、リアルモ
ード、プロテクトモード、仮想８６モードに加えてＳＭ
Ｍモードが定義されている。リアルモードはアプリケー
ションプログラムを実行するモードであり、最大1Ｍバ
イトのメモリ空間をアクセスでき、セグメントレジスタ
で表わされるベースアドレスからのオフセット値で物理
アドレスが決定される。プロテクトモードは１タスク当
たり最大４Ｇバイトのメモリ空間をアクセスできるモー
ドであり、ディスクリプタテーブルと称されるアドレス
マッピングテーブルを用いてリニアアドレスが決定さ
れ、リニアアドレスはページングによって最終的に物理
アドレスに変換される。仮想８６モードはリニアモード
で動作するように構成されたプログラムをプロテクトモ
ードで動作させるためのモードであり、リニアモードの
プログラムはプロテクトモードにおける１つのタスクと
して扱われる。
３８６ＳＬ以降のＣＰＵは動作モードとして、リアルモ
ード、プロテクトモード、仮想８６モードに加えてＳＭ
Ｍモードが定義されている。リアルモードはアプリケー
ションプログラムを実行するモードであり、最大1Ｍバ
イトのメモリ空間をアクセスでき、セグメントレジスタ
で表わされるベースアドレスからのオフセット値で物理
アドレスが決定される。プロテクトモードは１タスク当
たり最大４Ｇバイトのメモリ空間をアクセスできるモー
ドであり、ディスクリプタテーブルと称されるアドレス
マッピングテーブルを用いてリニアアドレスが決定さ
れ、リニアアドレスはページングによって最終的に物理
アドレスに変換される。仮想８６モードはリニアモード
で動作するように構成されたプログラムをプロテクトモ
ードで動作させるためのモードであり、リニアモードの
プログラムはプロテクトモードにおける１つのタスクと
して扱われる。
【０００３】ＳＭＭモードは疑似リアルモードであり、
このモードではディスクリプタテーブルは参照されず、
ページングも実行されない。システム管理割り込み（Sy
stemManagement Interruption：以下、ＳＭＩ割り込み
と称する）がＣＰＵに発行された時、ＣＰＵの動作はリ
アルモード、プロテクトモード、又は仮想８６モードか
らＳＭＭモードにスイッチされる。ＳＭＩ割り込みはマ
スク不能割り込み（ＮＭＩ）の一種であるが、通常のＮ
ＭＩやマスク可能割り込み（ＩＮＴＲ）よりも優先度の
高い最優先の割り込みである。このＳＭＩ割り込みを発
行することによって、システム管理プログラムとして用
意された種々のＳＭＩサービスルーチンを実行中のアプ
リケーションプログラムやＯＳ環境に依存せずに起動す
ることができる。
このモードではディスクリプタテーブルは参照されず、
ページングも実行されない。システム管理割り込み（Sy
stemManagement Interruption：以下、ＳＭＩ割り込み
と称する）がＣＰＵに発行された時、ＣＰＵの動作はリ
アルモード、プロテクトモード、又は仮想８６モードか
らＳＭＭモードにスイッチされる。ＳＭＩ割り込みはマ
スク不能割り込み（ＮＭＩ）の一種であるが、通常のＮ
ＭＩやマスク可能割り込み（ＩＮＴＲ）よりも優先度の
高い最優先の割り込みである。このＳＭＩ割り込みを発
行することによって、システム管理プログラムとして用
意された種々のＳＭＩサービスルーチンを実行中のアプ
リケーションプログラムやＯＳ環境に依存せずに起動す
ることができる。
【０００４】ＳＭＭモードの一例としては低消費電力の
実装がある。携帯用のノート型パソコンの電池寿命を延
ばす場合、プロセッサの消費電力を節約しただけではあ
まり効果が上がらず、システム全体の消費電力を制御す
るための仕組みが必要とされる。ＳＭＭモードでの動作
内容をパワーマネジメントＢＩＯＳに記述しておき、Ｓ
ＭＭモードへ移行した段階で、そのＢＩＯＳのアドレス
を指定してパワーマネジメント動作を実行する。ＳＭＭ
モードは既存のアプリケーションソフトウェアを書換え
ること無く、システムのパワーマネジメント動作を実行
することができる。ＳＭＩ割り込みでＳＭＭモードに移
行すると、ＳＭＭモードでしかアクセスしないメモリ空
間又は領域が用意されており、そこで周辺機器のパワー
マネジメントを行なう。パワーマネジメント動作が終了
すると、専用の復帰命令で元の動作に戻る。
実装がある。携帯用のノート型パソコンの電池寿命を延
ばす場合、プロセッサの消費電力を節約しただけではあ
まり効果が上がらず、システム全体の消費電力を制御す
るための仕組みが必要とされる。ＳＭＭモードでの動作
内容をパワーマネジメントＢＩＯＳに記述しておき、Ｓ
ＭＭモードへ移行した段階で、そのＢＩＯＳのアドレス
を指定してパワーマネジメント動作を実行する。ＳＭＭ
モードは既存のアプリケーションソフトウェアを書換え
ること無く、システムのパワーマネジメント動作を実行
することができる。ＳＭＩ割り込みでＳＭＭモードに移
行すると、ＳＭＭモードでしかアクセスしないメモリ空
間又は領域が用意されており、そこで周辺機器のパワー
マネジメントを行なう。パワーマネジメント動作が終了
すると、専用の復帰命令で元の動作に戻る。
【０００５】ＳＭＩ割り込みは特定のＩ／Ｏポートアド
レスへのリードアクセス、またはライトアクセスにより
発生することができる。このように特定のＩ／Ｏポート
アドレスへのリードアクセス、またはライトアクセスに
より発生するＳＭＩ割り込みをＩ／ＯトラップＳＭＩと
称する。しかし、ＣＰＵのＩ／Ｏポートアドレスは有限
個であり、複数のＩ／ＯトラップＳＭＩを同一のＩ／Ｏ
ポートアドレスに割り当てることがある。そのため、Ｉ
／ＯトラップＳＭＩ割り込みが発生した場合、発生した
元となるＩ／Ｏポートアドレス、及びアクセスの方向
（リードアクセス、またはライトアクセス）を認識し
て、それに応じた所定の処理へ分岐する必要がある。
レスへのリードアクセス、またはライトアクセスにより
発生することができる。このように特定のＩ／Ｏポート
アドレスへのリードアクセス、またはライトアクセスに
より発生するＳＭＩ割り込みをＩ／ＯトラップＳＭＩと
称する。しかし、ＣＰＵのＩ／Ｏポートアドレスは有限
個であり、複数のＩ／ＯトラップＳＭＩを同一のＩ／Ｏ
ポートアドレスに割り当てることがある。そのため、Ｉ
／ＯトラップＳＭＩ割り込みが発生した場合、発生した
元となるＩ／Ｏポートアドレス、及びアクセスの方向
（リードアクセス、またはライトアクセス）を認識し
て、それに応じた所定の処理へ分岐する必要がある。
【０００６】しかしながら、従来のＣＰＵのＩ／Ｏトラ
ップＳＭＩ処理においては、発生した元となるＩ／Ｏポ
ートアドレス、及びアクセスの方向を読み出すことが可
能なハードウェアが存在していなかった。そのため、従
来は次のようにして、Ｉ／Ｏポートアドレス、及びアク
セスの方向を求めていた。ＣＰＵがＳＭＭモードに移行
する際に、ＳＭＭモードから復帰する際に必要となる移
行前の各種レジスタの状態をＣＰＵステートマップに保
存している。そこで、このＣＰＵステートマップに格納
されている各レジスタ情報を元に、Ｉ／ＯトラップＳＭ
Ｉ発生直前の上位プログラムを解析して、Ｉ／Ｏポート
アドレス、アクセス方向を求めている。
ップＳＭＩ処理においては、発生した元となるＩ／Ｏポ
ートアドレス、及びアクセスの方向を読み出すことが可
能なハードウェアが存在していなかった。そのため、従
来は次のようにして、Ｉ／Ｏポートアドレス、及びアク
セスの方向を求めていた。ＣＰＵがＳＭＭモードに移行
する際に、ＳＭＭモードから復帰する際に必要となる移
行前の各種レジスタの状態をＣＰＵステートマップに保
存している。そこで、このＣＰＵステートマップに格納
されている各レジスタ情報を元に、Ｉ／ＯトラップＳＭ
Ｉ発生直前の上位プログラムを解析して、Ｉ／Ｏポート
アドレス、アクセス方向を求めている。
【０００７】この解析は処理が複雑であり、大量の処理
が必要であり、ＳＭＩ割り込みが発生してから実際のＳ
ＭＩ処理を実行するまでに時間がかかるという欠点があ
る。
が必要であり、ＳＭＩ割り込みが発生してから実際のＳ
ＭＩ処理を実行するまでに時間がかかるという欠点があ
る。
【０００８】
【発明が解決しようとする課題】このように従来のＩ／
ＯトラップＳＭＩ処理においては、発生した元となるＩ
／Ｏポートアドレス、及びアクセスの方向を読み出すこ
とが可能なハードウェアが存在していないので、Ｉ／Ｏ
トラップＳＭＩ発生直前の上位プログラムを解析して、
Ｉ／Ｏポートアドレス、アクセス方向を求める必要があ
り、時間がかかるという欠点がある。
ＯトラップＳＭＩ処理においては、発生した元となるＩ
／Ｏポートアドレス、及びアクセスの方向を読み出すこ
とが可能なハードウェアが存在していないので、Ｉ／Ｏ
トラップＳＭＩ発生直前の上位プログラムを解析して、
Ｉ／Ｏポートアドレス、アクセス方向を求める必要があ
り、時間がかかるという欠点がある。
【０００９】本発明の目的はＩ／ＯトラップＳＭＩ処理
において、発生した元となるＩ／Ｏポートアドレス、及
びアクセスの方向をより簡易に知ることができ、短時間
にＳＭＩ処理を実行することができる
において、発生した元となるＩ／Ｏポートアドレス、及
びアクセスの方向をより簡易に知ることができ、短時間
にＳＭＩ処理を実行することができる
【００１０】
【課題を解決するための手段】上記した課題を解決し目
的を達成するために、本発明は以下に示す手段を用いて
いる。
的を達成するために、本発明は以下に示す手段を用いて
いる。
【００１１】本発明によるコンピュータシステムは、プ
ロセッサに接続される第１のバスより低速の第２のバス
に接続され、第２のバス上のバスサイクル情報を記憶す
るレジスタと、前記第２のバスに接続され、特定のＩ／
Ｏポートアドレスへのアクセスに応じてシステム管理割
り込みを発生する手段と、前記システム管理割り込み発
生時に、前記レジスタからバスサイクル情報を読み出
し、アクセスされたＩ／Ｏポートアドレス、及びライト
アクセスかリードアクセスかを示すアクセス方向情報を
読取る手段と、前記読取り手段により読取られたＩ／Ｏ
ポートアドレス、及びアクセス方向情報に基づいて所定
のシステム管理割り込み処理を実行する手段とを具備す
るものである。
ロセッサに接続される第１のバスより低速の第２のバス
に接続され、第２のバス上のバスサイクル情報を記憶す
るレジスタと、前記第２のバスに接続され、特定のＩ／
Ｏポートアドレスへのアクセスに応じてシステム管理割
り込みを発生する手段と、前記システム管理割り込み発
生時に、前記レジスタからバスサイクル情報を読み出
し、アクセスされたＩ／Ｏポートアドレス、及びライト
アクセスかリードアクセスかを示すアクセス方向情報を
読取る手段と、前記読取り手段により読取られたＩ／Ｏ
ポートアドレス、及びアクセス方向情報に基づいて所定
のシステム管理割り込み処理を実行する手段とを具備す
るものである。
【００１２】本発明による他のコンピュータシステム
は、プロセッサに接続される第１のバスと、ハードディ
スクドライブに接続され、前記第１のバスより低速の第
２のバスと、前記第１のバスと第２のバスとを接続する
ノースブリッジと、キーボード、ＢＩＯＳ記憶部に接続
され、前記第２のバスより低速の第３のバスと、前記第
２のバスと第３のバスとを接続するサウスブリッジと、
前記サウスブリッジ内に設けられ、アドレスとコマンド
からなる前記第２のバス上のバスサイクル情報を記憶す
るレジスタと、前記サウスブリッジ内に設けられ、特定
のＩ／Ｏポートアドレスへのアクセスに応じてＩ／Ｏト
ラップ割り込みを発生する手段と、前記Ｉ／Ｏトラップ
割り込み発生時に、前記レジスタからバスサイクル情報
を読み出し、アクセスされたＩ／Ｏポートアドレス、及
びライトアクセスかリードアクセスかを示すアクセス方
向情報を読取る手段と、前記読取り手段により読取られ
たＩ／Ｏポートアドレス、及びアクセス方向情報に基づ
いて所定のＩ／Ｏトラップ割り込み処理を実行する手段
とを具備するものである。
は、プロセッサに接続される第１のバスと、ハードディ
スクドライブに接続され、前記第１のバスより低速の第
２のバスと、前記第１のバスと第２のバスとを接続する
ノースブリッジと、キーボード、ＢＩＯＳ記憶部に接続
され、前記第２のバスより低速の第３のバスと、前記第
２のバスと第３のバスとを接続するサウスブリッジと、
前記サウスブリッジ内に設けられ、アドレスとコマンド
からなる前記第２のバス上のバスサイクル情報を記憶す
るレジスタと、前記サウスブリッジ内に設けられ、特定
のＩ／Ｏポートアドレスへのアクセスに応じてＩ／Ｏト
ラップ割り込みを発生する手段と、前記Ｉ／Ｏトラップ
割り込み発生時に、前記レジスタからバスサイクル情報
を読み出し、アクセスされたＩ／Ｏポートアドレス、及
びライトアクセスかリードアクセスかを示すアクセス方
向情報を読取る手段と、前記読取り手段により読取られ
たＩ／Ｏポートアドレス、及びアクセス方向情報に基づ
いて所定のＩ／Ｏトラップ割り込み処理を実行する手段
とを具備するものである。
【００１３】本発明によるＩ／Ｏトラップ割り込み方法
は、特定のＩ／Ｏポートアドレスへのアクセスに応じて
Ｉ／Ｏトラップ割り込みを発生し、システム管理モード
に移行するコンピュータシステムにおいて使用され、割
り込み制御ロジックに所定のＩ／Ｏポートアドレスを設
定し、バスサイクルが発行する毎に、アドレスと、コマ
ンド内容をＩ／Ｏトラップ情報レジスタに格納し、前記
所定のＩ／Ｏポートアドレスへのアクセスに応じてＩ／
Ｏトラップ割り込みを発生し、Ｉ／Ｏトラップ割り込み
発生時に、前記レジスタからアクセスされたＩ／Ｏポー
トアドレス、及びライトアクセスかリードアクセスかを
示すコマンド内容を読取り、読取られたＩ／Ｏポートア
ドレス、及びコマンド内容に基づいて所定のシステム管
理処理を実行するものである。
は、特定のＩ／Ｏポートアドレスへのアクセスに応じて
Ｉ／Ｏトラップ割り込みを発生し、システム管理モード
に移行するコンピュータシステムにおいて使用され、割
り込み制御ロジックに所定のＩ／Ｏポートアドレスを設
定し、バスサイクルが発行する毎に、アドレスと、コマ
ンド内容をＩ／Ｏトラップ情報レジスタに格納し、前記
所定のＩ／Ｏポートアドレスへのアクセスに応じてＩ／
Ｏトラップ割り込みを発生し、Ｉ／Ｏトラップ割り込み
発生時に、前記レジスタからアクセスされたＩ／Ｏポー
トアドレス、及びライトアクセスかリードアクセスかを
示すコマンド内容を読取り、読取られたＩ／Ｏポートア
ドレス、及びコマンド内容に基づいて所定のシステム管
理処理を実行するものである。
【００１４】本発明によれば、Ｉ／ＯトラップＳＭＩ割
り込みの発生時に、割り込み発生直前の上位プログラム
を解析することなく、発生の元となるＩ／Ｏポートアド
レス、アクセス方向をより簡易に知ることができ、短時
間にＳＭＩ処理を実行することができる。
り込みの発生時に、割り込み発生直前の上位プログラム
を解析することなく、発生の元となるＩ／Ｏポートアド
レス、アクセス方向をより簡易に知ることができ、短時
間にＳＭＩ処理を実行することができる。
【００１５】
【発明の実施の形態】以下、図面を参照して本発明によ
るコンピュータシステムの実施形態を説明する。
るコンピュータシステムの実施形態を説明する。
【００１６】図１は本発明の第１実施形態に係るコンピ
ュータシステムの構成を示す図である。本システムはプ
ロセッサバス１、ＰＣＩ（Peripheral Component Inter
connect Bus）バス２、ＩＳＡ（Industry Standard Arc
hitecture Bus）バス３、ＣＰＵ１１、ノースブリッジ
（ホスト／ＰＣＩブリッジ）１２、主メモリ１３、表示
コントローラ（Video Graphics Array：ＶＧＡ）１４、
サウスブリッジ（ＰＣＩ／ＩＳＡブリッジ）１６、Ｉ／
Ｏコントローラ１７、各種ＩＳＡデバイス１８、埋め込
みコントローラ（ＥＣ）１９、その他の各種コントロー
ラ２０、及びシステムＢＩＯＳを格納するＲＯＭ２１等
から構成されている。
ュータシステムの構成を示す図である。本システムはプ
ロセッサバス１、ＰＣＩ（Peripheral Component Inter
connect Bus）バス２、ＩＳＡ（Industry Standard Arc
hitecture Bus）バス３、ＣＰＵ１１、ノースブリッジ
（ホスト／ＰＣＩブリッジ）１２、主メモリ１３、表示
コントローラ（Video Graphics Array：ＶＧＡ）１４、
サウスブリッジ（ＰＣＩ／ＩＳＡブリッジ）１６、Ｉ／
Ｏコントローラ１７、各種ＩＳＡデバイス１８、埋め込
みコントローラ（ＥＣ）１９、その他の各種コントロー
ラ２０、及びシステムＢＩＯＳを格納するＲＯＭ２１等
から構成されている。
【００１７】ＣＰＵ１１は本システム全体の動作を制御
するためのものであり、主メモリ１３にロードされるオ
ペレーティングシステム、システムＢＩＯＳ、および他
の各種のアプリケーションプログラムを実行する。ノー
スブリッジ１２は超高速のプロセッサバス１と高速のＰ
ＣＩバス２を双方向で接続するブリッジ装置であり、こ
こには主メモリ１３をアクセス制御するためのメモリコ
ントロールロジック、および表示コントローラ１４との
接続に使用されるＡＧＰ（Accelerated Graphics Por
t）バス２２の制御ロジックも内蔵されている。
するためのものであり、主メモリ１３にロードされるオ
ペレーティングシステム、システムＢＩＯＳ、および他
の各種のアプリケーションプログラムを実行する。ノー
スブリッジ１２は超高速のプロセッサバス１と高速のＰ
ＣＩバス２を双方向で接続するブリッジ装置であり、こ
こには主メモリ１３をアクセス制御するためのメモリコ
ントロールロジック、および表示コントローラ１４との
接続に使用されるＡＧＰ（Accelerated Graphics Por
t）バス２２の制御ロジックも内蔵されている。
【００１８】ノースブリッジ１２はＰＣＩバス２上のバ
スマスタとして機能することが出来る。主メモリ１３は
オペレーティングシステム、処理対象のアプリケーショ
ンプログラム／ユーティリティ、およびアプリケーショ
ンプログラム等によって作成されたユーザデータ等を格
納する。
スマスタとして機能することが出来る。主メモリ１３は
オペレーティングシステム、処理対象のアプリケーショ
ンプログラム／ユーティリティ、およびアプリケーショ
ンプログラム等によって作成されたユーザデータ等を格
納する。
【００１９】ＰＣＩバス２に接続されるＩ／Ｏコントロ
ーラ１７はＰＣＩバス２上のバスマスタまたはターゲッ
トとして機能するデバイスである。ＰＣカードコントロ
ーラ、ＩＤＥコントローラ、ＰＣＩスロット、サウンド
コントローラ等のデバイスが、Ｉ／Ｏコントローラ１７
としてＰＣＩバス２に接続される。ＰＣカードコントロ
ーラはＰＣカードスロットに装着されたＰＣＭＣＩＡ／
ＣＡＲＤＢＵＳ仕様のＰＣカードの制御を行う。ＰＣカ
ードコントローラも、ＰＣＩバス２上のバスマスタまた
はターゲットとして機能する。ＩＤＥコントローラは例
えばハードディスクドライブやＣＤ−ＲＯＭドライブ等
のＩＤＥデバイスを制御するものである。ＰＣＩスロッ
トには各種ＰＣＩ拡張カードを装着することができる。
ーラ１７はＰＣＩバス２上のバスマスタまたはターゲッ
トとして機能するデバイスである。ＰＣカードコントロ
ーラ、ＩＤＥコントローラ、ＰＣＩスロット、サウンド
コントローラ等のデバイスが、Ｉ／Ｏコントローラ１７
としてＰＣＩバス２に接続される。ＰＣカードコントロ
ーラはＰＣカードスロットに装着されたＰＣＭＣＩＡ／
ＣＡＲＤＢＵＳ仕様のＰＣカードの制御を行う。ＰＣカ
ードコントローラも、ＰＣＩバス２上のバスマスタまた
はターゲットとして機能する。ＩＤＥコントローラは例
えばハードディスクドライブやＣＤ−ＲＯＭドライブ等
のＩＤＥデバイスを制御するものである。ＰＣＩスロッ
トには各種ＰＣＩ拡張カードを装着することができる。
【００２０】サウスブリッジ１６は高速のＰＣＩバス２
と低速のＩＳＡバス３とをつなぐブリッジであり、ＰＣ
Ｉバス２のバスマスタとして動作することができる。Ｉ
ＳＡバス３上にはフロッピー（登録商標）ディスクドラ
イブ、キーボード等の各種ＩＳＡデバイス１８と、シス
テムＢＩＯＳを格納するＲＯＭ２１が接続されている。
と低速のＩＳＡバス３とをつなぐブリッジであり、ＰＣ
Ｉバス２のバスマスタとして動作することができる。Ｉ
ＳＡバス３上にはフロッピー（登録商標）ディスクドラ
イブ、キーボード等の各種ＩＳＡデバイス１８と、シス
テムＢＩＯＳを格納するＲＯＭ２１が接続されている。
【００２１】サウスブリッジ１６は割り込み制御ロジッ
ク２３と、Ｉ／Ｏトラップ情報レジスタ２４とを具備す
る。割り込み制御ロジック２３はＰＣＩバス２上のバス
サイクルを監視し、特定のＩ／Ｏポートアドレスへのリ
ードアクセス、またはライトアクセスを検知すると、Ｉ
／ＯトラップＳＭＩ割り込みを発生し、割込み信号をＣ
ＰＵ１１へ伝える。Ｉ／Ｏトラップ情報レジスタ２４に
は、ＰＣＩバス２上の最新のバスサイクルの情報が常に
記憶されている。バスサイクルの情報とは、コマンドと
アドレスである。このため、Ｉ／ＯトラップＳＭＩ割り
込み発生時には、発生直前のバスサイクルのアドレス、
及びリードアクセスかライトアクセスかのアクセス方向
を示す情報が記憶されている。
ク２３と、Ｉ／Ｏトラップ情報レジスタ２４とを具備す
る。割り込み制御ロジック２３はＰＣＩバス２上のバス
サイクルを監視し、特定のＩ／Ｏポートアドレスへのリ
ードアクセス、またはライトアクセスを検知すると、Ｉ
／ＯトラップＳＭＩ割り込みを発生し、割込み信号をＣ
ＰＵ１１へ伝える。Ｉ／Ｏトラップ情報レジスタ２４に
は、ＰＣＩバス２上の最新のバスサイクルの情報が常に
記憶されている。バスサイクルの情報とは、コマンドと
アドレスである。このため、Ｉ／ＯトラップＳＭＩ割り
込み発生時には、発生直前のバスサイクルのアドレス、
及びリードアクセスかライトアクセスかのアクセス方向
を示す情報が記憶されている。
【００２２】埋め込みコントローラ（ＥＣ）１９はシス
テム全体の電源制御を行う。
テム全体の電源制御を行う。
【００２３】図２のフローチャートを参照して、本発明
によるコンピュータシステムの第1実施形態のＩ／Ｏト
ラップＳＭＩ処理の流れを説明する。
によるコンピュータシステムの第1実施形態のＩ／Ｏト
ラップＳＭＩ処理の流れを説明する。
【００２４】先ず、ステップＳ２において、ＲＯＭ２１
内に格納されているシステムＢＩＯＳが割り込み制御ロ
ジック２３に対してＩ／ＯトラップＳＭＩ処理毎にＩ／
ＯトラップＳＭＩを発生するためのＩ／Ｏポートアドレ
スを設定する。Ｉ／ＯトラップＳＭＩ処理としては、ク
ロック周波数の切換え等があり、各Ｉ／ＯトラップＳＭ
Ｉ処理に対して各Ｉ／Ｏポートアドレスが割り当てられ
る。しかし、Ｉ／Ｏポートアドレスは有限個であるの
で、同一のＩ／Ｏポートアドレスに対するリードアクセ
スとライトアクセスとで別々のＩ／ＯトラップＳＭＩ処
理を割り当てることができる。また、アドレスは１つだ
けではなく、複数設定することも可能である。
内に格納されているシステムＢＩＯＳが割り込み制御ロ
ジック２３に対してＩ／ＯトラップＳＭＩ処理毎にＩ／
ＯトラップＳＭＩを発生するためのＩ／Ｏポートアドレ
スを設定する。Ｉ／ＯトラップＳＭＩ処理としては、ク
ロック周波数の切換え等があり、各Ｉ／ＯトラップＳＭ
Ｉ処理に対して各Ｉ／Ｏポートアドレスが割り当てられ
る。しかし、Ｉ／Ｏポートアドレスは有限個であるの
で、同一のＩ／Ｏポートアドレスに対するリードアクセ
スとライトアクセスとで別々のＩ／ＯトラップＳＭＩ処
理を割り当てることができる。また、アドレスは１つだ
けではなく、複数設定することも可能である。
【００２５】ステップＳ４において、割り込み制御ロジ
ック２３はＰＣＩバス２上のバスサイクルを監視し、設
定されている特定のＩ／Ｏポートアドレスへのリードア
クセス、またはライトアクセスがあるか否かを判断す
る。特定のＩ／Ｏポートアドレスへのリードアクセス、
またはライトアクセスが検出されると、Ｉ／Ｏトラップ
ＳＭＩ割り込みが発生し、ＣＰＵ１１へ割り込み信号を
送信する（ステップＳ６）。
ック２３はＰＣＩバス２上のバスサイクルを監視し、設
定されている特定のＩ／Ｏポートアドレスへのリードア
クセス、またはライトアクセスがあるか否かを判断す
る。特定のＩ／Ｏポートアドレスへのリードアクセス、
またはライトアクセスが検出されると、Ｉ／Ｏトラップ
ＳＭＩ割り込みが発生し、ＣＰＵ１１へ割り込み信号を
送信する（ステップＳ６）。
【００２６】ＣＰＵ１１は割り込み信号をトリガーとし
てＳＭＭモードとなり、システムＢＩＯＳのＳＭＩ処理
へ制御移行する（ステップＳ８）。この時、Ｉ／Ｏトラ
ップ情報レジスタ２４には、ＳＭＩ割り込み発生直前に
ＰＣＵバス２に出されたサイクル情報が格納されてい
る。
てＳＭＭモードとなり、システムＢＩＯＳのＳＭＩ処理
へ制御移行する（ステップＳ８）。この時、Ｉ／Ｏトラ
ップ情報レジスタ２４には、ＳＭＩ割り込み発生直前に
ＰＣＵバス２に出されたサイクル情報が格納されてい
る。
【００２７】そこで、ステップＳ１０において、Ｉ／Ｏ
トラップ情報レジスタ２４に格納されているＩ／Ｏトラ
ップＳＭＩ割り込み発生直前のＩ／Ｏポートアドレス、
及びアクセス方向を示す情報を読み出す。
トラップ情報レジスタ２４に格納されているＩ／Ｏトラ
ップＳＭＩ割り込み発生直前のＩ／Ｏポートアドレス、
及びアクセス方向を示す情報を読み出す。
【００２８】ステップＳ１２において、この読み出され
たＩ／Ｏポートアドレス、及びアクセス方向に基づいて
ＳＭＩの発生要因を決定する。
たＩ／Ｏポートアドレス、及びアクセス方向に基づいて
ＳＭＩの発生要因を決定する。
【００２９】ステップＳ１４において、決定された発生
要因に応じて所定のＩ／ＯトラップＳＭＩ処理に分岐
し、ステップＳ１６において、このＩ／ＯトラップＳＭ
Ｉ処理が実行される。
要因に応じて所定のＩ／ＯトラップＳＭＩ処理に分岐
し、ステップＳ１６において、このＩ／ＯトラップＳＭ
Ｉ処理が実行される。
【００３０】このように、本実施形態によれば、ＰＣＩ
バス２とＩＳＡバス３とを接続するサウスブリッジ１６
内に、ＰＣＩバス２上のバスサイクルを監視し特定のＩ
／Ｏポートアドレスへのアクセスに応じてＩ／Ｏトラッ
プ割り込みを発生する割り込み制御ロジック２３と、バ
スサイクルの情報（アドレス、及びリードアクセス、ラ
イトアクセスかのアクセス方向を示す情報）を常に更新
しながら記憶するＩ／Ｏトラップ情報レジスタ２４とを
設け、Ｉ／Ｏトラップ割り込み発生時にＩ／Ｏトラップ
情報レジスタ２４からバスサイクル情報を読み出し、ア
クセスされたＩ／Ｏポートアドレス、及びライトアクセ
スかリードアクセスかを示すアクセス方向情報を読取
り、読取られたＩ／Ｏポートアドレス、及びアクセス方
向情報に基づいて所定のＩ／Ｏトラップ割り込み処理を
実行する。このため、Ｉ／ＯトラップＳＭＩ発生時にＩ
／ＯトラップＳＭＩ発生直前の上位プログラムを解析せ
ずにＩ／Ｏポートアドレス、アクセス方向を簡易に知る
ことができ、ＳＭＩ割り込みが発生してから短時間に実
際のＳＭＩ処理を実行することができる。
バス２とＩＳＡバス３とを接続するサウスブリッジ１６
内に、ＰＣＩバス２上のバスサイクルを監視し特定のＩ
／Ｏポートアドレスへのアクセスに応じてＩ／Ｏトラッ
プ割り込みを発生する割り込み制御ロジック２３と、バ
スサイクルの情報（アドレス、及びリードアクセス、ラ
イトアクセスかのアクセス方向を示す情報）を常に更新
しながら記憶するＩ／Ｏトラップ情報レジスタ２４とを
設け、Ｉ／Ｏトラップ割り込み発生時にＩ／Ｏトラップ
情報レジスタ２４からバスサイクル情報を読み出し、ア
クセスされたＩ／Ｏポートアドレス、及びライトアクセ
スかリードアクセスかを示すアクセス方向情報を読取
り、読取られたＩ／Ｏポートアドレス、及びアクセス方
向情報に基づいて所定のＩ／Ｏトラップ割り込み処理を
実行する。このため、Ｉ／ＯトラップＳＭＩ発生時にＩ
／ＯトラップＳＭＩ発生直前の上位プログラムを解析せ
ずにＩ／Ｏポートアドレス、アクセス方向を簡易に知る
ことができ、ＳＭＩ割り込みが発生してから短時間に実
際のＳＭＩ処理を実行することができる。
【００３１】なお、本願発明は上記実施形態に限定され
るものではなく、実施段階ではその趣旨を逸脱しない範
囲で種々に変形することが可能である。また、上記実施
形態には種々の段階の発明が含まれており、開示される
複数の構成要件における適宜な組合わせにより種々の発
明が抽出され得る。例えば、実施形態に示される全構成
要件から幾つかの構成要件が削除されても、発明が解決
しようとする課題の欄で述べた課題が解決でき、発明の
効果の欄で述べられている効果が得られる場合には、こ
の構成要件が削除された構成が発明として抽出され得
る。
るものではなく、実施段階ではその趣旨を逸脱しない範
囲で種々に変形することが可能である。また、上記実施
形態には種々の段階の発明が含まれており、開示される
複数の構成要件における適宜な組合わせにより種々の発
明が抽出され得る。例えば、実施形態に示される全構成
要件から幾つかの構成要件が削除されても、発明が解決
しようとする課題の欄で述べた課題が解決でき、発明の
効果の欄で述べられている効果が得られる場合には、こ
の構成要件が削除された構成が発明として抽出され得
る。
【００３２】
【発明の効果】以上説明したように本発明によれば、Ｉ
／ＯトラップＳＭＩ割り込みの発生時に、割り込み発生
直前の上位プログラムを解析することなく、発生の元と
なるＩ／Ｏポートアドレス、アクセス方向を簡易に知る
ことができ、短時間にＳＭＩ処理を実行することができ
る。
／ＯトラップＳＭＩ割り込みの発生時に、割り込み発生
直前の上位プログラムを解析することなく、発生の元と
なるＩ／Ｏポートアドレス、アクセス方向を簡易に知る
ことができ、短時間にＳＭＩ処理を実行することができ
る。
【図１】本発明によるコンピュータシステムの第１の実
施形態の構成を示すブロック図。
施形態の構成を示すブロック図。
【図２】本発明によるコンピュータシステムの第１の実
施形態の動作を示すフローチャート。
施形態の動作を示すフローチャート。
１…プロセッサバス ２…ＰＣＩバス ３…ＩＳＡバス １１…ＣＰＵ １２…ノースブリッジ １６…サウスブリッジ １７…Ｉ／Ｏコントローラ １８…ＩＳＡデバイス ２１…ＲＯＭ ２３…割り込み制御ロジック ２４…Ｉ／Ｏトラップ情報レジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小荒井 学 東京都青梅市新町３丁目３番地の１ 東芝 デジタルメディアエンジニアリング株式会 社内 Ｆターム(参考） 5B061 CC03 CC11 5B098 AA07 BA06 BB11
Claims (3)
- 【請求項１】 プロセッサに接続される第１のバスより
低速の第２のバスに接続され、第２のバス上のバスサイ
クル情報を記憶するレジスタと、 前記第２のバスに接続され、特定のＩ／Ｏポートアドレ
スへのアクセスに応じてシステム管理割り込みを発生す
る手段と、 前記システム管理割り込み発生時に、前記レジスタから
バスサイクル情報を読み出し、アクセスされたＩ／Ｏポ
ートアドレス、及びライトアクセスかリードアクセスか
を示すアクセス方向情報を読取る手段と、 前記読取り手段により読取られたＩ／Ｏポートアドレ
ス、及びアクセス方向情報に基づいて所定のシステム管
理割り込み処理を実行する手段と、を具備することを特
徴とするコンピュータシステム。 - 【請求項２】 プロセッサに接続される第１のバスと、 ハードディスクドライブに接続され、前記第１のバスよ
り低速の第２のバスと、 前記第１のバスと第２のバスとを接続するノースブリッ
ジと、 キーボード、ＢＩＯＳ記憶部に接続され、前記第２のバ
スより低速の第３のバスと、 前記第２のバスと第３のバスとを接続するサウスブリッ
ジと、 前記サウスブリッジ内に設けられ、アドレスとコマンド
からなる前記第２のバス上のバスサイクル情報を記憶す
るレジスタと、 前記サウスブリッジ内に設けられ、特定のＩ／Ｏポート
アドレスへのアクセスに応じてＩ／Ｏトラップ割り込み
を発生する手段と、 前記Ｉ／Ｏトラップ割り込み発生時に、前記レジスタか
らバスサイクル情報を読み出し、アクセスされたＩ／Ｏ
ポートアドレス、及びライトアクセスかリードアクセス
かを示すアクセス方向情報を読取る手段と、 前記読取り手段により読取られたＩ／Ｏポートアドレ
ス、及びアクセス方向情報に基づいて所定のＩ／Ｏトラ
ップ割り込み処理を実行する手段と、を具備することを
特徴とするコンピュータシステム。 - 【請求項３】 特定のＩ／Ｏポートアドレスへのアクセ
スに応じてＩ／Ｏトラップ割り込みを発生し、システム
管理モードに移行するコンピュータシステムにおけるＩ
／Ｏトラップ割り込み方法において、 割り込み制御ロジックに所定のＩ／Ｏポートアドレスを
設定し、 バスサイクルが発行する毎に、アドレスと、コマンド内
容をＩ／Ｏトラップ情報レジスタに格納し、 前記所定のＩ／Ｏポートアドレスへのアクセスに応じて
Ｉ／Ｏトラップ割り込みを発生し、 Ｉ／Ｏトラップ割り込み発生時に、前記レジスタからア
クセスされたＩ／Ｏポートアドレス、及びライトアクセ
スかリードアクセスかを示すコマンド内容を読取り、 読取られたＩ／Ｏポートアドレス、及びコマンド内容に
基づいて所定のシステム管理処理を実行することを特徴
とするＩ／Ｏトラップ割り込み方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000291175A JP2002099429A (ja) | 2000-09-25 | 2000-09-25 | Ｉ／ｏトラップ割り込み方法及びそれを用いたコンピュータシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000291175A JP2002099429A (ja) | 2000-09-25 | 2000-09-25 | Ｉ／ｏトラップ割り込み方法及びそれを用いたコンピュータシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002099429A true JP2002099429A (ja) | 2002-04-05 |
Family
ID=18774298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000291175A Pending JP2002099429A (ja) | 2000-09-25 | 2000-09-25 | Ｉ／ｏトラップ割り込み方法及びそれを用いたコンピュータシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002099429A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006040063A (ja) * | 2004-07-28 | 2006-02-09 | Toshiba Corp | 情報処理装置および情報処理装置のｓｍｉ処理方法 |
| CN110765032A (zh) * | 2019-10-31 | 2020-02-07 | 英业达科技有限公司 | 基于系统管理总线接口对i2c存储器进行读写的方法 |
-
2000
- 2000-09-25 JP JP2000291175A patent/JP2002099429A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006040063A (ja) * | 2004-07-28 | 2006-02-09 | Toshiba Corp | 情報処理装置および情報処理装置のｓｍｉ処理方法 |
| JP4585249B2 (ja) * | 2004-07-28 | 2010-11-24 | 株式会社東芝 | 情報処理装置 |
| US7886100B2 (en) | 2004-07-28 | 2011-02-08 | Kabushiki Kaisha Toshiba | Information processing apparatus and SMI processing method thereof |
| CN110765032A (zh) * | 2019-10-31 | 2020-02-07 | 英业达科技有限公司 | 基于系统管理总线接口对i2c存储器进行读写的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5357628A (en) | Computer system having integrated source level debugging functions that provide hardware information using transparent system interrupt | |
| US7209994B1 (en) | Processor that maintains virtual interrupt state and injects virtual interrupts into virtual machine guests | |
| US4942519A (en) | Coprocessor having a slave processor capable of checking address mapping | |
| US6282601B1 (en) | Multiprocessor data processing system and method of interrupt handling that facilitate identification of a processor requesting a system management interrupt | |
| US5784625A (en) | Method and apparatus for effecting a soft reset in a processor device without requiring a dedicated external pin | |
| JPH0193837A (ja) | デバッグ用マイクロプロセッサ | |
| US6775734B2 (en) | Memory access using system management interrupt and associated computer system | |
| JP3226055B2 (ja) | 情報処理装置 | |
| JPH07334372A (ja) | エミュレートシステム及びエミュレート方法 | |
| JP4155545B2 (ja) | コンピュータシステムおよびデータ転送制御方法 | |
| US6154846A (en) | System for controlling a power saving mode in a computer system | |
| JP2009080563A (ja) | 仮想マシンモニタをモニタするコンピュータとその方法、および仮想マシンモニタモニタプログラム | |
| EP0437550B1 (en) | Information processing system emulation apparatus and method | |
| JP2974577B2 (ja) | コンピュータシステム | |
| JP3003968B2 (ja) | 割込み処理プログラム選択装置及び処理方法 | |
| JP2003196083A (ja) | Ｃｐｕ制御方法、これを用いたコンピュータ装置及びｃｐｕ並びにプログラム | |
| JPS593642A (ja) | 制御レジスタ処理方式 | |
| JP2009134565A (ja) | 仮想計算機システム及び仮想計算機システムの制御方法 | |
| JP2002099429A (ja) | Ｉ／ｏトラップ割り込み方法及びそれを用いたコンピュータシステム | |
| US6105101A (en) | 16 bit bios interrupt calls under 32 bit protected mode application | |
| JP3961669B2 (ja) | コンピュータシステムおよびデータ転送制御方法 | |
| US5970237A (en) | Device to assist software emulation of hardware functions | |
| JP2760228B2 (ja) | キャッシュメモリを内蔵したマイクロプロセッサとそのトレースアナライザ | |
| US7130950B1 (en) | Providing access to memory configuration information in a computer | |
| KR100336743B1 (ko) | 데이터처리회로 |