JPH07312562A

JPH07312562A - データ伝送方法

Info

Publication number: JPH07312562A
Application number: JP7059406A
Authority: JP
Inventors: Atsushi Miyashita; 敦宮下
Original assignee: Hitachi Denshi KK
Current assignee: Hitachi Denshi KK
Priority date: 1994-03-22
Filing date: 1995-03-17
Publication date: 1995-11-28
Anticipated expiration: 2017-07-22
Also published as: JP3305152B2

Abstract

(57)【要約】【目的】エラー訂正機能を用いた伝送方法において、
伝送路のバーストノイズによるエラーが発生した場合に
エラー訂正能力を高く保つために不可欠な、インターリ
ーブ処理および逆インターリーブ処理に係る処理時間を
少なくすることを目的とする。【構成】インターリーブ処理におけるデータの並べ替
えの順序を、あるブロックのデータが前後のブロックの
データと部分的に交錯するようにし、そのブロックのデ
ータが全てインターリーブ処理部に入力される前に、そ
のブロックのデータを出力し始めることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はディジタルのデータ伝送
方法に係わり、特に、インターリーブの方法に関する。

【０００２】

【従来の技術】近年、画像処理技術の内、特に画像情報
の圧縮技術が目覚ましい発展を遂げている。この圧縮技
術によっては、膨大な量の画像データを元の数十分の一
の量に縮減することができ、例えば、ある記録媒体へ格
納できる画像のフレーム数の総量を増大させたり、ま
た、比較的伝送レートの小さい伝送路を用いてデータ伝
送を行う場合であっても、実質的にリアルタイムに画像
を伝送可能とする技術として用いられている。

【０００３】ところで、上記画像情報等の伝送に用いら
れる伝送路においては、伝送しているデータの一部の内
容が外来ノイズ等の影響によりエラーとなり、受信側に
正しい情報が伝送されず、例えば、画像が乱れてしまう
場合がある。その対策として従来から伝送プロトコル
に、エラー訂正機能が付加されている。

【０００４】上述した圧縮技術を用いて画像圧縮された
データの場合、特にエラー訂正効率の高いエラー訂正機
能を実現するために、上記情報に付加されるエラー訂正
符号としては、一般にリードソロモン符号を用いる。

【０００５】なお、上述したエラー訂正符号では、所定
の単位ブロックのデータについての最大訂正数すなわち
誤り訂正能力（例えば、その数が１６ワード）以内の誤
りであれば訂正可能である。しかし、その最大訂正数以
上の連続した、バースト状の誤り（バーストエラー）に
ついては訂正不可能なため、一般に、インターリーブと
呼ばれる処理が行なわれ、より高い訂正能力を得るよう
にしている。

【０００６】インターリーブとは、エラー訂正符号を付
加したデータの順序を一定の規則によって並べ替えた後
記録もしくは伝送し、さらに、再生もしくは伝送された
データを、元のデータの順番に戻るよう、再度並べ直す
ものである。この処理により、上述したエラー訂正符号
と、そのエラー訂正符号でもって修復可能性のあるデー
タとでもって構成された単位ブロック（以下、訂正単位
とも称す）について、その単位ブロックを構成するデー
タが分割される。そして、複数の単位ブロックの分割さ
れたデータが所定の間隔でもって分散配置されたデータ
列が連続して作られる。そして、そのデータ列が伝送さ
れる。そのため、例えば、伝送路上で分散される前の上
記最大訂正数以上の幅のバーストエラーが発生しても、
そのバーストエラー発生期間が上記インターリーブ処理
後の上記単一ブロックのデータの分散配置範囲よりも短
ければエラー訂正は完ぺきに可能となる。

【０００７】図３は、インターリーブ処理を含む一般的
な伝送装置のブロック構成例を示した図である。

【０００８】この構成例を画像情報の伝送を例として簡
単に説明すると、送信側のビデオ信号入力１は、圧縮符
号化処理部２に入力し、圧縮符号データとなり、パリテ
ィ付加部４に入力する。パリティ付加部４は、例えば、
複数ワードの圧縮符号データから求めたエラー訂正符号
を付加した、所定の量の圧縮符号データを、インターリ
ーブ処理部５へ出力する。インターリーブ処理部５は入
力したデータを後述する手順でもって並べ替えを行い、
並べ替えられたデータは、ＳＹＮＣ・ＩＤ付加部６へ出
力される。

【０００９】さらに、ＳＹＮＣ・ＩＤ付加部６は、受信
側でのワード同期または、ブロック同期等のための、同
期検出用のＳＹＮＣコードと、ワードアドレス情報とし
て、並べ替えられたデータの本来の位置を示すための情
報であるＩＤコ−ドとを、その並べ替えられたデータに
付加し、伝送路７へ伝送する。

【００１０】さらに、受信側のＳＹＮＣ・ＩＤ検出部９
は、伝送路７を介して伝送された伝送情報より、例え
ば、その伝送情報が、ＳＹＮＣコード、ＩＤコード、画
像データ、パリティ符号の順に伝送されたのであれば、
それらの情報からＳＹＮＣコ−ドを検出し、引き続きＩ
Ｄコ−ドを検出する。そして、そのＩＤコードを、それ
に続いて届く、並べ替えられた画像データと共に、逆イ
ンターリーブ部１０へ出力する。逆インターリーブ部１
０はＩＤコ−ドに基づいて入力したデータの並べ直しを
行い、並べ直された画像データをエラー訂正処理部１１
へ出力する。エラー訂正処理部１１は、エラー訂正符号
とそれに対応する画像データとから、エラーがあると判
断する場合はエラー訂正を行ない、訂正した画像データ
を伸長復号処理部１２に出力する。伸長復号処理部１２
はこれらデータの伸長復号を行い、送信側のビデオ信号
１と同じレートの画像情報１３を出力する。

【００１１】図４により、インターリーブ処理部５で行
なわれる、データの並べ替えの手順を説明する。また、
時間軸上での、データの並べ替えと並べ直しの関係を表
すタイムチャートを図５に示す。

【００１２】なお、図５および後述する各タイムチャー
トにおいて、伝送路における伝送遅延時間は考慮に入れ
ないで、表示しないものとする。

【００１３】図４は、入力されたワード順に図面の左か
ら右へ横に並べられたｍワード（図４中ではｍ＝４）の
データであって、画像データおよびその画像データに付
加されたエラー訂正符号の二種のデータ信号より構成さ
れた訂正単位の内、インターリーブ前の連続したｎ個
（図４中ではｎ＝３）の訂正単位が、インターリーブ処
理部５を構成するメモリの一部に入力する順序（図４の
（ａ））と、インターリーブ後に並べ替えられたデータ
が、インターリーブ処理部５のメモリの一部から出力す
る順序（図４の（ｂ））とを、矢印によって模式的に表
した図である。なお、図４中のデータＤ₀₀〜Ｄ₂₃につい
ては、データの発生順序により番号を附している。

【００１４】図４の（ａ）および（ｂ）において、それ
ぞれのデータの記された位置は同じである。図４（ａ）
は、その図において最も上位に位置するデータが、その
矢印の向きに従い、左から右の順に入力され、次に、一
つ下の位置のデータが同様に入力され、同様に最も下位
のデータまで順に入力される様子を表している。また、
図４（ｂ）は、その図において最も左側に位置するデー
タが、その矢印の向きに従い、上から下の順にデータが
出力され、次に、一つ右の位置のデータが同様に出力さ
れ、同様に最も右側のデータまで順に出力される様子を
表している。なお、これらの処理は、ｍ×ｎワードから
なるブロックごとに、連続して繰り返し実行される。

【００１５】さらに、図４を用いて上記説明したところ
のインターリーブ処理について、図５を用いて説明す
る。図５において、（ａ）は、インターリーブ前のデー
タ列を表し、（ｂ）は、伝送データ列（インターリーブ
後のデータ列）、さらに（ｃ）は、逆インターリーブ後
のデータ列を時系列で表している。

【００１６】なお、図５においては、並べ替えの動作の
説明を容易にするため、上述したＳＹＮＣコード、およ
びＩＤコードを付加しない場合について説明する。ＳＹ
ＮＣコード、およびＩＤコードを付加した場合のタイミ
ングチャートは、図２０に示し、後で説明する。

【００１７】ここで、ｍ×ｎ個のワードデータＤ₀₀〜Ｄ
_{(n―1)(m―1)}からなるブロックがインターリーブ処理部
５に入力されるのに要する時間は、１ワード当りに要す
る時間をＴｗとすると、ｍ・ｎ・Ｔｗとなる。インター
リーブ処理部５は、上記ブロックを構成するデータが全
て入力された後、そのブロックに対応するインターリー
ブ後のデータを出力するため、インターリーブ処理部５
における処理遅延時間は、最短でもｍ・ｎ・Ｔｗとな
る。

【００１８】また、受信側においても、あるブロックに
対応するインターリーブ後のデータが、逆インターリー
ブ部１０に入力され、逆インターリーブされて出力され
るのに要する時間は、ｍ・ｎ・Ｔｗとなるので、逆イン
ターリーブ処理部１０における処理遅延時間は、上述と
同じく、最短でｍ・ｎ・Ｔｗとなる。

【００１９】その結果、当該ブロックのデータがインタ
ーリーブ処理部５および逆インターリーブ部１０におい
て生ずる処理遅延時間は、２・ｍ・ｎ・Ｔｗとなる。な
お、この合計の遅延時間は、インターリーブおよび逆イ
ンターリーブ処理が、並べ替えおよび並べ直し処理であ
ることから、全てのデータに対して同一の値となること
は説明するまでもない。

【００２０】なお、図２０は、ＳＹＮＣコードと、ＩＤ
コ−ドとを付加した場合の、従来の技術によるデータの
並べ替えと並べ直しの関係を表すタイムチャートであ
る。図２０の（ａ）に示すインターリーブ前のデータ列
は、ｍ×ｎ個のワードデータＤ₀₀〜Ｄ_{(n―1)(m―1)}から
なるブロックがｍ・ｎ・Ｔｗの時間にインターリーブ処
理部５に入力される。その入力の後、２・ｎ・Ｔｗの時
間はデータが入力されない期間となり、その後、今度は
ワードデータＥ₀₀以下のデータが入力される。このよう
な動作が繰り返される。インターリーブ処理部は、図５
を用いて説明したのと同様な並び替えを行なう。但し、
並べ替えた後のｎ個のワードデータごとに、ＳＹＮＣコ
ードと、ＩＤコ−ドとを一つずつ挿入するため、その挿
入位置に相当するタイミングで、２・Ｔｗの期間のデー
タ出力停止期間を設けている。そのため、図２０の
（ｂ）に示す伝送データのＤ₀₀が、図２０の（ｃ）に示
す逆インターリーブ後のデータとなって出力されるまで
の遅延期間は、（ｍ＋２）・ｎ・Ｔｗとなる。従って、
遅延時間の合計は、｛２・（ｍ＋１）・ｎ＋２｝・Ｔｗ
となる。

【００２１】

【発明が解決しようとする課題】上述の従来技術におい
ては、ＳＹＮＣコード、およびＩＤコードを付加しない
場合、インターリーブおよび逆インターリーブの二つの
処理で生じる時間遅延は、どのデータにおいても合計２
・ｍ・ｎ・Ｔｗの時間遅延となる。また、ＳＹＮＣコー
ド、およびＩＤコードを付加する場合でも、上記の例で
は｛２・（ｍ＋１）・ｎ＋２｝・Ｔｗとなる。従って、
上述の従来技術を用いて、スポーツ中継等のためのＴＶ
信号伝送を行なった場合に、同時に実況中継を行なって
いる、例えばデータ圧縮伝送をしていないラジオ放送が
あるとしたならば、伝送遅延のより少ないラジオ放送の
音声に対し、このＴＶ中継の映像が、例えば、１もしく
は２フレーム以上、遅延することになり、ＴＶ中継の映
像と、ラジオの音声とを同時に視聴している視聴者に違
和感を与える等の、運用上大きな問題が生じる。

【００２２】本発明の目的は、上述した問題を生じない
よう、インターリーブおよび逆インターリーブ処理にお
いて、データの並べ替え、および並べ直し動作に要する
時間を極力減らすことを目的とする。

【００２３】さらに、ＳＹＮＣコード、およびＩＤコー
ドを付加して伝送の安定性を図る場合に比べ、伝送効率
をより高めるためにＩＤコードを削除したことでは、そ
の伝送の安定性が損なわれないようにすることを目的と
する。

【００２４】

【課題を解決するための手段】本発明は上記の目的を達
成するため、インターリーブ処理方法にあっては、ｍ×
ｎ個のワードデータ（例えばＤ₀₀〜Ｄ_{(n―1)(m―1)}）か
らなるブロックの構成データが、蓄積手段に全て入力す
る前に、その蓄積手段から当該ブロックを構成する入力
済みのデータを、インターリーブ後のデータとして、出
力を開始することを繰り返すようにしたものである。

【００２５】さらに、あるデータのインターリーブ処理
における入出力遅延時間と、逆インターリーブ処理にお
ける入出力遅延時間とを合計した入出力遅延時間の最小
値の取りえる範囲を、インターリーブ処理および逆イン
ターリーブ処理時のすべてのデータの入出力間隔が一定
となる範囲としたものである。

【００２６】さらに、伝送データに付加するＳＹＮＣコ
ードおよびＩＤコードのうち、従来例のデータの並べ直
し方法に係わるＩＤコードを不要とするものである。

【００２７】

【作用】その結果、インターリーブ時のデータの並べ替
えにおいて、各ブロックの先頭の訂正単位をより優先
し、かつ、各訂正単位の先頭のワードデータをより優先
して並べ替えることによって、一定のデータ入出力間隔
でもって動作させることができる。さらに、インターリ
ーブ処理における遅延時間と、逆インターリーブ処理に
おける遅延時間との合計の遅延時間が、各蓄積手段から
のデータ読みだし動作にデータの欠落が生じなくする時
間の範囲において、より短くなるよう規定することがで
き、データ伝送における、インターリーブおよび逆イン
ターリーブ処理に係わる遅延時間をより減少させたデー
タ伝送方法を実現できる。

【００２８】また、上記遅延時間を減少させたデータ伝
送方法を用いても、ｍ×ｎ個のワードデータ（例えばＤ
₀₀〜Ｄ_{(n―1)(m―1)}）からなる各ブロックをインターリ
ーブ処理した後、伝送路を伝送されるデータは、各訂正
単位におけるワードデータどうしが連続しておらず、例
えば略ｎワードの、好ましくはｎワード数以上の間隔が
あるため、所与のバーストエラー訂正能力を損なうこと
がない。

【００２９】また、従来ＳＹＮＣコードおよびＩＤコー
ドの２種のコードを並べ替えに合わせて繰り返し伝送デ
ータ内に挿入し、伝送の安定性を確保していたものを、
ＳＹＮＣコードのみの挿入としても、従来と同等の伝送
の安定性が得られる。

【００３０】

【実施例】以下、この発明を実現する、並べ替え処理方
法の実施例を順次図示し、説明する。

【００３１】図１は、本発明によるインターリーブ処理
でのメモリへのデータの書き込み（入力）および読みだ
し（出力）順を矢印で示した図で、図１（ａ）に示すよ
うに、インターリーブ処理前のデータは、上の列から下
の列へと矢印の順番に、さらに、矢印の向きのとおり図
の左から右方向の順に、インターリーブ処理部のメモリ
に入力される。なお、この図は入力した各ブロックのデ
ータを、マトリクスでもって表したもので、データ名が
記号Ｄで表されたブロックのデータと、その前後のブロ
ックＢおよびＥのデータの並べ順を示している。また、
図１および後述する図にあっては、連続するデータの一
部分を抜き取って図示しているものである。

【００３２】また、エラー訂正符号の付加の方法は、一
般に所定の単位ブロックの複数のワードデータごとに、
それらのデータを基にして、一つあるいは複数ワード分
のエラー訂正符号を生成する。そして、生成されたエラ
ー訂正符号を、基になったワードデータの前あるいは後
に付加するものである。例えば、図１において、Ｄ₀₀、
Ｄ₀₁、およびＤ₀₂は、基になったワードデータであり、
Ｄ₀₄が生成されたエラー訂正符号である。

【００３３】図１（ｂ）は、インターリーブ処理によっ
て、メモリから読みだされるデータの順番の一例を、同
じく矢印によって表している。この例では、矢印の向き
に従い、データＤ₀₀、Ｂ₂₁、Ｂ₁₂、Ｄ₀₃の順で出力され
ることを表している。

【００３４】図２は本発明による並べ替えのタイミング
チャートを示す図である。これらの図は、前述した図４
と同様に、ｍ＝４、ｎ＝３のブロックに別けられた場合
を表している。

【００３５】なお、図２においては、図５と同様にＳＹ
ＮＣコードのみならずＩＤコードを付加しない場合を表
す。ＳＹＮＣコードを付加する場合について上記と同様
の並べ替えを行なう時のタイミングチャートを図２１に
示し、次に説明する図２および図２に関連する図面（図
９、１０、１１）の説明の後で、その図２１を説明す
る。

【００３６】図２において、例えば、データ名が記号Ｄ
で表されたブロックの先頭データである、データＤ₀₀に
着目すると、送信側データに対して、伝送データの遅延
時間はＴｗ時間である。なお、この時間Ｔｗを、ある１
つのデータを書き込んでから読みだすまでの、メモリの
最小入出力遅延時間であるとして、以下説明する。

【００３７】伝送データにおいてデータＤ₀₀に続くデー
タＢ₂₁，Ｂ₁₂は、上記ブロックの前のブロックのデータ
であり、並べ替えによりデータＤ₀₀より後に伝送路に出
力されたものである。この並べ替えは、本発明によるデ
ータの読みだし順を矢印で示した図１に示すごとく、メ
モリからの読み出しを、左端の第０列のデータの読みだ
しの次に、その右隣の列である第１列のデータを読みだ
す場合、１だけ上の行のデータを読みだすようにしたも
ので、同様に第（ｎ−１）列（図中は第２列）のデータ
まで列順に読みだされ、この場合、左端の列から３番目
の第２列のデータまで、行を上げながら読みだされる。

【００３８】その後、第ｎ列（図中は第３列）のデータ
の内、最初に読みだされた行のデータが読みだされる。

【００３９】以後、上記動作を繰り返して右端のデータ
の読みだしまで動作するものであるが、この例では、第
３列で右端となるので、次のデータの読みだしは、左端
の第０列にある、データＤ₀₀の次行のデータＤ₁₀が読み
だされ、以後、同様な動作が繰り返される。

【００４０】その結果、データは、図２（ｂ）に示され
るような順番で並べ替えられて伝送される。図２におい
て、一つの訂正単位（図１（ａ）中では一つの行単位）
の、例えば、データＤ₀₀からＤ₀₃の内、最も順番が後に
並べ替えられたデータはＤ₀₂であり、その入出力遅延時
間は９・Ｔｗである。この時間は、データＤ₀₀からＤ₀₃
の内で、さらには、全データのうちでも、最大の入出力
遅延時間であり、これをｍとｎで表すと、｛ｍ・（ｎ−
１）＋１｝・Ｔｗである。この最大入出力遅延時間とな
るデータとしては、第（ｎ−１）列（図中は第２列）の
データＤ₁₂等がある。

【００４１】ところで、受信側の並べ直しにおいて、デ
ータＤ₀₀からＤ₀₃を順番に切れ目無く並べ直すために
は、上記最大の遅延時間となる、データＤ₀₂が受信され
るタイミングが重要である。すなわち、データＤ₀₂が受
信されれば、残りのデータＤ₀₀、Ｄ₀₁、およびＤ₀₃はす
でに受信され、受信側の逆インターリーブ処理部のメモ
リに格納されているため、データＤ₀₂の出力は、その前
後のデータに係わらず、最小の遅延時間Ｔｗで読みだす
ことが可能である。

【００４２】その結果、データＤ₀₂のインターリーブ前
から逆インターリーブ後までの遅延量の合計は、｛ｍ・
（ｎ−１）＋１｝・ＴｗとＴｗを足し合わせた値、すな
わち、｛ｍ・（ｎ−１）＋２｝・Ｔｗとなる。

【００４３】ここで、他のデータに関しても、遅延時間
の合計は等しくなる。例えば、上述した、データＤ₀₀の
送信部での遅延時間は、Ｔｗであるが、受信側での遅延
時間は、データＤ₀₂が受信されるタイミングに合わせて
メモリから読みだされるため、｛ｍ・（ｎ−１）＋１｝
・Ｔｗとなり、これにＴｗを加えれば、｛ｍ・（ｎ−
１）＋２｝・Ｔｗとなるためである。

【００４４】以上説明したように、トータルの遅延時間
（入出力遅延時間）は、｛ｍ・（ｎ−１）＋２｝・Ｔｗ
となり、これは、図５の従来技術におけるトータルの遅
延時間である、２・ｍ・ｎ・Ｔｗと比べて、約１／２の
時間となる。

【００４５】上述の実施例について、さらに、一般的に
書き表したタイミングチャートを図６に示す。ここで
は、ｍ≧ｎとする。

【００４６】インターリーブ前のデータが、並べ替えに
よって、まず、データＤ₀₀が最小の遅延時間でもって伝
送データとして出力される。同様に、データＤ_0n、Ｄ
_0(m―i)、Ｄ_(n―2)0、Ｄ_(n―1)0等も、それぞれ等し
く、最小の遅延時間でもって出力される。なお、iは１
以上の整数である。

【００４７】データＤ₀₀の次には、データＢ_(n―1)1、
Ｂ_(n―2)2からＢ_1(n―1)まで、ブロックＤの前のブロッ
クＢのデータが、順次１行ずつ減じて（行の逆順に）か
つ列順に出力される。ｍがｎより大きければ、データＢ
_1(n―1)の出力の次に、列順に、データＤ₀₀と同じ行
で、最小の遅延時間で出力できるデータＤ_0nが、出力さ
れる。ｍが２ｎ以上であれば、データＤ_0nの後は、デー
タＢ_(n―1)(n+1)からＢ_1(2n―1)まで行の逆順かつ列順
に出力され、以後、ｍをｎで割った余りをｉとした場
合、第ｍ−ｉ−１列まで、同様な動作でデータが出力さ
れる。

【００４８】ｍがｎで割り切れない場合は、第ｍ−ｉ列
以降の残りの列のデータが、図に示すとおり、データＤ
_0(m―i)、Ｂ_{(n―1)(m―i+1)}・・Ｂ_{(n―i+1)(m―1)}と、
行の逆順かつ列順に出力される。

【００４９】以上までが、図６の上段に示す、データＤ
₀₀から列順に、計ｍ個のデータの出力が行なわれる様子
を説明したものである。

【００５０】以後、同様なｍ個のデータ出力が、開始デ
ータを格納順に１行ずつ下げながら、繰り返される。

【００５１】そのため、伝送データにおける、データＤ
₀₀を含むｍデータ列を第１番目として数えて、第ｎ−１
番目のｍデータ列では、図中のデータＤ_(n―2)0・・Ｄ
_0(n―2)、Ｂ_{(n―1)(n―1)}・・の様に、一つ前のブロッ
クのデータ（Ｂ_XY；X＝０，１，２，・・，ｎ−１：Y＝
０，１，２，・・，ｍ−１）の出現数が、ｎデータ当り
１個以下となる。さらに、第ｎ番目のｍデータ列では、
図中のデータＤ_(n―1)0・・Ｄ₀ _(n―1)の様に、一つ前の
ブロックのデータは出現しなくなる。

【００５２】第ｎ＋１番目以降のｍデータ列では、今度
は、次のブロックのデータ（Ｅ_XY）が出現する。そし
て、データＤ_{(n―1)(m―i―1)}を最後にして、記号Ｄの
ブロック内のデータが全て送信される。

【００５３】以上のようにして伝送路上に出力された伝
送データは、逆インターリーブ処理部において、上述の
インターリーブ処理と同様の処理を受け、データの並べ
直しがなされる。

【００５４】ここで、この実施例の伝送データが、逆イ
ンターリーブ処理によって並べ直される場合、図６の下
段に示す、データＤ_0(n―1)やＤ_{(n―1)(n―1)}等のよう
に、各訂正単位の、先頭データからｎデータ置きのデー
タの入出力遅延時間が、最短となればよい。

【００５５】これにより、この実施例では、上記のよう
に、入出力遅延時間の合計が、｛ｍ・（ｎ−１）＋２｝
・Ｔｗとなるごとく、短縮することができる。

【００５６】以下、インターリーブ処理部のメモリから
のデータの読みだし動作を、いくつかの例によって説明
する。

【００５７】図９は、一つのブロックの大きさが４行１
０列（n=4,m=10）の場合の、読みだし順を矢印で示した
例の一つを図示したものである。

【００５８】上記の例では、インターリーブ処理におい
て、１列ずつの列順で読みだすとしていたが、複数列
（ｊ列とする；ｊは２以上の整数）おきに読みだすとし
てもよい。この場合、上記と同様に、順次１行ずつ上が
っていくとするならば、ｎ×ｊ≦ｍが満たされれば問題
ない。

【００５９】図１０および図１１は、それぞれブロック
の大きさが４行１５列、４行１６列の場合の、読みだし
順を矢印で示した例の一つを図示したものである。

【００６０】さらに、ＳＹＮＣコードを付加した場合の
動作について、そのタイミングチャートを示す図２１を
用いて説明する。

【００６１】図２１は、ＩＤコ−ドを付加した場合の、
本発明の一実施例のデータの並べ替えと並べ直しの関係
を表すタイムチャートである。図２１の（ａ）に示すイ
ンターリーブ前のデータ列は、例えば、Ｄ₀₀〜Ｄ
_0(m―1)のように、ｍ個のワードデータが連続してイン
ターリーブ処理部のメモリに入力される。そして、Ｔｗ
の期間すなわち１ワードデータ分のデータ入力休止期間
があって、その後、次のｍ個のワードデータが入力され
る。そしてその動作が繰り返される。インターリーブ処
理部は、図１を用いて説明したのと同様な並べ替えを行
なう。但し、並べ替えた後のｎ個のワードデータごと
に、ＳＹＮＣコードを一つ挿入するため、その挿入位置
に相当するタイミングで、Ｔｗの期間のデータ出力停止
期間を設けている。そのため、図２１の（ａ）に示すイ
ンターリーブ前のデータのＤ₀₀が、図２１の（ｂ）に示
すインターリーブ後の伝送データとなって出力されるま
での遅延期間は、図１の説明の場合と同様にＴｗとな
る。また、図２１の（ｂ）に示す伝送データのＤ₀₀が、
図２１の（ｃ）に示す逆インターリーブ後のデータとな
って出力されるまでの遅延期間は、｛（ｍ＋１）・（ｎ
−１）＋１｝・Ｔｗとなる。従って、遅延時間の合計
は、｛（ｍ＋１）・（ｎ−１）＋２｝・Ｔｗとなる。

【００６２】さらに、メモリからの読みだし時の別の順
序でもって並べ替え処理する方法の一例を図２４に図示
し、説明する。

【００６３】図２４は、前述した図４等と同様に、ｍ＝
４、ｎ＝３のブロックに別けられた場合を表している。

【００６４】図２４は、本発明によるインターリーブ処
理でのメモリへのデータの読みだし（出力）順を矢印で
示した図である。このメモリへのデータの書き込み（入
力）順は、図１と同様である。この例では、例えば、矢
印の向きに従い、まずデータＤ₀₀が出力され、次に、デ
ータＤ₀₀と同じ行のデータＤ₀₁が出力された後、１行１
列ずつ異なるアドレス位置のデータＢ₂₂、Ｂ₁₃の順で出
力されることを表している。

【００６５】次に、第２の実施例として、図７、図１２
を用いて、列の逆順にデータを読み出す場合の一例を説
明する。ここでも、ｍ≧ｎとし、図１２ではｍ＝１０、
ｎ＝４としている。

【００６６】インターリーブ前のデータが並べ替えによ
って、まず、データＤ₀₀が伝送データとして出力され
る。データＤ₀₀の次には、一つ前のブロックＢのうち、
データＤ₀₀の行より、ｎ−１行上の行で、右端の、デー
タＢ_1(m―1)、すなわち、図１２のデータＢ₁₉が出力さ
れる。以後、データＢ_2(m―2)（＝Ｂ₂₈）からＢ
_{(n―1)(m―n+} ₁₎（＝Ｂ₃₇）まで行順に、かつ、１列ずつ
列の逆順に（左の列へシフト）データを出力する。上記
最後のデータＢ_{(n―1)(m―n+1)}（＝Ｂ₃₇）は、データＤ
₀₀が含まれる行の、一つ上の行に含まれるデータであ
る。

【００６７】以上までが、データＤ₀₀から、計ｎ個のデ
ータの出力が行なわれる様子を説明したものである。

【００６８】以後、データＤ₀₀が含まれる行のデータで
あって、順次１列ずつ右にシフトしたデータが、上記ｎ
データ読みだし動作の開始データとなり、上記と同様な
動作により、メモリから読みだされる。

【００６９】なお、上記動作において、例えばデータＤ
₀₁の次に読みだされたデータＤ₁₀等の、左端のデータが
出力された場合は、次のデータは、その左端のデータＤ
₁₀の行より、ｎ−１行上の行で、右端のデータ、例え
ば、データＢ_2(m―1)（＝Ｂ₂₉）が出力される。以後、
この例では、データＢ_{(n―1)(m―n+2)}（＝Ｂ₃₈）まで、
行順にかつ列の逆順にデータが読みだされ、データＤ₀₁
から計ｎ個のデータが出力されることになる。

【００７０】なお、この実施例においては、データＤ
_(n―1)0（＝Ｄ₃₀）の入出力遅延時間を最小とすれば、
並び替えられたデータが途切れることなく、かつ、全体
の入出力遅延時間を最小として伝送路に出力することが
できる。

【００７１】以後、このブロックのデータの出力が継続
され、データＤ₀₀と同じ行の右端のデータである、デー
タＤ_o(m―1)（＝Ｄ₀₉）からＤ_{(n―1)(m―n)}（＝Ｄ₃₆）
まで、ｎ個のデータが出力された後、図中に示すよう
に、ブロックＤの次のブロックＥのデータである、デー
タＥ₀₀が出力され、さらに、データＤ_{(n―1)(m―1)}（＝
Ｄ₃₉）が、このブロックの最後に出力されるデータとし
て出力される。

【００７２】以上のようにして伝送路上に出力された伝
送データは、逆インターリーブ処理部において、上述の
インターリーブ処理と同様の処理を受け、データの並べ
直しがなされる。

【００７３】ここで、この実施例の伝送データが、逆イ
ンターリーブ処理によって、並べ直される場合、図７の
下段に図示するように、データＤ_0(m―1)のデータの遅
延時間が最小となれば、伝送路を伝送されて受信側で並
べ直されたときにデータが途切れることなく、かつ、全
体の入出力遅延時間を最小にして逆インターリーブ処理
部から後段に出力することができる。

【００７４】これにより、この実施例では、入出力遅延
時間の合計が、｛２（ｍ−１）−ｎ｝・（ｎ−１）・Ｔ
ｗとなるごとく、短縮することができる。

【００７５】上記説明では、インターリーブ処理におい
て、データが１行ずつ行順にかつ１列ずつ列の逆順に出
力されるとしたが、１行ずつ行順としたまま、複数列
（例えば、ｊ列とする）ずつ列の逆順に出力されるとし
てもよい。この場合、ｎ×ｊ≦ｍであれば問題ない。

【００７６】図１３は、ブロックの大きさが４行１０列
の場合の、読みだし順を矢印で示した例の一つを図示し
たものである。

【００７７】次に、第３の実施例として、ｍ＜ｎの場合
の並べ替えの例を、図８のタイムチャートおよび読みだ
し順を矢印で示す図１４を用いて説明する。なお、図１
４では、ｍ＝４、ｎ＝６としている。

【００７８】インターリーブ前のデータが並べ替えられ
ることによって、まず、データＤ₀₀が最小の入出力遅延
時間でもって伝送データとして出力される。同様に、デ
ータＤ₁₀、Ｄ_(k―1)0、Ｄ_k0、Ｄ_{((m―1)k―1)0}、Ｄ
_((m―1)k)0等も、それぞれ等しく最小の遅延時間でもっ
て出力される。なお、ｋは所定の２以上の整数である。

【００７９】データＤ₀₀の次には、１列右にシフトし、
ｋ行上がったデータＢ_(n―k)1が出力される。ｋは、
（ｍ−１）×ｋ≦ｎ≦ｍ×ｋを満たすものであればよ
い。なお、図１４では、ｋ＝２としている。

【００８０】以後、同様に、データＢ_(n―2k)2からＢ
_{(n―(m―1)k)(m―1)}まで、前のブロックのデータにおけ
る、ｋ行ずつ行の逆順にかつ列順に、データＤ₀₀から右
端の列のデータまで、計ｍ個のデータが出力される。

【００８１】次のｍ個のデータ出力は、まず、開始デー
タが左端の列に戻って、データＤ₀₀の１行下に位置する
データＤ₁₀が出力され、上記と同様な動作で、データＢ
_(n―k ₊₁₎₁からＢ_{(n―(m―1)k+1)(m―1)}まで、ｋ行ずつ
行の逆順にかつ列順に、データＤ₁ ₀から右端の列のデー
タまで、計ｍ個のデータが出力される。

【００８２】以後、同様な動作でデータが出力され、デ
ータＤ_(k―1)0を開始データとし、データＢ
_{(n―(m―2)k―1)(m―1)}で終わるｍデータ列までは、１
つのｍデータ列当たり、データＤ₀₀と同じブロックのデ
ータは１個しか存在しない。次のｍデータ列では、デー
タＤ_k0で始まるため、その行からｋ行上がっても一つ前
のブロックのデータとはならず、データＤ_k0の出力の次
に、データＤ₀₀と同じ行で、１列右のデータＤ₀₁が出力
され、続けてデータＢ_(n―k)2・・Ｂ
_{(n―(m―2)k)(m―1)}までのｍデータ列が出力される。

【００８３】さらに、開始データの行が順次下がり、こ
のブロックの次の行のデータが開始データとなると、図
８中に示すような、例えば、データＥ₀₀、Ｄ_(n―k)1・
・Ｄ_(n _{―(m―1)k)(m―1)}のｍデータ列のように、次のブ
ロックのデータが存在するようになる。

【００８４】以後、図中の、データＥ_{((m―1)k―1)0}・
・Ｅ_{(k―1)(m―2)}、Ｄ_{(n―1)(m―1)}のｍデータ列に含ま
れるデータＤ_{(n―1)(m―1)}の出力を最後に、このブロッ
クの全データが出力される。

【００８５】以上のようにして伝送路上に出力された伝
送データは、逆インターリーブ処理部において、上述の
インターリーブ処理と同様の処理を受け、データの並べ
直しがなされる。

【００８６】この実施例の伝送データが、逆インターリ
ーブ処理によって並べ直される場合、図８の下段に図示
するように、データＤ_0(m―1)、
Ｄ_{(n―(m―1)k)(m―1)}、Ｄ₍ _n―1)(m _―1)等のデータの遅
延時間が、最小となればよい。

【００８７】これにより、上記のように、入出力遅延時
間の合計が、｛ｋ・（ｍ−１）・ｍ＋２｝・Ｔｗとなる
ごとく、短縮することができる。なお、上述のとおり、
ｋ・（ｍ−１）≦ｎであるから、｛ｋ・（ｍ−１）・ｍ
＋２｝・Ｔｗ≦（ｎ・ｍ＋２）・Ｔｗであるので、従来
例で述べた入出力遅延時間の合計２・ｎ・ｍ・Ｔｗと比
べると、約１／２の時間となる。

【００８８】なお、上記説明では、インターリーブ処理
において、複数行（ｋ行）ずつ行の逆順に上がっていっ
たデータが列順に出力されるとしたが、複数行（ｋ行）
ずつ下がっていったデータが列の逆順に出力されるとし
てもよい。ｋは、上記と同様、（ｍ−１）×ｋ≦ｎ≦ｍ
×ｋを満たすものであればよい。

【００８９】図１５は、ブロックの大きさが７行４列の
場合の、読みだし順を矢印で示した例の一つを図示した
ものである。

【００９０】また、上記説明では、インターリーブ処理
において、複数行（ｋ行）ずつ行順に下がっていったデ
ータが列の逆順に出力されるとしたが、１行ずつ行順に
かつ列の逆順にデータを読み出すとしてもよく、この場
合、左端のデータを出力すると、次に右端の（ｎ−１）
×ｋ−１行上の行のデータを出力し、１行ずつ行順にか
つ列の逆順にデータを出力すればよい。さらに、２回目
目以降左端のデータを出力した後は、１行下の行の、右
端の列のデータを出力すればよい。

【００９１】図１６および図１７は、それぞれブロック
の大きさが７行４列および１０行４列の場合の、読みだ
し順を矢印で示した例の一つを図示したものである。

【００９２】以上に述べたほか、本発明の請求の範囲内
で、いろいろな並べ替えの方法のバリエーションが考え
られるが、それらは、以上述べた実施例から、当業者で
あれば容易に考えられるものである。

【００９３】次に、本発明に係わるデータ伝送装置のブ
ロック構成例を図２２に示す。図３の従来の伝送装置の
ブロック構成例に示した内容と、図２２の内容とを比較
して異なる点は、図３のＳＹＮＣ・ＩＤ付加部６と、Ｓ
ＹＮＣ・ＩＤ検出部９とが、それぞれＳＹＮＣ付加部６
Ａと、ＳＹＮＣ検出部９Ａとに置き変わっており、さら
に、インターリーブ処理部５及び逆インターリーブ処理
部１０も、本発明に係わる機能を備えたインターリーブ
処理部５Ａ及び逆インターリーブ処理部１０Ａに置き変
わった点である。

【００９４】次に、上記第１の実施例を実行するインタ
ーリーブ処理部の一実施例の構成を図１８に示す。

【００９５】メモリ入力データ２７はメモリ２０の書き
込みデータ端子Ｄｉに入力され、メモリ出力データ２８
はメモリ２０の読みだしデータ端子Ｄｏから出力され
る。メモリ２０の上位アドレス入力端子ＡＨは切り替え
器２１の出力端子Ｏｋに、下位アドレス入力端子ＡＬは
ディジタルコ−ド発生器２４の出力端子ＣＢに、書き込
み読みだし制御信号入力端子ＷＲはタイミング信号発生
器２６の書き込み読みだし制御信号出力端子に接続され
る。

【００９６】切り替え器２１の第１の入力端子Ｉｗは、
ディジタルコ−ド発生器２３の出力端子ＣＡに接続さ
れ、第２の入力端子Ｉｒは、減算器２２の出力端子Ｏｓ
に、また、切り替え制御信号入力端子Ｓは、タイミング
信号発生器２６の切り替え制御信号出力端子に接続され
る。減算器２２の入力端子Ｘは、ディジタルコ−ド発生
器２３の出力端子ＣＡに接続され、もう一つの入力端子
Ｙは、ディジタルコ−ド発生器２５の出力端子ＣＤに接
続される。

【００９７】タイミング信号発生器２６のクロック信号
出力端子ＣＫＯは、ディジタルコ−ド発生器２３、ディ
ジタルコ−ド発生器２４、ディジタルコ−ド発生器２５
の各クロック入力端子ＣＫに接続される。

【００９８】次にこれら各部の動作について述べる。

【００９９】メモリ２０は、書き込み読みだし制御端子
ＷＲの信号に従って、上位アドレス入力端子ＡＨと下位
アドレス入力端子ＡＬにより指定されるアドレスに、書
き込みデータ端子Ｄｉから入力したデータ内容を書き込
む動作や、上位アドレス入力端子ＡＨと下位アドレス入
力端子ＡＬにより指定されるアドレスの内容を、読みだ
しデータ端子Ｄｏから読みだし出力する動作を行う。

【０１００】切り替え器２１は、切り替え制御信号入力
端子Ｓの信号に従い、入力端子Ｉｗもしくは入力端子Ｉ
ｒの信号を、出力端子Ｏｋに選択出力する動作を行う。

【０１０１】減算器２２は入力端子Ｘの値から入力端子
Ｙの値を減算した値を、出力端子Ｏｓに出力する動作を
行う。

【０１０２】ディジタルコ−ド発生器２３は、クロック
入力端子ＣＫの信号が、上述の訂正単位のワードデータ
数である、ｍ回印加されるごとに、さらにデータＤ_X0の
入力に同期して、出力するディジタルコ−ドの値を１大
きくする。なお、ディジタルコ−ド値が、本発生器でと
りえる最大の値に達した場合、次のデータＤ_X0の入力に
同期したタイミングで、ディジタルコ−ドの値を０へ戻
し、カウント動作を継続する。

【０１０３】ディジタルコ−ド発生器２４は、クロック
入力端子ＣＫの信号が印加される度に、出力するディジ
タルコ−ドを値１大きくする。なお、データＤ_X0の入力
に同期して、すなわちディジタルコ−ドがｍに達した
ら、次のクロックでディジタルコ−ドを０へ戻す動作を
行う。

【０１０４】ディジタルコ−ド発生器２５は、クロック
入力端子ＣＫの信号が印加される度に、出力するディジ
タルコ−ドの値を１大きくする。なお、ディジタルコ−
ドがｎに達した場合、もしくはデータＤ_X0が入力される
タイミングの場合（すなわち次の行のデータ入力が開始
される場合）、次のクロックでディジタルコ−ドを０へ
戻す動作を行う。

【０１０５】タイミング信号発生器２６は、メモリ入力
データ２７の切り替わりの周期Ｔｗに同期して、クロッ
ク信号出力端子ＣＫＯのレベルを、ＬからＨそしてＬに
変化させ、周期Ｔｗに、１回クロックを出力する。ま
た、周期Ｔｗの前半部分では、メモリ２０を書き込み状
態に設定するための書き込み読みだし制御信号を出力す
る。それと同時に、切り替え器２１へ、入力端子Ｉｗを
選択させるための切り替え制御信号を出力する。

【０１０６】さらに、タイミング信号発生器２６は、上
記の周期Ｔｗの後半部分では、メモリ２０を読みだし状
態にする書き込み読みだし制御信号を出力する。それと
同時に、切り替え器２１へ、入力端子Ｉｒを選択させる
ための切り替え制御信号を出力する。

【０１０７】以上の動作により、送信側のメモリ２０に
は図１の（ａ）に示す書き込み動作と、図１の（ｂ）に
示す読みだし動作とが行われる。

【０１０８】次に、この発明に係るデータを元の配列に
並べ直しするのための処理を実行する逆インターリーブ
処理部の一実施例の構成を図１９に示す。

【０１０９】メモリ入力データ５７はメモリ５０の書き
込みデータ端子Ｄｉに入力され、メモリ出力データ５８
はメモリ５０の読みだしデータ端子Ｄｏから出力され
る。メモリ５０の上位アドレス入力端子ＡＨは切り替え
器２１の出力端子Ｏｋに、下位アドレス入力端子ＡＬは
ディジタルコ−ド発生器２４の出力端子ＣＢに、書き込
み読みだし制御端子ＷＲはタイミング信号発生器５６の
書き込み読みだし制御信号出力端子に接続される。

【０１１０】さらに、ＳＹＮＣ検出部９ＡからのＳＹＮ
Ｃ検出信号が、ディジタルコード発生器３２のクロック
入力端子ＣＫに接続される。

【０１１１】さらに、切り替え器２１の第１の入力端子
Ｉｗは、加算器３１の出力端子Ｏａに、第２の入力端子
Ｉｒはディジタルコード発生器３１の出力に、切り替え
制御信号入力端子Ｓはタイミング信号発生器５６の切り
替え制御信号出力端子に接続される。加算器３１の入力
端子Ｘはディジタルコード発生器３２の出力に、別の入
力端子Ｙはディジタルコ−ド発生器２９の出力端子ＣＥ
に接続される。

【０１１２】さらに、タイミング信号発生器２６のクロ
ック信号出力端子ＣＫＯは、ディジタルコ−ド発生器２
４、ディジタルコ−ド発生器２９の各クロック入力端子
ＣＫに接続される。

【０１１３】ここで、加算器３１は入力端子Ｘの値と入
力端子Ｙの値を加算した値を出力端子Ｏａに出力する動
作を行う。

【０１１４】ディジタルコ−ド発生器２９は、クロック
入力端子ＣＫの信号が印加される度に、出力するディジ
タルコ−ドの値を１小さくする。なお、ディジタルコ−
ドの値が０に達した場合、もしくはデータＤ_X0が入力さ
れるタイミングの場合、ディジタルコ−ド値をｎへ戻す
動作を行う。

【０１１５】ディジタルコ−ド発生器３２は、クロック
入力端子ＣＫの信号が印加される度に、出力するディジ
タルコ−ドの値を１大きくする。なお、ディジタルコ−
ドの値が最大値に達した場合、ディジタルコ−ドの値を
０へ戻す動作を行う。なお、クロック入力端子ＣＫに
は、図２２のＳＹＮＣ検出部９Ａから、ＳＹＮＣコード
の検出を示す信号が入力されているため、データｍワー
ドごとに、ＳＹＮＣコード分を考慮すれば、（ｍ＋１）
・Ｔｗ時間ごとにディジタルコ−ドの値を１大きくする
動作を行なう。

【０１１６】タイミング信号発生器５６は、端子５７に
入力するデータの周期Ｔｗに同期して、クロック信号出
力端子ＣＫＯのレベルを、ＬからＨそしてＬに変化さ
せ、周期Ｔｗに、１回クロックを出力する。また、周期
Ｔｗの前半部分では、メモリ５０を書き込み状態に設定
するための書き込み読みだし制御信号を出力する。

【０１１７】さらに、上記の周期Ｔｗの後半部分では、
メモリ５０を読みだし状態に設定する書き込み読みだし
制御信号を出力する。それと同時に、切り替え器２１
へ、第２の入力端子Ｉｒを選択させるための切り替え制
御信号を出力する。

【０１１８】また、端子３０の信号に同期してディジタ
ルコード発生器３２のディジタル値を増加させる。

【０１１９】以上の動作により、並べ直し処理による読
みだし動作が行われる。

【０１２０】前述した特性を持つディジタルコ−ド発生
器２３、２４、２５は、７４ＬＳ１６３（ＴＴＬディジ
タル論理ＩＣ）等のリセット、ロード機能付きの同期カ
ウンタを用いれば、関連職種に携わる設計者であれば容
易に構成できる。

【０１２１】またディジタルコ−ド発生器２９は、７４
ＬＳ１６３等のリセット、ロード機能付きの同期カウン
タのロード値、および出力を反転すれば実現できるし、
ＲＯＭにディジタルコ−ド発生器２９のパターンを記憶
させて、ディジタルコ−ド発生器２４の出力を、そのＲ
ＯＭのアドレスに印加する、ＲＯＭテーブルと呼ばれる
方法を用いて実現したものでも良い。

【０１２２】なお、本発明の動作説明では、遅延時間の
変化は、１ワード毎に行われる例を用いたが、１ワード
に限定する必要は無い。２ワードもしくはそれ以上のワ
ード毎に変化させても良い。

【０１２３】なお、上記実施例の説明では、インターリ
ーブ方法で用いられるメモリにおいて、書き込み動作時
に行と列の順番に従って順次データが書き込まれる方法
であるとして説明しているが、本発明の他の実施例とし
ては、インターリーブ方法で用いられるメモリにおい
て、読みだし動作時に行と列の順番に従って順次データ
が読みだされる方法とすることもできる。

【０１２４】すでに説明した実施例では、メモリからの
データの読みだし時に、読みだしデータの、メモリの行
と列とを、１または複数行毎に移動し、かつ、１または
複数列毎に移動つつ、メモリからデータを順次選択出力
する。一方、書き込み動作について、メモリへのデータ
の書き込み時に、書き込まれるメモリの行と列とを、１
または複数行毎に移動し、かつ、１または複数列毎に移
動つつ、メモリへデータを順次入力するとすることもで
きる。そうすれば、上記実施例の説明において、インタ
ーリーブ処理と逆インターリーブ処理との出力遅延時間
の合計を上記と同様に、例えば、｛ｍ・（ｎ−１）＋
２｝・Ｔｗ、｛２（ｍ−１）−ｎ｝・（ｎ−１）・Ｔ
ｗ、｛ｋ・（ｍ−１）・ｍ＋２｝・Ｔｗとなるごとく、
短縮することができる。

【０１２５】以下、インターリーブ方法でのメモリへの
データ読みだし動作時に行と列の順番に従って順次デー
タが読みだされる並べ替え処理方法の実施例を図示し、
説明する。

【０１２６】図２３は、本実施例におけるインターリー
ブ処理でのメモリへのデータの書き込み（入力）および
読みだし（出力）順を矢印で示した図で、図２３（ａ）
に示すように、インターリーブ処理前のデータは、上か
ら下の矢印の順番に、さらに、矢印の向きのとおり、左
上から右下へ移るアドレス順を基本として、インターリ
ーブ処理部のメモリに入力する。

【０１２７】図２３（ｂ）は、インターリーブ処理によ
って、メモリから読みだされる順番の一例を、同じく矢
印によって表している。この例では、各行において矢印
の向きに従い左から右へ、例えば、データＤ₀₀、Ｂ₂₁、
Ｂ₁₂、Ｄ₀₃の順で出力されることを表している。

【０１２８】なお、上述された実施例からの様々な変形
と修正は当業者にとっては容易に行える。このような変
形と修正は、その利点を減殺することなく本発明の範囲
とその目的を逸脱することなしに実施できるものであ
り、従って全てのこれらの変形と修正は添付図面によっ
てカバーされるものである。

【０１２９】

【発明の効果】以上説明したごとく、本発明によれば、
インターリーブ処理、逆インターリーブ処理における、
データの並べ替え、および並べ直し動作に要する、メモ
リでの入力から出力に至る遅延時間の合計を減らすこと
が可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施例によるインターリーブ処
理におけるデータの書き込み順および読みだし順を矢印
で示した図

【図２】本発明の第１の実施例によるインターリーブと
逆インターリーブ処理におけるデータの並べ替えと並べ
直しのタイムチャートを示す図

【図３】本発明に係わる伝送装置の一般的な構成を示す
図

【図４】従来の技術によるインターリーブ処理における
データの書き込み順および読みだし順を矢印で示した図

【図５】従来の技術によるインターリーブと逆インター
リーブ処理におけるデータの並べ替えと並べ直しのタイ
ムチャートを示す図

【図６】本発明の第１の実施例によるインターリーブと
逆インターリーブ処理におけるデータの並べ替えと並べ
直しのタイムチャートを示す図

【図７】本発明の第２の実施例によるインターリーブと
逆インターリーブ処理におけるデータの並べ替えと並べ
直しのタイムチャートを示す図

【図８】本発明の第３の実施例によるインターリーブと
逆インターリーブ処理におけるデータの並べ替えと並べ
直しのタイムチャートを示す図

【図９】本発明の一実施例における、インターリーブ処
理のデータの読みだし順を矢印で示した図

【図１０】本発明の一実施例における、インターリーブ
処理のデータの読みだし順を矢印で示した図

【図１１】本発明の一実施例における、インターリーブ
処理のデータの読みだし順を矢印で示した図

【図１２】本発明の一実施例における、インターリーブ
処理のデータの読みだし順を矢印で示した図

【図１３】本発明の一実施例における、インターリーブ
処理のデータの読みだし順を矢印で示した図

【図１４】本発明の一実施例における、インターリーブ
処理のデータの読みだし順を矢印で示した図

【図１５】本発明の一実施例における、インターリーブ
処理のデータの読みだし順を矢印で示した図

【図１６】本発明の一実施例における、インターリーブ
処理のデータの読みだし順を矢印で示した図

【図１７】本発明の一実施例における、インターリーブ
処理のデータの読みだし順を矢印で示した図

【図１８】本発明の第１の実施例のインターリーブ処理
部の構成例を示すブロック図

【図１９】本発明の第１の実施例の逆インターリーブ処
理部の構成の一例を示すブロック図

【図２０】従来の技術によるインターリーブと逆インタ
ーリーブ処理におけるデータの並べ替えと並べ直しのタ
イムチャートを示す図

【図２１】本発明の第１の実施例によるインターリーブ
と逆インターリーブ処理におけるデータの並べ替えと並
べ直しのタイムチャートを示す図

【図２２】本発明に係わるデータ伝送装置の全体構成を
示すブロック図

【図２３】本発明の一実施例によるインターリーブ処理
におけるデータの書き込み順および読みだし順を矢印で
示した図

【図２４】本発明の一実施例における、インターリーブ
処理のデータの読みだし順を矢印で示した図

Claims

【特許請求の範囲】

【請求項１】データを符号化し、この符号化データに
エラー訂正符号を付加した後、インターリーブ処理した
信号を送信するデータ伝送方法において、連続した複数
の符号化データに、エラー訂正符号を付加したｍ個（ｍ
は２以上の整数）のワードデータからなるワードデータ
ユニットの、上記連続するワードデータユニットｎ個
（ｎは２以上の整数）からなるワードデータブロック
の、連続する複数のワードデータブロックを構成する複
数のワードデータを第１のメモリ手段に所定の書き込み
順序で順次書き込みを開始し、上記複数のワードデータ
ブロックを構成するワードデータ全てが上記第１のメモ
リ手段に書き込みを完了する前に、上記第１のメモリ手
段から読みだしを開始すると共に、上記ワードデータの
読みだしの順序が上記ワードデータの書き込み時の順序
とは異なる順序で読みだすインターリーブ処理を行い、
上記インターリーブ処理したワードデータを送信するこ
とを特徴とするデータ伝送方法。
【請求項２】上記送信されてきたインターリーブ処理
したワードデータを受信し、上記受信されたワードデー
タを第２のメモリ手段に書き込みを開始し、上記受信さ
れたワードデータであって、連続する複数のワードデー
タブロックを構成するワードデータが上記第２のメモリ
に全て書き込みを完了する前に、上記第２のメモリに既
に書き込みを完了しているワードデータを読みだすと共
に、上記異なる順序で書き込まれたワードデータを元の
順序で読みだす逆インターリーブ処理を行うことを特徴
とする請求項１に記載のデータ伝送方法。
【請求項３】上記インターリーブ処理は、上記複数の
ワードデータブロックのうち、少なくとも２つのワード
データブロックにまたがってワードデータを上記第１の
メモリ手段から読みだすことを特徴とする請求項１に記
載のデータ伝送方法。
【請求項４】上記第１のメモリ手段に書き込まれた上
記複数のワードデータブロックのうち、上記各ワードデ
ータブロックから最初に読みだすワードデータは、上記
各ワードデータブロックの先頭に位置するワードデータ
とすることを特徴とする請求項１に記載のデータ伝送方
法。
【請求項５】上記第１のメモリ手段に書き込まれた上
記複数のワードデータブロックのうち、上記各ワードデ
ータブロックから最後に読みだすワードデータは、上記
各ワードデータブロックの最後に位置するワードデータ
とすることを特徴とする請求項１に記載のデータ伝送方
法。
【請求項６】上記第１のメモリ手段は、ワード単位の
メモリ領域が、二次元のマトリックス状に配置され、上
記ワードデータを上記メモリ手段に書き込むときは、上
記ワードデータユニットを行順に順次書き込み、かつ、
ワードデータユニット各々のワードデータは、列順に順
次書き込まれ、上記第１のメモリ手段から上記ワードデ
ータを読みだす場合、連続して読みだされるワードデー
タは、行および列が異なる位置に書き込まれたワードデ
ータであることを特徴とする請求項１に記載のデータ伝
送方法。
【請求項７】上記第１のメモリ手段に書き込まれるワ
ードデータは、複数のワードデータブロックであり、上
記第１のメモリ手段から順次読みだすワードデータは、
列順には、順次１列ずつシフトされ、また行順にも順次
１行ずつシフトされたメモリ位置に書き込まれた上記ワ
ードデータを順次読みだすことを特徴とする請求項６に
記載のデータ伝送方法。
【請求項８】上記第１のメモリ手段に書き込まれるワ
ードデータのうち、上記ワードデータブロックの先頭に
位置するワードデータが上記第１のメモリ手段に書き込
まれるとすぐに、上記ワードデータブロックの先頭に位
置するワードデータが上記第１のメモリ手段から読みだ
されることを特徴とする請求項７のデータ伝送方法。
【請求項９】上記第２のメモリ手段に書き込まれるイ
ンターリーブされたワードデータブロックのワードデー
タのうち、最後に書き込まれるワードデータが上記第２
のメモリ手段に書き込まれるとすぐに、上記最後に書き
込まれたワードデータが上記第２のメモリ手段から読み
だされることを特徴とする請求項２に記載のデータ伝送
方法。
【請求項１０】上記第１のメモリ手段に書き込まれる
ワードデータは、複数のワードデータブロックであり、
上記第１のメモリ手段から順次読みだすワードデータ
は、列順には少なくとも１列おきにとびとびにシフトさ
れ、行順には、順次１行ずつシフトされたメモリ位置に
書き込まれた上記ワードデータを順次読みだすことを特
徴とする請求項６に記載のデータ伝送方法。
【請求項１１】上記第１のメモリ手段に書き込まれる
ワードデータは、複数のワードデータブロックであり、
上記第１のメモリ手段から順次読みだされるワードデー
タは、列順には順次１列ずつシフトされ、行順には、少
なくとも１行おきにとびとびにシフトされた位置に書き
込まれた上記ワードデータを順次読みだすことを特徴と
する請求項６に記載のデータ伝送方法。
【請求項１２】上記第１のメモリ手段に書き込まれた
ワードデータを読みだす場合、上記第１のメモリ手段に
先に書き込まれたワードデータから順次読みだすことを
特徴とする請求項６に記載のデータ伝送方法。
【請求項１３】上記第１のメモリ手段に書き込まれた
ワードデータを読みだす場合、上記第１のメモリ手段に
後から書き込まれたワードデータから先に読みだすこと
を特徴とする請求項６記載のデータ伝送方法。
【請求項１４】データを符号化し、この符号化データ
にエラー訂正符号を付加した後、インターリーブ処理し
た信号を送信するデータ伝送方法において、連続した複
数の符号化データに、エラー訂正符号を付加したｍ個
（ｍは２以上の整数）のワードデータからなるワードデ
ータユニットの、上記連続するワードデータユニットｎ
個（ｎは２以上の整数）からなるワードデータブロック
の、連続する複数のワードデータブロックを構成する複
数のワードデータを第１のメモリ手段に所定の書き込み
順序で順次書き込みを開始し、上記複数のワードデータ
ブロックを構成するワードデータ全てが、上記第１のメ
モリ手段に書き込みを完了する前に、上記第１のメモリ
手段から読みだしを開始すると共に、上記ワードデータ
が連続して読みだされるワードデータのうち、少なくと
も連続する２つのワードデータの読みだし順序が、書き
込み時の順序とは異なる順序で読みだすインターリーブ
処理を行い、上記インターリーブ処理したワードデータ
を送信することを特徴とするデータ伝送方法。
【請求項１５】上記送信されてきたインターリーブ処
理したワードデータを受信し、上記受信されたワードデ
ータを第２のメモリ手段に書き込みを開始し、上記受信
されたワードデータであって、連続する複数のワードデ
ータブロックを構成するワードデータが上記第２のメモ
リに全て書き込みを完了する前に、上記第２のメモリに
既に書き込みを完了しているワードデータを読みだすと
共に、上記異なる順序で書き込まれたワードデータを元
の順序で読みだす逆インターリーブ処理を行うことを特
徴とする請求項１４に記載のデータ伝送方法。