JPH0730922A - 映像信号処理回路 - Google Patents
映像信号処理回路Info
- Publication number
- JPH0730922A JPH0730922A JP19266193A JP19266193A JPH0730922A JP H0730922 A JPH0730922 A JP H0730922A JP 19266193 A JP19266193 A JP 19266193A JP 19266193 A JP19266193 A JP 19266193A JP H0730922 A JPH0730922 A JP H0730922A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- switch
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】
【目的】ノイズ低減回路を用いる映像信号処理回路にお
いて再生Ｃ信号と再生Ｙ信号の遅延を合わせるための遅
延回路を不要とした構成を提供。 【構成】コンポジット信号又は再生Ｃ信号を選択出力す
る第１のスイッチと、第１のスイッチの出力を入力とす
る可変遅延手段と、再生Ｃ信号を入力とするノイズ低減
回路とノイズ低減回路の巡回信号出力又は可変遅延手段
の出力のいずれかを選択出力する第２のスイッチと、第
２のスイッチの出力を入力とする１Ｈ遅延回路と、第１
のスイッチの出力と可変遅延手段の出力と１Ｈ遅延回路
の出力を入力するコムフィルタ演算部とを有し１Ｈ遅延
回路の出力をノイズ低減回路の巡回信号入力とする。
いて再生Ｃ信号と再生Ｙ信号の遅延を合わせるための遅
延回路を不要とした構成を提供。 【構成】コンポジット信号又は再生Ｃ信号を選択出力す
る第１のスイッチと、第１のスイッチの出力を入力とす
る可変遅延手段と、再生Ｃ信号を入力とするノイズ低減
回路とノイズ低減回路の巡回信号出力又は可変遅延手段
の出力のいずれかを選択出力する第２のスイッチと、第
２のスイッチの出力を入力とする１Ｈ遅延回路と、第１
のスイッチの出力と可変遅延手段の出力と１Ｈ遅延回路
の出力を入力するコムフィルタ演算部とを有し１Ｈ遅延
回路の出力をノイズ低減回路の巡回信号入力とする。
Description
【０００１】
【産業上の利用分野】本発明は、映像信号の記録再生装
置に用いられる映像信号処理回路に関し、特に、記録系
にロジカルコムフィルタを用い、再生系にノイズ低減回
路を用いる映像信号処理回路に関する。
置に用いられる映像信号処理回路に関し、特に、記録系
にロジカルコムフィルタを用い、再生系にノイズ低減回
路を用いる映像信号処理回路に関する。
【０００２】
【従来の技術】図３に、この種の映像信号処理回路の従
来例を示す（特開平３−１０５７５参照）。
来例を示す（特開平３−１０５７５参照）。
【０００３】図３に示すとおり、端子３ａからコンポジ
ット信号を入力し、１水平走査期間（これを「１Ｈ」と
いう）遅延回路３０２と帯域通過フィルタ（以下「ＢＰ
Ｆ」という）１０３に入力する。１Ｈ遅延回路３０２の
出力はＢＰＦ１０４に入力されると共にスイッチ１０８
の記録側端子Ｒを介して１Ｈ遅延回路１０９に入力され
る。
ット信号を入力し、１水平走査期間（これを「１Ｈ」と
いう）遅延回路３０２と帯域通過フィルタ（以下「ＢＰ
Ｆ」という）１０３に入力する。１Ｈ遅延回路３０２の
出力はＢＰＦ１０４に入力されると共にスイッチ１０８
の記録側端子Ｒを介して１Ｈ遅延回路１０９に入力され
る。
【０００４】１Ｈ遅延回路１０９の出力はＢＰＦ１０５
に入力される。ＢＰＦ１０３，１０４，１０５の出力を
コムフィルタ演算部１０６に入力し、コムフィルタ演算
部１０６の出力をＣ出力として端子３ｅから出力する。
一方、１Ｈ遅延回路３０２の出力とコムフィルタ１０６
の出力を減算器１１０に入力してＹ信号を抽出し、端子
３ｄから出力する。
に入力される。ＢＰＦ１０３，１０４，１０５の出力を
コムフィルタ演算部１０６に入力し、コムフィルタ演算
部１０６の出力をＣ出力として端子３ｅから出力する。
一方、１Ｈ遅延回路３０２の出力とコムフィルタ１０６
の出力を減算器１１０に入力してＹ信号を抽出し、端子
３ｄから出力する。
【０００５】ここで、ＢＰＦ１０３，１０４，１０５の
各出力はコンポジット信号入力の色信号帯域をそれぞれ
０Ｈ，１Ｈ，２Ｈ遅延させた信号となっており、３ライ
ン入力のコムフィルタ演算部１０６では、これらの信号
の相関を検出してＣ信号を分離する。
各出力はコンポジット信号入力の色信号帯域をそれぞれ
０Ｈ，１Ｈ，２Ｈ遅延させた信号となっており、３ライ
ン入力のコムフィルタ演算部１０６では、これらの信号
の相関を検出してＣ信号を分離する。
【０００６】図３の映像信号処理回路においては、１Ｈ
遅延回路３０２，１０９と、ＢＰＦ１０３，１０４，１
０５と、コムフィルタ演算部１０６と、スイッチ１０８
と、減算器１１０とでロジカルコムフィルタを構成し、
これが記録系の処理を行う。
遅延回路３０２，１０９と、ＢＰＦ１０３，１０４，１
０５と、コムフィルタ演算部１０６と、スイッチ１０８
と、減算器１１０とでロジカルコムフィルタを構成し、
これが記録系の処理を行う。
【０００７】即ち、ＢＰＦ１０３，１０４，１０５の出
力を、それぞれｈ0、ｈ1、ｈ2とすると、コムフィルタ
演算部１０６では、例えばＣ＝ｈ1／２ −（ｈ0＋ｈ2）
／４の演算を行ないＣ信号を抽出する。
力を、それぞれｈ0、ｈ1、ｈ2とすると、コムフィルタ
演算部１０６では、例えばＣ＝ｈ1／２ −（ｈ0＋ｈ2）
／４の演算を行ないＣ信号を抽出する。
【０００８】減算器１１０では、１Ｈ遅延信号ｈ1から
コムフィルタ演算部１０６のＣ信号出力を差し引き、Ｙ
＝ｈ1−Ｃ＝ｈ1 ＋（ｈ0＋ｈ2）／４の演算によりＹ信
号を抽出する。
コムフィルタ演算部１０６のＣ信号出力を差し引き、Ｙ
＝ｈ1−Ｃ＝ｈ1 ＋（ｈ0＋ｈ2）／４の演算によりＹ信
号を抽出する。
【０００９】他方、再生系では、端子３ｂから再生Ｃ信
号を入力し、色ノイズ低減回路（以下「ＣＮＲ」とい
う）演算部１０７に入力する。ＣＮＲ演算部１０７から
の巡回Ｃ信号出力をスイッチ１０８の再生側端子Ｐを介
して１Ｈ遅延回路１０９に入力し、１Ｈ遅延回路１０９
の出力をＣＮＲ演算部１０７の巡回Ｃ信号入力とする。
ＣＮＲ演算部１０７のＣ出力を再生Ｃ出力として端子３
ｆから出力する。
号を入力し、色ノイズ低減回路（以下「ＣＮＲ」とい
う）演算部１０７に入力する。ＣＮＲ演算部１０７から
の巡回Ｃ信号出力をスイッチ１０８の再生側端子Ｐを介
して１Ｈ遅延回路１０９に入力し、１Ｈ遅延回路１０９
の出力をＣＮＲ演算部１０７の巡回Ｃ信号入力とする。
ＣＮＲ演算部１０７のＣ出力を再生Ｃ出力として端子３
ｆから出力する。
【００１０】ＣＮＲ演算部１０７とスイッチ１０８と１
Ｈ遅延回路１０９でＣＮＲを構成し、これが再生系の処
理を行う。
Ｈ遅延回路１０９でＣＮＲを構成し、これが再生系の処
理を行う。
【００１１】すなわち、１Ｈ遅延回路１０９は記録系の
ロジカルコムフィルタ処理と再生系のＣＮＲ処理で共用
されており、スイッチ１０８で入力信号を切換えてい
る。
ロジカルコムフィルタ処理と再生系のＣＮＲ処理で共用
されており、スイッチ１０８で入力信号を切換えてい
る。
【００１２】
【発明が解決しようとする課題】しかしながら、ＣＮＲ
演算部１０７をディジタル回路で構成したとき、端子３
ｂからの再生Ｃ信号と入力端子３ｆの再生Ｃ信号出力間
でいくらかの遅延差を生じる。例えば、１４．３２ＭＨ
ｚクロックで処理に１０クロック必要とする場合、約
０．７μｓの遅延差があり、再生Ｙ信号にも同じ遅延を
与える必要がある。
演算部１０７をディジタル回路で構成したとき、端子３
ｂからの再生Ｃ信号と入力端子３ｆの再生Ｃ信号出力間
でいくらかの遅延差を生じる。例えば、１４．３２ＭＨ
ｚクロックで処理に１０クロック必要とする場合、約
０．７μｓの遅延差があり、再生Ｙ信号にも同じ遅延を
与える必要がある。
【００１３】これは、ＣＮＲ演算部１０７の例えば約
０．７μｓの遅延差に相当する画素は、画面上において
１Ｈ遅延差の場合に比べ遠く（約４倍程度）離れ、画面
上ではこの遅延差は許容されないためである。しかも、
画面の水平解像度は垂直解像度よりも高いため水平方向
の遅延差の方が許容量は小さい。
０．７μｓの遅延差に相当する画素は、画面上において
１Ｈ遅延差の場合に比べ遠く（約４倍程度）離れ、画面
上ではこの遅延差は許容されないためである。しかも、
画面の水平解像度は垂直解像度よりも高いため水平方向
の遅延差の方が許容量は小さい。
【００１４】このため、図３に示すように、端子３ｃか
ら再生Ｙ信号を入力し、遅延回路３１１で再生Ｃ信号と
同じ遅延を与えて、端子３ｇから出力するようにしてい
る。
ら再生Ｙ信号を入力し、遅延回路３１１で再生Ｃ信号と
同じ遅延を与えて、端子３ｇから出力するようにしてい
る。
【００１５】上記の如く、従来の映像信号処理回路で
は、再生Ｃ信号と再生Ｙ信号の遅延を合わせるために遅
延回路が必要になるという問題点があった。
は、再生Ｃ信号と再生Ｙ信号の遅延を合わせるために遅
延回路が必要になるという問題点があった。
【００１６】従って、本発明は前記問題点を解消し、再
生Ｃ信号と再生Ｙ信号の遅延を合わせるための遅延回路
を不要とした構成の映像信号処理回路を提供することを
目的とする。
生Ｃ信号と再生Ｙ信号の遅延を合わせるための遅延回路
を不要とした構成の映像信号処理回路を提供することを
目的とする。
【００１７】
【課題を解決するための手段】前記目的を達成するため
に、本発明は、コンポジット信号又は再生Ｃ信号のいず
れかを選択出力する第１のスイッチと、該第１のスイッ
チ出力を入力とする可変遅延手段と、再生Ｃ信号を入力
とするノイズ低減回路と、該ノイズ低減回路の巡回信号
出力又は前記可変遅延手段出力のいずれかを選択出力す
る第２のスイッチと、該第２のスイッチ出力を入力とす
る１Ｈ遅延回路と、前記第１のスイッチ出力と前記可変
遅延手段出力と該１Ｈ遅延回路の出力を入力とするコム
フィルタ演算部を有し、前記１Ｈ遅延回路の出力を前記
ノイズ低減回路の巡回信号入力とする映像信号処理回路
を提供する。
に、本発明は、コンポジット信号又は再生Ｃ信号のいず
れかを選択出力する第１のスイッチと、該第１のスイッ
チ出力を入力とする可変遅延手段と、再生Ｃ信号を入力
とするノイズ低減回路と、該ノイズ低減回路の巡回信号
出力又は前記可変遅延手段出力のいずれかを選択出力す
る第２のスイッチと、該第２のスイッチ出力を入力とす
る１Ｈ遅延回路と、前記第１のスイッチ出力と前記可変
遅延手段出力と該１Ｈ遅延回路の出力を入力とするコム
フィルタ演算部を有し、前記１Ｈ遅延回路の出力を前記
ノイズ低減回路の巡回信号入力とする映像信号処理回路
を提供する。
【００１８】また、本発明は、前記第１のスイッチに、
再生Ｃ信号の代わりに再生Ｙ信号を入力し、再生Ｙ信号
を前記ノイズ低減回路に入力する構成から成る映像信号
処理回路を提供する。
再生Ｃ信号の代わりに再生Ｙ信号を入力し、再生Ｙ信号
を前記ノイズ低減回路に入力する構成から成る映像信号
処理回路を提供する。
【００１９】さらに、本発明は、コンポジット信号又は
再生Ｙ信号のいずれかを選択出力する第１のスイッチ
と、該第１のスイッチ出力を入力とする可変遅延手段と
を備え、該可変遅延手段の出力は再生Ｙ信号として出力
され、更に、再生Ｃ信号を入力とするノイズ低減回路
と、該ノイズ低減回路の巡回信号出力又は前記可変遅延
手段出力のいずれかを選択出力する第２のスイッチと、
該第２のスイッチ出力を入力とする１Ｈ遅延回路と、前
記第１のスイッチ出力と前記可変遅延手段出力と該１Ｈ
遅延回路の出力を入力とするコムフィルタ演算部とを備
え、前記１Ｈ遅延回路の出力を前記ノイズ低減回路の巡
回信号入力とする映像信号処理回路を提供する。
再生Ｙ信号のいずれかを選択出力する第１のスイッチ
と、該第１のスイッチ出力を入力とする可変遅延手段と
を備え、該可変遅延手段の出力は再生Ｙ信号として出力
され、更に、再生Ｃ信号を入力とするノイズ低減回路
と、該ノイズ低減回路の巡回信号出力又は前記可変遅延
手段出力のいずれかを選択出力する第２のスイッチと、
該第２のスイッチ出力を入力とする１Ｈ遅延回路と、前
記第１のスイッチ出力と前記可変遅延手段出力と該１Ｈ
遅延回路の出力を入力とするコムフィルタ演算部とを備
え、前記１Ｈ遅延回路の出力を前記ノイズ低減回路の巡
回信号入力とする映像信号処理回路を提供する。
【００２０】本発明においては、前記可変遅延手段が、
少くともメモリアレイと、アドレスカウンタと、該アド
レスカウンタの出力を入力しオフセット値と加算し、前
記メモリアレイの読み出しアドレスとして出力する加算
器と、前記加算器に入力される所定のオフセット値を選
択するためのスイッチと、を備え、記録系においては、
前記オフセット値を零としたアドレスで前記メモリアレ
イを読み出し、再生系においては、所定の値を有する前
記オフセット値を加算したアドレスで前記メモリアレイ
を読み出す映像信号処理回路を提供する。
少くともメモリアレイと、アドレスカウンタと、該アド
レスカウンタの出力を入力しオフセット値と加算し、前
記メモリアレイの読み出しアドレスとして出力する加算
器と、前記加算器に入力される所定のオフセット値を選
択するためのスイッチと、を備え、記録系においては、
前記オフセット値を零としたアドレスで前記メモリアレ
イを読み出し、再生系においては、所定の値を有する前
記オフセット値を加算したアドレスで前記メモリアレイ
を読み出す映像信号処理回路を提供する。
【００２１】
【作用】本発明の作用を以下に説明する。本発明は、上
記構成のもと、記録時にはコンポジット信号を選択入力
し可変遅延手段の遅延量は１ＨとしてＹ信号とＣ信号を
分離出力し、再生時においては、可変遅延部の遅延は１
Ｈからコムフィルタ演算部の演算遅延時間αに相当する
遅延量を差し引いた１Ｈ−αに切換えられ、該１Ｈ−α
の遅延回路を介して再生Ｃ信号（あるいは再生Ｙ信号）
がコムフィルタ演算部に入力されることにより、ノイズ
低減回路を用いた本映像処理回路における再生Ｃ信号
（あるいは再生Ｙ信号）の入力と出力との遅延差は１Ｈ
となる。
記構成のもと、記録時にはコンポジット信号を選択入力
し可変遅延手段の遅延量は１ＨとしてＹ信号とＣ信号を
分離出力し、再生時においては、可変遅延部の遅延は１
Ｈからコムフィルタ演算部の演算遅延時間αに相当する
遅延量を差し引いた１Ｈ−αに切換えられ、該１Ｈ−α
の遅延回路を介して再生Ｃ信号（あるいは再生Ｙ信号）
がコムフィルタ演算部に入力されることにより、ノイズ
低減回路を用いた本映像処理回路における再生Ｃ信号
（あるいは再生Ｙ信号）の入力と出力との遅延差は１Ｈ
となる。
【００２２】また、本発明においては、記録時には可変
遅延手段の遅延量は１Ｈとし、再生時においては、可変
遅延部の遅延をα又は１Ｈ＋αとし、再生Ｙ信号がα又
は１Ｈ＋αの遅延を介して出力され、一方再生Ｃ信号
は、ノイズ低減回路に直接入力され、再生Ｙ信号出力と
再生Ｃ信号出力の遅延差は丁度０又は１Ｈとなり、この
ため従来例で必要とされた再生Ｃ信号と再生Ｙ信号の遅
延を合わせるための遅延回路を不要としている。
遅延手段の遅延量は１Ｈとし、再生時においては、可変
遅延部の遅延をα又は１Ｈ＋αとし、再生Ｙ信号がα又
は１Ｈ＋αの遅延を介して出力され、一方再生Ｃ信号
は、ノイズ低減回路に直接入力され、再生Ｙ信号出力と
再生Ｃ信号出力の遅延差は丁度０又は１Ｈとなり、この
ため従来例で必要とされた再生Ｃ信号と再生Ｙ信号の遅
延を合わせるための遅延回路を不要としている。
【００２３】
【実施例】図面を参照して、本発明の実施例を以下に詳
説する。
説する。
【実施例１】図１に、本発明の映像信号処理回路の一実
施例を示す。
施例を示す。
【００２４】図１に示すとおり、端子３ａからコンポジ
ット信号を入力し、スイッチ１０１の記録側端子Ｒを介
して可変遅延回路１０２に入力する。可変遅延回路１０
２は記録系では１Ｈ遅延として機能する。
ット信号を入力し、スイッチ１０１の記録側端子Ｒを介
して可変遅延回路１０２に入力する。可変遅延回路１０
２は記録系では１Ｈ遅延として機能する。
【００２５】従って、可変遅延回路１０２と、ＢＰＦ１
０３，１０４，１０５と、コムフィルタ演算部１０６
と、スイッチ１０８と、１Ｈ遅延回路１０９と、減算器
１１０とでロジカルコムフィルタを構成し、これが記録
系の処理を行う。本実施例の記録系の回路構成は、図３
に示した従来例のＹ／Ｃ分離回路の構成と実質的に同じ
であり、説明を省略する。
０３，１０４，１０５と、コムフィルタ演算部１０６
と、スイッチ１０８と、１Ｈ遅延回路１０９と、減算器
１１０とでロジカルコムフィルタを構成し、これが記録
系の処理を行う。本実施例の記録系の回路構成は、図３
に示した従来例のＹ／Ｃ分離回路の構成と実質的に同じ
であり、説明を省略する。
【００２６】一方、再生系では、端子３ｂから再生Ｃ信
号を入力し、スイッチ１０１の再生側端子Ｐを介して可
変遅延回路１０２に入力する。可変遅延回路１０２の出
力はＣＮＲ演算部１０７とスイッチ１０８の再生側端子
Ｐに入力される。ＣＮＲ演算部１０７とスイッチ１０８
と１Ｈ遅延回路１０９とでＣＮＲを構成する。
号を入力し、スイッチ１０１の再生側端子Ｐを介して可
変遅延回路１０２に入力する。可変遅延回路１０２の出
力はＣＮＲ演算部１０７とスイッチ１０８の再生側端子
Ｐに入力される。ＣＮＲ演算部１０７とスイッチ１０８
と１Ｈ遅延回路１０９とでＣＮＲを構成する。
【００２７】なお、ＣＮＲ演算部１０７においては、巡
回Ｃ信号はノイズの抽出にのみ用いられるため、再生Ｃ
信号の遅延を増やすことはない。
回Ｃ信号はノイズの抽出にのみ用いられるため、再生Ｃ
信号の遅延を増やすことはない。
【００２８】ここで、可変遅延回路１０２は再生系では
１Ｈ−α（但し、αはＣＮＲ演算部１０７の遅延量に相
当する）の遅延回路として機能する。このため、端子３
ｂからの再生Ｃ信号入力と端子３ｆの再生Ｃ信号出力間
の遅延差を丁度１Ｈにすることができる。
１Ｈ−α（但し、αはＣＮＲ演算部１０７の遅延量に相
当する）の遅延回路として機能する。このため、端子３
ｂからの再生Ｃ信号入力と端子３ｆの再生Ｃ信号出力間
の遅延差を丁度１Ｈにすることができる。
【００２９】一般に、映像信号には垂直相関性があり、
１Ｈの遅延差は画面上でめだたないため、従来必要とさ
れた再生Ｙ信号の遅延回路（図３の遅延回路３１１）を
省略することができる。即ち、画面上１Ｈの遅延差の画
素は互い近接しているため、画面上では１Ｈの遅延差は
許容される。
１Ｈの遅延差は画面上でめだたないため、従来必要とさ
れた再生Ｙ信号の遅延回路（図３の遅延回路３１１）を
省略することができる。即ち、画面上１Ｈの遅延差の画
素は互い近接しているため、画面上では１Ｈの遅延差は
許容される。
【００３０】図１において、再生系で端子３ｂから再生
Ｙ信号を入力して輝度ノイズ低減回路（「ＹＮＲ」とい
う）として機能させても同様な効果が得られる。
Ｙ信号を入力して輝度ノイズ低減回路（「ＹＮＲ」とい
う）として機能させても同様な効果が得られる。
【００３１】図４を参照して、本発明における可変遅延
手段（図１の可変遅延回路１０２）の構成を以下に説明
する。
手段（図１の可変遅延回路１０２）の構成を以下に説明
する。
【００３２】図４に示すとおり、可変遅延回路１０２
は、メモリアレイ４０２と入出力制御部４０１とアドレ
スカウンタ４０３を有し、アドレスカウンタ４０３の出
力をメモリアレイ４０２の書き込みアドレス入力とする
と共に、加算器４０４の一方に入力し、加算器４０４の
出力をメモリアレイ４０２の読み出しアドレス入力とす
る。
は、メモリアレイ４０２と入出力制御部４０１とアドレ
スカウンタ４０３を有し、アドレスカウンタ４０３の出
力をメモリアレイ４０２の書き込みアドレス入力とする
と共に、加算器４０４の一方に入力し、加算器４０４の
出力をメモリアレイ４０２の読み出しアドレス入力とす
る。
【００３３】なお、メモリアレイとしては、好ましく
は、書き込みと読み出しのためにポートを２個有し、書
き込みアドレス入力と読み出しアドレス入力を備えたデ
ュアルポートＲＡＭ等から構成される。
は、書き込みと読み出しのためにポートを２個有し、書
き込みアドレス入力と読み出しアドレス入力を備えたデ
ュアルポートＲＡＭ等から構成される。
【００３４】記録系では定数０をスイッチ４０５の記録
側端子Ｒを介して加算器４０４の他方の入力とし、再生
系では定数αをスイッチ４０５の再生側端子Ｐを介して
加算器４０４の他方の入力とする。
側端子Ｒを介して加算器４０４の他方の入力とし、再生
系では定数αをスイッチ４０５の再生側端子Ｐを介して
加算器４０４の他方の入力とする。
【００３５】記録系では、書き込みアドレスと読み出し
アドレスが一致し、丁度１Ｈの遅延になるようにする。
アドレスが一致し、丁度１Ｈの遅延になるようにする。
【００３６】一方、再生系では、書き込みアドレスより
αに対応するクロック分だけ先行したアドレスカウント
でデータを読み出すため、遅延量は１Ｈ−αとなる。遅
延量の切換えはスイッチ４０５で行う。
αに対応するクロック分だけ先行したアドレスカウント
でデータを読み出すため、遅延量は１Ｈ−αとなる。遅
延量の切換えはスイッチ４０５で行う。
【００３７】例えば、９１０ｆH（但し、ｆHは水平走査
周波数）のクロックでサンプリングされた映像信号を１
Ｈ遅延させる場合、アドレスカウンタ４０３は０から９
０９の間でカウントされる。再生系におけるオフセット
値を１０とすると、アドレスＡで書き込まれたデータ
は、アドレスカウントがＡ−１０の時に読み出され、１
Ｈ＝６５．５５６μｓとして、これを１０／９１０倍し
た時間、即ち０．７μｓだけ早く読み出されるため、可
変遅延回路１０２の遅延量は、１Ｈ−０．７μｓとな
る。
周波数）のクロックでサンプリングされた映像信号を１
Ｈ遅延させる場合、アドレスカウンタ４０３は０から９
０９の間でカウントされる。再生系におけるオフセット
値を１０とすると、アドレスＡで書き込まれたデータ
は、アドレスカウントがＡ−１０の時に読み出され、１
Ｈ＝６５．５５６μｓとして、これを１０／９１０倍し
た時間、即ち０．７μｓだけ早く読み出されるため、可
変遅延回路１０２の遅延量は、１Ｈ−０．７μｓとな
る。
【００３８】
【実施例２】次に、図２を参照して、本発明の第２の実
施例を説明する。
施例を説明する。
【００３９】図２に示すとおり、端子３ａからコンポジ
ット信号を入力し、スイッチ１０１の記録側端子Ｒを介
して可変遅延回路２０２に入力する。可変遅延回路２０
２は記録系では１Ｈ遅延として機能する。よって、可変
遅延回路２０２とＢＰＦ１０３，１０４，１０５とコム
フィルタ演算部１０６とスイッチ１０８と１Ｈ遅延回路
１０９と減算器１１０でロジカルコムフィルタを構成
し、これが記録系の処理となることは、前記実施例１と
同じである。
ット信号を入力し、スイッチ１０１の記録側端子Ｒを介
して可変遅延回路２０２に入力する。可変遅延回路２０
２は記録系では１Ｈ遅延として機能する。よって、可変
遅延回路２０２とＢＰＦ１０３，１０４，１０５とコム
フィルタ演算部１０６とスイッチ１０８と１Ｈ遅延回路
１０９と減算器１１０でロジカルコムフィルタを構成
し、これが記録系の処理となることは、前記実施例１と
同じである。
【００４０】再生系では、端子３ｃから再生Ｙ信号を入
力し、スイッチ１０１の再生側端子Ｐを介して可変遅延
回路２０２に入力する。可変遅延回路２０２は再生系で
はα又は１Ｈ＋αの遅延回路として機能し、可変遅延回
路２０２の出力を再生Ｙ出力として端子３ｇから出力す
る。
力し、スイッチ１０１の再生側端子Ｐを介して可変遅延
回路２０２に入力する。可変遅延回路２０２は再生系で
はα又は１Ｈ＋αの遅延回路として機能し、可変遅延回
路２０２の出力を再生Ｙ出力として端子３ｇから出力す
る。
【００４１】一方、端子３ｂから再生Ｃ信号を入力し、
ＣＮＲ演算部１０７に入力する。本実施例において、Ｃ
ＮＲ演算部１０７とスイッチ１０８と１Ｈ遅延回路１０
９とでＣＮＲを構成するのは図３の従来例と同じ構成と
なる。
ＣＮＲ演算部１０７に入力する。本実施例において、Ｃ
ＮＲ演算部１０７とスイッチ１０８と１Ｈ遅延回路１０
９とでＣＮＲを構成するのは図３の従来例と同じ構成と
なる。
【００４２】このとき、端子３ｂからの再生Ｃ信号入力
と端子３ｆの再生Ｃ信号出力の間の遅延差はαである
が、端子３ｃからの再生Ｙ信号入力と端子３ｇの再生Ｙ
信号出力の間の遅延差を可変遅延回路１０２によってα
又は１Ｈ＋αにすることができる。
と端子３ｆの再生Ｃ信号出力の間の遅延差はαである
が、端子３ｃからの再生Ｙ信号入力と端子３ｇの再生Ｙ
信号出力の間の遅延差を可変遅延回路１０２によってα
又は１Ｈ＋αにすることができる。
【００４３】従って再生Ｃ信号出力と再生Ｙ信号出力の
遅延差を０又は１Ｈにすることができるため、再生Ｃ信
号出力と再生Ｙ信号出力の遅延差を合わせるための遅延
回路は不要となる。
遅延差を０又は１Ｈにすることができるため、再生Ｃ信
号出力と再生Ｙ信号出力の遅延差を合わせるための遅延
回路は不要となる。
【００４４】
【発明の効果】以上説明したように、本発明による映像
信号処理回路によれば、記録時にはコンポジット信号を
選択入力し可変遅延手段の遅延量は１ＨとしてＹ信号と
Ｃ信号を分離出力し、再生時においては、可変遅延部の
遅延は１Ｈからコムフィルタ演算部の演算遅延時間αに
相当する遅延量を差し引いた１Ｈ−αに切換えられ、該
１−αの遅延回路を介して再生Ｃ信号（あるいは再生Ｙ
信号）がコムフィルタ演算部に入力されることにより、
ノイズ低減回路を用いた本映像処理回路における再生Ｃ
信号（あるいは再生Ｙ信号）の遅延差は１Ｈとなり、再
生Ｃ信号と再生Ｙ信号の遅延を合わせるために必要とさ
れた遅延回路を省略することができるという利点を有
し、本発明は、遅延回路素子を縮減し回路構成の簡略化
を達成するものである。
信号処理回路によれば、記録時にはコンポジット信号を
選択入力し可変遅延手段の遅延量は１ＨとしてＹ信号と
Ｃ信号を分離出力し、再生時においては、可変遅延部の
遅延は１Ｈからコムフィルタ演算部の演算遅延時間αに
相当する遅延量を差し引いた１Ｈ−αに切換えられ、該
１−αの遅延回路を介して再生Ｃ信号（あるいは再生Ｙ
信号）がコムフィルタ演算部に入力されることにより、
ノイズ低減回路を用いた本映像処理回路における再生Ｃ
信号（あるいは再生Ｙ信号）の遅延差は１Ｈとなり、再
生Ｃ信号と再生Ｙ信号の遅延を合わせるために必要とさ
れた遅延回路を省略することができるという利点を有
し、本発明は、遅延回路素子を縮減し回路構成の簡略化
を達成するものである。
【図１】本発明の第１の実施例の構成を示すブロック図
である。
である。
【図２】本発明の第２の実施例の構成を示すブロック図
である。
である。
【図３】従来の映像信号処理回路の構成を示すブロック
図である。
図である。
【図４】本発明における可変遅延回路の構成を示すブロ
ック図である。
ック図である。
１０２，２０２ 可変遅延回路 １０１，１０８ スイッチ １０３，１０４，１０５ ＢＰＦ １０６ コムフィルタ演算部 １０７ ＣＮＲ演算部 １０９，３０２ １Ｈ遅延回路 １１０ 減算器 ３１１ 遅延回路 ３ａ，３ｂ，３ｃ，３ｄ，３ｅ，３ｆ，３ｇ 端子
Claims (6)
- 【請求項１】コンポジット信号又は再生Ｃ信号のいずれ
かを選択出力する第１のスイッチと、該第１のスイッチ
の出力を入力とする可変遅延手段と、前記再生Ｃ信号を
入力とするノイズ低減回路と、該ノイズ低減回路の巡回
信号出力又は前記可変遅延手段の出力のいずれかを選択
出力する第２のスイッチと、該第２のスイッチの出力を
入力とする１Ｈ遅延回路と、前記第１のスイッチの出力
と前記可変遅延手段の出力と該１Ｈ遅延回路の出力を入
力するコムフィルタ演算部とを備え、前記１Ｈ遅延回路
の出力を前記ノイズ低減回路の巡回信号入力とする映像
信号処理回路。 - 【請求項２】コンポジット信号又は再生Ｙ信号のいずれ
かを選択出力する第１のスイッチと、該第１のスイッチ
の出力を入力とする可変遅延手段とを備え、該可変遅延
手段の出力は再生Ｙ信号として出力され、更に、再生Ｃ
信号を入力とするノイズ低減回路と、該ノイズ低減回路
の巡回信号出力又は前記可変遅延手段の出力のいずれか
を選択出力する第２のスイッチと、該第２のスイッチの
出力を入力とする１Ｈ遅延回路と、前記第１のスイッチ
の出力と前記可変遅延手段の出力と前記１Ｈ遅延回路の
出力を入力するコムフィルタ演算部とを備え、前記１Ｈ
遅延回路の出力を前記ノイズ低減回路の巡回信号入力と
する映像信号処理回路。 - 【請求項３】前記第１のスイッチに、再生Ｃ信号の代わ
りに再生Ｙ信号を入力し、再生Ｙ信号を前記ノイズ低減
回路に入力する請求項１記載の映像信号処理回路。 - 【請求項４】前記可変遅延手段が、記録系においては１
Ｈ、再生系においては１Ｈ−α（但し、αは前記ノイズ
低減回路の演算遅延量）と遅延の切換えを行う請求項１
又は３記載の映像信号処理回路。 - 【請求項５】前記可変遅延手段が、記録系においては１
Ｈ、再生系においてはα又は１Ｈ＋α（但し、αは前記
ノイズ低減回路の演算遅延量）と遅延の切換えを行う請
求項２記載の映像信号処理回路。 - 【請求項６】前記可変遅延手段が、少くともメモリアレ
イと、アドレスカウンタと、該アドレスカウンタの出力
を入力しオフセット値と加算し、これを前記メモリアレ
イの読み出しアドレスとして出力する加算器と、前記加
算器に入力される所定のオフセット値を選択するための
スイッチとを備え、記録系においては、前記オフセット
値を零としたアドレスで前記メモリアレイを読み出し、
再生系においては、所定の値を有する前記オフセット値
を加算したアドレスで前記メモリアレイを読み出す請求
項４又は５記載の映像信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5192661A JP2546158B2 (ja) | 1993-07-08 | 1993-07-08 | 映像信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5192661A JP2546158B2 (ja) | 1993-07-08 | 1993-07-08 | 映像信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0730922A true JPH0730922A (ja) | 1995-01-31 |
| JP2546158B2 JP2546158B2 (ja) | 1996-10-23 |
Family
ID=16294947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5192661A Expired - Fee Related JP2546158B2 (ja) | 1993-07-08 | 1993-07-08 | 映像信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2546158B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100599015B1 (ko) * | 1997-09-03 | 2006-11-07 | 프리스케일 세미컨덕터, 인크. | 화상캡쳐회로 |
-
1993
- 1993-07-08 JP JP5192661A patent/JP2546158B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100599015B1 (ko) * | 1997-09-03 | 2006-11-07 | 프리스케일 세미컨덕터, 인크. | 화상캡쳐회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2546158B2 (ja) | 1996-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3480477B2 (ja) | 動き検出回路および動き検出方法、並びに輝度・色信号分離装置 | |
| US4122489A (en) | Signal defect compensator | |
| US4843457A (en) | Drop-out correcting luminance-chrominance signal separation circuit | |
| JP3006850B2 (ja) | くし型フィルタ | |
| JP2546158B2 (ja) | 映像信号処理回路 | |
| JP2531606B2 (ja) | ビデオ信号処理装置 | |
| JPH01251980A (ja) | ディジタル映像信号処理回路 | |
| JPH07162808A (ja) | 映像信号処理装置及び映像信号処理方法及び映像信号記録・再生装置 | |
| JP2737148B2 (ja) | 画像記憶装置 | |
| JP3112078B2 (ja) | 画像記憶装置 | |
| JP2737149B2 (ja) | 画像記憶装置 | |
| JP2860988B2 (ja) | 画像記憶装置 | |
| JPH10173995A (ja) | ビデオ信号切り替え回路 | |
| JP2692128B2 (ja) | 画像処理回路 | |
| JP2681996B2 (ja) | 画像処理装置 | |
| JP2740209B2 (ja) | Ｙ／ｃ分離回路 | |
| KR940000967Y1 (ko) | 멀티 영상 처리 시스템의 색신호 절환회로 | |
| JP2782718B2 (ja) | 画像処理装置 | |
| KR0151043B1 (ko) | 디지탈 vcr에서의 오류 데이터 수정 장치 | |
| JPH0773361B2 (ja) | 情報再生装置 | |
| KR950008127B1 (ko) | 화질향상을 위한 영상신호기록/재생장치 | |
| JPH03177185A (ja) | ディジタル映像信号処理装置 | |
| JPH06292229A (ja) | 櫛形フィルタ回路 | |
| JPH05115073A (ja) | 適応制御ｙ／ｃ分離回路 | |
| JPH0775399B2 (ja) | 遅延演算回路及び遅延演算方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960611 |
|
| LAPS | Cancellation because of no payment of annual fees |