JPH03177185A - ディジタル映像信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ビデオテープレコーダ（以下、ｖＴ］とする
。）のディジタル映像信号処理装置に関す・□ものであ
る。

従来の技術 近年、ＶＴＲは５ＶＨ３やＥＤベータに代表されるよう
に、より一層の高画質が求められてきている。こうした
なかで映像信号のライン相関を利用した輝度信号と色信
号の分離装置や、ノイズの低減装置等が数多く提案され
ている。

ここで、従来のライン相関を利用した代表的な映像信号
処理装置について説明する。

第２図は、この従来の映像信号処理装置の構成を示すブ
ロック図である。

第２図（Ａ）はロジカルＹ／Ｃ分離装置の構成を示すブ
ロック図である。入力端子２ａに与えられたコンポジッ
ト信号を１ＨＣＣＤ２０．２１でそれぞれ１ライン、２
ライン分遅延させ、合計３ラインの映像信号を用いてロ
ジカルＹ／Ｃ分離演算回路２６は相関検出を行う。その
結果、相関のある場合はくし形フィルタ、ない場合はバ
ンドパスフィルタでＹ／Ｃ分離を行い、出力端子２ｂ、
２Ｃにそれぞれ輝度信号と色信号を得る。

第２図の（Ｂ）はＹＣフィルタ装置の構成を示すブロッ
ク図である。

入力端子２ｄに与えられた再生輝度信号と１ＨＣＣＤ２
２で１ライン分遅延させた信号とを用いてＹＣフィルタ
演算回路２７はくし形フィルタを実現し、輝度信号中の
残留クロマ成分を除去した再生輝度信号を出力端子２ｅ
に与える。

第２図の（Ｃ）はロジカルくし形フィルタおよびリカー
シブくし形フィルタ装置の構成を示すブロック図である
。入力端子２ｆに与えられた再生クロマ信号を１ＨＤＬ
（１Ｈデイレーライン）２３゜２４でそれぞれ１ライン
、２ライン分遅延させ、合計３ラインの信号を用いてロ
ジカルくし形フィルタ演算回路２８は相関検出を行う。

その結果、相関のある場合のみくし形フィルタによるク
ロストークの除去が行われる。

また、ロジカルくし形フィルタ演算回路２８の出力とそ
の出力を１ＨＤＬ２５で１ライン分遅延させた信号とで
リカーシブくし形フィルタ演算回路２９はノイズリダク
シ寵ンを行い、出力端子２ｇにノイズの低減された再生
クロマ信号を得る。

発明が解決しようとする課題 上述した従来の映像信号処理装置は、遅延素子としてＣ
ＯＤやガラス遅延線を用いており、温度特性やバラツキ
による性能の劣化は避けることができない。

そこで、映像信号をディジタル化し、ラインメモリを用
いて常に安定で、かつ、性能の向上を図れる処理装置が
提案され、Ｙ／ｃ分離などは一部実用化されている。

さらに、近い将来、信号処理全体をディジタルで行うよ
うになれば必然的にラインメモリの容量が増し、ＬＳＩ
化を図るうえで回路面積が増大するという問題点を有し
ている。

本発明は上記従来の問題点を解決するもので、記録時と
再生時とで使用するラインメモリを区別し共用化するこ
とにより、メモリの使用効率の向上と回路面積の縮小が
図れるディジタル映像信号処理装置を提供することを目
的とする。

課題を解決するための手段 この目的を達成するために本発明のディジタル映像信号
処理装置は、記録時にコンポジット信号入力を再生時に
再生クロマ信号入力を選択する第１のスイッチと、前記
第１のスイッチの出力を所定の時間遅延させる第１の１
／３Ｈメモリと、前記第１の１／３Ｈメモリの出力を所
定の時間遅延させる第２の１／３Ｈメモリと、前記再生
クロマ信号入力と前記第１の１／３Ｈメモリの出力と前
記第２の１／３Ｈメモリの出力をもとに演算処理を行う
ロジカルくし形フィルタ演算回路と、記録時に前記第２
の１／３Ｈメモリの出力を再生時に前記ロジカルくし形
フィルタ演算回路の出力を選択する第２のスイッチと、
前記Ｍ　２　ｆ）　スイッチの出カｔｅ所中の賎聞凍落
寺赫る第３の！／３Ｈメモリと、前記ロジカルくし形フ
ィルタ演算回路の出力と前記第３の１／３Ｈメモリの出
力をもとに演算処理し、再生クロマ信号を出力するリカ
ーシブくし形フィルタ演算回路と、記録時に前記第３の
１／３Ｈメモリの出力を再生時に再生輝度信号を選択す
る第３のスイッチと、前記第３のスイッチの出力を所定
の時間遅延させる１Ｈメモリと、前記コンポジット信号
入力と前記第３の１／３メモリの出力と前記１Ｈメモリ
の出力をもとに演算処理し、輝度信号とクロマ信号を出
力するロジカルＹ／Ｃ分離演算回路と、前記再生輝度信
号と前記１Ｈメモリの出力をもとに演算処理し、再生時
の輝度信号を出力するＹＣフィルタ演算回路とより構成
されている。

作用 本発明は上記した構成により、第１．第３の１／３Ｈメ
モリおよび１Ｈメモリの入力部にスイッチを設け、記録
時と再生時とで入力を切り換えることにより、メモリを
共用してそれぞれの信号処理が行える。

実施例 以下、本発明のディジタル映像信号処理装置について、
図面を参照しながら説明する。

第１図は、本発明の実施例におけるディジタル映像信号
処理装置の構成を示すブロック図である。

いま、ＶＴＲが記録モードにあるとき、スイッチ１０は
すべて“Ｈ”側の入力信号を選択する。

この結果、ロジカルＹ／Ｃ分離演算回路１５は入力端子
１ａに与えられたコンポジット信号と、１／３Ｈメモリ
１１．　１２．　１３を通過した１ライン遅延信号と、
さらに、１Ｈメモリ１４でもう１ライン遅延された信号
の合計３ライン分の情報を受は取り、相関の有無により
くし形フィルタとバンドパスフィルタを切り換えてＹ／
Ｃ分離を行い、出力端子１ｄ＋１ｅにそれぞれ輝度信号
と色信号を出力する。

つぎに、ＶＴＲが再生モードにあるとき、スイッチ１０
はすべて“Ｌ”側の入力信号を選択する。

この結果、ロジカルくし形フィルタ演算回路１６は入力
端子１ｂに与えられた再生クロマ信号と、１／３Ｈメモ
リ１１を通過した１ライン遅延信号と、さらに、１／３
Ｈメモ１川２でもう１ライン遅延された信号の合計３ラ
イン分の情報を受は取り、相関の有無によりくし形フィ
ルタを切り換えクロストークの除去を行う。

なお、１／３Ｈメモリで１ライン分の遅延が得られるの
は、再生クロマ信号が記録時の１／３のクロック周波数
でサンプリングされ、１／３Ｈメモリも同様に記録時の
１／３のクロック周波数で動作しているためであり、こ
れは再生クロマ信号の帯域が狭いのでサンプリングレー
トを落としても充分な性能が得られるからである。

また、リカーシブくし形フィルタ演算回路１７は、ロジ
カルくし形フィルタ演算回路１６の出力と、その出力を
１／３Ｈメモリ１３で１ライン遅延させた信号とを用い
てノイズリダクションを行い、出力端子１ｆにノイズの
低減された再生クロマ信号を出力する。

一方、ＹＣフィルタ演算回路１８は入力端子ＩＣに与え
られた再生輝度信号と、その信号を１Ｈメモリ１４で１
ライン分遅延させた信号とを入力としてくし形フィルタ
を構成し、再生輝度信号中に残留しているクロマ信号の
除去を行い、出力、端子１ｇに再生輝度信号を出力する
。

なお、実施例においてメモリを３分割して用いたが、ク
ロック周波数とメモリ容量との兼ね合いで分割数を増減
しても同様の動作が可能である。

発明の効果 以上のように本発明は、記録時と再生時とで必要なメモ
リ容量を決め、それに応じてメモリを分割して入力切り
換え用のスイッチを設けることにより大部分のラインメ
モリが共用でき、回路のＬＳＩ化を行う場合に大幅な面
積の縮小が実現できるなど、その実用的効果は非常に大
きなものがある。

【図面の簡単な説明】

第１図は本発明の実施例におけるディジタル映像信号処
理装置のブロック図、第２図は従来の映像信号処理装置
のブロック図である。 １０・・・スイッチ、　　１１〜１３・・・Ｉ／３Ｈメ
モリ、ｌ４・・・１Ｈメモリ、　　１５．２６・・・ロ
ジカルＹ／Ｃ分離演算回路、　　１８．２８・・・ロジ
カルくし形フィルタ演算回路、　　１７．２９・・・リ
カーシブくし形フィルタ演算回路、　　１８．２７・・
・ＹＣフィルタ演算回路、　　２０〜２２・・・１ＨＣ
ＣＤ。 ２３〜２５・・・Ｉ　ＨＤ　Ｌ。

Claims (3)

【特許請求の範囲】
1. （１）記録時にコンポジット信号入力を再生時に再生ク
   ロマ信号入力を選択する第１のスイッチと、前記第１の
   スイッチの出力を所定の時間遅延させる第１の１／３Ｈ
   メモリと、 前記第１の１／３Ｈメモリの出力を所定の時間遅延させ
   る第２の１／３Ｈメモリと、 前記再生クロマ信号入力と前記第１の１／３Ｈメモリの
   出力と前記第２の１／３Ｈメモリの出力をもとに演算処
   理を行うロジカルくし形フィルタ演算回路と、記録時に
   前記第２の１／３Ｈメモリの出力を再生時に前記ロジカ
   ルくし形フィルタ演算回路の出力を選択する第２のスイ
   ッチと、 前記第２のスイッチの出力を所定の時間遅延させる第３
   の１／３Ｈメモリと、 前記ロジカルくし形フィルタ演算回路の出力と前記第３
   の１／３Ｈメモリの出力をもとに演算処理し、再生クロ
   マ信号を出力するリカーシブくし形フィルタ演算回路と
   、 記録時に前記第３の１／３Ｈメモリの出力を再生時に再
   生輝度信号を選択する第３のスイッチと、前記第３のス
   イッチの出力を所定の時間遅延させる１Ｈメモリと、 前記コンポジット信号入力と前記第３の１／３メモリの
   出力と前記１Ｈメモリの出力をもとに演算処理し、輝度
   信号とクロマ信号を出力するロジカルＹ／Ｃ分離演算回
   路と、 前記再生輝度信号と前記１Ｈメモリの出力をもとに演算
   処理し、再生輝度信号を出力するＹＣフィルタ演算回路
   とを備えたことを特徴とするディジタル映像信号処理装
   置。
2. （２）１Ｈメモリは水平同期信号周波数のｎ倍（ｎは３
   の倍数）のクロック周波数で動作し、ｎ段の遅延段数を
   有する請求項１記載のディジタル映像信号処理装置。
3. （３）１／３Ｈメモリは１／３ｎ段の遅延段数を有し、
   記録時には１Ｈメモリと同じクロック周波数で動作し、
   再生時には記録時の１／３のクロック周波数で動作する
   請求項（１）記載のディジタル映像信号処理装置。