JPH0730065A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPH0730065A JPH0730065A JP17282393A JP17282393A JPH0730065A JP H0730065 A JPH0730065 A JP H0730065A JP 17282393 A JP17282393 A JP 17282393A JP 17282393 A JP17282393 A JP 17282393A JP H0730065 A JPH0730065 A JP H0730065A
- Authority
- JP
- Japan
- Prior art keywords
- resistors
- pattern
- diffusion
- integrated circuit
- resistance ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 抵抗値の比が高精度に達成された複数の抵抗
を内蔵した集積回路装置を得る。 【構成】 抵抗値の比の精度が重要である複数の抵抗Ｒ
１，Ｒ２の拡散パターン（まどあけ２ａ，２ｂ）に対応
して、ダミーパターン（まどあけ５，６）を設ける。
を内蔵した集積回路装置を得る。 【構成】 抵抗値の比の精度が重要である複数の抵抗Ｒ
１，Ｒ２の拡散パターン（まどあけ２ａ，２ｂ）に対応
して、ダミーパターン（まどあけ５，６）を設ける。
Description
【０００１】
【産業上の利用分野】本発明は抵抗値の比の精度が必要
な抵抗を内蔵する集積回路装置に関する。
な抵抗を内蔵する集積回路装置に関する。
【０００２】
【従来の技術】従来、集積回路内の抵抗値の比が重要な
抵抗は形状や向きを同じにして、隣接して並べることで
抵抗値の比を確保しようとしていた。
抵抗は形状や向きを同じにして、隣接して並べることで
抵抗値の比を確保しようとしていた。
【０００３】たとえば、図４に示したようなパターンで
抵抗をＲ１，Ｒ２及びその他部分Ｂ等を形成する部分に
まどあけ２ａ，２ｂ，３を行った後、そのウェハを拡散
炉に入れ、ＢＮやＢＢｒ3 等の拡散ソースにより前記ま
どあけ２ａ，２ｂ，３部分に不純物を導入して抵抗、そ
の他を形成する。
抵抗をＲ１，Ｒ２及びその他部分Ｂ等を形成する部分に
まどあけ２ａ，２ｂ，３を行った後、そのウェハを拡散
炉に入れ、ＢＮやＢＢｒ3 等の拡散ソースにより前記ま
どあけ２ａ，２ｂ，３部分に不純物を導入して抵抗、そ
の他を形成する。
【０００４】
【発明が解決しようとする課題】従来では、このように
抵抗値の比が重要な抵抗のパターンは、パターンの形状
や向きで配慮，工夫されていたが、それらの周囲のパタ
ーンについては特に配慮されていなかった。したがっ
て、抵抗Ｒ１，Ｒ２の近傍にトランジスタのベース（た
とえば図示のＢ）など、他のまどあけパターンが存在し
たり、あるいは他側周辺に窓明けパターンがなかったり
していた。
抵抗値の比が重要な抵抗のパターンは、パターンの形状
や向きで配慮，工夫されていたが、それらの周囲のパタ
ーンについては特に配慮されていなかった。したがっ
て、抵抗Ｒ１，Ｒ２の近傍にトランジスタのベース（た
とえば図示のＢ）など、他のまどあけパターンが存在し
たり、あるいは他側周辺に窓明けパターンがなかったり
していた。
【０００５】しかし、拡散炉で拡散ソースとしてＢＮや
ＢＢｒ3 等を使用して不純物を気相で拡散して抵抗を形
成する場合、抵抗値はその抵抗の周囲のパターンによっ
て影響を受ける。
ＢＢｒ3 等を使用して不純物を気相で拡散して抵抗を形
成する場合、抵抗値はその抵抗の周囲のパターンによっ
て影響を受ける。
【０００６】たとえば、図４の場合、抵抗Ｒ１，Ｒ２は
全く同じパターンで同じ抵抗値になるよう設計されてい
るが、出来上がりは設計値よりＲ１は低めに、Ｒ２は高
めになり、抵抗値の比が大きくずれて、回路動作上問題
になることがあった。
全く同じパターンで同じ抵抗値になるよう設計されてい
るが、出来上がりは設計値よりＲ１は低めに、Ｒ２は高
めになり、抵抗値の比が大きくずれて、回路動作上問題
になることがあった。
【０００７】図５は図４のＡ−Ａ′線断面図であり、不
純物拡散の様子をモデル化して示している。
純物拡散の様子をモデル化して示している。
【０００８】拡散炉で拡散ソースとしてＢＮやＢＢｒ3
等を使用して不純物を気相で拡散して抵抗を形成する場
合、Ｓｉ等の半導体基板４が露出している部分のほう
が、ＳｉＯ2 等の被膜１部分より不純物を多く取り込
む。したがって、図４のようなパターンの場合、抵抗Ｒ
１の周辺はＳｉＯ2 等の被膜１で覆われているため、不
純物を多く取り込む傾向にある。その結果、抵抗Ｒ１の
抵抗値は低めになる。抵抗Ｒ２の近傍には、広くＳｉが
露出している部分があるため、不純物がそのＳｉ等の半
導体基板４に多くとられるため、抵抗Ｒ２に取り込まれ
る不純物は少なくなる。その結果、抵抗Ｒ２の抵抗値は
高めになる。
等を使用して不純物を気相で拡散して抵抗を形成する場
合、Ｓｉ等の半導体基板４が露出している部分のほう
が、ＳｉＯ2 等の被膜１部分より不純物を多く取り込
む。したがって、図４のようなパターンの場合、抵抗Ｒ
１の周辺はＳｉＯ2 等の被膜１で覆われているため、不
純物を多く取り込む傾向にある。その結果、抵抗Ｒ１の
抵抗値は低めになる。抵抗Ｒ２の近傍には、広くＳｉが
露出している部分があるため、不純物がそのＳｉ等の半
導体基板４に多くとられるため、抵抗Ｒ２に取り込まれ
る不純物は少なくなる。その結果、抵抗Ｒ２の抵抗値は
高めになる。
【０００９】本発明は上記のような周囲パターンの影響
をなくし、ほぼ設計値どおりの抵抗値が得られる集積回
路装置を提供するものである。
をなくし、ほぼ設計値どおりの抵抗値が得られる集積回
路装置を提供するものである。
【００１０】
【課題を解決するための手段】本発明は、抵抗値の比の
精度が重要な複数の抵抗を内蔵する集積回路装置におい
て、複数抵抗の拡散パターンに隣接して、あるいはその
パターン全体の周囲等、抵抗拡散パターンに対応してダ
ミーパターンを設けてなることを特徴とする。
精度が重要な複数の抵抗を内蔵する集積回路装置におい
て、複数抵抗の拡散パターンに隣接して、あるいはその
パターン全体の周囲等、抵抗拡散パターンに対応してダ
ミーパターンを設けてなることを特徴とする。
【００１１】
【作用】このようなダミーパターンにより、不純物拡散
により形成される抵抗部分は、周囲による影響差がなく
なり、抵抗値の比を利用する回路においてその抵抗値の
比を高精度にできる。
により形成される抵抗部分は、周囲による影響差がなく
なり、抵抗値の比を利用する回路においてその抵抗値の
比を高精度にできる。
【００１２】
【実施例】図１乃至図３に示す本発明の典型的な実施例
を示す。各実施例において、抵抗Ｒ１，Ｒ２はたとえば
図４，図５の例と同様に、Ｓｉ等の半導体基板上のＳｉ
Ｏ2 等の被膜に適宜まどあけ２ａ，２ｂを行って後、そ
のウェハを拡散炉に入れ、ＢＮやＢＢｒ3 等を使用して
不純物を気相にて拡散することにより形成するものとす
る。
を示す。各実施例において、抵抗Ｒ１，Ｒ２はたとえば
図４，図５の例と同様に、Ｓｉ等の半導体基板上のＳｉ
Ｏ2 等の被膜に適宜まどあけ２ａ，２ｂを行って後、そ
のウェハを拡散炉に入れ、ＢＮやＢＢｒ3 等を使用して
不純物を気相にて拡散することにより形成するものとす
る。
【００１３】図１において、Ｒ１，Ｒ２は集積回路にお
いて抵抗値の比が重要となる抵抗であり、上記のように
して抵抗を形成するとき、それらのまどあけ２ａ，２ｂ
に隣接して両側に所望形状のダミー抵抗Ｒ′，Ｒ″とな
るまどあけ５，６を設けることにより、抵抗Ｒ１，Ｒ２
の抵抗値比を高精度に制御できた。なお、まどあけ５，
６からなるダミーパターンは抵抗Ｒ１，Ｒ２の周囲の状
況を同じにするものであり、抵抗として動作、又は作用
するパターンでなくてもよい。
いて抵抗値の比が重要となる抵抗であり、上記のように
して抵抗を形成するとき、それらのまどあけ２ａ，２ｂ
に隣接して両側に所望形状のダミー抵抗Ｒ′，Ｒ″とな
るまどあけ５，６を設けることにより、抵抗Ｒ１，Ｒ２
の抵抗値比を高精度に制御できた。なお、まどあけ５，
６からなるダミーパターンは抵抗Ｒ１，Ｒ２の周囲の状
況を同じにするものであり、抵抗として動作、又は作用
するパターンでなくてもよい。
【００１４】また、図２のように片側に使用しているパ
ターン、たとえば図４と同様にトランジスタのベースと
なるパターンＢ等がある場合は、これに対応してまどあ
け７による抵抗Ｒ'″のダミーパターンを片側にだけ設
けるだけでもよい。
ターン、たとえば図４と同様にトランジスタのベースと
なるパターンＢ等がある場合は、これに対応してまどあ
け７による抵抗Ｒ'″のダミーパターンを片側にだけ設
けるだけでもよい。
【００１５】なおまた、図３のように窓明け８により、
抵抗値の比が重要な抵抗Ｒ１，Ｒ２の周囲にダミーのパ
ターンを設けても、同様な効果が得られる。
抵抗値の比が重要な抵抗Ｒ１，Ｒ２の周囲にダミーのパ
ターンを設けても、同様な効果が得られる。
【００１６】ここでは、抵抗が２個の場合について示し
たが、多数の抵抗の場合も同様に本発明を適用できるこ
とはもちろんのことである。
たが、多数の抵抗の場合も同様に本発明を適用できるこ
とはもちろんのことである。
【００１７】
【発明の効果】以上のように本発明によれば、集積回路
内に、ダミーパターンによって抵抗値の比が高精度に制
御された抵抗を有する高機能、高性能な集積回路装置が
得られる。
内に、ダミーパターンによって抵抗値の比が高精度に制
御された抵抗を有する高機能、高性能な集積回路装置が
得られる。
【図１】本発明の一実施例を説明する平面図である。
【図２】本発明の他の実施例を説明する平面図である。
【図３】本発明の更に他の実施例を説明する平面図であ
る。
る。
【図４】従来例を説明する平面図である。
【図５】従来例を説明する断面図である。
Ｒ１，Ｒ２ 抵抗 Ｒ′，Ｒ′，Ｒ'″ ダミー抵抗 ２ａ，２ｂ，３，５，６，７，８ まどあけ
Claims (3)
- 【請求項１】 不純物拡散により形成される複数の抵抗
を内蔵する集積回路装置において、前記抵抗の拡散パタ
ーンに対応してダミーパターンを設けてなることを特徴
とする集積回路装置。 - 【請求項２】 前記ダミーパターンは前記抵抗の拡散パ
ターンに隣接して設けられてなることを特徴とする請求
項１に記載の集積回路装置。 - 【請求項３】 前記ダミーパターンは前記複数抵抗の拡
散パターンの周囲に設けられてなることを特徴とする請
求項１に記載の集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17282393A JPH0730065A (ja) | 1993-07-13 | 1993-07-13 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17282393A JPH0730065A (ja) | 1993-07-13 | 1993-07-13 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0730065A true JPH0730065A (ja) | 1995-01-31 |
Family
ID=15949030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17282393A Pending JPH0730065A (ja) | 1993-07-13 | 1993-07-13 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0730065A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7030728B2 (en) * | 2002-01-04 | 2006-04-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Layout and method to improve mixed-mode resistor performance |
| US8225240B2 (en) | 2008-04-10 | 2012-07-17 | Renesas Electronics Corporation | Semiconductor device |
-
1993
- 1993-07-13 JP JP17282393A patent/JPH0730065A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7030728B2 (en) * | 2002-01-04 | 2006-04-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Layout and method to improve mixed-mode resistor performance |
| US8225240B2 (en) | 2008-04-10 | 2012-07-17 | Renesas Electronics Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950006957A (ko) | 중첩 오차 측정 패턴을 형성하는 단계를 포함하는 반도체 장치 제조 방법 | |
| JPH0730065A (ja) | 集積回路装置 | |
| JPH031522A (ja) | レジストパターン形成法 | |
| JPH05217816A (ja) | 位置合せパターン | |
| JPS63211739A (ja) | 半導体装置 | |
| JPH01186617A (ja) | 半導体装置 | |
| JPS5656632A (en) | Manufacture of semiconductor element | |
| JPS62102531A (ja) | エツチング方法 | |
| SE9700773D0 (sv) | Semiconductor and method relating to semiconductors | |
| KR940010236A (ko) | 반도체 장치용 유리 마스크 및 그 제조방법 | |
| JPH05235279A (ja) | 半導体集積回路装置 | |
| JPH023216A (ja) | 半導体素子の製造方法 | |
| KR0144925B1 (ko) | 레티클 및 그를 이용한 반도체장치 제조방법 | |
| JPS607120A (ja) | 半導体基板の位置決め方法 | |
| JPS5832495B2 (ja) | ヒカリシヨクコクヨウマスク | |
| JPS60111450A (ja) | 半導体集積回路装置 | |
| JPS5642356A (en) | Manufacture of semiconductor device | |
| JPS6450529A (en) | Wafer alignment | |
| JPH0330332A (ja) | パターン形成方法 | |
| JPS59175722A (ja) | 半導体装置製造用ホトマスク | |
| KR0177347B1 (ko) | 정렬, 노광 장치의 상호 매칭을 위한 기준웨이퍼 제작방법 | |
| JPH03191509A (ja) | 半導体装置 | |
| JPH01126651A (ja) | フォトマスク | |
| JPH04263446A (ja) | Ｔａｂ用テープキャリア | |
| JPH0511669B2 (ja) |