JPH07297278A - 配線及びその製造方法 - Google Patents
配線及びその製造方法Info
- Publication number
- JPH07297278A JPH07297278A JP8625794A JP8625794A JPH07297278A JP H07297278 A JPH07297278 A JP H07297278A JP 8625794 A JP8625794 A JP 8625794A JP 8625794 A JP8625794 A JP 8625794A JP H07297278 A JPH07297278 A JP H07297278A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- groove
- substrate
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】金属及び絶縁膜材料からなる LSI の多層平坦
化配線及びその製造において、高歩留まりで製造するこ
とのできる配線の構成及びその製造方法を提供するこ
と。 【構成】上記目的は、導電性材料からなる配線パターン
と、該配線の周囲において、該配線から一定の幅の溝が
形成され、該溝を介して上記配線と分離して形成された
導電性材料からなる分離パターンとから構成されている
ことを特徴とする配線とすること、あるいは、導電性材
料からなる配線パターンと、該配線の周囲において、該
配線から一定の幅の絶縁膜が形成され、該絶縁膜を介し
て上記配線と分離して形成された導電性材料からなる分
離パターンとから構成されていることを特徴とする配線
とすることによって解決することができる。
化配線及びその製造において、高歩留まりで製造するこ
とのできる配線の構成及びその製造方法を提供するこ
と。 【構成】上記目的は、導電性材料からなる配線パターン
と、該配線の周囲において、該配線から一定の幅の溝が
形成され、該溝を介して上記配線と分離して形成された
導電性材料からなる分離パターンとから構成されている
ことを特徴とする配線とすること、あるいは、導電性材
料からなる配線パターンと、該配線の周囲において、該
配線から一定の幅の絶縁膜が形成され、該絶縁膜を介し
て上記配線と分離して形成された導電性材料からなる分
離パターンとから構成されていることを特徴とする配線
とすることによって解決することができる。
Description
【０００１】
【産業上の利用分野】本発明は、金属及び絶縁膜材料か
らなる LSI の多層平坦化配線及びその製造方法に係
り、特に、高歩留まりかつ高信頼度で製造することので
きる配線及びその製造方法に関する。
らなる LSI の多層平坦化配線及びその製造方法に係
り、特に、高歩留まりかつ高信頼度で製造することので
きる配線及びその製造方法に関する。
【０００２】
【従来の技術】LSI の金属配線は、これまで、電気的に
必要なパターンのみが形成されていたため、配線金属パ
ターンの存在する領域と存在しない領域とで表面段差が
あり、この段差が LSI の配線加工の障害となり、配線
歩留まり低下の原因となっていた。以下、その内容につ
いて、図によって説明する。図４は、従来技術による配
線構造の製造工程を示す図で、図の(a)はシリコン基板
１の上に熱酸化膜２を約50nmの厚さで形成した後、スパ
ッタ法によって配線金属のアルミニウム膜３を約500nm
の厚さで形成した状態の試料の断面形状を示す図であ
る。また、図の(b)は、上記アルミニウム膜３をパター
ニングするために、該膜３の上にホトレジスト４をパタ
ーニングした後の試料の断面形状を示す図である。ま
た、図の(c)は、上記ホトレジスト４をマスクとして、
アルミニウム膜３を塩素ガスを含むプラズマでエッチン
グしてパターニングした後に、酸素ガスを含むプラズマ
でレジスト４をアッシング除去した後の試料の断面形状
を示す図である。また、図の(d)は、上記試料の表面全
体に、プラズマ CVD 法によって、絶縁膜であるシリコ
ン酸化膜５を厚さ700nm堆積した後の試料の断面形状を
示す図である。
必要なパターンのみが形成されていたため、配線金属パ
ターンの存在する領域と存在しない領域とで表面段差が
あり、この段差が LSI の配線加工の障害となり、配線
歩留まり低下の原因となっていた。以下、その内容につ
いて、図によって説明する。図４は、従来技術による配
線構造の製造工程を示す図で、図の(a)はシリコン基板
１の上に熱酸化膜２を約50nmの厚さで形成した後、スパ
ッタ法によって配線金属のアルミニウム膜３を約500nm
の厚さで形成した状態の試料の断面形状を示す図であ
る。また、図の(b)は、上記アルミニウム膜３をパター
ニングするために、該膜３の上にホトレジスト４をパタ
ーニングした後の試料の断面形状を示す図である。ま
た、図の(c)は、上記ホトレジスト４をマスクとして、
アルミニウム膜３を塩素ガスを含むプラズマでエッチン
グしてパターニングした後に、酸素ガスを含むプラズマ
でレジスト４をアッシング除去した後の試料の断面形状
を示す図である。また、図の(d)は、上記試料の表面全
体に、プラズマ CVD 法によって、絶縁膜であるシリコ
ン酸化膜５を厚さ700nm堆積した後の試料の断面形状を
示す図である。
【０００３】上記の手順による場合、基板表面には、金
属配線の膜厚に相当する段差 H1が生じる。また、この
段差は、配線層の数が多くなるほど増大する。
属配線の膜厚に相当する段差 H1が生じる。また、この
段差は、配線層の数が多くなるほど増大する。
【０００４】
【発明が解決しようとする課題】従来技術は上述したよ
うな課題を有していた。本発明の目的は、上記従来技術
の有していた課題を解決して、金属及び絶縁膜材料から
なる LSI の多層平坦化配線及びその製造において、高
歩留まりかつ高信頼度で製造することのできる配線の構
成及びその製造方法を提供することにある。
うな課題を有していた。本発明の目的は、上記従来技術
の有していた課題を解決して、金属及び絶縁膜材料から
なる LSI の多層平坦化配線及びその製造において、高
歩留まりかつ高信頼度で製造することのできる配線の構
成及びその製造方法を提供することにある。
【０００５】
【課題を解決するための手段】上記目的は、導電性材料
からなる配線パターンと、該配線の周囲において、該配
線から一定の幅の溝が形成され、該溝を介して上記配線
と分離して形成された導電性材料からなる分離パターン
とから構成されていることを特徴とする配線とするこ
と、あるいは、導電性材料からなる配線パターンと、該
配線の周囲において、該配線から一定の幅の絶縁膜が形
成され、該絶縁膜を介して上記配線と分離して形成され
た導電性材料からなる分離パターンとから構成されてい
ることを特徴とする配線とすることによって解決するこ
とができる。なお、上記配線パターンを構成する導電性
材料からなる配線の膜厚と、導電性材料からなる分離パ
ターンの膜厚とは、同一であることが望ましい。
からなる配線パターンと、該配線の周囲において、該配
線から一定の幅の溝が形成され、該溝を介して上記配線
と分離して形成された導電性材料からなる分離パターン
とから構成されていることを特徴とする配線とするこ
と、あるいは、導電性材料からなる配線パターンと、該
配線の周囲において、該配線から一定の幅の絶縁膜が形
成され、該絶縁膜を介して上記配線と分離して形成され
た導電性材料からなる分離パターンとから構成されてい
ることを特徴とする配線とすることによって解決するこ
とができる。なお、上記配線パターンを構成する導電性
材料からなる配線の膜厚と、導電性材料からなる分離パ
ターンの膜厚とは、同一であることが望ましい。
【０００６】また、その製造方法としては、絶縁層を形
成した基板に金属膜を堆積する工程と、配線を形成する
領域の周囲において溝を形成する工程とを有することを
特徴とする配線の製造方法とすること、あるいは、絶縁
層を形成した基板に金属膜を堆積する工程と、配線を形
成する領域の周囲において溝を形成する工程と、上記基
板の全面に絶縁膜を形成する工程とを有することを特徴
とする配線の製造方法とすること、あるいは、絶縁層を
形成した基板に金属膜を堆積する工程と、配線を形成す
る領域の周囲において溝を形成する工程と、上記基板の
全面に絶縁膜を形成する工程と、該絶縁膜をエッチング
バックする工程とを有することを特徴とする配線の製造
方法とすること、あるいは、絶縁層を形成した基板に金
属膜を堆積する工程と、配線を形成する領域の周囲にお
いて溝を形成する工程と、上記基板の全面に絶縁膜を形
成する工程と、上記絶縁膜を研磨する工程とを有するこ
とを特徴とする配線の製造方法とすることによって達成
することができる。
成した基板に金属膜を堆積する工程と、配線を形成する
領域の周囲において溝を形成する工程とを有することを
特徴とする配線の製造方法とすること、あるいは、絶縁
層を形成した基板に金属膜を堆積する工程と、配線を形
成する領域の周囲において溝を形成する工程と、上記基
板の全面に絶縁膜を形成する工程とを有することを特徴
とする配線の製造方法とすること、あるいは、絶縁層を
形成した基板に金属膜を堆積する工程と、配線を形成す
る領域の周囲において溝を形成する工程と、上記基板の
全面に絶縁膜を形成する工程と、該絶縁膜をエッチング
バックする工程とを有することを特徴とする配線の製造
方法とすること、あるいは、絶縁層を形成した基板に金
属膜を堆積する工程と、配線を形成する領域の周囲にお
いて溝を形成する工程と、上記基板の全面に絶縁膜を形
成する工程と、上記絶縁膜を研磨する工程とを有するこ
とを特徴とする配線の製造方法とすることによって達成
することができる。
【０００７】
【作用】本発明の要点は、基板上の配線領域以外にも配
線材料を配置することによって、エッチングバック法、
ポリッシング法等の各種平坦化を容易にし、平坦な多層
配線構造の実現を図ることにある。
線材料を配置することによって、エッチングバック法、
ポリッシング法等の各種平坦化を容易にし、平坦な多層
配線構造の実現を図ることにある。
【０００８】
【実施例】以下、本発明構成の配線及びその製造方法に
ついて、実施例によって具体的に説明する。
ついて、実施例によって具体的に説明する。
【０００９】
【実施例１】本発明構成の配線及びその製造方法の一実
施例について、図１の断面図によって説明する。すなわ
ち、まず、シリコン基板１上に熱酸化膜２を約50nmの厚
さで形成した後、スパッタ法によって配線金属のアルミ
ニウム膜３を500nmの厚さで形成する(a)。次に、アルミ
ニウム膜３をパターニングするために、該アルミニウム
膜３上にホトレジスト４をパターニングする。このと
き、配線と配線分離溝以外の領域は配線材料を残す
(b)。また、この場合、試料の平面形状は図の(b')に示
す通りで、不要領域は配線材料で充填される。次に、ホ
トレジストをマスクとして、塩素ガスを含むプラズマで
アルミニウム膜３をエッチングしてパターニングした
後、酸素ガスを含むプラズマでレジスト４をアッシン
グ、除去する(c)。最後に、プラズマ CVD 法によって、
試料の表面全体に絶縁膜であるシリコン酸化膜５を700n
mの厚さで堆積する(d)。ここで、溝幅 W1 がシリコン酸
化膜５の膜厚 D1 の２倍よりも充分狭い場合には、この
ままで平坦な基板表面が得られ、段差の発生はない。段
差は配線層の数が多層になっても発生しない。
施例について、図１の断面図によって説明する。すなわ
ち、まず、シリコン基板１上に熱酸化膜２を約50nmの厚
さで形成した後、スパッタ法によって配線金属のアルミ
ニウム膜３を500nmの厚さで形成する(a)。次に、アルミ
ニウム膜３をパターニングするために、該アルミニウム
膜３上にホトレジスト４をパターニングする。このと
き、配線と配線分離溝以外の領域は配線材料を残す
(b)。また、この場合、試料の平面形状は図の(b')に示
す通りで、不要領域は配線材料で充填される。次に、ホ
トレジストをマスクとして、塩素ガスを含むプラズマで
アルミニウム膜３をエッチングしてパターニングした
後、酸素ガスを含むプラズマでレジスト４をアッシン
グ、除去する(c)。最後に、プラズマ CVD 法によって、
試料の表面全体に絶縁膜であるシリコン酸化膜５を700n
mの厚さで堆積する(d)。ここで、溝幅 W1 がシリコン酸
化膜５の膜厚 D1 の２倍よりも充分狭い場合には、この
ままで平坦な基板表面が得られ、段差の発生はない。段
差は配線層の数が多層になっても発生しない。
【００１０】ここで、溝幅 W2 がシリコン酸化膜５の膜
厚 D2 の２倍よりも充分狭くない場合の断面形状は図２
の(a)に示す通りで、溝領域に段差 H2 が生じる。ここ
で、従来技術の平滑化プロセスとしては、研磨板で基板
表面を削って表面を平滑化するポリッシング法、基板全
体に流動性の膜堆積を行った後に、全体をドライエッチ
ングによって膜厚相当までエッチングするエッチバック
平滑化法があるが、何れの場合も、配線パターンのない
領域も膜厚減少が生じ、平滑化は進行するが平坦化は達
成できず、後の多層配線プロセスの妨げとなっていた。
これに対して、本実施例の方法の場合には、配線パター
ンのない領域も配線材料膜で覆われるため、上記平滑化
処理を行っても配線領域以外での膜厚減少がないため、
図の(b)に示すように、均一な加工が行われ、平坦化を
容易に実現することができる。その結果、図３に示すよ
うに、完全に平坦な多層配線構造が得られる。
厚 D2 の２倍よりも充分狭くない場合の断面形状は図２
の(a)に示す通りで、溝領域に段差 H2 が生じる。ここ
で、従来技術の平滑化プロセスとしては、研磨板で基板
表面を削って表面を平滑化するポリッシング法、基板全
体に流動性の膜堆積を行った後に、全体をドライエッチ
ングによって膜厚相当までエッチングするエッチバック
平滑化法があるが、何れの場合も、配線パターンのない
領域も膜厚減少が生じ、平滑化は進行するが平坦化は達
成できず、後の多層配線プロセスの妨げとなっていた。
これに対して、本実施例の方法の場合には、配線パター
ンのない領域も配線材料膜で覆われるため、上記平滑化
処理を行っても配線領域以外での膜厚減少がないため、
図の(b)に示すように、均一な加工が行われ、平坦化を
容易に実現することができる。その結果、図３に示すよ
うに、完全に平坦な多層配線構造が得られる。
【００１１】
【発明の効果】以上述べてきたように、配線及びその製
造方法を本発明構成の配線及び製造方法とすることによ
って、従来技術の有していた課題を解決して、金属及び
絶縁膜材料からなる LSI の多層平坦化配線及びその製
造において、高歩留まりかつ高信頼度で製造することの
できる配線の構成及びその製造方法を提供することがで
きた。
造方法を本発明構成の配線及び製造方法とすることによ
って、従来技術の有していた課題を解決して、金属及び
絶縁膜材料からなる LSI の多層平坦化配線及びその製
造において、高歩留まりかつ高信頼度で製造することの
できる配線の構成及びその製造方法を提供することがで
きた。
【図１】本発明製造方法の一実施例の構成を説明するた
めの断面図。
めの断面図。
【図２】本発明製造方法の一実施例の方法の実施によっ
て得られる平坦化の効果を示す断面図。
て得られる平坦化の効果を示す断面図。
【図３】本発明製造方法の一実施例の方法の実施によっ
て得られた多層配線構造を示す断面図。
て得られた多層配線構造を示す断面図。
【図４】従来技術の製造方法の構成を説明するための断
面図。
面図。
１…半導体シリコン基板、２、５、７…シリコン熱酸化
膜、シリコン窒化膜等の層間絶縁膜、３、６…アルミニ
ウム等の配線金属膜及びアルミニウム、チタン、チタン
ナイトライドあるいはその組合せからなるバリアメタル
層、４…ホトレジスト等の有機レジスト材料膜。
膜、シリコン窒化膜等の層間絶縁膜、３、６…アルミニ
ウム等の配線金属膜及びアルミニウム、チタン、チタン
ナイトライドあるいはその組合せからなるバリアメタル
層、４…ホトレジスト等の有機レジスト材料膜。
フロントページの続き (72)発明者 佐藤 政明 東京都千代田区内幸町一丁目１番６号 日 本電信電話株式会社内
Claims (7)
- 【請求項１】導電性材料からなる配線パターンと、該配
線の周囲において、該配線から一定の幅の溝が形成さ
れ、該溝を介して上記配線と分離して形成された導電性
材料からなる分離パターンとから構成されていることを
特徴とする配線。 - 【請求項２】導電性材料からなる配線パターンと、該配
線の周囲において、該配線から一定の幅の絶縁膜が形成
され、該絶縁膜を介して上記配線と分離して形成された
導電性材料からなる分離パターンとから構成されている
ことを特徴とする配線。 - 【請求項３】上記配線パターンを構成する導電性材料か
らなる配線の膜厚と、導電性材料からなる分離パターン
の膜厚とが同一であることを特徴とする請求項１あるい
は２記載の配線。 - 【請求項４】絶縁層を形成した基板に金属膜を堆積する
工程と、 配線を形成する領域の周囲において溝を形成する工程と
を有することを特徴とする配線の製造方法。 - 【請求項５】絶縁層を形成した基板に金属膜を堆積する
工程と、 配線を形成する領域の周囲において溝を形成する工程
と、 上記基板の全面に絶縁膜を形成する工程とを有すること
を特徴とする配線の製造方法。 - 【請求項６】絶縁層を形成した基板に金属膜を堆積する
工程と、 配線を形成する領域の周囲において溝を形成する工程
と、 上記基板の全面に絶縁膜を形成する工程と、 該絶縁膜をエッチングバックする工程とを有することを
特徴とする配線の製造方法。 - 【請求項７】絶縁層を形成した基板に金属膜を堆積する
工程と、 配線を形成する領域の周囲において溝を形成する工程
と、 上記基板の全面に絶縁膜を形成する工程と、 上記絶縁膜を研磨する工程とを有することを特徴とする
配線の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8625794A JPH07297278A (ja) | 1994-04-25 | 1994-04-25 | 配線及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8625794A JPH07297278A (ja) | 1994-04-25 | 1994-04-25 | 配線及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07297278A true JPH07297278A (ja) | 1995-11-10 |
Family
ID=13881774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8625794A Pending JPH07297278A (ja) | 1994-04-25 | 1994-04-25 | 配線及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07297278A (ja) |
-
1994
- 1994-04-25 JP JP8625794A patent/JPH07297278A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6319767B1 (en) | Method to eliminate top metal corner shaping during bottom metal patterning for MIM capacitors via plasma ashing and hard masking technique | |
| JP2785768B2 (ja) | 半導体装置の製造方法 | |
| US6495452B1 (en) | Method to reduce capacitance for copper interconnect structures | |
| JPS5968953A (ja) | モノリシツク集積回路の製造方法 | |
| JP2001036010A (ja) | 半導体装置の製造方法 | |
| JP2917940B2 (ja) | 半導体装置の製造方法 | |
| JP2809131B2 (ja) | 半導体装置の製造方法 | |
| JPH07297278A (ja) | 配線及びその製造方法 | |
| JPH08107143A (ja) | 多層配線層の形成方法 | |
| US20030038371A1 (en) | Method of forming a metallic interconnect structure with a metallic spacer | |
| JPH04355951A (ja) | 半導体装置及びその製造方法 | |
| US6177286B1 (en) | Reducing metal voids during BEOL metallization | |
| JPS613431A (ja) | 多層配線を有する半導体装置およびその製造方法 | |
| US7022567B2 (en) | Method of fabricating self-aligned contact structures | |
| JPH104092A (ja) | 半導体装置の製造方法 | |
| JPH06310597A (ja) | 半導体装置 | |
| JPH08306871A (ja) | 誘電体キャパシタの製造方法 | |
| JP2007027234A (ja) | 半導体装置及びその製造方法 | |
| JPH07221110A (ja) | 半導体装置の配線構造とその製造方法 | |
| JPH098007A (ja) | 絶縁膜の平坦化方法 | |
| JPH0936222A (ja) | 半導体装置及びその製造方法 | |
| JP2758765B2 (ja) | 半導体装置の製造方法 | |
| JPH08316310A (ja) | 半導体装置の製造方法 | |
| JPH01150340A (ja) | 半導体集積回路装置の製造方法 | |
| JPH06177255A (ja) | 半導体集積回路装置の製造方法 |