JPH07295866A - データ処理装置 - Google Patents

データ処理装置

Info

Publication number
JPH07295866A
JPH07295866A JP10429794A JP10429794A JPH07295866A JP H07295866 A JPH07295866 A JP H07295866A JP 10429794 A JP10429794 A JP 10429794A JP 10429794 A JP10429794 A JP 10429794A JP H07295866 A JPH07295866 A JP H07295866A
Authority
JP
Japan
Prior art keywords
data
flash memory
area
writing
card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10429794A
Other languages
English (en)
Inventor
Koji Nishitani
耕司 西谷
Masahiko Iwabuchi
正彦 岩渕
Masanobu Sugimoto
正信 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP10429794A priority Critical patent/JPH07295866A/ja
Publication of JPH07295866A publication Critical patent/JPH07295866A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 フラッシュメモリ内にファイル・アロケーシ
ョン・テーブル領域の予備を設けておかなくても、フラ
ッシュメモリの書き込み回数を大幅に削減することによ
って、その長期的な使用を可能とする他、高速書き込み
も実現する。 【構成】 フラッシュメモリカード7が装着されると、
CPU1はそのFAT領域内からテーブルデータを読み
出してRAM6に格納する。フラッシュメモリカード7
をアクセスする際、CPU1はRAM6内のテーブルデ
ータを更新する。フラッシュメモリカード7が取り出さ
れる際、CPU1はそれに先立ってRAM6内のテーブ
ルデータをフラッシュメモリカード7のFAT領域に書
き戻す。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、EEPROM等で構
成されたフラッシュメモリをアクセスしてそのデータ領
域にファイルデータを書き込むハンディターミナル等の
データ処理装置に関する。
【0002】
【従来の技術】一般に、フラッシュメモリは予め決めら
れている書き込み可能回数の範囲内(通常は1万回程
度)でユーザによって任意に再書き込みできるEPRO
MやEEPROMによって構成されており、紫外線や電
気的にデータを消去することにより再書き込みを行うよ
うにしている。このフラッシュメモリはデータ領域の
他、ファイル・アロケーション・テーブル領域(FAT
領域)を有し、このFAT領域は例えば1Kバイト単位
のブロック毎にメモリ上の使用領域をクラスタNoにより
集中的に管理するマップで、ファイル毎に使用済みのク
ラスタNoが羅列されている。このようなフラッシュメモ
リを備えたデータ処理装置において、1つのファイルが
フラッシュメモリ内のデータ領域内に分割して格納され
ている場合に、FAT領域を参照することによって1つ
のファイルとして把握するようにしているが、FAT領
域はデータ領域に比べて書き込み回数が極めて多くな
り、書き込み可能回数を越えてしまうと、カード全体が
使用不能となる。その対策として従来においては、現在
使用中のFAT領域が書き込み可能回数に近づくと、予
め用意しておいた未使用領域を新たなFAT領域として
確保することによりフラッシュメモリの長寿命化を図る
ようにしたものが知られている。
【0003】
【発明が解決しようとする課題】しかしながら、フラッ
シュメモリに予めFAT領域の予備として未使用領域を
割り当てておくことは、それだけデータ領域が狭められ
てしまい、メモリ全体を有効に活用することができない
という欠点があった。この発明の課題は、フラッシュメ
モリ内にファイル・アロケーション・テーブル領域の予
備を設けておかなくても、フラッシュメモリの書き込み
回数を大幅に削減することによって、その長期的な使用
を可能とする他、高速書き込みも実現できるようにする
ことである。
【0004】
【課題を解決するための手段】第1の発明(請求項
(1)記載の発明)の手段は次の通りである。フラッシ
ュメモリを直接アクセスしてそのデータ領域にファイル
データを書き込むデータ処理装置において、 (1)、第1の書込手段はフラッシュメモリ内のファイ
ル・アロケーション・テーブル領域からテーブルデータ
を読み出してバッファメモリに書き込む。なお、フラッ
シュメモリはEPROMやEEPROMによって構成さ
れている。また、バッファメモリは内部メモリとしてラ
ンダムアクセスメモリ等である。 (2)、更新手段はフラッシュメモリ内のデータ領域に
ファイルデータを書き込む毎に、前記バッファメモリ内
のテーブルデータを更新する。 (3)、第2の書込手段は前記バッファメモリ内のテー
ブルデータを読み出してフラッシュメモリ内のファイル
・アロケーション・テーブル領域に書き込む。なお、前
記第1の書込手段は電源オン時に、フラッシュメモリ内
のファイル・アロケーション・テーブルからテーブルデ
ータを読み出してバッファメモリに書き込み、前記第2
の書込手段は電源オフ時に、バッファメモリ内のテーブ
ルデータをフラッシュメモリ内のアロケーション・テー
ブルに書き込むようにしてもよい。 第2の発明(請求項(3)記載の発明)の手段は次の通
りである。本体装置に装着されたフラッシュメモリカー
ドを直接アクセスしてそのデータ領域にファイルデータ
を書き込むデータ処理装置において、 (1)、検出手段はフラッシュメモリカードの取り付け
/取り外しを検出する。 (2)、第1の書込手段はこの検出手段によってフラッ
シュメモリカードが取り付けられたことが検出された際
に、フラッシュメモリカード内のファイル・アロケーシ
ョン・テーブル領域からテーブルデータを読み出してバ
ッファメモリに書き込む。 (3)、更新手段はフラッシュメモリカード内のデータ
領域にファイルデータを書き込む毎に、前記バッファメ
モリ内のテーブルデータを更新する。 (4)、第2の書込手段は前記検出手段によってフラッ
シュメモリカードの取り外しが検出される前に、その取
り外し操作に応答して前記バッファメモリ内のテーブル
データを読み出してフラッシュメモリカード内のファイ
ル・アロケーション・テーブル領域に書き込む。ここ
で、カードの取り外しが検出される前の取り外し操作と
は、例えば、イジェクトボタンが操作される前にカード
のロック状態を解除するための操作等である。
【0005】
【作用】第1の発明の手段の作用は次の通りである。先
ず、フラッシュメモリ内のデータ領域にファイルデータ
を書き込む処理を開始する前に、予めそのファイル・ア
ロケーション・テーブル領域からテーブルデータを読み
出してRAM等のバッファメモリに転送しておく。この
状態において、フラッシュメモリ内のデータ領域に対し
てデータを書き込む処理を行うと、データが書き込まれ
る毎にバッファメモリ内のテーブルデータが更新され
る。この場合、一般にファイル・アロケーション・テー
ブル領域に対する書き換え回数は、データ領域に比べて
かなり頻繁に行われ、通常10倍以上となる。このた
め、ファイル・アロケーション・テーブル領域内のテー
ブルデータをバッファメモリに転送した状態でテーブル
データの更新を行うようにしている。これによって、フ
ァイル・アロケーション・テーブル領域を直接アクセス
してその内容を書き換えるよりもその書き換え回数を極
端に減らすことが可能となる。また、バッファメモリは
フラッシュメモリに対して一種のキャッシュメモリとし
て動作するようになるため、高速書き込みが可能とな
る。このようにしてフラッシュメモリに対する書き込み
が終ると、このバッファメモリ内のテーブルデータはフ
ラッシュメモリ内のファイル・アロケーション・テーブ
ル領域内に書き戻される。第2の発明の手段の作用は次
の通りである。本体装置に装着されたフラッシュメモリ
カードを直接アクセスしてそのデータ領域にファイルデ
ータを書き込むデータ処理装置において、フラッシュメ
モリカードの取り付け/取り外しに連動してフラッシュ
メモリカードとバッファメモリとの間でテーブルデータ
の書き込みが行われる。すなわち、フラッシュメモリカ
ードが取り付けられると、ファイル・アロケーション・
テーブル領域内のテーブルデータがバッファメモリに転
送される。また、フラッシュメモリカードが取り外され
る際に、バッファメモリ内のテーブルデータがフラッシ
ュメモリカード内のファイル・アロケーション・テーブ
ル領域に書き戻される。したがって、フラッシュメモリ
内にファイル・アロケーション・テーブル領域の予備を
設けておかなくても、フラッシュメモリの書き込み回数
を大幅に削減することによって、その長期的な使用を可
能とする他、高速書き込みも実現することができる。
【0006】
【第1実施例】以下、図1〜図6を参照して第1実施例
を説明する。図1はデータ処理装置のブロック構成図で
ある。CPU1はROM2等に格納されている各種プロ
グラムにしたがってこのデータ処理装置の全体動作を制
御する中央演算処理装置であり、キー入力部3から入力
されたデータを取り込み、表示データに変換して表示メ
モリ4に書き込んで表示部5から表示出力させたり、入
力データを処理してRAM6に格納する。また、CPU
1はフラッシュメモリカード7を直接アクセスし、カー
ドコネクタ8を介してそのデータ領域にファイルデータ
を書き込む。ここで、カードコネクタ8には外部メモリ
としてのフラッシュメモリカード7の他にRAMカード
(図示せず)も装着可能となっており、カード挿脱検出
部9はカードコネクタ8にフラッシュメモリカード7や
RAMカードが装着されたかを検出し、その検出結果を
CPU1に与える。
【0007】図2はカード挿脱検出部9のカードロック
機構を示している。ここで、装置本体11にフラッシュ
メモリカード7やRAMカードを差し込んでカードコネ
クタ8にメモリカードを電気的に接続させた状態におい
て、ロック板12を図中右方向にスライドさせてメモリ
カードをロックすると、インジェクト・ボタン13を押
してもメモリカードを抜き取ることはできないが、ロッ
ク板12を図中左方向にスライドさせてメモリカードの
ロック状態を解除すると、インジェクト・ボタン13の
動作に応答してメモリカードは抜き出される。この際、
ロック板12はロックスイッチ14に上下動可能に取り
付けられた可動部14aを押し入れてロックスイッチ1
4をオフさせる。ロックスイッチ14はロック板12に
連動してそのロック状態/解放状態を検出するもので、
ロック板12が図示の位置にあるとき、可動部14aが
バネ力によって前方に突き出されてスイッチオンとな
り、ロック状態を検出する。このロックスイッチ14の
検出信号によってCPU1はロック状態/解放状態を認
識するが、ロックが解放されてからインジェクト・ボタ
ン13が操作されるまでの間、つまり、メモリカードが
実際に抜き出されるまでの間に、CPU1はフラッシュ
メモリカード7に対して後述する書き込み処理を行う。
なお、カード検出用端子8−1はカードコネクタ8に設
けられた端子で、フラッシュメモリカード7が接続され
たのか、RAMカードが接続されたかを検出するための
ものである。
【0008】図3は内部メモリであるROM2、RAM
6と外部メモリであるフラッシュメモリカード7のメモ
リマップを示したものである。フラッシュメモリカード
7はEEPROMによって構成されており、このEEP
ROMにはデータ領域7−1とFAT(ファイル・アロ
ケーション・テーブル)領域7−2が割り当てられてい
る。ROM2はオペレーティグシステムや入出力制御プ
ログラム等、各種のプログラムを記憶する固定メモリで
ある。RAM6はユーザエリア6−1、ワークエリア6
−2の他、本実施例においては、フラッシュメモリカー
ド7内のデータ領域7−1から読み出されたテーブルデ
ータが書き込まれるFAT領域複製部6−3が設けられ
ていると共に、FAT複製フラグレジスタ6−4、FA
T更新フラグレジスタ6−5が設けられている。ここ
で、FAT複製フラグレジスタ6−4はフラッシュメモ
リカード7からこのFAT領域7−2の内容がRAM6
に複製されたことを示すフラグを記憶し、また、FAT
更新フラグレジスタ6−5はFAT領域複製部6−3の
内容が更新されたことを示すフラグを記憶する。ここ
で、CPU1はカード挿脱検出部9によってフラッシュ
メモリカード7が取り付けられたことが検出された際
(具体的にはロックスイッチ14がオンされた際)にフ
ラッシュメモリカード7内のFAT領域7−2からテー
ブルデータを読み出してRAM6内のFAT領域複製部
6−3に転送し、またフラッシュメモリカード7が実際
に抜き取られる前に(具体的にはロックスイッチ14が
オンされた際に)RAM6のFAT領域複製部6−3か
らテーブルデータを読み出してフラッシュメモリカード
7のFAT領域7−2に書き戻す。
【0009】次に、本実施例の動作を図4〜図6を参照
して説明する。図4はカードコネクタ8にメモリカード
が装着された際の動作を示したフローチャートである。
先ず、CPU1はカードコネクタ8のカード検出用端子
8−1から入力された信号レベルにしたがってカードコ
ネクタ8にフラッシュメモリカード7が装着されたの
か、RAMカードが装着されたのかをチェックする(ス
テップA1)。ここで、RAMカードであればRAMカ
ードの処理に移行するが、フラッシュメモリカード7で
あれば、ステップA2に進み、フラッシュメモリカード
7内のFAT領域7−2からテーブルデータ(FATデ
ータ)を読み出してRAM6のFAT領域複製部6−3
に格納する。そして、フラッシュメモリカード7からR
AM6にテーブルデータを書き移したことを示すため
に、FAT複製フラグレジスタ6−4に“1”をセット
しておく(ステップA3)。図5はファイル書き込み処
理を示したフローチャートである。先ず、CPU1はフ
ラッシュメモリカード7やRAMカードへのアクセスが
そのFAT領域に対する書き込みかをチェックする(ス
テップB1)。ここで、FAT領域への書き込みであれ
ば、FAT複製フラグレジスタ6−4にフラグ“1”が
セットされていることを条件に、つまりフラッシュメモ
リカード7が装着されていることを条件に(ステップB
2)、フラッシュメモリカード7内のFAT領域7−2
に代わり、RAM6内のFAT領域複製部6−3をアク
セスし、そのテーブルデータの更新を行う(ステップB
3)。そして、FAT領域複製部6−3の内容を更新し
たことを示すためにFAT更新フラグレジスタ6−5に
“1”をセットしておく(ステップB4)。このように
フラッシュメモリカード7のFAT領域7−2に代わっ
てFAT領域への書き込みはFAT領域複製部6−3に
対して行われる。一方、フラッシュメモリカード7のデ
ータ領域7−1に対する書き込みであれば、ステップB
1でそのことが検出されてステップB5に進み、フラッ
シュメモリカード7内のデータ領域7−1を直接アクセ
スしてファイルデータをデータ領域7−1に書き込む。
また、FAT領域への書き込みであってもFAT領域複
製部6−3にテーブルデータが格納されていなければ、
つまり、RAMカードが装着されていればステップB2
でそのことが検出されてステップB5に進み、RAMカ
ードのFAT領域に対して書き込みが行われる。
【0010】図6はカードコネクタ8からメモリカード
が取り出される際の動作を示したフローチャートであ
る。ここで、メモリカードを取り出す際には先ず、ロッ
ク板12をスライドさせてロック状態を解放させるが、
その際、ロックスイッチ14はその可動部14aがロッ
ク板12の移動によって内部に押し入れられることによ
りスイッチオフとなる。すると、CPU1はこのロック
スイッチ14のオフを検出すると図6のフローチャート
にしたがった動作を実行し、FAT複製フラグレジスタ
6−4およびFAT更新フラグレジスタ6−5にフラグ
“1”がセットされていることを条件に(ステップC
1、C2)、RAM6のFAT領域複製部6−3からテ
ーブルデータを読み出してフラッシュメモリカード7の
FAT領域7−2に書き戻す(ステップC3)。そし
て、FAT複製フラグレジスタ6−4、FAT更新フラ
グレジスタ6−5にそれぞれ“0”をセットして各フラ
グをクリアする(ステップC4、C5)。なお、FAT
複製フラグが“0”でRAMカードを取り出す場合には
ステップC1でそのことが検出されてこのフローから抜
ける。また、フラッシュメモリカード7を取り出す場合
でもFAT領域複製部6−3内のテーブルデータが全く
更新されていなければ、FAT領域複製部6−3の内容
を書き戻す必要がないので、FAT複製フラグを単にク
リアする処理のみが行われる(ステップC5)。
【0011】
【第2実施例】以下、図7〜図10を参照して第2実施
例を説明する。図7はデータ処理装置のブロック構成図
で、本実施例においては内部メモリとしてROM2、R
AM6の他、フラッシュメモリ21を有する構成で、パ
ワースイッチPWSの操作に連動し、パワーオン時にフ
ラッシュメモリ21内のFAT領域21−2から読み出
したテーブルデータをRAM6のFAT領域複製部6−
3に転送し、また、パワーオフ時にFAT領域複製部6
−3内のテーブルデータをフラッシュメモリ21のFA
T領域21−2に書き戻すようにしたものである。その
他は上記第1実施例と同様に、RAM6内のFAT領域
複製部6−3に対してテーブルデータの更新が行われ
る。
【0012】いま、パワースイッチPWSを操作してパ
ワーオンさせると、図8に示すようにフラッシュメモリ
21内のFAT領域21−2からテーブルデータが読み
出されてRAM6内のFAT領域複製部6−3に格納さ
れる(ステップD)。次に、フラッシュメモリ21への
書き込み処理が開始されると、先ず、図9のフローチャ
ートに示すように、FAT領域21−2への書き込みか
をチェックし(ステップE1)、FAT領域21−2へ
の書き込みであれば、FAT領域21−2に代わってR
AM6のFAT領域複製部6−3をアクセスし、そのテ
ーブルデータの更新を行う(ステップE2)。そして、
RAM6内のFAT更新フラグレジスタ6−5に“1”
をセットしておく(ステップE3)。一方、フラッシュ
メモリ21内のFAT領域21−2への書き込みであれ
ば、このFAT領域21−2にファイルデータを書き込
む(ステップE4)。
【0013】図10はパワースイッチPSWの操作によ
ってパワーオフが指示された際の動作を示したフローチ
ャートで、FAT更新フラグレジスタ6−5を参照し、
フラグ“1”がセットされていることを条件に(ステッ
プF1)、FAT領域複製部6−3内のテーブルデータ
をフラッシュメモリ21のFAT領域21−2に書き戻
す(ステップF2)。そして、FAT更新フラグレジス
タ6−5の内容をクリアしたのち(ステップF3)、パ
ワーオフ処理を行い、メイン電源を遮断する(ステップ
F4)。なお、FAT領域複製部6−3内のテーブルデ
ータが全く更新されない場合にはFAT領域複製部6−
3の内容を書き戻す必要がないので、そのままパワーオ
フ処理が行われる。
【0014】以上のように上記各実施例においては、書
き込み可能回数の範囲内でユーザが任意に再書き込みを
行うことができるEEPROM等のフラッシュメモリを
アクセスする際に、そのデータ領域に比べて書き込み回
数が極めて多いFAT領域への書き込みは、RAM6内
のFAT領域複製部6−3に対して行われる。これによ
って、フラッシュメモリ内のFAT領域を直接アクセス
してその内容を書き換えるよりもその書き換え回数を大
幅に減らすことができるようになると共に、RAM6の
FAT領域複製部6−3はフラッシュメモリに対して一
種のキャッシュメモリとして動作するようになるため、
高速書き込みが可能となる。また、上記第1実施例はフ
ラッシュメモリカード7がカードコネクタ8に装着され
た際にフラッシュメモリカード7内のFAT領域7−2
をFAT領域複製部6−3に転送し、またフラッシュメ
モリカード7がカードコネクタ8から完全に取り出され
る前にFAT領域複製部6−3の内容をフラッシュメモ
リカード7のFAT領域7−2に書き戻すようにしたか
ら、フラッシュメモリカード7の挿脱に連動してRAM
6とフラッシュメモリカード7との間でテーブルデータ
の受け渡しを自動的に行うことができると共に、その受
け渡しをファイル毎に行うのではなく、全ファイルの書
き込みに対して行われるので、その受け渡し回数も最少
となる。また、第2実施例はパワースイッチPSWの操
作に連動してRAM6とフラッシュメモリ21との間で
テーブルデータの受け渡しを自動的に行うことができる
と共にその受け渡し回数も最少となる。
【0015】なお、上記実施例はフラッシュメモリカー
ド7の挿脱やパワースイッチPSWの操作に連動してフ
ラッシュメモリとRAMとの間でテーブルデータの受け
渡しを行うようにしたが、その受け渡しをユーザが任意
に指示する特定スイッチを設けるようにしたり、フラッ
シュメモリへの書き込み開始/終了を自動判別してその
受け渡しを行うようにしてもよい。
【0016】
【発明の効果】この発明によれば、フラッシュメモリ内
にファイル・アロケーション・テーブル領域からテーブ
ルデータを取り込んでバッファメモリに転送した状態で
このバッファメモリ内のテーブルデータを更新するよう
にしたから、従来のように、フラッシュメモリ内にファ
イル・アロケーション・テーブル領域の予備を設けてお
かなくても、フラッシュメモリの書き込み回数を大幅に
削減することによって、その長期的な使用を可能とする
他、高速書き込みも実現することができる。
【図面の簡単な説明】
【図1】第1実施例に係るデータ処理装置のブロック構
成図。
【図2】カード挿脱検出部9のロック機構を説明するた
めの図。
【図3】ROM2、RAM6、フラッシュメモリカード
7のメモリマップを示した図。
【図4】カード装着時の動作を示したフローチャート。
【図5】ファイル書き込み時の動作を示したフローチャ
ート。
【図6】カード取り外し時の動作を示したフローチャー
ト。
【図7】第2実施例に係るデータ処理装置のブロック構
成図。
【図8】電源オン時の動作を示したフローチャート。
【図9】フラッシュメモリ書き込み時の動作を示したフ
ローチャート。
【図10】電源オフ時の動作を示したフローチャート。
【符号の説明】
1 CPU 2 ROM 6 RAM 6−3 FAT領域複製部 7、21 フラッシュメモリ 7−1、21−1 データ領域 7−2、21−2 FAT領域 8 カードコネクタ 9 カード挿脱検出部 12 ロック板 14 ロックスイッチ PSW パワースイッチ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】フラッシュメモリを直接アクセスしてその
    データ領域にファイルデータを書き込むデータ処理装置
    において、 フラッシュメモリ内のファイル・アロケーション・テー
    ブル領域からテーブルデータを読み出してバッファメモ
    リに書き込む第1の書込手段と、 フラッシュメモリ内のデータ領域にファイルデータを書
    き込む毎に、前記バッファメモリ内のテーブルデータを
    更新する更新手段と、 前記バッファメモリ内のテーブルデータを読み出してフ
    ラッシュメモリ内のファイル・アロケーション・テーブ
    ル領域に書き込む第2の書込手段と、 を具備したことを特徴とするデータ処理装置。
  2. 【請求項2】前記第1の書込手段は電源オン時に、フラ
    ッシュメモリ内のファイル・アロケーション・テーブル
    からテーブルデータを読み出してバッファメモリに書き
    込み、前記第2の書込手段は電源オフ時に、バッファメ
    モリ内のテーブルデータをフラッシュメモリ内のアロケ
    ーション・テーブルに書き込むようにしたことを特徴と
    する請求項(1)記載のデータ処理装置。
  3. 【請求項3】本体装置に装着されたフラッシュメモリカ
    ードを直接アクセスしてそのデータ領域にファイルデー
    タを書き込むデータ処理装置において、 フラッシュメモリカードの取り付け/取り外しを検出す
    る検出手段と、 この検出手段によってフラッシュメモリカードが取り付
    けられたことが検出された際に、フラッシュメモリカー
    ド内のファイル・アロケーション・テーブル領域からテ
    ーブルデータを読み出してバッファメモリに書き込む第
    1の書込手段と、 フラッシュメモリカード内のデータ領域にファイルデー
    タを書き込む毎に、前記バッファメモリ内のテーブルデ
    ータを更新する更新手段と、 前記検出手段によってフラッシュメモリカードの取り外
    しが検出される前に、その取り外し操作に応答して前記
    バッファメモリ内のテーブルデータを読み出してフラッ
    シュメモリカード内のファイル・アロケーション・テー
    ブル領域に書き込む第2の書込手段と、 を具備したことを特徴とするデータ処理装置。
JP10429794A 1994-04-20 1994-04-20 データ処理装置 Pending JPH07295866A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10429794A JPH07295866A (ja) 1994-04-20 1994-04-20 データ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10429794A JPH07295866A (ja) 1994-04-20 1994-04-20 データ処理装置

Publications (1)

Publication Number Publication Date
JPH07295866A true JPH07295866A (ja) 1995-11-10

Family

ID=14376996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10429794A Pending JPH07295866A (ja) 1994-04-20 1994-04-20 データ処理装置

Country Status (1)

Country Link
JP (1) JPH07295866A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000172549A (ja) * 1998-12-04 2000-06-23 Mitsubishi Electric Corp Eprom併用情報処理装置
GB2383859A (en) * 2001-10-01 2003-07-09 Hewlett Packard Co Memory controller managing a file allocation table for a memory card
WO2003069903A1 (fr) * 2002-02-18 2003-08-21 Nikon Corporation Camera numerique
JP2006338370A (ja) * 2005-06-02 2006-12-14 Toshiba Corp メモリシステム
JP2007018428A (ja) * 2005-07-11 2007-01-25 Denso Wave Inc 携帯情報端末
JP2008544343A (ja) * 2005-05-09 2008-12-04 サンディスク アイエル リミテッド フラッシュメモリシステムの迅速なスリープ解除を促進するための方法およびシステム
US7612806B2 (en) 2002-01-31 2009-11-03 Nikon Corporation Digital camera
JP2009277077A (ja) * 2008-05-15 2009-11-26 Sony Corp 記録再生装置及び情報処理方法
JP2010198368A (ja) * 2009-02-25 2010-09-09 Hitachi Information & Communication Engineering Ltd 補助記憶装置用フィルタドライバ手段を備えた電子計算機、補助記憶装置用フィルタドライバプログラム、及び、補助記憶装置用フィルタドライバプログラムの記録媒体
JP2011203114A (ja) * 2010-03-25 2011-10-13 Sysmex Corp 試料分析装置および試料分析方法
US8681243B2 (en) 2002-01-11 2014-03-25 Nikon Corporation Digital camera
JP2016139354A (ja) * 2015-01-29 2016-08-04 株式会社メガチップス 情報処理システム
US10120791B2 (en) 2014-09-18 2018-11-06 Casio Computer Co., Ltd. Data read apparatus, data read method, and storage medium storing data read program

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000172549A (ja) * 1998-12-04 2000-06-23 Mitsubishi Electric Corp Eprom併用情報処理装置
GB2383859A (en) * 2001-10-01 2003-07-09 Hewlett Packard Co Memory controller managing a file allocation table for a memory card
US6823417B2 (en) 2001-10-01 2004-11-23 Hewlett-Packard Development Company, L.P. Memory controller for memory card manages file allocation table
GB2383859B (en) * 2001-10-01 2005-08-10 Hewlett Packard Co Memory controller for memory card manages file allocation table
US8681243B2 (en) 2002-01-11 2014-03-25 Nikon Corporation Digital camera
US7612806B2 (en) 2002-01-31 2009-11-03 Nikon Corporation Digital camera
US8149295B2 (en) 2002-02-18 2012-04-03 Nikon Corporation Digital camera with external storage medium detector
WO2003069903A1 (fr) * 2002-02-18 2003-08-21 Nikon Corporation Camera numerique
US8659677B2 (en) 2002-02-18 2014-02-25 Nikon Corporation Digital camera with external storage medium detector
JP2008544343A (ja) * 2005-05-09 2008-12-04 サンディスク アイエル リミテッド フラッシュメモリシステムの迅速なスリープ解除を促進するための方法およびシステム
JP2006338370A (ja) * 2005-06-02 2006-12-14 Toshiba Corp メモリシステム
JP2007018428A (ja) * 2005-07-11 2007-01-25 Denso Wave Inc 携帯情報端末
JP2009277077A (ja) * 2008-05-15 2009-11-26 Sony Corp 記録再生装置及び情報処理方法
JP4561872B2 (ja) * 2008-05-15 2010-10-13 ソニー株式会社 記録再生装置及び情報処理方法
JP2010198368A (ja) * 2009-02-25 2010-09-09 Hitachi Information & Communication Engineering Ltd 補助記憶装置用フィルタドライバ手段を備えた電子計算機、補助記憶装置用フィルタドライバプログラム、及び、補助記憶装置用フィルタドライバプログラムの記録媒体
JP2011203114A (ja) * 2010-03-25 2011-10-13 Sysmex Corp 試料分析装置および試料分析方法
US10302666B2 (en) * 2010-03-25 2019-05-28 Sysmex Corporation Specimen analyzer and specimen analyzing method
US10120791B2 (en) 2014-09-18 2018-11-06 Casio Computer Co., Ltd. Data read apparatus, data read method, and storage medium storing data read program
JP2016139354A (ja) * 2015-01-29 2016-08-04 株式会社メガチップス 情報処理システム

Similar Documents

Publication Publication Date Title
US8621144B2 (en) Accelerated resume from hibernation in a cached disk system
US6938144B2 (en) Address conversion unit for memory device
JPH07295866A (ja) データ処理装置
TW343303B (en) Cache flushing device and computer system applied with the same
JPS6367686B2 (ja)
EP0777183B1 (en) Computer cache system
JPH10340575A (ja) 外部記憶装置及びその制御装置、データ送受信装置
KR20110006352A (ko) 시스템 고속 부팅 장치 및 방법
KR0185954B1 (ko) 휴대형 단말기기의 메모리 관리방법
JP2004133881A (ja) カード型メモリのインターフェイス回路、その回路を搭載したasic、およびそのasicを搭載した画像形成装置
JPH03224045A (ja) データ保全方式
JPH09282103A (ja) 情報処理装置
KR20060067076A (ko) 이중화 프로세서 시스템에서의 프로그램 로딩 방법 및 그장치
US7107407B2 (en) Arithmetic unit with reduced startup time and method of loading data
JP5031596B2 (ja) 情報記憶装置、情報処理システム、及び情報処理装置の動作状態の設定方法
JP2005332421A (ja) メモリダンプ装置
JP3271935B2 (ja) 制御システム
KR20090021695A (ko) 플래쉬 메모리 롤백 시스템 및 그 방법
JP2008009494A (ja) 画像形成装置
JP2000112836A (ja) 情報処理装置、情報格納方法および記憶媒体
JPH11327911A (ja) 画像形成装置
JPH0784879A (ja) キャッシュメモリ装置
JP2006155391A (ja) 画像形成装置
JPH07191856A (ja) 情報処理装置
JP2003331239A (ja) メモリ再配置機能を有するicカード