JPH07288317A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】 【目的】 素子面積の増大を招くことなく容量性残像を
消去することができ、且つ固定パターン雑音の発生を防
止し得る固体撮像装置を提供すること。 【構成】 半導体基板１１上にマトリックス状に設けら
れた蓄積ダイオード１３と、ダイオード１３間に設けら
れた複数列の垂直ＣＣＤ１２と、垂直ＣＣＤ１２の端に
設けられた水平ＣＣＤ１５と、水平ＣＣＤ１５の端に設
けられた信号電荷検出器１６と、基板１１上に設けられ
垂直ＣＣＤ１２を介してダイオード１３にバイアス電荷
を注入するバイアス電荷注入部（ドレイン１７，ＣＣＤ
１８）とを備えた固体撮像装置であって、ダイオード１
３から信号電荷を垂直ＣＣＤ１２へ読み出してから次の
信号電荷を読み出すまでの間に、バイアス電荷注入部１
７，１８から各画素一定量のバイアス電荷をダイオード
１３へ注入し、注入したバイアス電荷と共に次の信号電
荷を読み出すことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、固体撮像装置に係わ
り、特に容量性残像の低減をはかった固体撮像装置の構
造及びその駆動法に関する。

【０００２】

【従来の技術】近年、放送用カメラや家庭用ビデオムー
ビー等の撮像装置として、信号走査部に電荷結合素子
（Charge Coupled Device:ＣＣＤ）を用いた固体撮像素
子が広く利用されている。この種の固体撮像素子では、
より高精細な画像を実現するために画素数が増加する傾
向にあり、より取扱いやすい小型カメラを実現するため
に素子面積が小さくなる傾向にある。

【０００３】ところが、画素の面積が小さくなると、受
光面積が小さくなるために素子の感度が低下するという
問題が出てくる。さらに、画素が縮小すると、素子に入
射した光が信号走査部に入り込むことにより生じるスミ
ア雑音が大きくなるという問題も生じる。これらのため
に、固体撮像素子の画素縮小は困難になっている。

【０００４】そこで最近、光電変換膜を信号走査部の上
部に積層した二階建て構造の固体撮像素子が開発されて
いる。この二階建て構造の光導電膜積層型固体撮像素子
は、画素縮小に伴うこれらの問題を回避でき、微小画素
においても高い感度を維持できるという優れた特徴を持
っている。そのため、この光導電膜積層型固体撮像素子
は高精細テレビジョン用等のカメラの撮像装置として最
も期待されている。

【０００５】しかしながら、光導電膜積層型固体撮像素
子には、素子の特性を劣化させる容量性残像が生じると
いう問題がある。容量性残像は、画素に蓄積された信号
電荷を信号走査部に読み出す際に信号電荷を完全に読み
出し切れないために生じ、特に低照度での画像を劣化さ
せる。容量性残像が発生するのは、次の理由による。即
ち、容量性残像は、信号読み出しゲートにより信号電荷
を垂直ＣＣＤへ読み出す際に電流値が小さくなり、弱反
転電流で信号が読み出されることが原因で生じる。弱反
転電流により信号電荷が読み出されると、蓄積ダイオー
ドに残留電荷が取り残されるのである。しかも、この弱
反転電流が小さい程、読み出されるべき信号電荷に対す
る蓄積ダイオードに取り残される残留電荷の割合は大き
いのである。この容量性残像をなくすために、通常は次
のような方法が取られる。

【０００６】容量性残像を無くす動作の原理は、バイア
ス電荷を各画素に注入し、画素の信号蓄積部である蓄積
ダイオードの電位をリセットすることにある。図７，
８，９はその事情を説明するためのもので、図７は素子
の構成図、図８は信号電荷及びバイアス電荷の移動を説
明するための模式図、図９は単位画素における素子動作
を説明するための電位分布図である。

【０００７】図７ではＣＣＤ固体撮像装置の例が示され
ており、その素子構成は受光領域に隣接して信号一時蓄
積部を設けた、フレーム・インターライン・トランスフ
ァー（Frame Interline Transfer：ＦＩＴ）型である。
図において、１は受光領域、２は垂直ＣＣＤ、３は蓄積
ダイオード、４は読み出しゲート、５は水平ＣＣＤ、６
は信号電荷検出器、７はバイアス電荷注入用ドレイン、
９は信号一時蓄積部を示している。

【０００８】この装置では、まず図８及び図９の（ａ）
に示すように、蓄積ダイオード３に蓄積された信号電荷
を、読み出しゲート４を通して信号走査部である垂直Ｃ
ＣＤ２に読み出す（図９(a1)）。その際、残像の原因と
なる残留電荷Ｑが蓄積ダイオード３に残っている（図９
(a2)）。垂直ＣＣＤ２に読み出された信号電荷を直ちに
信号一時蓄積部９に転送し、垂直ＣＣＤ２を空にする
（図９(a3)）。

【０００９】次いで、図８及び図９の（ｂ）に示すよう
に、バイアス電荷注入用ドレイン７から、空になった垂
直ＣＣＤ２を通してバイアス電荷を蓄積ダイオード３に
注入し、蓄積ダイオード３の電位をリセットする。これ
により、残留電荷Ｑを消去する（図９(b1)(b2)(b3)）。

【００１０】続いて、各画素に設けられた信号読み出し
ゲート４のしきい値のバラツキを無くすために、各蓄積
ダイオード３に注入されたバイアス電荷のうちの一部を
垂直ＣＣＤ２に読み出す（図９(c1)）。垂直ＣＣＤ２の
バイアス電荷は電荷注入用ドレイン７に捨てる（図９(c
2)）。このようにした後に信号の蓄積を始める。こうす
ると、バイアス電荷により蓄積ダイオード３の電位がリ
セットされるため容量性残像を消去できるのである。

【００１１】このような動作を行う場合に問題になるの
は、素子面積が大きくなることである。それは、バイア
ス電荷を注入するためには受光領域外に設けられたバイ
アス電荷注入用ドレインから垂直ＣＣＤを通して蓄積ダ
イオードにバイアス電荷を注入する必要があるからであ
る。即ち、バイアス電荷を注入する際には受光領域の垂
直ＣＣＤに信号電荷が残っていることはできないため、
信号一時蓄積部が必要となり、そのため素子面積が大き
くなってしまう。

【００１２】信号一時蓄積部が無い素子構成、即ちイン
ターライン・トランスファー（Interline Transfer：Ｉ
Ｔ）型素子構成にするためには、バイアス電荷注入用ド
レインを各画素内に設ける必要があるが、その場合は一
画素の面積が大きくなってしまうため、微細な画素は実
現できないのである。即ち、微細な画素で光導電膜積層
型固体撮像素子において、容量性残像を消去した動作を
するためには、必然的に素子面積が大きくなってしま
い、素子の製造コストが大きくなってしまうという問題
があった。

【００１３】また、従来装置のように蓄積ダイオードの
電位をリセットした後に信号電荷を読み出すと、各画素
にある信号読み出しゲートのサブ・スレシホールド・ス
イングの値がばらつくことにより、読み出される信号電
荷量が画素毎にばらつく。これは、再生画面上で固定パ
ターン雑音となり、画像劣化の要因となる。

【００１４】

【発明が解決しようとする課題】このように、従来の光
導電膜積層型固体撮像素子においては、容量性残像を消
去する場合には、必然的に素子面積が大きくなってしま
い、製造コストが高くなるという問題があった。また、
信号読み出しゲートのトランジスタ特性のばらつきによ
り、固定パターン雑音が生ずるという問題があった。

【００１５】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、素子面積の増大を招く
ことなく容量性残像を消去することができ、且つ固定パ
ターン雑音の発生を防止し得る固体撮像装置を提供する
ことにある。

【００１６】

【課題を解決するための手段】上記課題を解決するため
に本発明は、次のような構成を採用している。即ち本発
明は、半導体基板上にマトリックス状に設けられて各々
単位画素を形成する蓄積ダイオードと、これらの蓄積ダ
イオード間に設けられた複数列の垂直電荷転送部と、こ
れらの垂直電荷転送部の端に接して設けられた水平電荷
転送部と、この水平電荷転送部の端に設けられた信号電
荷検出部と、基板上に設けられ垂直電荷転送部を介して
前記蓄積ダイオードにバイアス電荷を注入するバイアス
電荷注入部とを備えた固体撮像装置であって、蓄積ダイ
オードから信号電荷を垂直電荷転送部へ読み出してから
次の信号電荷を読み出すまでの間に、バイアス電荷注入
部から各画素一定量のバイアス電荷を蓄積ダイオードへ
注入し、注入したバイアス電荷と共に次の信号電荷を蓄
積ダイオードから垂直電荷転送部へ読み出すことを特徴
とする。

【００１７】ここで、本発明の望ましい実施態様として
は、次のものがあげられる。 (1) 各画素に一定量のバイアス電荷を注入するために、
バイアス電荷注入部は、蓄積ダイオード及び垂直電荷転
送部からなる受光領域外の一箇所に設けられたドレイン
から一定量のバイアス電荷塊を形成するように構成され
ていること。 (2) バイアス電荷注入部は、一定量のバイアス電荷塊を
形成するドレインと、これと受光領域との間に設けられ
た電荷転送部からなること。 (3) 受光領域の上に光電変換膜を積層した二階建て構
造、即ち光導電膜積層型であること。

【００１８】

【作用】本発明によれば、蓄積ダイオードには各画素一
定量のバイアス電荷が加算されているため、信号電荷を
蓄積ダイオードから垂直電荷転送部へ読み出す際の電流
量が大きくなっている。そのため、残像の原因となる残
留電荷が蓄積ダイオードに残らず、残像は生じないので
ある。

【００１９】また、本発明においては、バイアス電荷に
よる蓄積ダイオードの電位リセットを行わず、単に信号
分のみを読み出すことになるため、信号読み出しゲート
のトランジスタ特性のばらつきが原因の固定パターン雑
音が発生しない。さらに、バイアス電荷注入部をドレイ
ンと電荷転送部で構成することにより、ＦＩＴ構造では
なくＩＴ構造でも容易に実現できるので、素子面積の増
大を抑えることが可能となる。

【００２０】

【実施例】以下、本発明の実施例を図面を参照して説明
する。 （実施例１）図１は、本発明の第１の実施例に係わる光
導電膜積層型固体撮像素子の基本構成を示す平面図であ
る。この場合の素子構成はＩＴ型である。図１におい
て、１１は受光領域、１２は垂直ＣＣＤ（垂直電荷転送
部）、１３は信号蓄積ダイオード、１４は信号読み出し
ゲート、１５は水平ＣＣＤ（水平電荷転送部）、１６は
信号電荷検出器、１７はバイアス電荷注入用ドレイン、
１８はバイアス電荷注入用ＣＣＤである。

【００２１】本実施例素子の動作は、次のようになる。
通常の素子と動作が異なるのは、水平ＣＣＤ１５とは反
対側に設けられている電荷注入用ドレイン１７及び電荷
注入用ＣＣＤ１８により、一定量のバイアス電荷が各画
素の蓄積ダイオード１３に注入されることである。

【００２２】図２は、信号電荷及びバイアス電荷の移動
の様子を模式的に示す図である。まず、信号蓄積期間中
に蓄積ダイオード１３に蓄積された信号電荷が信号読み
出しゲート１４を通して垂直ＣＣＤ１２に読み出される
（ａ）。

【００２３】次いで、バイアス電荷注入用ドレイン１７
から、それぞれ同じ電荷量のバイアス電荷が、垂直ＣＣ
Ｄ１２の本数と同じ数だけ、バイアス電荷注入用ＣＣＤ
１８で垂直ＣＣＤ１２の上端部に送られる（ｂ）。続い
て、再び始まる信号蓄積期間中に、垂直ＣＣＤ１２に読
み出された信号電荷と上記一行分のバイアス電荷は、垂
直ＣＣＤ１２によりそれぞれ転送され、信号電荷は一行
分水平ＣＣＤ１５に転送される（ｃ）。

【００２４】水平ＣＣＤ１５に読み出された一行分の信
号電荷は、水平ＣＣＤ１５で転送されて電荷検出器１６
に送られ、そこで電圧信号に変換され、素子の出力信号
として素子外に読み出される。この水平ＣＣＤ１５によ
る信号電荷の転送と同時に、前述したのと同じ方法によ
り、バイアス電荷注入用ドレイン１７から、それぞれ同
じ電荷量のバイアス電荷が、垂直ＣＣＤ１２の本数と同
じ数だけ、バイアス電荷注入用ＣＣＤ１８で垂直ＣＣＤ
１２の上端部に送られる（ｄ）。

【００２５】次いで、前述したように一行分の信号電荷
とバイアス電荷が同時に転送され、信号電荷は水平ＣＣ
Ｄ１５に転送される。さらに、前と同様に信号電荷は水
平ＣＣＤ１５により電荷検出器１６に送られ、同時にバ
イアス電荷が一行分バイアス電荷注入用ＣＣＤ１８で送
られる（ｅ）。

【００２６】このような動作を信号蓄積期間中繰り返
し、全ての信号電荷の読み出しが終了すると、垂直ＣＣ
Ｄ１２には画素の数だけのバイアス電荷塊がたまった状
態になる（ｆ）。蓄積ダイオード１３には、次に読み出
される信号電荷が既に蓄積されている。その状態で各画
素の蓄積ダイオード１３にそれぞれ一定量のバイアス電
荷を注入する（ｇ）。続いて、バイアス電荷が加算され
た信号電荷を垂直ＣＣＤ１２に読み出す（ｈ）。以下、
上述してきた動作を繰り返し信号を読み出していく。

【００２７】図３は単位画素における素子動作を説明す
るための画素断面図とそれぞれの領域での電位分布図で
ある。図３（ａ）において、３１はｐ型シリコン基板、
３２は多結晶シリコンからなる垂直ＣＣＤ転送電極、３
３は信号読み出しゲート（転送電極を兼ねる）、３４は
蓄積ダイオード、３５は信号転送チャネル（垂直ＣＣＤ
１２）、３６は画素電極、３７は画素電極３６と蓄積ダ
イオード３４を接続する引き出し電極、３８は例えば非
結晶シリコンからなる光導電膜、３９はＩＴＯ等の透明
電極である。

【００２８】図３（ｂ）は図２（ｆ）に対応する状態を
示しており、バイアス電荷の垂直ＣＣＤ１２（３５）へ
の転送が終了した時点での電位分布及び信号電荷・バイ
アス電荷の様子を示している。この時点では、光導電膜
３８で入射光により発生した信号電荷が電極３６，３７
を通して蓄積ダイオード３４に溜められている。

【００２９】次いで、図３（ｃ）に示すように、読み出
しゲート３３を通してバイアス電荷が蓄積ダイオード３
４に注入される。続いて、図３（ｄ）に示すように、バ
イアス電荷と信号電荷が共に読み出しゲート３３を通し
て垂直ＣＣＤ１２に読み出される。垂直ＣＣＤ１２に読
み出された信号電荷は、図２の（ｂ）（ｃ）に示したよ
うに順次転送されていく。

【００３０】このような方法で容量性残像が消去される
のは、次の理由による。即ち、容量性残像は、信号読み
出しゲート３３により信号電荷を垂直ＣＣＤ１２へ読み
出す際の弱反転電流が原因で生ずる。弱反転電流により
信号電荷が読み出されると、蓄積ダイオード３４に残留
電荷が取り残されるからである。しかも、この弱反転電
流が小さい程、読み出されるべき信号電荷に対する蓄積
ダイオード３４に取り残される残留電荷の割合は大きい
のである。

【００３１】本実施例においては、蓄積ダイオード３４
から信号電荷に加えてバイアス電荷が共に読み出され
る。そのため、信号電荷が読み出される時の電流量は従
来の場合に比べて十分に大きい。そのため、蓄積ダイオ
ード３４に残留する電荷量は従来と比べると無視できる
程小さい。しかも、注入される蓄積ダイオード３４の電
荷量が、蓄積ダイオード３４の電位で換算して５０ｍＶ
以上あれば、通常の信号読み出し時間では、残留する電
荷量は全く無くなる。この場合、容量性残像は完全に消
去できるのである。

【００３２】即ち本実施例では、蓄積ダイオード３４の
電位をバイアス電荷によりリセットし、残留電荷を消去
するという方法での残像消去は行わず、その代わり信号
電荷にバイアス電荷を加えて、それらを共に読み出すこ
とにより、読み出し時の信号電流を大きくすることで容
量性残像を無くすのである。

【００３３】このように本実施例によれば、容量性残像
の無い光導電膜積層型固体撮像素子を、簡単な画素構造
で、かつ素子面積の小さいＩＴ型撮像素子として実現す
ることができる。また、バイアス電荷による蓄積ダイオ
ードの電位リセットを行わないため、信号読み出しゲー
トのトランジスタ特性のばらつきが原因の固定パターン
雑音が発生しない。このため、再生画像における残像，
ノイズの発生要因がなくなり、画像品質の大幅な向上を
はかることができる。 （実施例２）図４は、本発明の第２の実施例素子の基本
構成を示す平面図である。この実施例が第１の実施例と
異なるのは、バイアス電荷の注入方法である。図４中の
４１〜４６は図１中の１１〜１６と同じものを示してい
る。

【００３４】この実施例では、バイアス電荷注入用のＣ
ＣＤは無く、バイアス電荷注入用ドレイン４７が受光領
域４１の端部一辺に設けられている。この場合、垂直Ｃ
ＣＤ４２の端とバイアス電荷注入用ドレイン４７との間
に設けられているゲート４８を通してバイアス電荷が垂
直ＣＣＤ４２へ注入される。

【００３５】バイアス電荷注入以外の構成及び動作は、
先に説明した第１の実施例と全く同じである。そして、
この実施例においても、第１の実施例と同様の効果が得
られる。 （実施例３）本発明は、第１及び第２の実施例で説明し
たＩＴ型素子だけでなく、ＦＩＴ型素子にも適用するこ
とができる。図５は、本発明の第３の実施例素子の基本
構成を示す平面図である。

【００３６】図５において、５１は受光領域、５２は垂
直ＣＣＤ、５３は信号蓄積ダイオード、５４は信号読み
出しゲート、５５は水平ＣＣＤ、５６は信号電荷検出
器、５７はバイアス電荷注入用ドレイン、５８はバイア
ス電荷注入用ＣＣＤ、５９は信号一時蓄積部である。

【００３７】この場合の動作は、以下の図６のようにな
る。まず、信号蓄積期間中に蓄積ダイオード５３に蓄積
された信号電荷が信号読み出しゲート５４を通して垂直
ＣＣＤ５２に読み出される（ａ）。次いで、それら信号
電荷は垂直ＣＣＤ５２により信号一時蓄積部５９に転送
される（ｂ）。

【００３８】次いで、バイアス電荷注入用ドレイン５７
から、それぞれ同じ電荷量のバイアス電荷が、垂直ＣＣ
Ｄ５２の本数と同じ数だけ、バイアス電荷注入用ＣＣＤ
５８で垂直ＣＣＤ５２の上端部に送られる（ｃ）。その
一行分のバイアス電荷が、受光領域５１の垂直ＣＣＤ５
２に転送されるのと同時に、信号一時蓄積部５９の垂直
ＣＣＤ５２にある信号電荷とバイアス電荷は、垂直ＣＣ
Ｄ５２によりそれぞれ一行分垂直方向に転送され、信号
電荷は一行分だけ水平ＣＣＤ５５に転送される（ｄ）。

【００３９】水平ＣＣＤ５５に読み出された一行分の信
号電荷は、水平ＣＣＤ５５で転送されて電荷検出器５６
に送られ、そこで電圧信号に変換され、素子の出力信号
として素子外に読み出される。この水平ＣＣＤ５５によ
る信号電荷の転送と同時に、前述したのと同じ方法によ
り、バイアス電荷注入用ドレイン５７から、それぞれ同
じ電荷量のバイアス電荷が、垂直ＣＣＤ５２の本数と同
じ数だけ、バイアス電荷注入用ＣＣＤ５８で受光部の垂
直ＣＣＤ５２の上端部に送られる（ｅ）。続いて、この
一行分のバイアス電荷が垂直ＣＣＤ５２に転送される。

【００４０】このような動作を信号蓄積期間中繰り返
し、全ての信号一時蓄積部中の信号電荷の読み出しが終
了すると、受光部５１の垂直ＣＣＤ５２には画素の数だ
けのバイアス電荷塊がたまった状態になる（ｆ）。蓄積
ダイオード５３には、次に読み出される信号電荷が既に
蓄積されている。その状態で各画素の蓄積ダイオード５
３にそれぞれ一定量のバイアス電荷を注入する（ｇ）。
続いて、バイアス電荷が加算された信号電荷を垂直ＣＣ
Ｄ５３に読み出す（ｈ）。以下、上述してきた動作を繰
り返し信号を読み出していく。

【００４１】このように本実施例においては、蓄積ダイ
オード５４から信号電荷に加えてバイアス電荷が共に読
み出されるため、信号電荷が読み出される時の電流量は
従来の場合に比べて十分に大きくなり、これによって容
量性残像を無くすことができる。さらに、バイアス電荷
による蓄積ダイオードの電位リセットを行わないことか
ら、固定パターン雑音も発生しない。従って、第１の実
施例と同様の効果が得られる。

【００４２】なお、本発明は上述した各実施例に限定さ
れるものではない。容量性残像の低減という意味では光
導電膜積層型の固体撮像装置に適用するのが最も有効で
あるが、光電変換部が信号走査部と同じ平面内に通常の
固体撮像装置に適用することもできる。また、ＩＴ型や
ＦＩＴ型に限らず他の方式の固体撮像装置に適用するこ
とも可能である。その他、本発明の要旨を逸脱しない範
囲で、種々変形して実施することができる。

【００４３】

【発明の効果】以上詳述したように本発明によれば、バ
イアス電荷注入部から垂直電荷転送部を介して蓄積ダイ
オードにバイアス電荷を注入し、注入したバイアス電荷
と共に蓄積ダイオードから信号電荷を読み出す構成とし
ているので、素子面積の増大を招くことなく容量性残像
を消去することができ、且つ固定パターン雑音の発生を
防止し得る固体撮像装置を実現することが可能となる。

【図面の簡単な説明】

【図１】第１の実施例に係わる光導電膜積層型固体撮像
素子の基本構成を示す平面図。

【図２】信号電荷及びバイアス電荷の移動の様子を模式
的に示す図。

【図３】単位画素における素子動作を説明するための画
素断面と電位分布を示す図。

【図４】第２の実施例素子の基本構成を示す平面図。

【図５】第３の実施例素子の基本構成を示す平面図。

【図６】信号電荷及びバイアス電荷の移動の様子を模式
的に示す図。

【図７】従来の固体撮像素子の構成図。

【図８】信号電荷及びバイアス電荷の移動を説明するた
めの模式図、

【図９】単位画素における素子動作を説明するための電
位分布図。

【符号の説明】

１１，４１，５１…受光領域 １２，４２，５２…垂直ＣＣＤ １３，４３，５３…信号蓄積ダイオード １４，４４，５４…信号読み出しゲート １５，４５，５５…水平ＣＣＤ １６，４６，５６…電荷検出器 １７，４７，５７…バイアス電荷注入用ドレイン １８，５８…バイアス電荷注入用ＣＣＤ ４８…バイアス電荷注入用ゲート

Claims (1)

【特許請求の範囲】
1. 【請求項１】半導体基板上にマトリックス状に設けられ
   て各々単位画素を形成する蓄積ダイオードと、これらの
   蓄積ダイオード間に設けられた複数列の垂直電荷転送部
   と、これらの垂直電荷転送部の端に接して設けられた水
   平電荷転送部と、この水平電荷転送部の端に設けられた
   信号電荷検出部と、前記基板上に設けられ前記垂直電荷
   転送部を介して前記蓄積ダイオードにバイアス電荷を注
   入するバイアス電荷注入部とを具備してなり、 前記蓄積ダイオードから信号電荷を前記垂直電荷転送部
   へ読み出してから次の信号電荷を読み出すまでの間に、
   前記バイアス電荷注入部から各画素一定量のバイアス電
   荷を前記蓄積ダイオードへ注入し、注入したバイアス電
   荷と共に次の信号電荷を前記蓄積ダイオードから前記垂
   直電荷転送部へ読み出すことを特徴とする固体撮像装
   置。