JP2568231B2 - 電荷移送型固体撮像素子 - Google Patents
電荷移送型固体撮像素子Info
- Publication number
- JP2568231B2 JP2568231B2 JP62305581A JP30558187A JP2568231B2 JP 2568231 B2 JP2568231 B2 JP 2568231B2 JP 62305581 A JP62305581 A JP 62305581A JP 30558187 A JP30558187 A JP 30558187A JP 2568231 B2 JP2568231 B2 JP 2568231B2
- Authority
- JP
- Japan
- Prior art keywords
- charge
- ccd
- image pickup
- state image
- type solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は，半導体基板上に光電変換素子，および各素
子の光学情報を取出す電荷移送素子（Charge Coupled D
evice,以下CCDと略称する。）を用いた固体撮像素子に
関するものである。
子の光学情報を取出す電荷移送素子（Charge Coupled D
evice,以下CCDと略称する。）を用いた固体撮像素子に
関するものである。
固体撮像素子は現行のテレビジョン放送で使用されて
いる撮像用電子管並みの解像力を備えることを必要と
し，このため垂直方向に500個，水平方向に800〜1000個
を配列した絵素（光電変換素子）マトリックスとそれに
相当する走査素子が必要となる。したがって，上記固体
撮像素子は高集積化が必要なMOS大規模回路技術を用い
て作られ，構成素子として一般にCCDあるいはMOSトラン
ジスタ等が使用されている。第２図はスメア雑音の小さ
いフレームインターライン方式（以下,FIT方式と略称す
る）のCCD固体撮像素子を示している。この素子は例え
ば，堀居ほか，“小型CCD固体撮像素子の検討”テレビ
ジョン学会誌,37巻,p.788（1983）に記載されている。
１は撮像領域であり，垂直CCDシフトレジスタ2,光電変
換素子３（例えば光ダイオード），転送ゲート4,等から
成っている。５は光ダイオードの貯えた信号電荷を一時
蓄積する蓄積領域であり，選択ゲート6,蓄積用CCDシフ
トレジスタ７から成っている。また,8は蓄積用CCDシフ
トレジスタ７が１列ずつ送り出す各行の信号を出力９に
向けて転送する水平CCDシフトレジスタである。
いる撮像用電子管並みの解像力を備えることを必要と
し，このため垂直方向に500個，水平方向に800〜1000個
を配列した絵素（光電変換素子）マトリックスとそれに
相当する走査素子が必要となる。したがって，上記固体
撮像素子は高集積化が必要なMOS大規模回路技術を用い
て作られ，構成素子として一般にCCDあるいはMOSトラン
ジスタ等が使用されている。第２図はスメア雑音の小さ
いフレームインターライン方式（以下,FIT方式と略称す
る）のCCD固体撮像素子を示している。この素子は例え
ば，堀居ほか，“小型CCD固体撮像素子の検討”テレビ
ジョン学会誌,37巻,p.788（1983）に記載されている。
１は撮像領域であり，垂直CCDシフトレジスタ2,光電変
換素子３（例えば光ダイオード），転送ゲート4,等から
成っている。５は光ダイオードの貯えた信号電荷を一時
蓄積する蓄積領域であり，選択ゲート6,蓄積用CCDシフ
トレジスタ７から成っている。また,8は蓄積用CCDシフ
トレジスタ７が１列ずつ送り出す各行の信号を出力９に
向けて転送する水平CCDシフトレジスタである。
この構成の撮像素子においては，光ダイオード３から
読出した信号電荷を,CCDシフトレジスタ2,7を高速で動
作させることにより，撮像領域１から蓄積領域５に高速
（短時間）で転送する。したがって，信号転送時に垂直
CCDシフトレジスタ２に漏洩する光にせ信号は，従来の
インターライン方式素子の数十分の１から百分の１に減
少し，スメア雑音を著しく減らすことが可能になる。こ
こで，スメアとは，垂直CCDシフトレジスタ２に漏洩し
た光にせ信号が原因となり，モニター上に輝度の高い光
学情報パターン（すなわち明るいパターン）の上下にも
縦稿状のパターンが現われる現像である。これは固体撮
像素子に特有の現象であり，これまで画質低下の主因に
なってきた現象である。一方,FIT方式ではスメアが大き
く減少し，高い画質が得られるようになり，本方式の素
子は従来が期待されている。
読出した信号電荷を,CCDシフトレジスタ2,7を高速で動
作させることにより，撮像領域１から蓄積領域５に高速
（短時間）で転送する。したがって，信号転送時に垂直
CCDシフトレジスタ２に漏洩する光にせ信号は，従来の
インターライン方式素子の数十分の１から百分の１に減
少し，スメア雑音を著しく減らすことが可能になる。こ
こで，スメアとは，垂直CCDシフトレジスタ２に漏洩し
た光にせ信号が原因となり，モニター上に輝度の高い光
学情報パターン（すなわち明るいパターン）の上下にも
縦稿状のパターンが現われる現像である。これは固体撮
像素子に特有の現象であり，これまで画質低下の主因に
なってきた現象である。一方,FIT方式ではスメアが大き
く減少し，高い画質が得られるようになり，本方式の素
子は従来が期待されている。
しかしながら，上記FIT方式の素子も含めて一般にCCD
撮像素子の開口率（すなわち受光面積）はMOS撮像素子
の約1/2と低く，これが光感度の低下を招いている。ま
た，光ダイオードに蓄積できる電荷量は重量CCDシフト
レジスタ２の電荷蓄積容量によって制限され,CCD撮像素
子の蓄積電荷量（すなわちダイナミックレンジ）はMOS
撮像素子の1/4〜1/5と少ない。ここで，開口率を上げよ
うとすると垂直CCDシフトレジスタなど光電変換に関係
しない領域の面積を小さくする必要があるが，これはも
ともと小さい垂直CCDシフトレジスタの蓄積電荷量（ダ
イナミックレンジ）をさらに小さくしてしまう。したが
って,FIT方式CCD撮像素子の性能を向上するためには垂
直CCDシフトレジスタのダイナミックレンズを上げるこ
とが大切な課題となる。
撮像素子の開口率（すなわち受光面積）はMOS撮像素子
の約1/2と低く，これが光感度の低下を招いている。ま
た，光ダイオードに蓄積できる電荷量は重量CCDシフト
レジスタ２の電荷蓄積容量によって制限され,CCD撮像素
子の蓄積電荷量（すなわちダイナミックレンジ）はMOS
撮像素子の1/4〜1/5と少ない。ここで，開口率を上げよ
うとすると垂直CCDシフトレジスタなど光電変換に関係
しない領域の面積を小さくする必要があるが，これはも
ともと小さい垂直CCDシフトレジスタの蓄積電荷量（ダ
イナミックレンジ）をさらに小さくしてしまう。したが
って,FIT方式CCD撮像素子の性能を向上するためには垂
直CCDシフトレジスタのダイナミックレンズを上げるこ
とが大切な課題となる。
本発明の目的は，上記の問題点を解決することにあ
り,FIT方式CCD撮像素子の開口率及びダイナミックレン
ジの拡大された電荷移送型固体撮像素子を提供すること
にある。
り,FIT方式CCD撮像素子の開口率及びダイナミックレン
ジの拡大された電荷移送型固体撮像素子を提供すること
にある。
上記本発明の目的は，同一半導体基板上に，光電変換
素子群と，転送スイッチと，上記光電変換素子群のたく
わえた光信号電荷を運ぶ走査素子とから成る撮像領域
と，この撮像領域で検出した光信号を一時的に蓄積する
蓄積領域とを集積化した固体撮像素子において，上記転
送スイッチに加えるパルス電圧を制御することにより，
上記光電変換素子のたくわえた光信号電荷を複数回に分
割して読出す手段と前記読出された信号電荷を逐次上記
走査素子の高速転送動作により上記蓄積領域に送り込む
手段とを具備して成ることを特徴とする電荷移送型固体
撮像素子によって達成される。
素子群と，転送スイッチと，上記光電変換素子群のたく
わえた光信号電荷を運ぶ走査素子とから成る撮像領域
と，この撮像領域で検出した光信号を一時的に蓄積する
蓄積領域とを集積化した固体撮像素子において，上記転
送スイッチに加えるパルス電圧を制御することにより，
上記光電変換素子のたくわえた光信号電荷を複数回に分
割して読出す手段と前記読出された信号電荷を逐次上記
走査素子の高速転送動作により上記蓄積領域に送り込む
手段とを具備して成ることを特徴とする電荷移送型固体
撮像素子によって達成される。
そして，上記本発明の特徴点を更に具体的に説明する
と，撮像領域を構成する光電変換素子の蓄積した光信号
電荷を，転送スイッチに印加するスイッチパルス電圧を
制御することにより,1フィールド期間もしくは１フレー
ム期間の間に，前記蓄積された光信号電荷を複数回に分
割して読出し，この分解して垂直CCDシフトレジスタに
読出した信号電荷を読出す毎に，垂直CCDシフトレジス
タの高速転送動作により蓄積領域へ送り込むようにした
ところに特徴がある。
と，撮像領域を構成する光電変換素子の蓄積した光信号
電荷を，転送スイッチに印加するスイッチパルス電圧を
制御することにより,1フィールド期間もしくは１フレー
ム期間の間に，前記蓄積された光信号電荷を複数回に分
割して読出し，この分解して垂直CCDシフトレジスタに
読出した信号電荷を読出す毎に，垂直CCDシフトレジス
タの高速転送動作により蓄積領域へ送り込むようにした
ところに特徴がある。
上記光電変換素子に蓄積された光信号電荷を複数回に
分割して読出し，垂直CCDシフトレジスタを介して蓄積
領域へ送り込むタイミングとしては，何回に分割しても
かまわないが，実用的には２〜５回に分割することが好
ましく，より好ましくは３〜４回である。また,1回に送
り出す（読出す）光信号電荷量は，分割回数の平均値と
してもよく，また，分割回数をＮ回とした場合，最初の
１回目を1/Nの量とし，残りの電荷量をＮ−１回で均等
もしくは不均等に分割してもよく，分割の仕方について
は任意の方法でよい。いずれにしても本発明で重要なの
は，光電変換素子に蓄積された光信号電荷を複数回に分
割して垂直CCDシフトレジスタから高速に蓄積領域に送
り込むことである。
分割して読出し，垂直CCDシフトレジスタを介して蓄積
領域へ送り込むタイミングとしては，何回に分割しても
かまわないが，実用的には２〜５回に分割することが好
ましく，より好ましくは３〜４回である。また,1回に送
り出す（読出す）光信号電荷量は，分割回数の平均値と
してもよく，また，分割回数をＮ回とした場合，最初の
１回目を1/Nの量とし，残りの電荷量をＮ−１回で均等
もしくは不均等に分割してもよく，分割の仕方について
は任意の方法でよい。いずれにしても本発明で重要なの
は，光電変換素子に蓄積された光信号電荷を複数回に分
割して垂直CCDシフトレジスタから高速に蓄積領域に送
り込むことである。
上述のとおり，本発明電荷移送型固体撮像素子におい
ては，光電変換素子に蓄積された画像信号電荷を，転送
ゲートを複数回（Ｎ回）に分割してスイッチングさせて
垂直CCDに呼出し，この電荷を高速動作により蓄積領域
に運ぶことができる。
ては，光電変換素子に蓄積された画像信号電荷を，転送
ゲートを複数回（Ｎ回）に分割してスイッチングさせて
垂直CCDに呼出し，この電荷を高速動作により蓄積領域
に運ぶことができる。
したがって，垂直CCDの電荷蓄積容量を大きくしなく
とも転送ゲートのスイッチング回数を所定の回数に分割
して動作させれば光電変換素子に蓄積された電荷は十分
に移送可能である。
とも転送ゲートのスイッチング回数を所定の回数に分割
して動作させれば光電変換素子に蓄積された電荷は十分
に移送可能である。
以下，本発明を実施例を用いて詳細に説明する。第１
図は本発明の骨子となる実施例を示す図で，電荷移送型
固体撮像素子の平面パターンを模式的に示したものであ
る。第１図（ａ）において,2′は垂直CCDシフトレジス
タ（以下，垂直CCDと称する）,3′は光ダイオードであ
り，これらは撮像領域１′を構成している。10は取込み
ゲート,11は蓄積用CCDシフトレジスタ（以下，蓄積用CC
Dと称する）であり，これらは蓄積領域５′を構成して
いる。１フィールド期間，或いは１フレーム期間の間に
光ダイオードに貯えられた光信号電荷Ｑは転送ゲート
４′を複数回（Ｎ回:Nは２以上の正の整数）に渡って開
閉することにより，垂直CCDを介して蓄積領域を構成す
る蓄積用CCD11に送り込まれる。この分割転送動作を第
１図（ｂ）に示した転送ゲート駆動パルス（RP）を用い
て説明する。RPcは従来のCCD撮像素子の転送ゲート４
（第２図に図示）を駆動するためのパルスで，本発明の
素子と構成，動作，等を比較するために掲載したもので
ある。このパルスは垂直帰線期間（tBL）の間に，転送
ゲートを１回導通状態に置くことを示している。一方,R
PNは本発明の素子の転送ゲート４′（第１図（ａ）に図
示）を駆動するためのパルスであり，ここに一例として
示したパルスは垂直帰線期間の間に転送ゲート４′を２
回導通状態に置くことを示している。転送ゲートをＮ回
に渡って導通状態に置くには垂直帰線期間の間にＮ個の
パルスを発生させるようにすればよいが，ここでは，動
作説明を簡単にするため,N＝２の場合を例にとって本発
明の素子の動作を説明する。
図は本発明の骨子となる実施例を示す図で，電荷移送型
固体撮像素子の平面パターンを模式的に示したものであ
る。第１図（ａ）において,2′は垂直CCDシフトレジス
タ（以下，垂直CCDと称する）,3′は光ダイオードであ
り，これらは撮像領域１′を構成している。10は取込み
ゲート,11は蓄積用CCDシフトレジスタ（以下，蓄積用CC
Dと称する）であり，これらは蓄積領域５′を構成して
いる。１フィールド期間，或いは１フレーム期間の間に
光ダイオードに貯えられた光信号電荷Ｑは転送ゲート
４′を複数回（Ｎ回:Nは２以上の正の整数）に渡って開
閉することにより，垂直CCDを介して蓄積領域を構成す
る蓄積用CCD11に送り込まれる。この分割転送動作を第
１図（ｂ）に示した転送ゲート駆動パルス（RP）を用い
て説明する。RPcは従来のCCD撮像素子の転送ゲート４
（第２図に図示）を駆動するためのパルスで，本発明の
素子と構成，動作，等を比較するために掲載したもので
ある。このパルスは垂直帰線期間（tBL）の間に，転送
ゲートを１回導通状態に置くことを示している。一方,R
PNは本発明の素子の転送ゲート４′（第１図（ａ）に図
示）を駆動するためのパルスであり，ここに一例として
示したパルスは垂直帰線期間の間に転送ゲート４′を２
回導通状態に置くことを示している。転送ゲートをＮ回
に渡って導通状態に置くには垂直帰線期間の間にＮ個の
パルスを発生させるようにすればよいが，ここでは，動
作説明を簡単にするため,N＝２の場合を例にとって本発
明の素子の動作を説明する。
（１）時間t11において“M"レベルの電圧振幅を持つ
パルスRPNを転送ゲート４′に印加する。第１図（ｃ）
は撮像領域を構成する画素の構造を模式的に示した説明
図であり,4′−Ｅは転送ゲート電極,2′−Ｅは垂直CCD
を構成する電極,3′−Ｄは光ダイオード用拡散層（例え
ばＮ型）,12は半導体基板（例えばＰ型）,2′−Ｂは垂
直CCDを埋込み型チャンネルにするための不純物層（例
えばｎ型）,13は電極２′−E,4′−Ｅと基板を絶縁分離
するためのゲート酸化膜（例えばSiO2）である。前記の
パルスRPN(t11)の印加により画素部の各領域にはφt11
のような電位が形成される。ここで，φt11（４′）は
Ｍレベル転送ゲートパルスRPN(t11)により転送ゲート下
に形成される電圧，φ（２′）は電荷読出し時に垂直CC
D電極に印加する所定の電圧レベルを有した垂直CCD駆動
用パルス（VP,図示せず）により，垂直CCD電極下に形成
される電位である。また，φ（３′Ｌ）は前回の読出し
（前のフィールド，或は前のフレームにおける読出し）
の際にＨレベル転送ゲートパルスにより電荷読出し完了
後に光ダイオードが置かれる電位（以下，リセット電位
と称する），φ（３′Ｕ）はフィールド期間（TF(1)＝T
F(2)），或は，フレーム期間（TF(1)＋TF(2)）に入射し
た光により光ダイオードに貯えられる電荷Ｑにより形成
される電位である。この電位φ（３′Ｕ）の上限は第２
図Ｃに点線で示すように上限はＬレベルの転送ゲートパ
ルスRPNにより転送ゲート下に形成される電位によって
決められる。蓄積電荷による電位が電位上昇分をΔＶ
（＝φ（３′Ｕ）−φ（３′Ｌ））とすると,Mレベルパ
ルスRPN(t11)により転送ゲート下の電位φt11（４′）
を に設定するようにすればよい。このような電位に設定す
ることにより，光ダイオードの電荷は電位φ（３′Ｕ）
から電位 になるまで転送ゲート４′を介して垂直CCDに読出され
ることになる。すなわち，第１回の読出しにより光ダイ
オードに蓄積した電荷Ｑの半分（Q/2）が垂直CCDに送り
込まれることになる。垂直CCDに送り込まれた電荷Q/2
は，この後，垂直CCD2′（第１図（ａ）に図示）の高速
転送動作により蓄積領域５′に送り込まれる。
パルスRPNを転送ゲート４′に印加する。第１図（ｃ）
は撮像領域を構成する画素の構造を模式的に示した説明
図であり,4′−Ｅは転送ゲート電極,2′−Ｅは垂直CCD
を構成する電極,3′−Ｄは光ダイオード用拡散層（例え
ばＮ型）,12は半導体基板（例えばＰ型）,2′−Ｂは垂
直CCDを埋込み型チャンネルにするための不純物層（例
えばｎ型）,13は電極２′−E,4′−Ｅと基板を絶縁分離
するためのゲート酸化膜（例えばSiO2）である。前記の
パルスRPN(t11)の印加により画素部の各領域にはφt11
のような電位が形成される。ここで，φt11（４′）は
Ｍレベル転送ゲートパルスRPN(t11)により転送ゲート下
に形成される電圧，φ（２′）は電荷読出し時に垂直CC
D電極に印加する所定の電圧レベルを有した垂直CCD駆動
用パルス（VP,図示せず）により，垂直CCD電極下に形成
される電位である。また，φ（３′Ｌ）は前回の読出し
（前のフィールド，或は前のフレームにおける読出し）
の際にＨレベル転送ゲートパルスにより電荷読出し完了
後に光ダイオードが置かれる電位（以下，リセット電位
と称する），φ（３′Ｕ）はフィールド期間（TF(1)＝T
F(2)），或は，フレーム期間（TF(1)＋TF(2)）に入射し
た光により光ダイオードに貯えられる電荷Ｑにより形成
される電位である。この電位φ（３′Ｕ）の上限は第２
図Ｃに点線で示すように上限はＬレベルの転送ゲートパ
ルスRPNにより転送ゲート下に形成される電位によって
決められる。蓄積電荷による電位が電位上昇分をΔＶ
（＝φ（３′Ｕ）−φ（３′Ｌ））とすると,Mレベルパ
ルスRPN(t11)により転送ゲート下の電位φt11（４′）
を に設定するようにすればよい。このような電位に設定す
ることにより，光ダイオードの電荷は電位φ（３′Ｕ）
から電位 になるまで転送ゲート４′を介して垂直CCDに読出され
ることになる。すなわち，第１回の読出しにより光ダイ
オードに蓄積した電荷Ｑの半分（Q/2）が垂直CCDに送り
込まれることになる。垂直CCDに送り込まれた電荷Q/2
は，この後，垂直CCD2′（第１図（ａ）に図示）の高速
転送動作により蓄積領域５′に送り込まれる。
（２）第１回目の蓄積領域への電荷転送が完了すると，
時間t12でＨレベルをもつ転送ゲートパルスRPN(t12)が
転送ゲート４′に印加される。垂直CCDの電極下は第１
回目の読出し時と同様の電位φ（２′）（第１回目と同
一の電位に設定する必要はなく，転送ゲート下より低い
電位になるようにすればよい），また転送ゲート下はRP
N(t12)により電位φt12（４′）（＝φ（３′Ｌ））に
設定される。したがって，光ダイオードの電位は から，電荷の読出しが完了するとφ（３′Ｌ）に降下す
る。この結果，光ダイオードの電位はΔV/2だけ下降
し，光ダイオードに残されていた残り半分の電荷が転送
ゲートを介して垂直CCDに送り込まれることになる。第
２回目に読出されたこの電荷は，この後，垂直CCDの高
速転送動作により蓄積領域５′に送り込まれる。この高
速転送は垂直帰線期間内（tBL）に行われる。
時間t12でＨレベルをもつ転送ゲートパルスRPN(t12)が
転送ゲート４′に印加される。垂直CCDの電極下は第１
回目の読出し時と同様の電位φ（２′）（第１回目と同
一の電位に設定する必要はなく，転送ゲート下より低い
電位になるようにすればよい），また転送ゲート下はRP
N(t12)により電位φt12（４′）（＝φ（３′Ｌ））に
設定される。したがって，光ダイオードの電位は から，電荷の読出しが完了するとφ（３′Ｌ）に降下す
る。この結果，光ダイオードの電位はΔV/2だけ下降
し，光ダイオードに残されていた残り半分の電荷が転送
ゲートを介して垂直CCDに送り込まれることになる。第
２回目に読出されたこの電荷は，この後，垂直CCDの高
速転送動作により蓄積領域５′に送り込まれる。この高
速転送は垂直帰線期間内（tBL）に行われる。
（３）第２フィールドの垂直帰線期間においても，前回
のフィールドと同じレベルをもつ転送ゲートパルスRP
N(t21),RPN(t22)を転送ゲート４′に印加することによ
り，光ダイオードの貯えた電荷は第１回，第２回に分け
て，前回と同様の動作により蓄積領域５′に送り込まれ
る。
のフィールドと同じレベルをもつ転送ゲートパルスRP
N(t21),RPN(t22)を転送ゲート４′に印加することによ
り，光ダイオードの貯えた電荷は第１回，第２回に分け
て，前回と同様の動作により蓄積領域５′に送り込まれ
る。
以上，光ダイオードに蓄積された電荷を２回に分けて
読出し,2回の垂直CCDの高速動作によりこの電荷を蓄積
領域５′に送り込む動作を説明した。転送パルスを垂直
帰線期間にＮ回発生するようにすれば，電荷をＮ回に分
割して運ぶことができるようになる。したがって，垂直
CCDの電荷蓄積容量は１回で全部を送る従来の読出し方
式の場合に較べると,1/Nに減らしても構わないことにな
る。すなわち，垂直CCDのチャンネル幅を縮少するこ
と，或は垂直CCDの段数を増やし（ビット数を増や
し），多種類の光信号電荷を送ることができるようにな
る。また，前述の説明では読出しをＮ回に分け毎回等量
の電荷（Q/N）を送る動作を示したが，異なる量の電荷
を送るようにしても勿論構わない（例えば,2回読出しの
場合第１回目でQ/3,第２回目で2Q/3という量を読出すよ
うにしてもよい）。
読出し,2回の垂直CCDの高速動作によりこの電荷を蓄積
領域５′に送り込む動作を説明した。転送パルスを垂直
帰線期間にＮ回発生するようにすれば，電荷をＮ回に分
割して運ぶことができるようになる。したがって，垂直
CCDの電荷蓄積容量は１回で全部を送る従来の読出し方
式の場合に較べると,1/Nに減らしても構わないことにな
る。すなわち，垂直CCDのチャンネル幅を縮少するこ
と，或は垂直CCDの段数を増やし（ビット数を増や
し），多種類の光信号電荷を送ることができるようにな
る。また，前述の説明では読出しをＮ回に分け毎回等量
の電荷（Q/N）を送る動作を示したが，異なる量の電荷
を送るようにしても勿論構わない（例えば,2回読出しの
場合第１回目でQ/3,第２回目で2Q/3という量を読出すよ
うにしてもよい）。
次に，上記のようにＮ回に分けて読出した電荷を蓄積
領域５′で同一記憶セルに集める方法について実施例を
用いて説明する。なお，同一の光ダイオードから読出し
た電荷は出力時にはＮ回分を加算した形で取出す必要が
ある。但し，出力部９（素子内部でも外部でもよい）に
メモリ等が用意されている場合は加算の必要はなく，各
回分を独立に取出すようにしてもよい。
領域５′で同一記憶セルに集める方法について実施例を
用いて説明する。なお，同一の光ダイオードから読出し
た電荷は出力時にはＮ回分を加算した形で取出す必要が
ある。但し，出力部９（素子内部でも外部でもよい）に
メモリ等が用意されている場合は加算の必要はなく，各
回分を独立に取出すようにしてもよい。
第３図の実施例において,10−１は取込みゲート,11−
1,11−２は蓄積用CCD,14は加算回路,15,16は蓄積領域転
送ゲートである。
1,11−２は蓄積用CCD,14は加算回路,15,16は蓄積領域転
送ゲートである。
（１）第１回目の読出しで電荷q1がゲート10−１を介し
て先ず蓄積用CCD11−１に送り込まれる。
て先ず蓄積用CCD11−１に送り込まれる。
（２）続いて，転送ゲート15を導通状態に置くことによ
り，蓄積用CCD11−１に一時保持されていた電荷q1は蓄
積用CCD11−２に移される。
り，蓄積用CCD11−１に一時保持されていた電荷q1は蓄
積用CCD11−２に移される。
（３）続いて第２回目の読出し電荷q2がゲート10−１を
介して蓄積用CCD11−１に送り込まれる。蓄積用CCD11−
1,11−２に保持された電荷q1,q2は転送ゲート16を介し
て加算回路14に送り込まれ，ここで分割して読出された
電荷q1,q2が合流しＱ（＝q1＋q2）となる。
介して蓄積用CCD11−１に送り込まれる。蓄積用CCD11−
1,11−２に保持された電荷q1,q2は転送ゲート16を介し
て加算回路14に送り込まれ，ここで分割して読出された
電荷q1,q2が合流しＱ（＝q1＋q2）となる。
（４）回路14で加算された電荷Ｑは水平CCD8に送り込ま
れ，出力９から時間順次に取出される。ここでは，説明
を簡単にするため電荷を２回に分けて蓄積用CCDに送り
込む場合について述べたが,N回に分けて読出してもよ
く，この場合には例えば蓄積用CCDをＮ個設けるような
構成を考えることができる。
れ，出力９から時間順次に取出される。ここでは，説明
を簡単にするため電荷を２回に分けて蓄積用CCDに送り
込む場合について述べたが,N回に分けて読出してもよ
く，この場合には例えば蓄積用CCDをＮ個設けるような
構成を考えることができる。
第４図の実施例において,10−２は取込みゲート,11−
1,11−２は蓄積用CCDである。
1,11−２は蓄積用CCDである。
（１）第１回目の読出しで電荷q1はゲート10−２の選択
動作により蓄積用CCD11−１に送り込まれる。
動作により蓄積用CCD11−１に送り込まれる。
（２）第２回目の読出し電荷q2はゲート10−２の選択動
作により蓄積用CCD11−２に送り込まれる。
作により蓄積用CCD11−２に送り込まれる。
（３）この後，前述のような加算動作を行い電荷Ｑを出
力より取出す。
力より取出す。
第５図（ａ）は，第１回目の電荷q1,第２回目の電荷q
2を第３図，或は第４図に示したような方法により蓄積
用CCD11−1,11−２に送り込んだ電荷を加算回路を設け
ることなく取出す実施例を示している。ここでは,2つに
分割した電荷q1,q2は矢印17−1,17−２で示すように各
々独立に水平CCD8′に送り込まれ周知の電荷移送方法に
より，矢印17−３で示すように水平CCDの転送動作によ
り２つの電荷が加算される。
2を第３図，或は第４図に示したような方法により蓄積
用CCD11−1,11−２に送り込んだ電荷を加算回路を設け
ることなく取出す実施例を示している。ここでは,2つに
分割した電荷q1,q2は矢印17−1,17−２で示すように各
々独立に水平CCD8′に送り込まれ周知の電荷移送方法に
より，矢印17−３で示すように水平CCDの転送動作によ
り２つの電荷が加算される。
第５図（ｂ）において，第１回目の電荷q1,第２回目
の電荷q2は第３図，或は第４図に示したような方法によ
り蓄積用CCD11−1,11−２に送り込まれる。電荷q1,q2は
矢印19−1,19−２で示すように各々独立に水平CCD8′−
1,8′−２に送り込まれる。水平CCD内を転送された電荷
q1,q2は水平CCDの出力端に設けた加算回路18で加算され
た後，出力９から順次取出される。
の電荷q2は第３図，或は第４図に示したような方法によ
り蓄積用CCD11−1,11−２に送り込まれる。電荷q1,q2は
矢印19−1,19−２で示すように各々独立に水平CCD8′−
1,8′−２に送り込まれる。水平CCD内を転送された電荷
q1,q2は水平CCDの出力端に設けた加算回路18で加算され
た後，出力９から順次取出される。
第５図（ｃ）は電荷q1,q2を水平CCD8′−1,8′−２に
より転送し，直接に（加算しないで）出力９−1,9−２
に取出すようにした構成を示している。q1,q2の加算を
出力９−1,9−２の後に設けた加算回路（図示せず）で
行う。この加算回路は素子の中に集積化してもよいし，
或は素子外部に別途設けるようにしてもよい。
より転送し，直接に（加算しないで）出力９−1,9−２
に取出すようにした構成を示している。q1,q2の加算を
出力９−1,9−２の後に設けた加算回路（図示せず）で
行う。この加算回路は素子の中に集積化してもよいし，
或は素子外部に別途設けるようにしてもよい。
以上，実施例を用いて詳細に説明したように，本発明
によれば，光電変換素子の貯えた信号電荷を複数回（Ｎ
回:Nは２以上の正の整数）に分けて垂直CCDシフトレジ
スタによって蓄積領域へ運ぶことができるので，垂直CC
DシフトレジスタのダイナミックレンジをＮ倍に拡大す
ることができるという効果がある。したがって，これま
で問題とされてきた垂直CCDシフトレジスタの狭いダイ
ナミックレンジは解消することができる。また，本発明
によれば垂直CCDシフトレジスタのチャンネル幅を従来
の1/Nに縮少しても従来と同様のダイナミックレンジを
確保することが可能になる。これは，従来，画素数の増
加（高解像度化）を図る場合，或は，感度の向上を図る
場合に非常に優れた手段となり，本発明のもたらす実用
価値は極めて大きい。
によれば，光電変換素子の貯えた信号電荷を複数回（Ｎ
回:Nは２以上の正の整数）に分けて垂直CCDシフトレジ
スタによって蓄積領域へ運ぶことができるので，垂直CC
DシフトレジスタのダイナミックレンジをＮ倍に拡大す
ることができるという効果がある。したがって，これま
で問題とされてきた垂直CCDシフトレジスタの狭いダイ
ナミックレンジは解消することができる。また，本発明
によれば垂直CCDシフトレジスタのチャンネル幅を従来
の1/Nに縮少しても従来と同様のダイナミックレンジを
確保することが可能になる。これは，従来，画素数の増
加（高解像度化）を図る場合，或は，感度の向上を図る
場合に非常に優れた手段となり，本発明のもたらす実用
価値は極めて大きい。
第１図は本発明のCCD固体撮像素子の構成および動作を
示す図，第２図は従来のCCD固体撮像素子の構成を示す
図，第３図，第４図および第５図は本発明の第２図の実
施例とは異なる素子構成を示す図である。 図において， 1,1′……撮像領域 2,2′……垂直CCDシフトレジスタ 3,3′……光電変換素子 4,4′……転送ゲート、5,5′……蓄積領域 7,11……蓄積用CCDシフトレジスタ ８……水平CCDシフトレジスタ ９……出力、14……加算回路
示す図，第２図は従来のCCD固体撮像素子の構成を示す
図，第３図，第４図および第５図は本発明の第２図の実
施例とは異なる素子構成を示す図である。 図において， 1,1′……撮像領域 2,2′……垂直CCDシフトレジスタ 3,3′……光電変換素子 4,4′……転送ゲート、5,5′……蓄積領域 7,11……蓄積用CCDシフトレジスタ ８……水平CCDシフトレジスタ ９……出力、14……加算回路
Claims (3)
- 【請求項１】同一半導体基板上に，光電変換素子群と，
転送スイッチと，上記光電変換素子群のたくわえた光信
号電荷を運ぶ走査素子とから成る撮像領域と，この撮像
領域で検出した光信号を一時的に蓄積する蓄積領域とを
集積化した固体撮像素子において，上記転送スイッチに
加える複数個の読み出しパルスの電圧振幅を異ならしめ
るように制御することにより，上記光電変換素子のたく
わえた光信号電荷を複数回に分割して読出す手段と前記
読出された信号電荷を逐次上記走査素子の高速転送動作
により上記蓄積領域に送り込む手段とを具備して成るこ
とを特徴とする電荷移送型固体撮像素子。 - 【請求項２】上記光信号電荷の分割読み出しは垂直ブラ
ンキング期間内に成されることを特徴とする特許請求の
範囲第１項記載の電荷移送型固体撮像素子。 - 【請求項３】上記光信号電荷の分割読み出し回数を２〜
５回としたことを特徴とする特許請求の範囲第２項記載
の電荷移送型固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62305581A JP2568231B2 (ja) | 1987-12-04 | 1987-12-04 | 電荷移送型固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62305581A JP2568231B2 (ja) | 1987-12-04 | 1987-12-04 | 電荷移送型固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01147972A JPH01147972A (ja) | 1989-06-09 |
| JP2568231B2 true JP2568231B2 (ja) | 1996-12-25 |
Family
ID=17946865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62305581A Expired - Fee Related JP2568231B2 (ja) | 1987-12-04 | 1987-12-04 | 電荷移送型固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2568231B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04115679A (ja) * | 1990-08-31 | 1992-04-16 | Matsushita Electric Ind Co Ltd | 固体撮像装置の駆動方法 |
| US7456891B2 (en) * | 2003-06-12 | 2008-11-25 | Eastman Kodak Company | Multiple read photodiode |
| JP2006086845A (ja) * | 2004-09-16 | 2006-03-30 | Sony Corp | カメラシステム、および固体撮像素子の駆動方法 |
| JP4973115B2 (ja) * | 2006-10-16 | 2012-07-11 | ソニー株式会社 | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 |
| JP2008258885A (ja) * | 2007-04-04 | 2008-10-23 | Texas Instr Japan Ltd | 撮像装置および撮像装置の駆動方法 |
| JP5167677B2 (ja) | 2007-04-12 | 2013-03-21 | ソニー株式会社 | 固体撮像装置、固体撮像装置の駆動方法、固体撮像装置の信号処理方法および撮像装置 |
| JP5066996B2 (ja) * | 2007-04-23 | 2012-11-07 | ソニー株式会社 | 固体撮像装置、固体撮像装置の信号処理方法および撮像装置 |
-
1987
- 1987-12-04 JP JP62305581A patent/JP2568231B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01147972A (ja) | 1989-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6747699B2 (en) | Solid state image pickup apparatus | |
| US6088058A (en) | Capacitive coupled bipolar active pixel imager having overflow protection and electronic shutter | |
| US20020167601A1 (en) | Solid state image pickup apparatus | |
| EP0593139A2 (en) | Photoelectric converting apparatus | |
| JP2525781B2 (ja) | 固体撮像装置の駆動方法 | |
| JPH09260627A (ja) | 増幅型固体撮像装置 | |
| CA1193711A (en) | Solid state image sensor | |
| JP2568231B2 (ja) | 電荷移送型固体撮像素子 | |
| JP2500428B2 (ja) | イメ―ジセンサおよびその駆動方法 | |
| JPH0262170A (ja) | 固体撮像装置 | |
| JP2660585B2 (ja) | 撮像装置 | |
| JPS5919493A (ja) | 撮像装置 | |
| US4532549A (en) | Solid-state imaging device with high quasi-signal sweep-out efficiency and high signal charge transfer efficiency | |
| JP2741703B2 (ja) | 光電変換装置 | |
| JP3067102B2 (ja) | 光電変換装置 | |
| JPH09107505A (ja) | 撮像装置 | |
| JPH0150156B2 (ja) | ||
| JP3878769B2 (ja) | 固体撮像装置の駆動方法 | |
| JP2614129B2 (ja) | 電子スチルカメラ | |
| JP4593751B2 (ja) | リニアセンサ及びその駆動方法 | |
| JP2829881B2 (ja) | 固体撮像装置 | |
| JP2534105B2 (ja) | 固体撮像装置及びその信号読出し方法 | |
| JPH05316429A (ja) | 固体撮像装置の駆動方法 | |
| JPH05328232A (ja) | Ｃｃｄ型固体撮像素子 | |
| JPH0446503B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |