JPH0728730A - 通信制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 情報フレームのみＤＭＡ転送してメモリに格
納し、監視フレームはメモリに格納せず、直接ＣＰＵに
転送してバスの占有を少なくし、処理効率を向上させ
る。 【構成】 回線制御ＬＳＩ１６により、フレームデータ
を受信し、受信データ保持部２４により通信バス２２を
介してフレームデータのアドレスバイト及び制御バイト
を保持し、制御バイトのビット値によって監視フレーム
であるか情報フレームであるかを判別し、その判別結果
を受信データ制御部２６に出力する。受信データ保持部
２６は、その判別結果に基づいて、情報フレームであれ
ばＤＭＡＣを制御し、監視フレームであればＣＰＵを制
御して、情報フレームはメモリに格納し、監視フレーム
はＣＰＵに直接出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、通信制御装置に係り、
特に受信データの転送処理を行う通信制御装置に関す
る。

【０００２】

【従来の技術】装置間のデータ転送は、ＣＰＵの負荷を
軽減し、高速データ転送を行うためにＤＭＡ（Direct M
emory Access) 方式を採用するのが一般的である。この
ＤＭＡ方式は、回線から受信したデータを、ＣＰＵ内部
のレジスタに直接転送した後に、メモリに格納するので
はなく、回線からのデータをＣＰＵとは別に設けられた
ＤＭＡＣ（DMA Controller) によって制御し、ＣＰＵを
介さず、メモリを直接アクセスしてメモリに記憶させる
ことにより、ＣＰＵの負荷を軽減し、高速データ転送を
行うものである。

【０００３】ＤＭＡ方式による従来の通信制御装置で
は、回線制御ＬＳＩが回線に接続され、回線からのデー
タが受信され、この回線制御ＬＳＩで受信されたデータ
が、外部に設けられたＤＭＡＣにより読み出されて、メ
モリ内に格納され、このメモリに格納されたデータがＣ
ＰＵにより読み出されて、処理される。

【０００４】ところで、同期データリンク制御（ＳＤＬ
Ｃ：Synchronous Data Link Control)や高水準データリ
ンク制御（ＨＤＬＣ：High Level Data Link Control)
などを用いた転送手順では、図５に示すように、装置Ａ
と装置Ｂ間でデータの転送を行う場合、装置Ａから装置
Ｂへ転送データＩ（１，０）（以下、情報フレームと言
う）が送られると、装置Ｂはその情報フレームを受信し
たことを通知するために、通知データとして、ＫＡ
（２）（以下、監視フレームと言う）を装置Ａに対して
返送する。また、装置Ｂから装置Ａに対して情報フレー
ムＩ（１，１）が装置Ｂに送られると、監視フレームＫ
Ａ（２）を出力する。尚、Ｉ（ｋ，ｍ）（ｋ＝１〜４、
ｍ＝０〜４）は情報フレームを表し、ＫＡ（ｎ）（ｎ＝
１，５）は監視フレームを表す。

【０００５】従来、このような転送手順においては、図
６に示すように、情報フレームばかりでなく監視フレー
ムもまたメモリに対し、ＤＭＡＣによって転送され格納
されていた。

【０００６】

【発明が解決しようとする課題】ところで、図７に示す
ように監視フレームは、この監視フレームの先頭を示
し、例えば”０１１１１１１０”のビットパターンで構
成されるフラグバイト（Ｆ）、受信先の局のアドレスを
示すアドレスバイト（Ａ）、監視フレームであるか情報
フレームであるか等を識別する制御バイト（Ｃ）、フレ
ームデータのデータエラーをチェックするエラーチェッ
クバイト（ＦＣＳ）、フレームの最終を示し、上記の先
頭のフラグバイトと同じビットパターンを有するフラグ
バイト（Ｆ）から構成され、この監視フレームがメモリ
に転送される。

【０００７】従って、従来の通信制御装置では、監視フ
レームに対してもＤＭＡ転送を行ない、メモリにアクセ
スしてデータを格納し、更にメモリからＣＰＵが読み出
すという処理を行なっており、メモリへの書込み及び読
み出しの際に、バスが占有されるという問題があった。
また、次の転送のためにＤＭＡＣに対して制御信号を出
力し、ＤＭＡＣの設定を行わなければならず、通信のオ
ーバーヘッド時間が長くなっていた。また、ＣＰＵでは
読み出した制御バイトの解析を行っており、そのための
オーバーヘッドも長くなっていた。

【０００８】本発明は、上記事実を考慮して、特定のデ
ータのみＤＭＡ転送してメモリに格納し、ＤＭＡにより
メモリに格納する必要がないデータはＣＰＵに直接格納
して、転送及び処理効率の向上した通信制御装置を得る
ことを目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に請求項１の通信制御装置は、所定のビット長で構成さ
れた第１のデータ及び該第１のデータの受信を監視する
第２のデータを受信する受信手段と、データを処理する
データ処理手段と、データを記憶するメモリと、前記メ
モリへの直接アクセスを制御する直接メモリアクセス制
御手段と、前記受信手段により受信されたデータが前記
第１のデータであるか前記第２のデータであるかを判別
するデータ判別手段と、前記データ判別手段の判別結果
に基づいて、第１のデータであれば、前記直接メモリア
クセス制御手段へ制御信号を出力し、前記第１のデータ
を前記メモリに格納するように要求し、前記第２のデー
タであれば、前記データ処理手段へ制御信号を出力し、
前記第２のデータのデータ処理を要求する受信データ制
御手段と、を具備する。

【００１０】また、請求項２の通信制御装置は、前記第
１のデータを情報フレームとし、前記第２のデータを監
視フレームとしたものである。

【００１１】

【作用】本発明では、受信手段は、第１のデータ及び第
２のデータを受信し、データ判別手段は、受信手段が受
信したデータが第１のデータであるのか第２のデータで
あるのかを判別し、受信データ制御手段は、このデータ
判別手段による判別結果に基づいて、第１のデータであ
れば直接メモリアクセス制御手段へ制御信号を出力し、
前記第１のデータをメモリに格納するように要求し、ま
た、第２のデータであれば、前記データ処理手段へ制御
信号を出力し、前記第２のデータの処理を前記データ処
理手段に要求する。

【００１２】従って、第２のデータは直接メモリアクセ
スによらず、データ処理手段に転送し、第１のデータの
みを直接メモリアクセスにより転送するので、転送効率
及び処理効率を向上させることが出来る。

【００１３】本発明では、第１のデータを情報フレーム
とし、第２のデータを監視フレームとすることが出来
る。この時、情報フレームと監視フレームに共通して設
けられる制御バイトによって、情報フレームであるか監
視フレームであるかを判別することが出来る。

【００１４】

【実施例】以下、図面を参照して、本発明の実施例を詳
細に説明する。図１に示すように、本実施例に係る通信
制御装置には、回線制御ＬＳＩ１６及び受信データ保持
・解析手段１８から構成される通信制御部と、受信デー
タを解析するためのＣＰＵ１０と受信データを格納する
ためのメモリ１２と、このメモリ１２に対してＤＭＡ転
送を行うＤＭＡＣ１４とが備えられられている。

【００１５】回線制御ＬＳＩ１６は、回線からのフレー
ムデータを受信し、受信したフレームデータのエラーチ
ェック及び受信データ保持・解析手段１８への受信デー
タの転送等の処理を行う。受信データ保持・解析手段１
８は、回線制御ＬＳＩ１６ににより受信された受信デー
タが情報フレームであるか監視フレームであるかを判別
し、この判別結果に基づいて、情報フレームであればＤ
ＭＡＣ１４を制御して、この情報フレームをメモリ１２
に格納するように制御し、監視フレームであればＣＰＵ
１０を制御して、この監視フレームを直接ＣＰＵ１０に
出力するように制御する。

【００１６】回線制御ＬＳＩ１６と受信データ保持・解
析手段１８とは、通信バス２２により接続されており、
回線制御ＬＳＩ１６により受信されたデータが通信バス
２２を介して転送される。また、受信データ保持・解析
手段１８と、ＣＰＵ１０と、メモリ１２と、ＤＭＡＣ１
４とはデータバス２０で互いに接続されている。制御信
号によって、ＣＰＵ１０、受信データ保持・解析手段１
８、ＤＭＡＣ１４は互いに接続されている。

【００１７】受信データ保持・解析手段１８は、図７に
示すように、情報フレームと監視フレームに共通に設け
られた、アドレスバイト（Ａ）と、情報フレームと監視
フレームとを識別する制御バイト（Ｃ）との２バイトの
受信データを一時的に保持するとともに、制御バイトの
所定のビット値、例えば、先頭２ビットが（１，０）で
あれば監視フレームと判断し、それ以外の時は情報フレ
ームと判断し、監視フレームであればＣＰＵ１０に対し
て制御信号としての、ＣＰＵ受信要求信号５２を出力し
た後、情報フレームであればＤＭＡＣ１４に対して制御
信号としての、ＤＭＡ受信要求信号５６を出力した後、
監視フレームはＣＰＵ１０に出力し、情報フレームはメ
モリ１２に格納するように要求する。これによって、監
視フレームは、バス２０を介してＣＰＵ１０に格納さ
れ、情報フレームは、バス２０を介してメモリ１２に格
納される。

【００１８】図２は、受信データ保持・解析手段１８の
構成図である。本発明に係る受信データ保持・解析手段
１８は、通信バス２２を介して回線制御ＬＳＩ１６に接
続された受信データ保持部２４と受信データ制御部２６
とから構成される。

【００１９】受信データ保持部２４は、回線制御ＬＳＩ
１６で受信されたデータを一時的に保持し、制御バイト
のビット値によって、受信されたデータが情報フレーム
であるか監視フレームであるかを識別し、監視フレーム
であれば、例えば、ハイレベルの信号を、情報フレーム
であればローレベルの信号を、データ判別信号７０とし
て、受信データ制御部２６に出力する。

【００２０】受信データ制御部２６は、回線制御ＬＳＩ
１６からデータを受信したことを通知する受信要求信号
６２の入力によって回線制御ＬＳＩ１６から受信データ
を読み出し、上記受信データ保持部２４に受信データを
保持させる共に、受信データ保持部２４により出力され
た受信データが監視フレームであるか情報フレームであ
るかを表すデータ判別信号７０の入力によって、ＣＰＵ
受信要求信号５２とＤＭＡ受信要求信号５８とを切り替
えてＣＰＵ１０またはＤＭＡＣ１４に出力する。これに
より、監視フレームであれば受信データがＣＰＵ１０に
出力され、情報フレームであれば受信データがＤＭＡ転
送される。

【００２１】本実施例では、回線制御ＬＳＩ１６と受信
データ保持・解析手段１８とを別々のユニットによって
構成したが、これらを同じユニット内に設けることも勿
論可能である。また、本実施例では、フレーム構成され
た情報フレームと監視フレームとを受信するＨＬＤＣプ
ロトコールを用いた受信フレームについて説明するが、
勿論これに限定されることはなく、情報データと情報デ
ータの受信を制御するもう１つの種類のデータ受信であ
って、これらが判別できれば良い。

【００２２】本発明の受信データ保持部２４及び受信デ
ータ制御部２６の作用を、図３〜図４に示す動作フロー
チャートをもとに説明する。

【００２３】ステップ８０において、受信データ制御部
２６は、回線制御ＬＳＩ１６より受信要求信号６２が出
力されたかどうかをチェックする。受信要求信号６２が
出力されていなければ、ステップ８０に戻り、受信要求
信号６２が出力されるまで待機する。受信要求信号６２
が出力されれば、受信データ保持部２４よりデータバス
２０へフレームデータの出力中であるかを、チェックす
る。フレームデータが送信中であれば、送信が完了する
まで待機する。フレームデータが送信中でなければ、ス
テップ８４において、回線制御ＬＳＩ１６に対して、受
信データ保持部２４へアドレスデータを送信するよう
に、回線制御信号６０を出力し、ステップ８６におい
て、受信データ保持部２４に対しては、受信データを保
持するように、保持制御信号７４をオンにして出力す
る。ステップ８８において、回線制御ＬＳＩ１６は、通
信バス２２を介して、アドレスバイトを受信データ保持
部２４に出力し、受信データ保持部２４はこのアドレス
バイトを内部に設けられた図示しないメモリに保持す
る。

【００２４】ステップ９０において、制御バイトを受信
するため、回線制御ＬＳＩ１６より受信要求信号６２が
出力されたかどうかをチェックする。受信要求信号６２
が出力されていなければ、受信要求信号６２が出力され
るまで待機する。受信要求信号６２が出力されれば、ス
テップ９２において受信データ保持部２４がデータ送信
処理中かどうかを、チェックし、送信中であれば、送信
が完了するまで待機する。ステップ９４において、回線
制御ＬＳＩ１６に対して、回線制御信号６０を出力し、
ステップ９６において、受信データ保持部２４に対し
て、保持制御信号７４を出力する。これにより、回線制
御ＬＳＩ１６は、受信データ保持部２４に対して、制御
バイトを出力するので、ステップ９８において、受信デ
ータ保持部２４は、この制御バイトを保持する。

【００２５】次のステップ１００において、受信データ
保持部２４は、保持している制御バイトのビットチェッ
クを行い、制御バイトが監視フレームであるか、情報フ
レームであるかを判別する。これは、上述したように、
制御バイトの先頭１ビット目と２ビット目が（１，０）
の時、監視フレームとし、それ以外の時を情報フレーム
として判断する。

【００２６】監視フレームであれば、ステップ１０２に
おいて、データ判別信号７０を、ハイレベルにする。ス
テップ１０４において、受信データ制御部２６はＣＰＵ
１０に対して、監視フレームの受信を促すため、ＣＰＵ
受信要求信号５２を出力する。ステップ１０６におい
て、受信データ制御部２６は、ＣＰＵ１０がＣＰＵ受信
要求信号５２を受信すると共に、データを受信する体制
にあることを通知するＣＰＵ制御信号５４が入力された
かどうかをチェックし、ＣＰＵ制御信号５４が入力され
るまで待機する。ステップ１０８において、受信データ
制御部２６は、アドレスバイトの出力を指示するため
に、受信データ保持部２４に対して、出力制御信号７２
を出力する。ステップ１１０において、受信データ保持
部２４は、保持していた監視フレームのアドレスバイト
をデータバス２０に出力すると、ＣＰＵ１０の内部レジ
スタにこのアドレスバイトが記憶される。ステップ１１
２において、制御バイトを出力するために、受信データ
制御部２６は、ＣＰＵ１０に対して、ＣＰＵ受信要求信
号５２を出力する。ステップ１１４において、受信デー
タ制御部２６は、ＣＰＵ１０からＣＰＵ制御信号５４の
入力があったか否かをチェックし、入力があるまで待機
する。ステップ１１６において、受信データ制御部２６
は、受信データ保持部２４に対して、制御バイトの出力
を指示する出力制御信号７２を出力する。ステップ１１
８において、受信データ保持部２４が、データバス２０
に保持していた制御バイトを出力すると、この制御バイ
トは、ＣＰＵ１０のレジスタに保持される。次に、新た
なフレームを受信するため、初期状態に戻る。

【００２７】このようにして、監視フレームは直接、Ｃ
ＰＵ１０に出力して、メモリ１２へアクセスせずに、メ
モリ１２へのアクセスによる処理のオーバーヘッドを最
小にして処理効率をあげることができる。

【００２８】一方、ステップ１００において、情報フレ
ームと判別されれば、ステップ１２０において、受信デ
ータ保持部２４は、受信データ制御部２６に対して、情
報フレームを判別するデータ判別信号７０を、ローレベ
ルにする。ステップ１２２において、受信データ制御部
２６は、ＤＭＡＣ１４に対して、アドレスバイトの受信
を指示するＤＭＡ受信要求信号５６を出力する。ステッ
プ１２４において、受信データ制御部２６は、ＤＭＡＣ
１４からＤＭＡ受信要求信号５６を受信したと共に、受
信体制が整っていることを通知するＤＭＡ制御信号５８
が入力されたかどうかをチェックし、ＤＭＡ制御信号５
８が入力されるまで待機する。ステップ１２８におい
て、受信データ制御部２６は、受信データ保持部２４に
対して、保持データの出力を指示する出力制御信号７２
を出力する。ステップ１２８において、受信データ保持
部２４は、データバス２０に保持データを出力すると、
この保持データはＤＭＡＣ１４で受信される。ＤＭＡＣ
１４は、受信したデータをメモリ１２に格納するため
に、ＣＰＵ１０を介さずに直接、メモリ１２へアクセス
し、受信データをメモリ１２の所定のアドレス位置に格
納する。

【００２９】ステップ１３０において、受信データ制御
部２６は、回線制御ＬＳＩ１６により受信したフレーム
データの最終を示すフラグバイト（Ｆ）をチェックし、
フレームデータの受信が終了したかどうかをチェックす
る。フレームの受信が終了していれば、ステップ１３２
において、受信データ制御部２６は、ＣＰＵ１０に対し
て、情報フレームの受信を終了したことを指示する受信
完了信号６８を出力し、初期状態に戻る。

【００３０】保持データがあれば、ステップ１３６にお
いて、受信データ制御部２６はＤＭＡＣ１４に対してＤ
ＭＡ受信要求信号５６を出力し、ステップ１３８におい
て、受信データ制御部２６は、ＤＭＡＣ１４からＤＭＡ
制御信号５８の入力があったかどうかをチェックし、Ｄ
ＭＡ制御信号５８の入力があるまで待機する。ステップ
１４０において、受信データ制御部２６は、受信データ
保持部２４に対して出力制御信号７２をオンにする。ス
テップ１４２において、受信データ保持部２４は、保持
しているデータをデータバス２０に出力し、ステップ１
３２に戻って、保持しているデータの全てが転送される
まで上記の処理を繰り返す。

【００３１】ステップ１３０において、フレームの送出
が終了していなければ、ステップ１４４において、受信
データ制御部２６は、情報フレームの残りのデータを入
力するために、回線制御ＬＳＩ１６より受信要求信号６
２が入力されているかどうかをチェックし、受信要求信
号６２が入力されるまで待機する。ステップ１４６にお
いて、受信データ制御部２６は、回線制御ＬＳＩ１６よ
り受信データ保持部２４が、データの送信中であるかど
うかをチェックし、データの送信中であれば、データの
送信が終了するまで待機する。ステップ１４８におい
て、受信データ制御部２６は、回線制御ＬＳＩ１６に対
して、回線制御信号６０を出力し、ステップ１５０にお
いて、保持制御信号７４を出力する。ステップ１５２に
おいて、回線制御ＬＳＩ１６は、受信した情報フレーム
の残りのデータを通信バス２２に出力し、このデータが
受信データ保持部２４で保持し、ステップ１２２へ戻っ
て、全フレームの受信が終了するまで上記のことを繰り
返す。

【００３２】

【発明の効果】以上説明したように本発明では、第２の
データは直接メモリアクセスによらず、データ処理手段
に転送して処理し、第１のデータのみを直接アクセスに
より、メモリに転送するので、第２のデータのメモリへ
の転送及びメモリからのデータ処理手段への読み出しが
なくなり、転送効率及び処理効率を向上させることがで
きる。

【図面の簡単な説明】

【図１】本実施例に係る通信制御装置の構成図である。

【図２】図１の通信制御部の詳細を示すブロック図であ
る。

【図３】通信制御のフローチャート（Ｉ）である。

【図４】通信制御のフローチャート（ＩＩ）である。

【図５】従来の転送手順を示す図である。

【図６】従来のメモリの内容を示す図である。

【図７】制御フレームと監視フレームの内容を示す図で
ある。

【符号の説明】

１０ ＣＰＵ １２ メモリ １４ ＤＭＡＣ １６ 受信データ保持・解析手段 １８ 回線制御ＬＳＩ ２０ データバス ２２ 通信バス ２４ 受信データ保持部 ２６ 受信データ制御部

Claims (2)

【特許請求の範囲】
1. 【請求項１】 所定のビット長で構成された第１のデー
   タ及び該第１のデータの受信を監視する第２のデータを
   受信する受信手段と、 データを処理するデータ処理手段と、 データを記憶するメモリと、 前記メモリへの直接アクセスを制御する直接メモリアク
   セス制御手段と、 前記受信手段により受信されたデータが前記第１のデー
   タであるか前記第２のデータであるかを判別するデータ
   判別手段と、 前記データ判別手段の判別結果に基づいて、第１のデー
   タであれば、前記直接メモリアクセス制御手段へ制御信
   号を出力し、前記第１のデータを前記メモリに格納する
   ように要求し、前記第２のデータであれば、前記データ
   処理手段へ制御信号を出力し、前記第２のデータのデー
   タ処理を要求する受信データ制御手段と、を具備するこ
   とを特徴とする通信制御装置。
2. 【請求項２】 前記第１のデータは情報フレームであ
   り、前記第２のデータは監視フレームであることを特徴
   とする請求項１記載の通信制御装置。