JPH0728661Y2 - リレー駆動回路 - Google Patents

Description

【考案の詳細な説明】 ［考案の目的］ （産業上の利用分野） 本考案は複数のリレーに一つの電源回路から駆動電圧を
供給するリレー駆動回路に係わり、特にリレーの導通時
にはリレーに保持電圧程度の電圧のみが印加されるよう
にしたリレー駆動回路に関する。

（従来の技術） 例えばホットプレートやオーブントースタや電気ストー
ブ等のヒータを使用した電気器具等においては、電気器
具そのものを小型に形成する必要があるので、ヒータに
近接して、このヒータを通電制御する制御回路が設けら
れている場合が多い。また、ヒータを導通・遮断するス
イッチ回路として一般的にリレーが採用されている。し
たがって、ヒータの通電中においては、リレーの周囲温
度もかなり高温になることが想定される。周囲温度が上
昇するとリレーの駆動コイルにおける絶縁耐電圧が低下
する。駆動コイルの絶縁耐電圧を上昇させるためには駆
動コイルが大型化するのみならず製造費が上昇する。

このような不都合を回避するために、第６図に示すよう
な、リレーの電圧特性を利用する。リレーを動作させる
ためにリレーの駆動コイルに印加する最低電圧、すなわ
ち定格電圧E0と一旦リレーが動作した後にその動作状態
を維持するために必要な最低電圧、すなわち保持電圧E1
とは異なる電圧値であるので、リレーを動作させるとき
のみ定格電圧E0を印加し、一旦リレーが動作すると保持
電圧E1を印加すればよい。すなわち、このリレーに駆動
電圧を供給する電源回路の電源容量を小さくして、リレ
ーが動作していない状態においては、その出力電圧V_cが
定格電圧E0以上の電圧V1を有し、一旦リレーが動作する
と駆動コイルに流れる励磁電流のため前記出力電圧V_cが
第６図に示すように定格電圧E0と保持電圧E1との間の電
圧V2まで低下するように設定すればよい。

このように電源回路の電源容量を設定することによっ
て、リレーが動作してヒータが通電され、リレーの周囲
温度が上昇したとしても、温度上昇時おいてリレーに印
加されている電圧V2が非動作時の電圧V1に比較して低く
なるので、駆動コイルにおける最低絶縁耐電圧を低下さ
せることが可能となる。

しかしながら、上述したように電源回路の電源容量を調
整したリレー駆動回路においてもまだ次のような課題が
あった。

すなわち、第６図に示すような出力電圧V_c特性を有した
電源回路に例えば複数のリレーを並列接続し、しかも、
各リレーが互いに独立して導通，遮断制御される場合を
考える。このような回路構成においては、全部のリレー
が遮断されている場合，出力電圧V_cは定格電圧E0以上の
電圧V1を維持しているので、どのリレーが導通されても
そのリレーは正常に動作する。しかし、一つのリレーが
導通中においては、出力電圧V_cは定格電圧E0を下回った
電圧V2であるので、その状態において、残りの他のリレ
ーを動作させることが不可能になる。

したがって、各リレーの絶縁耐電圧を上昇させずに、複
数のリレーに１個の電源回路から駆動電圧を供給するこ
とができない問題がある。

（考案が解決しようとする課題） このように従来のリレー駆動回路においては、各リレー
の絶縁耐電圧を上昇せずに、複数のリレーに１個の電源
回路から駆動電圧を供給すとができないので、結局、リ
レーの絶縁耐電圧を上昇させなければならず、各リレー
の製造費が上昇する問題がある。

本考案は、一つのリレーが動作中に他のリレーを導通さ
せる場合は、一旦全部のリレーを遮断したのち、遮断さ
れたリレーおよび該当リレーを同時に導通させることに
よって、各リレーの絶縁耐電圧を上昇させることなく高
温中で複数のリレーをそれぞれ独立して確実に動作でき
るリレー駆動回路を提供することを目的とする。

［考案の構成］ （課題を解決するための手段） 上記課題を解決するために本考案は、定格電圧と保持電
圧が設定された複数のリレーと、この各リレーに対する
駆動電圧の供給路に介挿された複数のスイッチ素子と、
各リレーを駆動させるために各リレーに対応して設けら
れた複数のスイッチと、各リレーに駆動電圧を供給する
とともに、全部のリレーが遮断状態のとき出力電圧が定
格電圧より高く、かつ１個以上のリレーが導通したとき
出力電圧が定格電圧と保持電圧との間まで低下する電源
回路と、１個以上のリレーが導通状態であることを記憶
するメモリと、一つのスイッチの投入操作時にメモリの
状態を調査するメモリ調査手段と、この調査手段により
メモリが導通状態を記憶していないときにはスイッチ投
入操作に該当するリレーを各スイッチ素子を制御して導
通させる単独導通手段と、この調査手段によりメモリが
導通状態を記憶しているときにはと導通している全リレ
ーを各スイッチ素子を制御して微小時間遮断するリレー
遮断手段と、微小時間経過後に遮断したリレーおよびス
イッチ投入操作に該当するリレーを各スイッチ素子を制
御して同時に導通させる同時導通手段とを備えたもので
ある。

（作用） このように構成されたリレー駆動回路であれは、一つの
スイッチのスイッチ操作にてそのスイッチに該当するス
イッチ素子が導通されて一つのリレーに電源回路から駆
動電圧が供給されると、その時点における電源回路の出
力電圧は定格電圧を越えているので、該当リレーは正常
に動作する。そして、リレーが動作すると、電源回路の
出力電圧は定格電圧と保持電圧との間まで低下する。さ
らに、リレーが導通状態であることがメモリに記憶され
る。

そして、その状態で他のリレーのスイッチが投入される
と、メモリの記憶内容から他のリレーが導通状態である
ことが確認される。そして、現在導通中のリレーが一旦
遮断される。すると、電源回路の出力電圧は定格電圧以
上に回復する。その状態で遮断したリレーとスイッチ操
作したリレーとが同時に導通される。しかして、複数の
リレーを互いに独立して導通・遮断制御できる。

（実施例） 以下本考案の一実施例を図面を用いて説明する。

第２図は実施例のリレー駆動回路が組込まれたホットプ
レートを示す図である。ほぼ矩形形状を有したプレート
１の左半分および右半分に同一構成のシーズヒータ2a,2
bが埋設されており、各シーズヒータ2a,2bはそれぞれプ
レート１の一辺に取付けられた取手３内に収納された制
御部にリード線4a,4bにて接続されている。また、この
取手３には各シーズヒータ2a,2bをそれぞれ独立にオン
・オフ制御するスイッチ5a,5bが配設されている。この
制御部には電源コード６を介して100Vの商用電源が供給
される。

第１図は前記制御部内に組込まれたリレー駆動回路を示
す回路図である。100Vの交流電圧を出力する交流電源７
に各リレーの接点8a,8bを介して前記シーズヒータ2a,2b
が並列接続されている。

また、この100Vの交流電圧は電源回路９内のトランス9a
にて減圧され、ダイオードブリッジ回路9bと平滑コンデ
ンサ9cからなる整流回路にて低圧の直流電圧に変換され
る。電源回路９から出力される直流の出力電圧V_cはトラ
ンジスタ10aとツェナーダイオード10bとコンデンサ10c
とからなる定電圧回路にて一定電圧V_Dに制御されてマイ
クロプロセッサ（MPU）11の電源端子へ供給される。

このマイクロプロセッサ11は各種入出力ポートおよび記
憶装置を内蔵しており、入力ポートI1,I2の信号状態を
読込んで、記憶部に記憶されている制御プログラムに従
って各出力ポートP1,P2の出力信号を制御する。各入力
ポートI1,I2は前記各スイッチ5a,5bを介して接地される
とともに、プルアップ抵抗12a,12bを介して前記定電圧
回路の出力電圧V_Dが印加されている。すなわち、各スイ
ッチ5a,5bが投入されると入力ポートI1,I2がＬレベルに
変化する。

また、このマイクロプロセッサ11の記憶部には、出力ポ
ートP1,P2の出力状態を記憶するメモリとしてのフラグ
が形成されており、いずれか一方又は両方の出力ポート
P1,P2がＬレベルになるとフラグが１に設定される。

マイクロプロセッサ11の出力ポートP1は抵抗13aを介し
てスイッチ素子としてのトランジスタ14aのベースに接
続されている。このトランジスタ14aのエミッタには前
記電源回路９の出力電圧V_cが印加されており、コレクタ
はリレーの駆動コイル15aを介して接地されている。こ
の駆動コイル15aの両端子間にはフライホイール用のダ
イオード16aが接続されている。しかして、マイクロプ
ロセッサ11の出力ポートP1がＬレベルになり、トランジ
スタ14aが導通されると、電源回路９の出力電圧V_cがリ
レーの駆動コイル15aに印加される。そして、このとき
の出力電圧V_cが前述したリレーの定格電圧E0より高い場
合は、このリレーが動作して、リレーの接点8aが閉成さ
れる。その結果、シーズヒータ2aが通電され、プレート
１の左半分が加熱される。

同様に、マイクロプロセッサ11の出力ポートP2は抵抗13
bを介してスイッチ素子としてのトランジスタ14bのベー
スに接続されている。このトランジスタ14bのエミッタ
には前記電源回路９の出力電圧V_cが印加されており、コ
レクタはリレーの駆動コイル15bを介して接地されてい
る。この駆動コイル15bの両端子間にはフライホイール
用のダイオード16bが接続されている。しかして、マイ
クロプロセッサ11の出力ポートP2がＬレベルになると、
電源回路９の出力電圧V_cがリレーの駆動コイル15bに印
加される。そして、このときの出力電圧V_cが前述したリ
レーの定格電圧E0より高い場合は、このリレーが動作し
て、リレーの接点8bが閉成される。その結果、シーズヒ
ータ2bが通電され、プレート１の右半分が加熱される。

次にスイッチ5a,5bが投入操作され、入力ポートI1,I2が
ＨレベルからＬレベルへ変化すると、前記マイクロプロ
セッサ11は第３図の流れ図に従って、各リレーを導通・
遮断制御する。

すなわち、流れ図が開始されると、記憶部に形成されて
いるフラグの状態を調べる（メモリ調査手段）。そし
て、フラグが０に解除されたままであれば、両方のリレ
ーが遮断状態にあるので、直ちにスイッチ投入操作に該
当するリレーを導通させるべくそのリレーに対応するト
ランジスタ14aまたは14bを導通させる（単独導通手
段）。そして、記憶部のフラグを１に設定する。すなわ
ち、スイッチ5aが投入されると出力ポートP1をＬレベル
にしてトランジスタ14aを導通させる。そうすると、電
源回路９の出力電圧V_cが駆動コイル15aに印加される。
このとき、出力電圧V_cは定格電圧E0以上の電圧V1を有し
ているので、駆動コイル15aのリレーは導通する。一
方、スイッチ5bが投入されると出力ポートP2をＬレベル
にしてトランジスタ14bを導通させる。そうすると、駆
動回路９の出力電圧V_cが駆動コイル15bに印加される。
このとき、出力電圧V_cは定格電圧E0以上の電圧V1を有し
ているので、駆動コイル15bのリレーは導通する。

また、記憶部のフラグが１に設定されていれば、他方の
スイッチに対応するリレーが導通中であるので、その他
方のスイッチに対応する出力ポートの出力レベルをＨレ
ベルとして、両方のリレーを遮断する。そして、微小時
間ΔＴの経過を待つ。この微小時間ΔＴは、全部のリレ
ーを遮断した瞬間から電源回路９の出力電圧V_cが電圧V2
から定格電圧E0以上の電圧V1に復帰するまでに要する時
間に設定されている（リレー遮断手段）。

その微小時間ΔＴが経過すると両方の出力ポートP1,P2
を同時にＬレベルへ変化させて、遮断したリレーおよび
スイッチ投入操作に該当するリレーを導通させるべくこ
れらリレーに対応するトランジスタ14a,14bを同時に通
電させる（同時導通手段）。このとき、出力電圧V_cは定
格電圧E0以上の電圧V1に復帰しているので、駆動コイル
15a,15bの各リレーは導通する。その結果、リレーの接
点8a,8bが同時に閉成され、各シーズヒータ2a,2bが同時
に通電開始される。

なお、前記微小時間ΔＴは非常に小さいので、オペレー
タからみると、すでに通電されているシーズヒータに加
えてもう一方のシーズヒータが通電されることになる。

また、第４図に示すように、各スイッチ5a,5bのうちい
ずれか一方のスイッチが開放されると、他方のリレーの
状態を調べ、導通状態であれば、開放されたスイッチに
対応するリレーを遮断する。また、他方のスイッチに対
応するリレーが既に遮断されていれば、記憶部のフラク
を０に解除したのち、開放されたスイッチに対応するリ
レーを遮断する。

このように構成されたリレー駆動回路の動作を第５図の
タイムチャートを用いて説明する。

時刻t₀にて装置の電源が投入されると、電源回路９の出
力電圧V_cは定格電圧E0より高い電圧V1となる。そして、
時刻t₁にて例えばスイッチ5aが投入されると、リレーの
駆動コイル15aに駆動電圧V1が印加される。このとき、
電源回路９の出力電圧V_cは電圧V1から定格電圧E0と保持
電圧E1との間の電圧V2まで低下するが、電圧V1から定格
電圧E0まで低下するのに要する僅かな時間の間にリレー
が動作してリレーの接点8aが閉成して、左側のシーズヒ
ータ2aが通電される。

その状態で時刻t₂にてもう一方のスイッチ5bを投入する
と、現在導通中のリレーの駆動コイル15aの導通が遮断
される。すると、電源回路９の出力電圧V_cが微小時間Δ
Ｔ内に元の電圧V1へ復帰する。そして、微小時間ΔＴ経
過後の時刻t₃にて両方のリレーの駆動コイル15a,15bに
同時に駆動電圧V1が印加される。このとき電圧V1から定
格電圧E0と保持電圧E1との間の電圧V3まで低下するが、
電圧V1から定格電圧E0まで低下するのに要する僅かな時
間の間に両方のリレーが同時に動作し、リレーの接点8
a,8bが同時に閉成される。しかして、両方のシーズヒー
タ2a,2bが同時に通電される。ここで、前記電圧V2とV3
との関係について説明する。いずれか一方の駆動コイル
が通電されたときの電圧V2は、電源の内部抵抗をＲ、通
電された駆動コイルの内部抵抗をRL1とすると、 V2＝V1［RL1/（Ｒ＋RL1）］ …（１） で表わされる。

また、両方の駆動コイルが通電されたときの電圧V3は、
電源の内部抵抗をＲ、両方の駆動コイルの内部抵抗RL1,
RL2の合成抵抗をRLとすると、 V3＝V1［RL/（Ｒ＋RL）］ …（２） で表わされる。

これにより、（１）式から（２）式を差し引くと、 V2−V3＝V1｛［RL1/（Ｒ＋RL1）］ −［RL/（Ｒ＋RL）］｝ ＝V1｛Ｒ（RL1−RL）／ ［（Ｒ＋RL1）（Ｒ＋RL）］｝ …（３） となる。

（３）式において、一方の駆動コイルの内部抵抗RL1
と、両方の駆動コイルの内部抵抗の合成抵抗RLとは、両
方の駆動コイルは電源に対して並列接続されているの
で、 RL1＞RL …（４） なる関係がある。

従って、（３）式のV2−V3の値は、（４）式の関係から
正の値をとる。よって、 V2＞V3 …（５） なる関係が成立する。

すなわち、両方の駆動コイルが通電されたとき、電源回
路９の出力電圧V_cは、いずれか一方の駆動コイルが通電
されたときの電圧V2よりもさらに低い電圧V3まで低下す
る。

そして、時刻t₄にてスイッチ5aが開放されると、シーズ
ヒータ2aが遮断され、出力電圧V_cが、電圧V2まで上昇す
る。さらに、時刻t₅にて残りのスイッチ5bが開放される
と、シーズヒータ2bも遮断され、出力電圧V_cが元の電圧
V1へ復帰する。

このように構成されたリレー駆動回路であれば、第５図
に示すように、一つのスイッチを投入した時点におい
て、たとえ他のリレーが導通中で電源回路９の出力電圧
V_cが定格電圧E0未満であったとしても、投入されたスイ
ッチに対応するリレーは微小時間ΔＴ後には正常に動作
する。すなわち、各リレーの絶縁耐電圧を上昇させるこ
となく、複数のリレーをそれぞれ独立して導通・遮断制
御できる。よって、リレー駆動回路自体を小型軽量に形
成できるとともに製造費を低減できる。

なお、本考案は上述した実施例に限定されるものではな
い。実施例においてはリレーが２個場合を説明したが、
その数は特に２に限定されない。

［考案の効果］ 以上説明したように本考案によれば、一つのリレーが動
作中に他のリレーを導通させる場合は、一旦全部のリレ
ーを遮断したのち、遮断したリレーおよび該当リレーを
同時に導通させることによって、各リレーの絶縁耐電圧
を上昇させることなく高温中で複数のリレーをそれぞれ
独立して確実に動作できる。

【図面の簡単な説明】

第１図乃至第５図は本考案の一実施例に係わるリレー駆
動回路を示す図であり、第１図は回路図、第２図は実施
例のリレー駆動回路が組込まれたホットプレートを示す
平面図、第３図および第４図は動作を示す流れ図、第５
図は動作を示すタイムチャートであり、第６図は電源回
路の出力電圧とリレーの定格電圧および保持電圧との関
係を示す図である。 １…プレート、2a,2b…シーズヒータ、5a,5b…スイッ
チ、8a,8b…リレーの接点、９…電源回路、11…マイク
ロプロセッサ、14a,14b…トランジスタ、15a,15b…リレ
ーの駆動コイル、E0…定格電圧、E1…保持電圧、V_c…出
力電圧。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】定格電圧と保持電圧が設定された複数のリ
   レーと、この各リレーに対する駆動電圧の供給路に介挿
   された複数のスイッチ素子と、前記各リレーを駆動させ
   るために各リレーに対応して設けられた複数のスイッチ
   と、前記各リレーに駆動電圧を供給するとともに、全部
   のリレーが遮断状態のとき出力電圧が前記定格電圧より
   高く、かつ１個以上のリレーが導通したとき前記出力電
   圧が前記定格電圧と前記保持電圧との間まで低下する電
   源回路と、１個以上のリレーが導通状態であることを記
   憶するメモリと、一つのスイッチの投入操作時に前記メ
   モリの状態を調査するメモリ調査手段と、この調査手段
   により前記メモリが導通状態を記憶していないときには
   前記スイッチ投入操作に該当するリレーを前記各スイッ
   チ素子を制御して導通させる単独導通手段と、前記調査
   手段により前記メモリが導通状態を記憶しているときに
   は導通している前記リレーを前記各スイッチ素子を制御
   して微小時間遮断するリレー遮断手段と、前記微小時間
   経過後に前記リレー遮断手段によって遮断したリレーお
   よび前記スイッチ投入操作に該当するリレーを前記各ス
   イッチ素子を制御して同時に導通させる同時導通手段と
   を備えたことを特徴とするリレー駆動回路。