JPH0728305B2 - Lan間ブリッジ装置 - Google Patents

Lan間ブリッジ装置

Info

Publication number
JPH0728305B2
JPH0728305B2 JP63287133A JP28713388A JPH0728305B2 JP H0728305 B2 JPH0728305 B2 JP H0728305B2 JP 63287133 A JP63287133 A JP 63287133A JP 28713388 A JP28713388 A JP 28713388A JP H0728305 B2 JPH0728305 B2 JP H0728305B2
Authority
JP
Japan
Prior art keywords
input
frame
output port
transceiver
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63287133A
Other languages
English (en)
Other versions
JPH02132943A (ja
Inventor
英一 筒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63287133A priority Critical patent/JPH0728305B2/ja
Publication of JPH02132943A publication Critical patent/JPH02132943A/ja
Publication of JPH0728305B2 publication Critical patent/JPH0728305B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔概要〕 LAN間でフレームを中継送信するLAN間ブリッジ装置に関
し、 入出力ポートでトランシーバ折り返し試験を行って理論
的に切り離しあるいは運用状態にし、特に同報フレーム
の送信速度の低下を防止すると共に入出力ポートの運用
の自動再開を行うことを目的とし、 立ち上げ時に入出力ポートでトランシーバ折り返し試験
を行い、失敗した入出力ポートおよび運用中にコリジョ
ンエラーを検出した入出力ポートを運用状態から論理的
に切り離すと共に、これら論理的に切り離した入出力ポ
ートについて所定時間毎にトランシーバ折り返し試験を
行い、成功した入出力ポートを運用状態にし、これら運
用状態の入出力ポートに対してのみフレームの中継送信
指示するように構成する。
〔産業上の利用分野〕
本発明は、LAN間でフレームを中継送信するLAN間ブリッ
ジ装置に関するものである。
〔従来の技術と発明が解決しようとする課題〕
従来、LAN(例えばCSMA/CD方式のLAN)を複数収容するL
AN間ブリッジ装置として、第3図に示すように、共有メ
モリ15上に各LANから受信したフレームを待ち行列に格
納して、送受信を制御するものがある。このLAN間ブリ
ッジ装置は、(1)個別(非同報)フレームの場合、第
4図に示すように、フレームのDA(Destination Addres
s、送信先アドレス)を判別し、中継送信すべき出力ポ
ートに対応する個別フレーム待ち行列に格納する。そし
て、各個別フレーム待ち行列の先頭から順次送信する。
一方、(2)同報フレームの場合、第4図に示すよう
に、共有メモリ15上に準備された1本の同報フレーム待
ち行列に格納する。そして、この1本の同報フレーム待
ち行列の先頭から1つ取り出し、該当する出力ポート
1、2・・Nなどによって順次フレームを同報送信す
る。この際、該当出力ポート1、2・・・Nの全てにつ
いてフレーム送信が完了した後、次のフレームを同報フ
レーム待ち行列から取り出して、同報送信するようにし
ている。このため、入出力ポート11、トランシーバ12、
あるいはLANの同軸ケーブルのいずれかに不良が発生し
(コリジョンエラーを検出し)、該当する全ての入出力
ポート11からフレームの送信を完了し得ない場合、所定
時間だけ待った後、送信し得ない入出力ポートに対して
リトライ(再送信)を繰り返すことを例えば十数回繰り
返した後、リトライオーバーとなり、送信動作を終了し
て次のフレームを同報フレーム待ち行列から取り出し、
同報送信することにより、同報フレームの送信速度が低
下してしまうという問題があった。
本発明は、入出力ポートでトランシーバ折り返し試験を
行って論理的に切り離しあるいは運用状態にし、特に同
報フレームの送信速度の低下を防止すると共に入出力ポ
ートの運用の自動再開を行うことを目的としている。
〔課題を解決する手段〕
第1図を参照して課題を解決する手段を説明する。
第1図において、入出力ポート1は、フレームの入出力
(受信、送信)を制御するものであって、折り返し制御
部1−1、コンペア部1−2、コリジョンエラー検出部
1−3などから構成されている。
折り返し制御部1−1は、折り返し試験を行うものであ
る。
コンペア部1−2は、折り返し試験時に送出したデータ
と、トランシーバ2から折り返してきたデータとを比較
するものである。
コリションエラー検出部1−3は、入出力ポート1、ト
ランシーバ2、LANなどのいずれかに故障が発生して送
受信し得ない状態(コリジョンエラー)を検出するもの
である。
〔作用〕
本発明は、第1図に示すように、主制御プロセッサ3か
らの折り返し試験指示に対応して入出力ポート1を構成
する折り返し制御部1−1がトランシーバ折り返し試験
を行い、コンペア部1−2がトランシーバ2に送出した
データと、折り返してきたデータとを比較し、コリジョ
ンエター検出部1−3がこの比較した結果が不一致で当
該入出力ポート1を使用し得ない状態(コリジョンエラ
ー)を検出した場合、あるいは運用中にコリジョンエラ
ーを検出した場合、この旨を主制御プロセッサ3に返答
し、当該入出力ポート1を論理的に切り離し、これに対
してフレームの送信を行わず、他の正常な入出力ポート
1のみにフレームなどの送信指示を行うようにしてい
る。また、論理的に切り離した入出力ポート1につい
て、所定時間毎にトランシーバ折り返し試験を行い、OK
となった場合に、運用状態に設定するようにしている。
従って、立ち上げ時のトランシーバ折り返し試験によっ
てNGとなった場合あるいは運用中にコリジョンエラーを
検出した場合に該当入出力ポート1を論理的に切り離す
と共に、論理的に切り離した入出力ポート1に対して定
期的にトランシーバ折り返し試験を行い、正常なものを
運用状態に復帰させることにより、使用し得ない入出力
ポート1に対して無用な送信リトライを回避して特に同
報フレームの送信速度の低下を防止することが可能とな
ると共に、論理的に切り離した入出力ポートの運用を自
動再開させることが可能となる。
〔実施例〕
次に、第1図および第2図を用いて本発明の1実施例の
構成および動作を順次詳細に説明する。
第1図において、入出力ポート1は、フレームの入出力
を制御するものであって、例えばラインセットである。
この入出力ポート1は、折り返し試験を行う折り返し制
御部1−1、折り返し試験時に送出したデータと、トラ
ンシーバ2から折り返してきたデータとを比較するコン
ペア部1−2、トランシーバ2などのいずれかに故障が
発生して送受信し得ない状態(コリジョンエラー)を検
出するコリションエラー検出部1−3、およびトランシ
ーバ2に対する入出力を行う入出力ハード1−4などか
ら構成されている。
トランシーバ2は、LANからフレームを受信したり、フ
レームをLANに送信したりするものである。
主制御プロセッサ(MC)3は、フレームの送受信指示な
どの制御を行うものである(第2図を用いて後述す
る)。
ディスプレイ4は、入出力ポート1の運用状態などの各
種情報を表示するものである。
共有メモリ5は、非同報フレーム待ち行列、同報フレー
ム待ち行列、受信したフレームなどを格納するメモリで
ある。
バスアービタ6は、主制御プロセッサ(MC)3、入出力
ポート1を構成する従属プロセッサ(SC)が1つのメモ
リバスを使用する使用権の衝突を回避するものである。
次に、第2図を用いて第1図構成の動作を詳細に説明す
る。上部のMC(主制御プロセッサ)、SC(従属プロセッ
サ)、およびラインは第1図主制御プロセッサ3、入出
力ポート1を構成するSC(従属プロセッサ)、およびLA
Nのラインに対応している。
第2図からは、第1図構成の立ち上げ時の動作を示
す。
は、MCがSCに折り返し試験指示する。これは、MCが、
プロセッサ間制御バス(PB)を介して、トランシーバ折
り返し試験を各SCに指示することを意味している。
は、SCが折り返し試験を実行する。これは、第1図折
り返し制御部1−1がトランシーバ2に対して折り返し
試験を実行することを意味している。
は、トランシーバで折り返しを行う。これは、折り返
し試験用に送出されたフレームを、折り返させることを
意味している。
は、SCがで折り返されてきたフレームと、送り出し
たデータとを比較し、一致した場合にOKの応答をMCに返
し、不一致の場合にコリジョンエラーとしてNGの応答を
MCに返す。
は、の応答がOKの場合には当該入出力ポート1を運
用状態に設定する。一方、応答がNGの場合には当該入出
力ポート1を理論的に切り離す。この論理的に切り離す
ことにより、当該入出力ポート1への送信指示が指令さ
れず、特に同報フレーム送信時の送信リトライによる送
信速度の低下を防止することができる。
以上の処理によって、入出力ポート1などの立ち上げ時
に折り返し試験を行ってOKの入出力ポート1に対しての
みフレームの送信指示を行うことが可能となる。
次に、第2図ないしは、第1図構成の運用中の動作
を示す。
は、MCかるSCにフレーム送信指示する。これは、第4
図に示すような待ち行列の先頭から読み出したフレーム
を出力先の入出力ポート1に送信指示することを意味し
ている。尚、運用中のSCがトランシーバ2から受信した
フレームを共有メモリ5にコピーすると共にMCに“フレ
ーム受信”した旨およびコピーした先頭アドレスを通知
したことに対応して、MCがこのコピーしたフレームのヘ
ッダの内容を読み、出力先(DA)の入出力ポート(ライ
ンセット)1を判断し、第4図に示すような該当待ち行
列の最後に格納するようにしている。ここで、同報フレ
ームの場合には、1つの同報フレーム待ち行列の最後に
格納する。
は、SCが送信する。
は、でSCが送信した時に、トランシーバ1、LANの
同軸ケーブルなどの障害によりコリジョンエラーが発生
した状態を示す。
は、SCがで発生したコリジョンエラーを検出する。
は、MCがSCからのコリジョンエラー通知を受信する。
は、MCがでコリジョンエラー通知を受けた入出力ポ
ート1を論理的に切り離す。これにより、当該コリジョ
ンエラーの検出された入出力ポート1に対して送信指示
が発行されず、特に同報フレームの送信時のリトライを
回避して送信速度の低下を防止できる。また、この論理
的に切り離した入出力ポート名を第1図ディスプレイ4
上に表示して管理者にトランシーバ2などの良品との交
換を促すメッセージを表示する。
は、で論理的に切り離した後、所定時間T0経過した
後、MCが折り返し試験指示をSCに通知する。
は、SCが折り返し試験を実行する。
は、トランシーバ2でフレームを折り返す。
は、の折り返したデータと、送信したデータとを比
較し、一致した場合にOK(正常)の応答を返し、一方、
不一致の場合にNG(異常)の応答を返す。
は、のOKの応答の場合、論理的に切り離しておいた
入出力ポート1を運用状態に設定し、自動的に再開す
る。一方、のNGの応答の場合、論理的に切り離してお
いた入出力ポート1が良品と未だ交換されていないとし
て、所定時間経過T0したらないしの処理を繰り返し
実行する。
以上の処理によって、運用中にコリジョンエラーが検出
された入出力ポート1を論理的に切り離すことにより、
特に同報フレームの送信時のリトライを回避して送信速
度の低下を防止することが可能となる。また、所定時間
T0毎に折り返し試験を行い、正常な場合に入出力ポート
1を運用状態に設定することにより、自動的に入出力ポ
ート1の再開を行うことが可能となる。
〔発明の効果〕
以上説明したように、本発明によれば、立ち上げ時に折
り返し試験を行ってNGの場合および運用中にコリジョン
エラーを検出した場合に該当入出力ポート1を論理的に
切り離すと共に、論理的に切り離した該当入出力ポート
1に対して所定時間毎にトランシーバ折り返し試験を行
い、正常なものを運用状態に復帰させる構成を採用して
いるため、使用し得ない入出力ポート1に対して無用な
送信リトライを回避して特に同報フレームの送信速度の
低下を防止することができると共に、論理的に切り離し
た入出力ポート1の運用を自動再開させることができ
る。
【図面の簡単な説明】
第1図は本発明の1実施例構成図、第2図は本発明の動
作説明図、第3図は従来技術の説明図、第4図は共有メ
モリ上のフレーム送信待ち行列例を示す。 図中、1は入出力ポート(ラインセット)、1−1は折
り返し制御部、1−2はコンペア部、1−3はコリジョ
ンエラー検出部、2はトランシーバ、3は主制御プロセ
ッサ(MC)、4はディスプレイ、5は共有メモリを表
す。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】LAN間でフレームを中継送信するLAN間ブリ
    ッジ装置において、 立ち上げ時に入出力ポート(1)でトランシーバ折り返
    し試験を行い、失敗した入出力ポート(1)および運用
    中にコリジョンエラーを検出した入出力ポート(1)を
    運用状態から理論的に切り離すと共に、これら論理的に
    切り離した入出力ポート(1)について所定時間毎にト
    ランシーバ折り返し試験を行い、成功した入出力ポート
    (1)を運用状態にし、これら運用状態の入出力ポート
    (1)に対してのみフレームの中継送信指示するように
    構成したことを特徴とするLAN間ブリッジ装置。
JP63287133A 1988-11-14 1988-11-14 Lan間ブリッジ装置 Expired - Fee Related JPH0728305B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63287133A JPH0728305B2 (ja) 1988-11-14 1988-11-14 Lan間ブリッジ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63287133A JPH0728305B2 (ja) 1988-11-14 1988-11-14 Lan間ブリッジ装置

Publications (2)

Publication Number Publication Date
JPH02132943A JPH02132943A (ja) 1990-05-22
JPH0728305B2 true JPH0728305B2 (ja) 1995-03-29

Family

ID=17713495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63287133A Expired - Fee Related JPH0728305B2 (ja) 1988-11-14 1988-11-14 Lan間ブリッジ装置

Country Status (1)

Country Link
JP (1) JPH0728305B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7808924B2 (en) 2002-05-24 2010-10-05 Cisco Technology, Inc. Apparatus and method for preventing disruption of fibre channel fabrics caused by ReConfigure Fabric (RCF) messages
JP5111656B2 (ja) * 2009-03-11 2013-01-09 富士通テレコムネットワークス株式会社 通信ネットワークシステムと通信ネットワークシステムの自律監視データ通信方法とその通信装置

Also Published As

Publication number Publication date
JPH02132943A (ja) 1990-05-22

Similar Documents

Publication Publication Date Title
EP1129563B1 (en) Fault-tolerant networking
JPH04217136A (ja) データインテグリティを保証する通信システム
US10250406B2 (en) Communication system for allowing one of multiple nodes connected via a network to control hardware of another node by transmitting interrupt data
JPH0728305B2 (ja) Lan間ブリッジ装置
JP2504366B2 (ja) 耐故障性システム
JPH0955761A (ja) 多重化ネットワーク接続装置
JP2638565B2 (ja) Lan接続装置及び方法
JPH11177550A (ja) ネットワークの監視方式
JP2633351B2 (ja) 制御装置の故障検出機構
JP3294256B2 (ja) データ通信方法及び装置
JPH1093617A (ja) 通信処理装置の予備切り替えシステム
JP3166127B2 (ja) Lan切替方式及び電力系統監視制御システム
JPH11306153A (ja) 分散システムのネットワーク管理方式
JPS637055A (ja) デ−タ伝送ステ−シヨン
JPH09261235A (ja) 通信処理装置
JP3217086B2 (ja) 二重化システムにおける待機系制御装置とメッセージ装置間のメッセージ交信方式
JP2004229149A (ja) 映像表示システム及びその方法
JPH05145972A (ja) 障害復旧方式
JP2000316017A (ja) 光二重ループネットワークシステム
JP2630100B2 (ja) プロセッサ間通信用バスの障害処理方式
JPS61287351A (ja) デ−タ通信装置試験制御方式
JP2000041229A (ja) 多地点間通信システム
JP2000332788A (ja) 通信処理装置
JPS5945270B2 (ja) 信号切換装置
JPH09128260A (ja) 監視システム

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees