JPH07280887A - 基板トポロジデータの利用により強化された相互接続テスト方法 - Google Patents
基板トポロジデータの利用により強化された相互接続テスト方法Info
- Publication number
- JPH07280887A JPH07280887A JP7041812A JP4181295A JPH07280887A JP H07280887 A JPH07280887 A JP H07280887A JP 7041812 A JP7041812 A JP 7041812A JP 4181295 A JP4181295 A JP 4181295A JP H07280887 A JPH07280887 A JP H07280887A
- Authority
- JP
- Japan
- Prior art keywords
- net
- test
- nets
- group
- pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318558—Addressing or selecting of subparts of the device under test
- G01R31/318561—Identification of the subpart
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
- G01R31/318538—Topological or mechanical aspects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318544—Scanning methods, algorithms and patterns
- G01R31/31855—Interconnection testing, e.g. crosstalk, shortcircuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318566—Comparators; Diagnosing the device under test
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
テストにおける偽りおよび混同の問題を解消するテスト
機構を提供すること 【構成】 本発明は、改善された検出及び診断テストパ
ターンを生成すると共に、回路の相互接続テストの診断
分解能を改善するための方法に関する。この方法は、短
絡は、極めて隣接したピンの間でのハンダによる橋絡に
起因して生じる可能性が最も高いという前提に基づくも
のである。第1実施例では、最適な境界走査テストパタ
ーンが生成される。第2実施例では、境界走査テストの
診断が強化される。第3実施例では、非給電式の短絡テ
ストの診断が強化される。
Description
ストの分野に関し、特に、境界走査相互接続テストため
の検出および診断テストパターンを生成し、および、境
界走査その他の相互接続テストの実行後におけるそれら
テストの診断分解能を増大させる方法に関する。
路のテストは、ATE(自動テスト装置)システム上で
行われることが非常に多い。HP3070テスタは、ATEシ
ステムの一例である。HP3070は、ヒューレット・パッカ
ード・カンパニー(Palo Alto,California)から入手可
能なものである。HP3070に関する詳細な操作情報につい
ては、HP部品番号44930Aでヒューレット・パッカード・
カンパニーから入手可能な「HP3070 Board Test System
User's Documentation Set(1989)」に記載されてい
る。
は、機能テストおよび回路内テストが含まれる。機能テ
ストは、従来は、回路基板の外部入力に入力信号を加
え、その基板の外部出力からの出力信号を観測すること
を伴うものである。このタイプのテストは、大規模回路
の場合には極めて複雑になり、限られた診断しか提供す
ることができないものとなる。
機能テストを回路内要素テストで補うようになってきて
いる。回路内要素テストは、各ディジタル集積回路(I
C)の性能を1つの機能ユニットとしてテストする一種
の機能テストである。即ち、基板上の各要素(例えばデ
ィジタルIC)は、その要素が周囲の回路から電気的に
絶縁されているかのようにテストされる。回路内要素テ
ストを実施するため、テスタ(例えばATE)は、DU
T(被テスト装置)の入力に入力信号を直接加え、その
DUTの出力にアクセスして出力応答を観測しなければ
ならない。
オブ・ネイル」(即ち、基板表面上のパッドからのデバ
イスI/O(入力/出力)ピンと直接接触するプロー
ブ)固定具を使用して、基板上の必要なノードにアクセ
スする。残念ながら、回路内テストにより必要とされる
ノードアクセスは、回路の複雑さ(例えば、小型部品、
マルチチップモジュール、ASIC等)の増大や表面実
装およびシリコン−オン−シリコンといった技術の利用
の増大によって妨げられる場合が多い。
改善されて、回路内テストが容易になった。境界走査
は、各デバイスピンとICチップの内部論理回路との間
にシフトレジスタが位置するように設計されたデバイス
を伴う、標準化された(例えばIEEE規格1149.1-1990)
テスト技法である。これにより、境界走査チップ上のあ
らゆる入力および出力信号にテスタがアクセスすること
が可能になり、また、テスタが、コア論理回路から独立
してI/Oピンの制御を行うこと、および/または、I
/Oピンから独立してコア論理回路の制御を行うことが
可能になる。
示す。境界レジスタ102は複数の境界レジスタセル104か
ら形成される。各セル104は、チップ100のI/O端子10
6(a)〜(b)と内部論理回路108との間に配置されている。
慣習上、入力端子106(a)がチップ100の左側に示され、
出力端子106(b)がチップ100の右側に示されている。そ
のI/O端子の中には双方向性のものもある。ただし、
双方向性ピンは、相互接続テストに関しては入力または
出力の何れか一方として固定される。従って、図示上の
目的のため、双方向性ピンは、入力(受信手段)として
機能する場合にはチップ100の左側に示し、出力(ドラ
イバ)として機能する場合にはチップ100の右側に示す
こととする。
レジスタ102を通って形成される。チップ100には、IDCO
DE(即ち識別子)レジスタ112、バイパスレジスタ114、
および命令レジスタ116も含まれる。IDCODEレジスタ112
は、チップ100についての識別データを提供する。バイ
パスレジスタ114は、境界レジスタ102のバイパスを可能
にする1ビットレジスタである。命令レジスタ116は、
テストモードを選択するために、および、テスト中にチ
ップの動作モードを制御するために用いられる命令ビッ
トをデコードするものである。
ーラ118は、境界レジスタ102を制御する状態マシンであ
る。境界走査に適応させるために、チップには5つのI
/O端子が追加されている。これら5つの端子がテスト
アクセスポート(TAP)を構成している。TDI(テス
トデータイン)端子は、走査経路110へシリアルテスト
データおよび命令ビットを供給する。TDO(テストデー
タアウト)端子は、走査経路110にシリアル出力を供給
する。TCK(テストクロック)端子は、チップ100に独立
したテストクロックを提供する。TMS(テストモード選
択)端子は、TAPコントローラ118の状態を変更させ
るのに必要な論理レベルを供給する。TRST(テスト
リセット)端子はチップ100のリセットに使用され
る。破線で示すTRST端子は随意選択のものである。
は、IEEE規格1149.1-1990「IEEE Standard Test Access
Port and Boundary-Scan Architecture」(IEEE Stand
ardsBoard)、および「HP Boundary-Scan Tutorial and
BSDL Reference Guide」(ヒューレット・パッカード
・カンパニー、HP部品番号E1017-90001)に記載されて
いる。なお、上記引用をもってその開示内容を本明細書
中に包含させたものとし、その詳細な説明は省略するこ
ととする。
ストに境界走査を用いることである。基板の製造テスト
を行う場合には、基板上に部品を取り付ける前にデバイ
スの相互接続(例えばプリント回路トレース)がテスト
される。同様に、その基板への取り付け前に部品がテス
トされる。基板への部品の取り付け後に相互接続の再テ
ストを行うのが望ましい。このテストが、境界走査相互
接続テストと呼ばれている。
の集積回路チップ(IC)の取り付け時に導入された問題
の位置を突き止めようとするものである。主たる故障に
は、開路、短絡、欠落部品または故障部品、および配向
を誤った(例えば180゜回転されている)部品等が含ま
れる。開路は、破損したピンまたは「コールド」ハンダ
接続に起因して生じることが多い。短絡は、1つのIC
ピン接続部と次のピン接続部とのギャップが過剰なハン
ダで橋絡されることにより生じ得るものである。
「ネット」または「ノード」をテストして、適当なデバ
イス(例えば、1つ以上のICチップの入力バッファお
よび/または出力バッファ)を接続していることを確認
することが含まれる。ここで、「ネット」または「ノー
ド」は、物理的導体によって形成される等電位面として
定義されるものである。
す。この回路200は、6つの相互接続されたICU1〜U6
を含んでいる。各ICには境界レジスタセル104が示さ
れている。慣習に従い、入力セルは各ICの左側に示さ
れ、出力セルは各ICの右側に示されている。各ICの
各ピンは、左下隅から連番が付されており、ICの符号
と共にそれら番号によって参照される。例えば、U1-3
は、U1のピン3を表している。
走査経路110が示されている。走査経路110におけるセル
104が境界レジスタ(図1の符号102)を形成している。
ネットn1は、ピンU1-4をピンU4-3に接続している。ネ
ットn2は、ピンU1-5をピンU4-2およびピンU5-4に接続
している。ネットn3は、ピンU1-6,U2-5をピンU5-2に接
続している。ネットn4は、ピンU2-4をピンU4-1,U5-3に
接続している。ネットn5は、ピンU2-6をピンU5-1に接
続している。ネットn6は、ピンU3-4をピンU6-3に接続
している。ネットn7は、ピンU3-5をピンU6-1に接続し
ている。ネットn8は、ピンU3-6をピンU6-2に接続して
いる。
図3に示す。ステップ302において、テストベクトル
(即ちテストデータ)が境界レジスタ102へと直列シフ
ト出力される。ステップ304において、そのテストベク
トルが、適当な出力バッファ(ドライバ)からそれに対
応するネットを介して受信入力バッファへとブロードキ
ャストされる。次いで、そのブロードキャストデータが
ステップ306で受信レジスタセルに捕捉される。その捕
捉されたテストデータは、ステップ308で、境界レジス
タ102からシフト出力される。最後に、ステップ310にお
いて、捕捉されたテストデータが、ブロードキャストさ
れたテストデータと比較される。捕捉されたデータとブ
ロードキャストされたデータとの相違は故障を表すもの
である。捕捉されたテストデータには、そのテストデー
タがブロードキャストされたネットの状態に関する情報
が含まれているので、本書では「ネット識別特性(si
gnature)」とも呼ばれる。
出することが可能なものではあるが、ごく僅かな診断情
報しか提供しないものとなる。従って、故障状態を診断
するためには、複数のテストベクトルが必要になる。複
数のテストベクトルがブロードキャストされて捕捉され
た後に、その捕捉データが解析されて故障診断が行われ
る。
U1-6,U2-5)によって駆動される点に留意されたい。最
適なテスト方法では、境界走査テスト中にそれらのドラ
イバを両方とも利用することはない。これは、その両方
のドライバを用いることが非効率的であり、境界走査テ
ストを不必要に複雑にするからである。代替的には、1
つのドライバが選択されて相互接続テストに用いるよう
指定される。また、別のドライバが非指定ドライバのリ
ストに加えられる。相互接続テストが完了すると、バス
テスト(即ち、短絡回路のテストは境界走査相互接続テ
ストによって既に行われているので、接続だけを検査す
るテスト)中に非指定ドライバのテストが行われる。こ
のバステストは、全ての非指定ドライバを並列にテスト
することにより極めて迅速に実施可能なものである。
ルチネット故障とがある。単一ネット故障は、1つのネ
ットにしか関連せず、HIGH状態の固定(stuck HIGH)と、
LOW状態の固定(stuck LOW)と、開路故障とを含むもので
ある。また、マルチネット故障は、2つ以上のネットを
接続する短絡によって生じるものである。単一ネット故
障は、その検出および位置発見が簡単なものである。し
かし、マルチネット故障は、その診断が困難になる可能
性のあるものである。例えば、2つの短絡ノードが第3
の良好なノードと同様に「偽り(alias)」(即ち挙動
し)、このため、第3の良好なノードも短絡に関連して
いるのか否かを判定することができなくなる場合があ
る。同様に、それぞれ、2つ以上のノードを各々が含ん
でいる2つの短絡が同一の作用を示す可能性があり、こ
れにより、1つの大きな短絡が存在するのか2つの別個
の短絡が存在するのかが不明確になる。この現象は「混
同(confounding)」として知られるものである。
るネットのタイプによって決まる。3タイプのネットに
は、単純ネット、ワイヤネット、および3状態ネットが
ある。単純ネットは、単一のバッファ/ドライバにより
駆動される。ワイヤネットは、2つ以上のバッファ/ド
ライバにより駆動される。ワイヤネットは、ワイヤAND
ネットまたはワイヤORネットとすることが可能なもので
ある。ワイヤANDネットは、優位(dominant)LOW状態を有
するドライバを備えたネットである。即ち、2つのドラ
イバが互いに短絡した場合には、LOW信号が優位とな
り、その結果として信号の論理積が生じることになる。
ワイヤORネットは、優位HIGH状態を有するドライバを備
えたネットである。即ち、2つのドライバが互いに短絡
した場合には、HIGH信号が優位となり、その結果として
信号の論理和が生じることになる。3状態ネットは、2
つ以上の3状態バッファ/ドライバにより駆動されるネ
ットである。
測可能)なものもあれば、非確定的(予測不能)なもの
もある。確定的な故障には、OR型の短絡(即ちワイヤOR
ネット間の短絡)と、AND型の短絡(即ちワイヤANDネッ
ト間の短絡)と、強力なドライバの短絡(即ち、優位な
ドライバがその他のドライバにかかわらずネットの状態
を制御する場合のネット間の短絡)とがある。故障診断
の一層詳細な解析については、N.Jarwala および C.W.Y
au 著の「A New Framework for Analyzing Test Genera
tion and Diagnosis Algorithms for Wiring Interconn
ects」(Proceedings of International Test Conferenc
e 1989, pp63〜70 (IEEE Order No. CH2742-5/0000/006
3))を参照されたい。なお、本引用をもってその開示内
容を本明細書中に包含させたものとし、その詳細な説明
は省略する。
故障(即ち相互接続上の問題)を検出すると共にその故
障の位置の発見に有用な診断情報を提供するテストパタ
ーンの利用が求められる。更に、そのテストパターンを
可能な限り短く維持することが望ましい。これは、各テ
ストベクトルを、各テストクロック(TCK)サイクル毎
に1ビットずつ境界レジスタへ直列にシフト入力(およ
び境界レジスタから直列にシフト出力)しなければなら
ないからである。
にあり、このため、診断能力のために簡潔さが犠牲にな
る(またはその逆の)場合が多い。簡潔さを主たる目的
としたテストパターンは、簡潔テストパターンと呼ばれ
る。簡潔テストパターンは、診断を制限されたものとす
る傾向にある。診断能力を主たる目的としたテストパタ
ーンは、高度診断テストパターンと呼ばれる。高度診断
テストパターンは長いものとなる傾向にある。
る従来のテストパターンである。この移動ビットパター
ンは、各ネットに一意のID(識別)番号を割り当て
る。各ID番号は、同一のビットフィールドのビットと
は異なる単一相補ビット(例えば、論理HIGHまたは論理
LOW)を含んでいる。単一相補ビットは、各ID番号毎
に異なる一意のビット位置または列にあるものである。
例えば、移動1パターンは、単一の論理HIGHまたは
「1」のビットを有している。
動1テストパターンを示すものである。一意の移動1ネ
ットID番号を各ネットに割り当てると、その結果とし
て、テストデータのマトリクス400が生じる。そのマト
リクスの水平行はID番号を含み、垂直列はブロードキ
ャストすべきテストフレームまたはテストベクトルを含
んでいる。ネットn1に割り当てられたサンプルネット
ID番号402およびテストベクトル404が図示されてい
る。
ンによる単一の「1」を含むものである、ということに
留意されたい。従って、テスト時には、各テストベクト
ルおよび各ネット毎に単一の「1」だけしかブロードキ
ャストされないことになる。各テストベクトル毎に単一
の「1」だけしか使用されないので、どのネットが互い
に短絡し、どのネットが開路になっているかを識別する
のは簡単である。従って、極めて良好な診断分解能が利
用可能となる。
がかりで(即ち大量のテスタメモリを必要とする)冗長
なものとなり、大規模回路の場合には管理不能となり得
るという点である。移動ビットパターンに必要なテスト
クロック(TCK)サイクル数は、1ベクトル当たりのテ
スト信号数(ビット)をテストベクトル数に乗算した
値、即ち概算的にはネット数を2乗した値(N2)の関
数となる(例えばその値に比例する)。これは、大まか
な概算値でしかない。何故なら、実際には、ドライバお
よび受信レジスタセルの両者を含む走査経路において適
当なドライバに有意テストビットを適正に位置合わせす
るために、各テストベクトルに位置ホルダ(place holde
r)ビットを挿入しなければならないからである。図4に
示す8ネットの例の場合、完全なテストを行うためには
8つのテストベクトルが必要となる。その各テストベク
トルは、36ビット長(8つの有意テストビットを有する
走査経路中の各セル毎に1ビットずつと28の位置ホルダ
ビット)を有するものである。これは、8×36即ち288
のテストクロックサイクルに等しい。5000ネットを有す
る回路の場合、テスト長は、50002即ち25,000,000のテ
ストクロックサイクルに比例する(即ち、この概算値は
位置ホルダビットを考慮していない)。
ある。計数テストは、移動ビットパターンの代替策とな
るものである。計数パターンでは、各ネットに一意のI
D番号が割り当てられる。ネットID番号は、結果的に
テストベクトル数の対数圧縮が生じるように2進計数様
式で増大する。
ロまたは全て1からなるID番号を排除して各ID番号
が少なくとも1つの「1」および少なくとも1つの
「0」を含むようにした点を除き、計数テストパターン
と等価なものである。この修正により、固定(stuck-at)
故障テストが可能になる。特に指定しない限り、本書で
用いる計数テストは、計数テストと修正型計数テストと
の両者を表すものとする。
型計数パターンが示されている。テストベクトルのマト
リクス500はID番号から形成されている。このマトリ
クスの水平行はネットID番号を含み、垂直列はブロー
ドキャストすべきテストフレームまたはテストベクトル
を含んでいる。ネットn1に割り当てられたサンプルネ
ットID番号502およびサンプルテストベクトル504が図
示されている。
必要とする8つのテストベクトルではなく4つのテスト
ベクトルだけしか含んでいない点に留意されたい。一般
に、移動ビットパターンは、回路中のネット数に等しい
Nのテストベクトルを必要とする。log2(N)(を次の最
大の整数へと丸めた数)のテストベクトルだけしか必要
としない計数パターンと、log2(N+2)(を次の最大の
整数へと丸めた数)のテストベクトルだけしか必要とし
ない修正型計数パターンとを対比されたい。修正型計数
パターンの場合にNに加えられる2の和は、その修正型
計数パターンが全てが1の数または全てがゼロの数を使
用しないという事実を説明するものである。図5に示す
8ネットの例の場合、完全な修正型計数パターンテスト
を行うためには、4つのテストベクトルが必要となる。
その各テストベクトルは、36ビット長(8つの有意テス
トビットを有する走査経路中の各セル毎に1ビットずつ
と28の位置ホルダビット)を有するものである。これ
は、4×36即ち144のテストクロックサイクルに等し
い。5000ネットを有する回路の場合、テスト長は、13×
5000即ち65,000のテストクロックサイクルに比例するこ
とになる(即ち、この概算値は位置ホルダビットを考慮
に入れていない)。これは、移動ビットテストに比べる
と大幅な資源の節約となる。
点は、その減少に対応してテストの診断分解能が低下す
ることである。例えば、ワイヤORネットを用いたネット
n1とネットn2との短絡により、ネットn3のID番
号が生じ、n3も短絡しているか否かを判定することが
できなくなる可能性がある。
度および簡潔さと共に移動ビットテストパターンの詳細
な診断を提供するテストが必要とされている。
び混同のみを排除しようとするものであった。一方、適
応アルゴリズム法は、テストの実行中におけるこれらの
問題を除去しようとするものである。この方法は、典型
的には、簡潔なテスト法(例えば計数シーケンス)を利
用して不良ネットの小サブセットを識別する。次いで、
高度診断テスト法(例えば移動1シーケンス)を動的に
導出してその不良ネットのサブセットについて実行する
ことにより、詳細な診断が提供される。しかし、この適
応型による解決策は、時間を浪費するものであり、また
資源を高価なものとするものである。
時間的および資源的に効率が良く、相互接続テストにお
ける偽りおよび混同の問題を解消するテスト機構が、依
然として必要とされている。
いて相互接続テストを行うための方法および装置であ
る。短絡は、ごく近接したピン間のハンダによる橋絡に
より生じる可能性が最も高いものである、という前提を
利用することによってテストが簡略化され、診断分解能
が増大する。近接したI/Oピンを持たないネットは短
絡しにくいものであると仮定される。I/Oピンの隣接
性に関するデータは、基板についてのCAD/CAM
(コンピュータ支援設計/コンピュータ支援製造)デー
タベースから各ピン毎にx,y座標の形で得ることが可
能である。代替的には、ピンの隣接性に関するデータ
は、ピン番号から推論することも可能である(即ち、I
Cチップのピン1とピン2は近接しているものと仮定す
ることができる)。
び診断テストパターンは、境界走査相互接続テストのた
めに生成される。本発明は、簡潔テストパターンの処理
速度および簡潔さと共に、高度診断テストパターンの詳
細な診断を提供する。これは、テストされる各回路毎に
カスタムテストパターンを生成することにより行われ
る。半径方向に隣接するピンを備えたネットは、1つに
グループ化される。次いで、高度診断テストパターンに
従ってグループ中の各ネットに一意のネットID番号が
割り当てられる。2つ以上のグループに共通するネット
は、単一の一意のネットID番号しか受容しない。各グ
ループには、簡潔テストパターンに従って一意のグルー
プID番号が割り当てられる。
加されて、各ネット毎に一意のネット識別子が形成され
る。その一意のネット識別子が組み合わされてマトリク
スが形成される。そのマトリクスの各行は、一意のネッ
ト識別子の1つである。また、そのマトリクスの各列
は、境界走査テストに利用可能な一意のテストベクトル
である。
ストの診断分解能は、そのテストの実行後に改善され
る。テストの実行が完了した後に、捕捉されたテストベ
クトルが解析されて、どのネットが同一のネット識別特
性を生成した(即ち捕捉した)かが判定される。各ネッ
トには、本来は一意のネットID番号が割り当てられて
いるので、番号の重複は故障を表している。共通の識別
特性を有するネットは、1つにグループ化される。各ネ
ットグループが解析されて、それぞれのグループ内のネ
ットのいずれかの間で短絡が生じた可能性があるか否か
が判定される。これは、隣接性(半径方向の隣接性)に
基づいて行われる。近接したI/Oピンを有さないネッ
トは短絡しにくいものと仮定される。逆に、半径方向に
近接したI/Oピンを有する同一グループ内のネット
は、その半径方向に隣接するピンにより互いに短絡する
可能性のあるものとなる。従って、半径方向に隣接する
I/Oピンを有するグループ内の全てのネットは、短絡
の可能性のあるネットとしてマークされる。半径方向に
隣接するI/Oピンを有さないグループ内のネットは、
おそらくは互いに短絡することはない。本発明を利用す
ることにより、あらゆる境界走査相互接続テストパター
ンの診断分解能を増大させることができる。
トの診断が増大する。非給電式の短絡テストにより短絡
が示された場合には、データベースがチェックされて、
最も短絡の可能性の高い物理的位置が判定される。その
可能性のある位置には、或るネットのI/Oピンが別の
ネットのI/Oピンと半径方向に隣接しているポイント
が含まれる。これら物理的位置がテスト技術者に提供さ
れて、故障位置の発見が促進される。
は、図示の本発明の好適実施例についての以下の詳細な
説明から明らかとなろう。
説明する。なお、それらの図面において、同様の符号は
同様の構成要素を表しており、また、各符号の最も左側
の数字は、その符号が最初に使用された図に対応してい
る。特定の構成部品および/または構成について説明す
るが、これは、単に例示を目的としたものである、とい
うことが理解されよう。本発明の思想および範囲から逸
脱することなく、他の構成部品および構成を利用可能で
あることは、当業者には自明であろう。
る前に広範囲にわたりテストされる。従って、ネット間
に短絡が生じることとなった場合、その短絡は、近接す
るI/Oピン間のハンダによる橋絡によって生じたもの
である可能性がある。本発明は、相互接続の実施にあた
り、この概念を最重要視したものである。
トまたはピン座標データを解析することにより、製造/
ハンダ付けプロセスによって短絡が生じるのに十分な程
度に他のネットのピンに近接したネットのデバイスI/
Oピンを識別することが可能となる。そのピン座標デー
タは、各ピン毎にx,y座標の形をとることが多く、基
板に関するCAD/CAM(コンピュータ支援設計/コ
ンピュータ支援製造)データベースから得ることが可能
なものである。代替的に、CAD/CAMデータを得る
ことができない場合には、ピンの隣接性に関するデータ
は、ピン番号から推論することが可能である(即ち、I
Cチップのピン1とピン2は近接しているものとみなす
ことができる)。
スを基板に取り付けるのに用いられるハンダ付けプロセ
スの仕様とを用いて半径方向距離rが決定される。その
半径方向距離rを越える場合には短絡が発生する可能性
はない。テストされる特定の回路基板に関して最適な決
定を行うために、技術的判定(Engineering judgement)
を用いることも可能である。次いで、その所定の半径方
向距離が、基板に関する相互接続リストおよび物理的レ
イアウトデータと関連して利用されて、どのネットが互
いに短絡を生じる可能性があるかが判定される。本明細
書では、その所定の半径方向距離r内にあるデバイスピ
ンを「半径方向隣接ピン」と称し、半径方向に隣接する
ピンを有するネットを「半径方向隣接ネット」と称する
こととする。
(IC)600を示す図6に関連して説明する。IC600は、
入力/出力(I/O)ピン601〜603を含んでいる。ピン60
2が選択され、ピン601〜603の各々が別個のネットに接
続されている場合には、ピン601,603がピン602と短絡す
る可能性を判定することが望ましい。ハンダの橋絡によ
り、半径方向距離rだけ離れた2つのピンが潜在的に接
続され得ると判定された場合には、技術者/ユーザは、
短絡半径が少なくともこの距離rと同じ大きさに設定さ
れていることを確認することを望むと思われる。次い
で、テスト実施者は、基板に関する物理的データを利用
してピン601,603がピン602に対する半径方向距離r内に
あるか否かを判定することができる。図6には、ピン60
1,603が両方ともピン602の半径方向距離r内にあること
を図示するために弧604が示されている。従って、ピン6
01,603の各々は、ピン602に半径方向に隣接している。
る3つのステップを示すものである。まず、ステップ70
2で、テストパターン(即ちテストベクトル)が生成さ
れる。各ネットには一意のID番号が割り当てられる。
ステップ704で、ATEシステムを介して回路基板のテ
ストが実行される。次いでステップ706で、そのテスト
結果がテスト診断のために解析される。テスト診断に
は、テスト結果を解析して故障箇所を突き止めることが
含まれる。
断段階の両方でテスト分解能を増大させる(即ち、偽り
および混同を低減させる)ものである。これら実施例の
各々について以下で詳述する。
ャートである。ステップ802で、テスト対象の基板を解
析して、どのネットが隣接するネットと物理的な近接に
より短絡を生じる可能性があるかが判定される。これ
は、上述のように半径方向に隣接するピンを求めてネッ
トを調べることによって実施される。ステップ804で
は、選択されたネットのピンに半径方向に隣接するピン
を有する全てのネットが1つにグループ化される。この
グループ化は、全てのネットについて繰り返される。ス
テップ806では、高度診断テストパターン(例えば移動
ビットテストパターン)に従って、ネットID番号がグ
ループ内の各ネットに割り当てられる。特定のグループ
内の各ネットは、そのグループ内の他のネットに対して
一意のネットID番号を有しているが、ネットID番号
は、各グループ間で繰り返されるものである。即ち、他
のグループはネットID番号を再利用することができ
る。2つ以上のグループに共通するネットには、ID番
号は1つしか割り当てられない。
(例えば計数パターン)に従って、グループID番号が
各グループに割り当てられる。グループID番号は各グ
ループ毎に一意のものである。ステップ810では、ネッ
トID番号およびグループID番号が組み合わされて、
組み合わせネット識別子が形成される。
り、グループID番号およびネットID番号はいかなる
順序で結合させることも可能である。グループID番号
は、任意選択に関して以下に示す例では、各ネット識別
子の左側に示されている。この順序は逆にすることが可
能である。更に、テストベクトルが形成された場合、そ
れらテストベクトルは、いかなる順序でも、テスト対象
の回路に加えることが可能である。
そのグループ化の結果に重大な影響を及ぼすものとな
る、ということが理解されよう。任意の順序(ランダム
を含む)でネットを選択してグループ化することは許容
可能であるが、そのグループ化の順序によっては、別の
順序の場合よりも良好な結果が生成されることがある。
多数の小グループを生成する方法が望ましい。
ズの最小化に利用可能な方法の一例として、(基板の縁
部の近傍のネットは半径方向に隣接するネットが少ない
ので小グループが形成されるものと仮定して)基板の周
辺部に位置するネットからグループ化を開始し、全ネッ
トのグループ化が完了するまで、基板の中央に向かい、
その基板の周辺部をまわって内方へと作業を進める、と
いう方法がある。
との短絡が生じにくいネットをグループ化するものであ
るので、必要とあらばグループID番号の付与機構をな
くすことも可能である、ということに留意されたい。こ
れを実施した場合には、回路内の各ネットにはもはや一
意の識別子が割り当てられていないことになるので、予
測不能なエラー(例えば、期待サイズを超えた大きさの
ハンダによる橋絡)の診断ができなくなる可能性があ
る。
て詳述する。好適実施例の場合、グループID番号の付
与機構はそのまま残されている。また、高度診断テスト
パターンに移動ビットパターンが用いられ、簡潔テスト
パターンに計数パターンが使用される。識別子の移動ビ
ット部分のため、完成した各識別子に少なくとも1つの
「1」と少なくとも1つの「0」が現れることになるの
で、修正型計数パターンを用いてグループID番号を生
成する必要がない、という点に留意されたい。
ップ904で、まだID番号が割り当てられていないネッ
トが処理のために選択される。次いで、ステップ908
で、基板についてのネットリスト906が、ピン座標デー
タ910および所定の半径(即ち半径方向距離)912に関連
して調べられる。ステップ914で、選択されたネットの
ピンに半径方向に隣接する(即ち所定の半径方向距離内
の)ピンを有する全てのネットが識別されて、グループ
916中にリストされる。
れて、そのグループ中にリストされているネットのうち
別のグループでリストされているために既にネットID
番号が割り当てられているものがあるか否かが判定され
る。既にネットID番号が割り当てられているネットが
そのグループに含まれている場合には、ステップ920
で、それらネット(別のグループと共通のもの)が前記
グループから排除される。共通のネットは、テスト上の
目的のためグループから排除されるが、テスト生成上の
目的のために、グループ中で使用されるネット識別子
は、共通のネットに使用されるネット識別子に対して一
意となるように選択されなければならない(以下のステ
ップ924を参照のこと)。
て、ステップ920の後にネットが残っているか否かが判
定される。グループ内にネットが残っていない場合に
は、そのグループは空グループであり無視される。ま
た、グループ内に少なくとも1つのネットが残っている
場合には、ステップ924で、移動ビットパターンに従っ
て残りの各ネットにID番号が割り当てられる。排除さ
れたネットを識別するのに使用されたネットID番号は
複製されない。本方法は次いでステップ928に進む。
号が割り当てられたネットをグループ916が含んでいな
い場合には、ステップ926で、移動ビットパターンに従
ってその各ネットにネットID番号が割り当てられる。
グループに一意のグループID番号が割り当てられる。
ステップ930で、ネットリスト906をチェックして、基板
上の各ネットへのネットID番号の割り当てが完了して
いるか否かが判定される。そのネットID番号の割り当
てが完了していない場合には、該方法は、ステップ904
に戻って、次のネットを処理のために選択する。また、
全てのネットに対するネットID番号の割り当てが完了
している場合には、ステップ932で、ネットID番号と
グループID番号とが組み合わされて、各ネット毎の一
意のネット識別子が形成される。次いでステップ934で
該方法が終了する。
パターンの生成を示す表である。グループ化を簡略化す
るため、短絡の半径方向距離は、回路200のすぐ隣接す
るピンしか含まないものと仮定する。列1002には、回路
200の各ネットがリストされている。列1004には、半径
方向の隣接性の判定(ステップ914で)後の各ネット毎
の対応するグループ内に含まれるネットがリストされて
いる。列1006には、グループ内の各ネットに関するネッ
トID番号の割り当てがリストされている。
トn1(選択されたネットがそのネット自体のグループ
に含まれている)およびネットn2が含まれる。ネット
ID番号がグループ内の両方のネットに割り当てられる
点に留意されたい。こうして形成されたグループが、列
1008にグループAで示されている。
トn1,n2,n3,n4が含まれる。ネットID番号の割り
当てはネットn3,n4について行われる(ステップ92
4)。しかし、ネットn1,n2についてはネットID番号
の割り当ては行われない。これは、それらのネットがグ
ループAと共通のものであり、従って、既にネットID
番号が割り当てられているからである(ステップ918,92
0を参照のこと)。ネットn3,n4についてのネットID
番号は、共通のネットn1,n2のネットID番号に対し
て一意のものである点に留意されたい。ネットn2のキ
ーイングオフ(keyingoff)によって形成されるグループ
は、列1008にグループBで示されている。
トn2,n3,n4,n5が含まれる。ネットID番号の割り
当ては、ネットn5についてのみ行われる(ステップ92
4)。ネットn2,n3,n4は、グループA,Bの両方また
は一方と共通のものであり、従って、既にネットID番
号が割り当てられている(ステップ918,920を参照のこ
と)ので、それらのネットのいずれにもネットID番号
の割り当ては行われない。上記と同様に、ネットn5に
ついてのネットID番号が、共通のネットn2,n3,n4
についてのネットID番号に対して一意のものである点
に留意されたい。ネットn3のキーイングオフによって
形成されるグループはグループCで示されている。
トn2,n3,n4が含まれる。しかし、これらのネット
は、グループA,B,Cの全てまたはいずれかに共通する
ものであり、従って、既にネットID番号が割り当てら
れているので(ステップ918,920を参照のこと)、これ
らのネットのいずれにもネットID番号の割り当ては行
われない。従って、ネットn4のキーイングオフによっ
て形成されるグループは、メンバーを含まない空グルー
プとなる。
は、ネットn3,n5が含まれ、その両方とも他のグルー
プと共通のものである。従って、ネットn5のキーイン
グオフによって形成されるグループもまた、メンバーを
含まない空グループとなる。
トn6,n7,n8が含まれる。ネットID番号の割り当て
は、これらのネットの各々について行われる。これによ
り形成されるグループは、グループDで示されている。
ループにはネットn6,n7,n8が含まれ、それら全ネッ
トはグループDと共通のものである。従って、それらの
グループは両方とも空グループとなる。
形成された。共通のメンバーを排除する前の最大のグル
ープは、4つのメンバーを有するグループBである。こ
の最大のグループは、移動ビットパターンによるネット
の一意の識別に必要なビット数(例えば4)を指示する
ものとなる。グループ数(空グループは含めない)を用
いて、計数パターンによる各グループの一意の識別に必
要なビット数が決定される。その必要なビット数は、lo
g2(グループ数)を次の最大の整数に丸めた値に等し
い。図2の例の場合、一意のグループの識別に2ビット
が必要となる。修正型計数パターンも使用可能であり、
その場合には3ビットが必要となる。
生じるサンプルテストパターンを示すものである。最大
のグループには4つのメンバーが含まれているので、移
動ビットパターンによるネットID番号の割り当てには
4ビットが必要となる。また4つのグループが存在する
ので、グループID番号の割り当てにはlog2(4)即ち
2ビットが必要になる。従って、各々の一意のネット識
別子の生成には6ビットが必要になる。
ことにより形成される。そのマトリクスの水平行には、
各ネット毎のネット識別子が含まれ、その垂直列には、
ブロードキャストすべきテストフレームまたはテストベ
クトルが含まれている。サンプルネット識別子1102およ
びサンプルテストベクトル1104が図示されている。
れたネットに対して移動ビットパターンにより識別さ
れ、また、他のネットに対して計数パターンにより識別
される、という点に留意されたい。このようにして、極
めて良好な診断情報を提供すると共に長さが最短である
テストパターンが生成される。各々が6ビットを有する
6つのテストフレームが回路200に関して生成される点
に留意されたい。結果的に、36のテストクロックサイク
ルに比例したテスト長が得られる。これは、移動ビット
パターンに比べると、テスト資源の大幅な節約となる。
は、20のネットからなる最大グループを有する1250のグ
ループ(例えばネット数/4)を備えることができる。
その結果として、識別子のサイズは、20+log2(1250)
(を最も近い整数へと丸めた値)=31ビットとなる。従
って、総テスト長は、5000ネット×31ビット、即ち155,
000テストクロックサイクルに比例することになる(即
ち、この推定は位置ホルダビットを考慮していない)。
これは、従来の移動ビットパターンにより最低必要とさ
れる25,000,000のテストクロックサイクルに比べると、
テスト資源の大幅な節約となる。計数パターンの場合に
最低必要とされる65,000のテストクロックサイクルに比
べるとかなり多くなるが、一層良好な診断を得ることが
できる。
してしまえば、それらのベクトルを従来の方法によりテ
スト対象回路に適用することができる。その方法は、図
3に関連して既述の通りである。
(図7のステップ702)でテスト分解能を改善(即ち偽
りおよび混同の低減)しようとするものである。実際
に、上述の方法によれば、テスト生成段階でテスト分解
能が大幅に増大することになる。上述のテスト生成方法
に加えて、発明者の発見によれば、テスト診断段階(ス
テップ706)は、テスト分解能を増大させるのに極めて
良好な機会を提供するものとなる。更に、このテスト分
解能の増大は、ステップ702で生成されてステップ704で
実行されるテストパターンのタイプにかかわらず利用す
ることが可能である。
706)は、テストの実行時にエラーが生じた場合にのみ
行われる。ステップ704におけるテストの実行中に、走
査経路を介して回路から走査出力された捕捉されたテス
トベクトルが累算器または識別特性生成器(例えば並列
入力多項識別特性解析器)に入力されて、一意のテスト
識別特性が生成される。この「テスト識別特性」を、単
一のネットの状態を表す「ネット識別特性」(上述)と
混同してはならない。テスト識別特性は、一連のビット
を論理的に組み合わせ、その論理的組み合わせにより一
意のテスト識別特性または最終生成物が生成される確率
が統計的に極めて高くなるように生成される。識別特性
生成器への各データ項の入力により一意のテスト識別特
性に影響を与えることになるので、所定の期待される識
別特性との比較により、データエラーが生じたか否かが
示されることになる。
ベルのフローチャートである。好適実施例では、本診断
方法は、上述のようにテスト識別特性により故障が示さ
れた場合にのみ実行される。ステップ1202で、テストデ
ータ(捕捉されたテストベクトル)の解析を行って、ど
のネットが同一のネット識別特性を生成したか(即ち捕
捉されたか)が判定される。各ネット識別特性は、一意
のネットID番号の送信の結果としてネットの受信レジ
スタセルで受信された捕捉ビットからなる。成功したネ
ット識別特性は、一意のネットID番号と同一となる。
失敗したネット識別特性は、送信されたネットID番号
と一致しないことになる。
号が割り当てられているので、重複する番号は故障を表
している。従って、ステップ1202で捕捉テストデータを
探索して、重複するネット識別特性を見つけ出す。ステ
ップ1204で、共通のネット識別特性を有するネットの各
グループを解析して、グループ内のネット間で短絡が生
じている可能性があるか否かを判定する。本発明の診断
方法は、半径方向に隣接するネット間でしか短絡は生じ
ないものと仮定している。
フローチャートである。ステップ1302で、ネット識別特
性を解析して、どのネットが共通のネット識別特性を有
しているかを判定する。ステップ1304で、共通の識別特
性を有する各ネットを、その識別特性を共有するネット
とグループ化させる。共通の識別特性は、短絡状態を表
している可能性があるので、グループ1306中の各ネット
はPSN(potentially shorted net:短絡の可能性のあ
るネット)と呼ばれる。
ープが選択され、次いで、ステップ1310で、その選択さ
れたグループの中から特定のPSNが選択される。ステ
ップ1312,1318で、基板の物理的記述を解析して(ステ
ップ1312)、選択されたPSNのI/Oピンであってそ
の選択されたグループ中の他のネットのI/Oピンと半
径方向に隣接しているかものがあるか否かが判定される
(ステップ1318)。この判定を行うために、回路基板の
物理的記述1314、および、所定の半径1316が使用され
る。
完全なトポロジ記述を提供するものである。これは、膨
大な量のデータであり、所望のI/Oピンの相互接続お
よび配置データを収集するために調べるのに大量のテス
ト時間を要するものとなる。従って、この方法の効率を
改善するために、物理的記述1314から隣接性リストが生
成される。この隣接性リストは、基板上のネットを含
み、および、半径方向に隣接するネットの各ネット毎の
リストを含むものである。この隣接性リストは更に、ネ
ットの何れのI/Oピンが半径方向に隣接しているかに
関する情報も含んでいる。従って、好適実施例の場合、
物理的記述1314は、回路基板の全てのトポロジ記述では
なく、隣接性リストとなる。
SNが存在しない場合には(ステップ1318)、その選択
されたPSNに関する短絡状態は存在しそうにない(ス
テップ1320)。短絡は存在しそうにないが、そのネット
が正しくない識別特性を有するようにする何らかの問題
をそのネットは有している。従って、そのネットは、問
題のあるネットのリスト1321に追加される。次いで、こ
の方法はステップ1326に進む。
る場合には、ステップ1322で、短絡の可能性のある位置
のリスト1324が生成される。この短絡の可能性のある位
置のリストは、PSNの半径方向に隣接するI/Oピン
を含んでいる。ステップ1326で、選択されたグループ内
の全てのPSNについての調査が完了している場合に
は、この方法はステップ1328に進む。また、ステップ13
26で、選択されたグループ内の全てのPSNについての
調査が完了していない場合には、この方法はステップ13
10に戻り、そのグループ内の各PSNについてステップ
1310〜1326が繰り返される。
プ1310〜1326で調査された各PSNが、その後にそのグ
ループにおける以降の検討から除外され、次のPSNが
選択された際にステップ1318で再チェックされることが
ないようになっている。これは、短絡が反射的である
(即ち、ネットAがネットBに対して短絡すると、必然
的に、ネットBがネットAに対して短絡する)ために行
われる。
が短絡の可能性について調査されているか否かが判定さ
れる。全グループのPSNの調査が完了していない場合
には、この方法はステップ1308に戻り、次のグループの
PSNについてステップ1308〜ステップ1328が繰り返さ
れる。全グループのPSNの調査が完了している場合に
は、この方法はステップ1330で終了する。
リスト1321およびリスト1324が生成される。リスト1321
には、問題のあるネットであるがおそらくはそのI/O
ピンで短絡していることはないPSNが含まれている。
また、リスト1324には、(おそらく)短絡している各P
SNとその短絡先のPSNとが含まれている。また、そ
れには、関連する実際のI/Oピンも含まれている。
ストの診断分解能を高めることが可能になる。例えば、
ネットA,Bが同一のネット識別特性を有している場合
には、この方法は、隣接性リストを調べることにより、
ネットA,Bが短絡している可能性があるか否かを判定
することになる。同様に、ネットA,B,C,Dの全てが
同一のネット識別特性を有している場合には、この方法
は、ネットA〜Dを含む1つの大きな短絡が存在するか
否か、または、2つの小さな短絡(例えばAとB,Cと
D)が存在するか否かを判定することができる。
はなく、依然として「だまされる」可能性はある。例え
ば、ネットA,Bが互いに短絡してネットCのネット識
別特性と等価なネット識別特性が生成され、ネットCが
ネットA,Bのいずれにも半径方向に隣接している場合
には、そのネットCも短絡しているか否かをこの方法に
より判定することは不可能である。しかし、そのような
状況が発生する確率は極めて低い。例えば、ネットID
番号がランダムに割り当てられる場合には、ネットA,
BによりネットCのネット識別特性が生成される確率は
1/(N-1)(Nは回路内のネット数)となる。その回路が1
000のネットを有する場合には、その確率は、数分の1
パーセントにしかならない。
別特性と一致することがないようにネットID番号を規
則正しい方法により割り当てた(例えば上述の強化型テ
ストパターン)場合には、最適な長さの計数シーケンス
を使用したままで、分解能の増大(偽りおよび混同の低
減)を、100倍、あるいは1000倍にさえ増強することが
できる。
は最小限のものとなり、とりわけ、物理的記述1314が回
路基板の全てのトポロジ記述ではなく(上述の)隣接性
リストである場合に最小限となる。更に、隣接性リスト
は、各回路基板タイプ毎に1度だけ生成すれば良いもの
である。
である。短絡半径は、様々なハンダ付けプロセスや基板
レイアウト等の要件に合うように簡単に調整される。し
かし、短絡半径を変更した場合には、隣接性リストの再
生成が(それを使用する場合には)必要となる。
テストパターンが使用される。例えば、8〜15ネットを
有する基板の場合には、9ビットを含むID番号を使用
することができる。最初の4ビットセクションは2進計
数値である。第2セクションは3ビットセクションとな
り、これは、前記4ビット部分の下位3ビットの補数で
ある。最後の2ビットは、常に「1」である第1のビッ
トと常に「0」である第2のビットとが含まれている。
この修正型計数パターンにより、比較的短いテストを維
持したままで偽りの大幅な初期低減が可能になる。
査型または給電式の相互接続テストに関するものであ
る。しかし、本発明は、他のタイプのテストにも用途を
有し、また応用が可能なものである。例えば、本発明
は、非給電式の相互接続または短絡テストの診断を簡略
化するために利用することが可能である。
成要素に電力を供給する前に行われる一種の相互接続テ
ストである。ATEのテストプローブによりアクセス可
能な各ネットがテストされて、隣接するネットから電気
的に絶縁された状態を維持していることが確かめられ
る。このテストの目的は、テスタがアクセスしたネット
間の短絡を見つけ出すことである。このテストの実行中
には回路基板には電力が供給されないので、構成要素を
損傷させる可能性は大幅に低減される。従って、このよ
うにして可能な限り多くのネットをテストすることが望
ましい。
上のn個のネットの各々にテストプローブを接触させる
ことにより行われてきた。次いで、他の全てのネットを
接地したまま、選択されたネットに電圧が印加される。
その印加電圧は、回路基板上の構成要素の半導体接合を
オンにさせるには不十分な大きさ(例えば0.1ボルト)
を有するように選択される。選択されたネットに対応す
るプローブから流れる電流が監視されて、テストされる
ネット間に短絡状態が存在するか否かが判定される。電
流がしきい値を超えていない場合には、選択ネットにつ
いて短絡が示されることはなく、その選択されたネット
が、テストされるn個のネットからなる集合から除去さ
れる。残りのn−1個のネットから選択された次のネッ
トについてテストが繰り返される。このテストは、テス
タでアクセス可能な全てのネットについて上記態様によ
るテストが完了するまで続行される。
きい値を超えている場合には、短絡状態が示される。そ
の短絡は、分離技法(isolation technique)を用いて探
し出される。例えば、短絡したネットを探し出すまで、
選択されたネットに電力供給を行うと共に、残りの各ネ
ットを1度に1つずつ接地させることができる。一層効
率の良い代替策として、2進チョップ分離技法を利用す
ることも可能である。これは、ネットの半分だけを接地
させて、選択されたネットにおける電流をチェックする
ことを含むものである。電流がしきい値を超えている場
合には、1つ以上の短絡したネットが識別されるまで、
接地されたネットが更に半分にされて上記プロセスが繰
り返される。
来の分離技法は、時間的および資源的に大きなものとな
る可能性がある。更に、短絡したネットの識別の完了後
には、ネット間における短絡の特定位置を見つけ出すと
いう問題が残る。これは、通常は、回路基板レイアウト
の印刷物を身につけたテスト技術者により行われる。
り、短絡の分離および位置発見を迅速に行うことができ
る。図14は、本発明による非給電式短絡テストの実施
方法を示すものである。ステップ1402で、回路基板上の
各ネットが、対応するテストプローブと接触する。ステ
ップ1404で、第1の電位(例えば0.1ボルト)が、選択
されたネットに印加される。ステップ1406で、第2の電
位(例えば接地電位)が他の全てのネットに印加され
る。ステップ1408で、選択されたネットを流れる電流が
監視される。ステップ1408で電流が所定のしきい値を超
えた場合には、ステップ1410で短絡状態が示される。最
後に、ステップ1412で、短絡の可能性のある位置が、選
択されたネットのI/Oピンとその他の全てのネットの
I/Oピンとの間における半径方向の隣接性に基づいて
判定される。
うな従来方法の任意のものを用いて短絡を実際に分離す
ることが可能である。しかし、その分離プロセスは、選
択されたネットと半径方向に隣接するネットについての
み短絡を捜すことにより迅速に処理される。例えば、10
0のネットからなる回路においてネット1について短絡が
示され、半径方向に隣接するネットがネット5、ネッ
ト8、ネット52、ネット80を含んでいる場合には、それ
ら4つの半径方向に隣接するネットのみをテストして短
絡を探し出せばよい。その結果、100のネットではなく
4つのネットについて故障の探索が行われるので、テス
トの診断が大幅に簡略化されることになる。
向に隣接するピンが既知であるので、短絡の可能性のあ
る物理的位置をテスト技術者に自動的に提示して故障位
置の発見を容易化することが可能である。例えば、ネッ
ト52がネット1と短絡していると判定され、ネット52の
ピン1がネット1のピン14に半径方向に隣接しているこ
とが既知である場合には、故障の可能性のある位置とし
て、ネット52、ピン1およびネット1、ピン14の物理的
位置(例えばx,y座標)を技術者に提示することが可
能である。発明者の意図するところによれば、この物理
的位置は、ATEの表示画面上に表示される回路基板の
画像上に強調表示させることが可能である。これによ
り、テスト技術者が短絡故障の位置を迅速に突き止めて
その修理を行うことが可能になる。
示および説明してきたが、本発明の思想および範囲から
逸脱することなく、その形態および細部に様々な変更を
加えることが可能であることが当業者には理解されよ
う。
の組み合わせからなる例示的な実施態様を示す。
気的な相互接続を行う複数のI/Oピンを各々が有する
複数の集積回路チップを備えた回路について行われる境
界走査相互接続テストの診断分解能を増大させるための
方法であって、この方法が、(1)境界走査相互接続テス
トの実行中に生成されるネット識別特性のリストを受信
し、(2)同一のネット識別特性を有するネットをグルー
プ化し、(3)前記グループ中の前記ネットのI/Oピン
間における半径方向の隣接性に基づいてそのグループ中
のどのネットが互いに短絡する可能性があるかを判定す
る、という各ステップを含むことを特徴とする、前記方
法。
の各ネットについて隣接性リストをチェックすることを
含むことを特徴とする、前項1記載の方法。
調べて短絡の可能性のある位置を判定する、というステ
ップを更に含むことを特徴とする、前項1記載の方法。
気的な相互接続を行う複数のI/Oピンを各々が有する
複数の集積回路チップを備えた回路の境界走査相互接続
テストを行うための方法であって、この方法が、(1)走
査経路を介して前記回路内へテストベクトルを直列に走
査し、(2)前記テストベクトルを前記回路中の複数の出
力バッファから前記導線性ネットを介してブロードキャ
ストし、(3)前記テストベクトルを前記回路中の複数の
受信レジスタセルに捕捉し、(4)前記走査経路を介して
前記受信レジスタセルからの前記テストベクトルを直列
に走査し、(5)前記ステップ(1)〜(4)を複数のテストベ
クトルについて繰り返し、(6)前記複数の捕捉されたテ
ストベクトルから複数のネット識別特性を生成し、(7)
同一のネット識別特性を有するネットをグループ化し、
(8)前記グループ中の前記ネットのI/Oピン間におけ
る半径方向の隣接性に基づいてそのグループ中のどのネ
ットが互いに短絡する可能性があるかを判定する、とい
う各ステップを含むことを特徴とする、前記方法。
気的な相互接続を行う複数のI/Oピンを各々が有する
複数の集積回路チップを備えた回路の境界走査相互接続
テストのための検出および診断テストパターンを生成す
るための方法であって、この方法が、(1)半径方向に隣
接するI/Oピンを有する導電性ネットをグループ化
し、(2)高度診断テストパターンに従って前記グループ
中の各導電性ネットに一意の識別番号を割り当てる、と
いう各ステップを含み、前記一意のネット識別番号が前
記グループ間で複製され、2つ以上のグループに共通す
る導電性ネットは単一の一意のネット識別番号しか受容
しないことを特徴とする、前記方法。
てマトリクスを形成するというステップを更に含み、前
記マトリクスの各行が前記ネット識別番号の1つであ
り、前記マトリクスの各列が境界走査テストに利用可能
なテストベクトルであることを特徴とする、前項5記載
の方法。
ットテストパターンであることを特徴とする、前項6記
載の方法。
ループに一意のグループ識別番号を割り当て、(4)各グ
ループについての前記グループ識別番号を、前記各グル
ープ中の各導電性ネットについての前記ネット識別番号
に付加して、各導電性ネットについての一意のネット識
別子を形成し、(5)前記ネット識別子を組み合わせてマ
トリクスを形成する、という各ステップを更に含み、前
記マトリクスの各行が前記ネット識別子の1つであり、
前記マトリクスの各列が境界走査テストに利用可能な一
意のテストベクトルであることを特徴とする、前項5記
載の方法。
ットテストパターンであることを特徴とする、前項8記
載の方法。
トパターンであることを特徴とする、前項9記載の方
法。
電気的な相互接続を行う複数のI/Oピンを各々が有す
る複数の集積回路チップを備えた回路の境界走査相互接
続テストのための検出および診断テストパターンを生成
するための方法であって、この方法が、(1)回路中の集
積回路チップ間における論理的な相互接続を規定する論
理相互接続データを受信し、(2)回路中の集積回路チッ
プのI/Oピンに関するI/Oピン座標データを受信
し、(3)隣接するI/Oピン間で不正な相互接続が生じ
る可能性のある所定の半径方向距離を受信し、その半径
方向距離により半径方向の隣接性を規定し、(4)或る導
電性ネットに関する各I/Oピンを、他の導電性ネット
に関するI/Oピンに対する半径方向の隣接性について
解析し、(5)半径方向に隣接するI/Oピンを有する導
電性ネットをグループ化し、(6)高度診断テストパター
ンに従ってグループ中の各導電性ネットに一意のネット
識別番号を割り当て、その一意のネット識別番号は前記
グループ間で複製され、2つ以上のグループに共通する
導電性ネットは単一の一意のネット識別番号しか受容せ
ず、(7)簡潔テストパターンに従って各グループに一意
のグループ識別番号を割り当て、(8)各グループについ
ての前記一意のグループ識別番号を、前記各グループ中
の各導電性ネットについての前記ネット識別番号に付加
して、各導電性ネットについての一意のネット識別子を
形成し、(9)前記ネット識別子を組み合わせてマトリク
スを形成し、前記マトリクスの各行が前記ネット識別子
の1つであり、前記マトリクスの各列が境界走査テスト
に利用可能な一意のテストベクトルである、という各ス
テップを含むことを特徴とする、前記方法。
ビットテストパターンであることを特徴とする、前項1
1記載の方法。
トパターンであることを特徴とする、前項12記載の方
法。
電気的な相互接続を行う複数のI/Oピンを各々が有す
る複数の集積回路チップを備えた回路の境界走査相互接
続テストを行うための方法であって、この方法が、(1)
半径方向に隣接するI/Oピンを有する導電性ネットを
グループ化し、(2)高度診断テストパターンに従ってグ
ループ中の各導電性ネットに一意のネット識別番号を割
り当て、その一意のネット識別番号は前記グループ間で
複製され、2つ以上のグループに共通する導電性ネット
は単一の一意のネット識別番号しか受容せず、(3)簡潔
テストパターンに従って各グループに一意のグループ識
別番号を割り当て、(4)各グループについての前記グル
ープ識別番号を、前記各グループ中の各導電性ネットに
ついての前記ネット識別番号に付加して、各導電性ネッ
トについての一意のネット識別子を形成し、(5)前記ネ
ット識別子を組み合わせてマトリクスを形成し、前記マ
トリクスの各行が前記ネット識別子の1つであり、前記
マトリクスの各列が境界走査テストに利用可能な一意の
テストベクトルであり、(6)走査経路を介して選択され
たテストベクトルを回路内へ直列に走査し、(7)前記回
路中の複数の出力バッファから前記導線性ネットを介し
て前記選択されたテストベクトルをブロードキャスト
し、(8)前記導電性ネットを介してブロードキャストさ
れた前記選択されたテストベクトルを前記回路中の複数
の受信レジスタセルに捕捉し、(9)前記回路の前記複数
の受信レジスタセルに捕捉された前記選択されたテスト
ベクトルを前記走査経路を介して直列に走査出力し、(1
0)前記回路から走査出力された前記選択されたテストベ
クトルを、前記回路内へ直列に走査された前記選択され
たテストベクトルと比較し、(11)前記マトリクス中の各
テストベクトルについて前記ステップ(6)〜(10)を繰り
返す、という各ステップを含むことを特徴とする、前記
方法。
電気的な相互接続を行う複数のI/Oピンを各々が有す
る複数の集積回路チップを備えた回路基板の相互接続テ
ストを行うための方法であって、この方法が、(1)前記
回路基板上の複数のネットの各々に複数のテストプロー
ブを1つずつ同時に接触させ、(2)前記複数のネットの
うちの選択されたネットにそれに対応するテストプロー
ブを介して第1の電位を印加し、(3)前記複数のネット
の残りの全てに前記複数のテストプローブを介して第2
の電位を印加し、(4)前記対応するテストプローブに流
れる電流を監視し、(5)前記電流がしきい値を超えた場
合に、前記複数のネットのうちの前記選択されたネット
について短絡を示し、(6)前記複数のネットのうちの前
記選択されたネットのI/Oピンと、前記複数のネット
の残りの全てのI/Oピンとの間の半径方向の隣接性に
基づいて前記短絡の可能性のある位置を判定する、とい
う各ステップを含むことを特徴とする、前記方法。
も高く、及び、前記回路基板上の複数の集積回路チップ
における半導体接合をターンオンさせる電圧よりも低い
電圧であり、前記第2の電位がゼロボルトであることを
特徴とする、前項15記載の方法。
するステップ(6)が、(a)前記複数のネットのうちの前記
選択されたネットについて隣接性リストをチェックし、
(b)前記隣接性リストから、半径方向に隣接する全ての
I/Oピンを識別し、その半径方向に隣接する全てのI
/Oピンは、前記複数のネットの残りのI/Oピンであ
って、前記複数のネットのうちの前記選択されたネット
のI/Oピンに半径方向に隣接するものであり、(c)半
径方向に隣接するI/Oピンの物理的位置を前記短絡の
可能性のある位置として示す、という各ステップを含む
ことを特徴とする、前項15記載の方法。
間的および資源的に効率が良く、相互接続テストにおけ
る偽りおよび混同の問題を解消する、高い診断分解能を
有するテスト機構を提供することができる。
である。
示す概略図である。
示すフローチャートである。
ために形成されたテストベクトルのマトリクスを示す説
明図である。
路のために形成されたテストベクトルのマトリクスを示
す図である。
的可能性を示すICチップの部分ブロック図である。
である。
テップの概要を示すフローチャートである。
テップを詳細に示すフローチャートである。
パターンの生成を示す表である。
成されるテストベクトルのマトリクスを示す説明図であ
る。
の本発明のステップの概要を示す上位レベルのフローチ
ャートである。
の本発明のステップを詳細に示すフローチャートであ
る。
テップを示すフローチャートである。
Claims (1)
- 【請求項1】複数の個別の導電性ネットを介して電気的
な相互接続を行う複数のI/Oピンを各々が有する複数
の集積回路チップを備えた回路について行われる境界走
査相互接続テストの診断分解能を増大させるための方法
であって、この方法が、(1)境界走査相互接続テストの
実行中に生成されるネット識別特性のリストを受信し、
(2)同一のネット識別特性を有するネットをグループ化
し、(3)前記グループ中の前記ネットのI/Oピン間に
おける半径方向の隣接性に基づいてそのグループ中のど
のネットが互いに短絡する可能性があるかを判定する、
という各ステップを含むことを特徴とする、前記方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/208,245 US5513188A (en) | 1991-09-10 | 1994-03-09 | Enhanced interconnect testing through utilization of board topology data |
US208245 | 1994-03-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07280887A true JPH07280887A (ja) | 1995-10-27 |
JP3686445B2 JP3686445B2 (ja) | 2005-08-24 |
Family
ID=22773854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04181295A Expired - Fee Related JP3686445B2 (ja) | 1994-03-09 | 1995-03-01 | 基板トポロジデータの利用により強化された相互接続テスト方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5513188A (ja) |
EP (2) | EP0671689A3 (ja) |
JP (1) | JP3686445B2 (ja) |
DE (1) | DE69528914T2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102495358A (zh) * | 2011-12-01 | 2012-06-13 | 北京航天测控技术有限公司 | 一种考虑约束条件的边界扫描测试方法 |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07175851A (ja) * | 1993-10-28 | 1995-07-14 | Mitsubishi Electric Corp | バスチェック装置及びバスチェック方法 |
US5606565A (en) * | 1995-02-14 | 1997-02-25 | Hughes Electronics | Method of applying boundary test patterns |
DE69502827T2 (de) * | 1995-08-10 | 1998-10-15 | Hewlett Packard Gmbh | Elektronischer Schaltungs- oder Kartenprüfer und Verfahren zur Prüfung einer elektronischen Vorrichtung |
JP3249040B2 (ja) * | 1995-12-05 | 2002-01-21 | 株式会社アドバンテスト | スキャンテスト装置 |
US5740086A (en) * | 1996-01-11 | 1998-04-14 | Advantest Corp. | Semiconductor test system linked to cad data |
US5661733A (en) * | 1996-04-10 | 1997-08-26 | Hughes Electronics | Automatic test insertion |
US5898705A (en) * | 1996-12-23 | 1999-04-27 | Lsi Logic Corporation | Method for detecting bus shorts in semiconductor devices |
US6477486B1 (en) * | 1998-09-10 | 2002-11-05 | Dell Usa, L.P. | Automatic location determination of devices under test |
US6467051B1 (en) * | 1998-10-09 | 2002-10-15 | Agilent Technologies, Inc. | Method and apparatus for selecting test point nodes of a group of components having both accessible and inaccessible nodes for limited access circuit test |
US6378094B1 (en) * | 1999-04-01 | 2002-04-23 | Lucent Technologies Inc. | Method and system for testing cluster circuits in a boundary scan environment |
JP2000304829A (ja) | 1999-04-21 | 2000-11-02 | Matsushita Electric Ind Co Ltd | 半導体検査方法 |
US6785846B2 (en) * | 2000-12-22 | 2004-08-31 | Intel Corporation | Inexpensive method for diagnosing manufacturing defects in an embedded system |
JP2002311090A (ja) * | 2001-04-09 | 2002-10-23 | Mitsubishi Electric Corp | 半導体集積回路およびテスト用ボード |
US7174492B1 (en) | 2001-04-12 | 2007-02-06 | Cisco Technology, Inc. | AC coupled line testing using boundary scan test methodology |
DE10226876B4 (de) * | 2002-06-12 | 2008-07-10 | Dr. Johannes Heidenhain Gmbh | Vorrichtung und Verfahren zur Überprüfung eines Bussystems |
US6862705B1 (en) * | 2002-08-21 | 2005-03-01 | Applied Micro Circuits Corporation | System and method for testing high pin count electronic devices using a test board with test channels |
AU2003290620A1 (en) | 2002-11-14 | 2004-06-03 | Logicvision, Inc. | Boundary scan with strobed pad driver enable |
JP2004264057A (ja) * | 2003-02-12 | 2004-09-24 | Sharp Corp | バウンダリスキャンコントローラ、半導体装置、半導体装置の半導体回路チップ識別方法、半導体装置の半導体回路チップ制御方法 |
US7240265B1 (en) * | 2003-04-28 | 2007-07-03 | Corelis, Inc. | Apparatus for use in detecting circuit faults during boundary scan testing |
US6940299B1 (en) * | 2004-05-04 | 2005-09-06 | National Semiconductor Corporation | Method of testing for short circuits between adjacent input/output pins of an integrated circuit |
GB0419868D0 (en) * | 2004-09-08 | 2004-10-13 | Koninkl Philips Electronics Nv | Testing of a system-on-chip integrated circuit |
US7596736B2 (en) * | 2006-03-24 | 2009-09-29 | International Business Machines Corporation | Iterative process for identifying systematics in data |
WO2008086908A1 (en) | 2007-01-17 | 2008-07-24 | International Business Machines Corporation | A method for determining the current return path integrity in an electric device connected or connectable to a further device |
US7853848B2 (en) * | 2007-10-22 | 2010-12-14 | International Business Machines Corporation | System and method for signature-based systematic condition detection and analysis |
US7821281B2 (en) * | 2009-02-23 | 2010-10-26 | Faraday Technology Corp. | Method and apparatus of testing die to die interconnection for system in package |
CN102279357B (zh) * | 2011-06-23 | 2013-11-06 | 哈尔滨工业大学 | 一种基于边界扫描技术的分解式电路互连测试方法 |
US9103867B2 (en) * | 2012-08-09 | 2015-08-11 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Apparatus and method for detecting the abnormal soldering of an electrostatic discharge protection chip |
US9791505B1 (en) * | 2016-04-29 | 2017-10-17 | Texas Instruments Incorporated | Full pad coverage boundary scan |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0246034A3 (en) * | 1986-05-16 | 1989-04-05 | AT&T Corp. | Method of testing electronic assemblies while they are being produced |
US5027353A (en) * | 1989-04-17 | 1991-06-25 | At&T Bell Laboratories | Method for testing interconnections |
US5029166A (en) * | 1989-05-31 | 1991-07-02 | At&T Bell Laboratories | Method and apparatus for testing circuit boards |
US5172377A (en) * | 1990-09-07 | 1992-12-15 | Genrad, Inc. | Method for testing mixed scan and non-scan circuitry |
US5130988A (en) * | 1990-09-17 | 1992-07-14 | Northern Telecom Limited | Software verification by fault insertion |
US5166937A (en) * | 1990-12-26 | 1992-11-24 | Ag Communication System Corporation | Arrangement for testing digital circuit devices having tri-state outputs |
DE69217839T2 (de) * | 1991-11-19 | 1997-06-12 | Hewlett Packard Co | Verbesserte Diagnose der Verbindungsprüfung mittels "boundary-scan"-Technik durch Ausnutzung von Leiterplatten-Datentopologie |
US5260649A (en) * | 1992-01-03 | 1993-11-09 | Hewlett-Packard Company | Powered testing of mixed conventional/boundary-scan logic |
IT1259395B (it) * | 1992-05-29 | 1996-03-13 | Luciano Bonaria | Metodo di rilevamento di connesioni erronee in schede elettroniche |
-
1994
- 1994-03-09 US US08/208,245 patent/US5513188A/en not_active Expired - Lifetime
-
1995
- 1995-02-17 DE DE69528914T patent/DE69528914T2/de not_active Expired - Fee Related
- 1995-02-17 EP EP95102281A patent/EP0671689A3/en not_active Withdrawn
- 1995-02-17 EP EP99106691A patent/EP0930570B1/en not_active Expired - Lifetime
- 1995-03-01 JP JP04181295A patent/JP3686445B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102495358A (zh) * | 2011-12-01 | 2012-06-13 | 北京航天测控技术有限公司 | 一种考虑约束条件的边界扫描测试方法 |
Also Published As
Publication number | Publication date |
---|---|
EP0671689A2 (en) | 1995-09-13 |
EP0930570A2 (en) | 1999-07-21 |
DE69528914D1 (de) | 2003-01-02 |
EP0671689A3 (en) | 1995-12-27 |
DE69528914T2 (de) | 2003-07-31 |
EP0930570A3 (en) | 1999-07-28 |
JP3686445B2 (ja) | 2005-08-24 |
EP0930570B1 (en) | 2002-11-20 |
US5513188A (en) | 1996-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3686445B2 (ja) | 基板トポロジデータの利用により強化された相互接続テスト方法 | |
Wagner | Interconnect testing with boundary scan | |
US5270642A (en) | Partitioned boundary-scan testing for the reduction of testing-induced damage | |
US4963824A (en) | Diagnostics of a board containing a plurality of hybrid electronic components | |
US5410551A (en) | Net verification method and apparatus | |
Lien et al. | Maximal Diagnosis for Wiring Networks. | |
CN1474272A (zh) | 通过jtag对单板进行测试的方法以及设备 | |
JP2003084036A (ja) | 診断システム及び診断方法 | |
US7478302B2 (en) | Signal integrity self-test architecture | |
US6136618A (en) | Semiconductor device manufacturing process diagnosis system suitable for diagnoses of manufacturing process of logic LSI composed of a plurality of logic circuit blocks and diagnosis method thereof | |
EP0543506B1 (en) | Enhanced boundary-scan interconnect test diagnosis through utilization of board topology data | |
JP2904129B2 (ja) | Cmos集積回路の故障診断装置及び故障診断方法 | |
US5898705A (en) | Method for detecting bus shorts in semiconductor devices | |
US6785413B1 (en) | Rapid defect analysis by placement of tester fail data | |
Ke | Backplane interconnect test in a boundary-scan environment | |
JP3192278B2 (ja) | プリント板配線試験処理方法 | |
Park | A new complete diagnosis patterns for wiring interconnects | |
De Jong et al. | Boundary scan test, test methodology, and fault modeling | |
Dickinson et al. | Interconnect testing for bus-structured systems | |
EP1521974B1 (en) | Electronic circuit with test unit for testing interconnects | |
Li et al. | IEEE standard 1500 compatible interconnect diagnosis for delay and crosstalk faults | |
JP2000091388A (ja) | Ic試験装置の救済判定方式 | |
JPH05203706A (ja) | 境界走査相互接続テスト用テスト・パターンの生成方法及び境界走査相互接続テスト方法 | |
Su et al. | Comprehensive interconnect BIST methodology for virtual socket interface | |
Malian et al. | Embedded testing in an in-circuit test environment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040803 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040806 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050311 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050531 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050603 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |