JPH0728041B2 - 半導体装置およびその製造方法，並びに半導体装置の駆動方法 - Google Patents
半導体装置およびその製造方法，並びに半導体装置の駆動方法Info
- Publication number
- JPH0728041B2 JPH0728041B2 JP1304153A JP30415389A JPH0728041B2 JP H0728041 B2 JPH0728041 B2 JP H0728041B2 JP 1304153 A JP1304153 A JP 1304153A JP 30415389 A JP30415389 A JP 30415389A JP H0728041 B2 JPH0728041 B2 JP H0728041B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- semiconductor substrate
- semiconductor device
- nitriding
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、微細な電界効果型（以下、MOS型と略す）半
導体装置およびその高性能絶縁膜の形成方法、並びに半
導体装置の駆動方法に関するものである。
導体装置およびその高性能絶縁膜の形成方法、並びに半
導体装置の駆動方法に関するものである。
従来の技術 従来、半導体基板上に形成された熱酸化膜がMOS型半導
体装置のゲート酸化膜として用いられていた。
体装置のゲート酸化膜として用いられていた。
発明が解決しようとする課題 微細なMOS型半導体装置において、そのゲート絶縁膜に
従来の熱酸化膜を用いる場合に、チャンネルに対して垂
直な方向の電界の増加することによる移動度の劣化が大
きな問題である。これによりMOS型半導体装置の電流駆
動力やスイッチング速度が低下し、微細化を阻む大きな
問題の一つになっていた。ところで、絶縁耐圧などの信
頼性を向上させる目的から、熱酸化膜の代わりに窒化酸
化膜を微細なMOS型半導体装置において用いることが一
部の研究者の間では検討されてはいるが、現時点では窒
化酸化膜を用いた時の移動度は熱酸化膜に比べてかなり
低く、MOS型半導体装置の性能の観点から窒化酸化膜の
実用化を阻む大きな問題の一つになっていた。そこで、
本発明は、かかる問題点に鑑みてなされたもので、酸化
膜に比べてより高性能な窒化酸化膜を有する半導体装置
およびその製造方法、並びに半導体装置の駆動方法を提
供することを目的としている。
従来の熱酸化膜を用いる場合に、チャンネルに対して垂
直な方向の電界の増加することによる移動度の劣化が大
きな問題である。これによりMOS型半導体装置の電流駆
動力やスイッチング速度が低下し、微細化を阻む大きな
問題の一つになっていた。ところで、絶縁耐圧などの信
頼性を向上させる目的から、熱酸化膜の代わりに窒化酸
化膜を微細なMOS型半導体装置において用いることが一
部の研究者の間では検討されてはいるが、現時点では窒
化酸化膜を用いた時の移動度は熱酸化膜に比べてかなり
低く、MOS型半導体装置の性能の観点から窒化酸化膜の
実用化を阻む大きな問題の一つになっていた。そこで、
本発明は、かかる問題点に鑑みてなされたもので、酸化
膜に比べてより高性能な窒化酸化膜を有する半導体装置
およびその製造方法、並びに半導体装置の駆動方法を提
供することを目的としている。
課題を解決するための手段 本発明（１）は、半導体基板と、前記半導体基板上に形
成された絶縁膜とを備え、前記絶縁膜は前記半導体基板
上に形成された酸化膜を窒化処理して形成され、前記半
導体基板との界面近傍に少なくとも約7atmic％以下の窒
素濃度を有した窒化酸化膜であり、前記窒化酸化膜の移
動度が前記酸化膜の移動度より高くなる電界強度で駆動
されることを特徴とする半導体装置およびその製造方法
である。
成された絶縁膜とを備え、前記絶縁膜は前記半導体基板
上に形成された酸化膜を窒化処理して形成され、前記半
導体基板との界面近傍に少なくとも約7atmic％以下の窒
素濃度を有した窒化酸化膜であり、前記窒化酸化膜の移
動度が前記酸化膜の移動度より高くなる電界強度で駆動
されることを特徴とする半導体装置およびその製造方法
である。
また本発明（２）は、半導体基板上に形成された酸化膜
を窒化性ガス雰囲気中で、窒化時間（TN）を900℃≦TN
≦1150℃とすると、106.6−TN/225秒以下の窒化時間に
て窒化処理して形成された窒化酸化膜を備えた半導体装
置、または、半導体基板との界面近傍に少なくとも約8a
tmic％以下の窒素濃度を有する窒化酸化膜を備えた半導
体装置において、前記窒化酸化膜内の電界（Ｅ）を2MV/
cm≦Ｅとなるようなゲート駆動電圧で前記半導体装置を
駆動させる半導体装置の駆動方法である。
を窒化性ガス雰囲気中で、窒化時間（TN）を900℃≦TN
≦1150℃とすると、106.6−TN/225秒以下の窒化時間に
て窒化処理して形成された窒化酸化膜を備えた半導体装
置、または、半導体基板との界面近傍に少なくとも約8a
tmic％以下の窒素濃度を有する窒化酸化膜を備えた半導
体装置において、前記窒化酸化膜内の電界（Ｅ）を2MV/
cm≦Ｅとなるようなゲート駆動電圧で前記半導体装置を
駆動させる半導体装置の駆動方法である。
作用 本発明は、上述の構成（１）により、高電界下の実効移
動度が酸化膜に比べ改善される。また上述の構成（２）
により、酸化膜に比べ窒化酸化膜の方がドレイン電流、
トランスコンダクタンスを高くした状態で半導体装置を
駆動できる。
動度が酸化膜に比べ改善される。また上述の構成（２）
により、酸化膜に比べ窒化酸化膜の方がドレイン電流、
トランスコンダクタンスを高くした状態で半導体装置を
駆動できる。
実施例 第１図に本発明の一実施例にかかる半導体装置の製造方
法を示す。半導体基板１上に素子分離絶縁膜４を、例え
ばこの場合LOCOS（LOCal OXidation of Silioon）法を
用いて形成する（第１図（ａ））。その後、半導体基板
１上に熱酸化膜２を形成する（第１図（ｂ））。その
後、短時加熱炉を用いて、アンモニア雰囲気中で短時加
熱することで、窒化酸化膜３を形成する（第１図
（ｃ））。その後、ゲート電極用材料、例えばこの場
合、ポリシリコンをデポジションして、その後フォト及
びエッチ工程を経て、ゲート電極５を形成する。さら
に、自己整合的にソース・ドレイン領域６をイオン注入
法によって形成する（第１図（ｄ））。その後、層間絶
縁膜７を堆積し、ソース・ドレイン領域６とのコンタク
トホール形成後、（第１図（ｅ））、Al電極８を形成
し、（第１図（ｆ））本発明の一実施例にかかるMOS型
半導体装置を得る。第２図にAuger分光法により評価し
た窒化酸化膜中の窒素プロファイルを、950℃、1.050
℃、及び1.150℃の各温度で120秒の窒化処理した窒化酸
化膜について示す。評価した試料は第１図（ｃ）におけ
る素子領域に相当するものである。窒化酸化膜では、表
面付近および絶縁膜／半導体基板界面付近に窒化酸化層
が形成されており、その窒素濃度は窒化温度が高くなる
につれて増加する。このような短時間の窒化処理でも、
比較的高濃度の窒素が絶縁膜中に導入されることがわか
る。次に、ゲート長及び幅がそれぞれ100μｍの第１図
（ｆ）まで製造してMOS型半導体装置を試作し、その電
気的特性の評価した。ゲート酸化膜厚は、7.7nmであ
る。第３図（ａ）および（ｂ）に7.7nm厚の酸化膜と950
℃60秒窒化した窒化酸化膜（NO）における室温でのドレ
イン電流IDおよびトランスコンダクタンスgmをそれぞれ
ゲート駆動電圧（VG−Vr）に対してプロットした。酸化
膜の場合、高垂直電界による著しい移動度の劣化のた
め、高いゲート駆動電圧（1.5V以上）において、トラン
スコンダクタンスが著しく低下しドレイン電流も小さ
い。一方、窒化酸化膜（NO）の場合では、比較的低駆動
電圧（0.5−1V付近）でおこる最大トランスコンダクタ
ンスが酸化膜と同程度に大きいことに加えて、酸化膜の
場合にみられた高いゲート駆動電圧（1.5V以上）におけ
るトランスコンダクタンスの劣化が著しく改善されてお
り、その結果として非常に大きいドレイン電流が得られ
ていることがわかる。第４図（ａ）および（ｂ）に第３
図に示したものと同じ試料における82Kでのドレイン電
流およびトランスコンダクタンスをそれぞれゲート駆動
電圧に対してプロットした。酸化膜では、室温の場合と
同様に高いゲート駆動電圧（1.5V以上）においてトラン
スコンダクタンスが著しく低下しドレイン電流も小さい
ことに加えて、ゲート駆動電圧を増加するに従い逆にド
レイン電流が減少する負のトランスコンダクタンスを示
す。これは、低温になるほど高垂直電界による移動度の
劣化が顕著になるためである。一方、窒化酸化膜（NO）
の場合では、比較的低駆動電圧（0.5−1V付近）でおこ
る最大トランスコンダクタンスは酸化膜に比べ少し小さ
いものの、酸化膜の場合にみられた負のトランスコンダ
クタンスが見られず、その結果としてゲート駆動電圧
（1.5V以上）において酸化膜より大きいドレイン電流が
得られていることがわかる。このような著しい性能の改
善は、飽和電流特性においてもみられる。第５図（ａ）
および（ｂ）にそれぞれ酸化膜と950℃60秒窒化し窒化
酸化膜（NO）における82Kでの飽和電流特性を示した。
酸化膜の場合、特に高いゲート駆動電圧（3V以上）にお
いて、トランスコンダクタンスが著しく低くドレイン電
流が小さい。これは、前述した酸化膜に固有の負のトラ
ンスコンダクタンスにより起こる。一方、窒化酸化膜
（NO）の場合では、特に高いゲート駆動電圧（3V以上）
におけるトランスコンダクタンスの劣化が著しく改善さ
れており、その結果として非常に大きいドレイン電流が
得られていることがわかる。第６図（ａ）および（ｂ）
に室温での最大電界効果移動度および絶縁膜内の電界が
3.3MV/cmの高垂直電界になる時の電界効果移動度をそれ
ぞれ窒化時間に対してプロットし、それらの窒化条件依
存性を調べた。ここで、電界効果移動度μFEは、以下の
式で定義される。
法を示す。半導体基板１上に素子分離絶縁膜４を、例え
ばこの場合LOCOS（LOCal OXidation of Silioon）法を
用いて形成する（第１図（ａ））。その後、半導体基板
１上に熱酸化膜２を形成する（第１図（ｂ））。その
後、短時加熱炉を用いて、アンモニア雰囲気中で短時加
熱することで、窒化酸化膜３を形成する（第１図
（ｃ））。その後、ゲート電極用材料、例えばこの場
合、ポリシリコンをデポジションして、その後フォト及
びエッチ工程を経て、ゲート電極５を形成する。さら
に、自己整合的にソース・ドレイン領域６をイオン注入
法によって形成する（第１図（ｄ））。その後、層間絶
縁膜７を堆積し、ソース・ドレイン領域６とのコンタク
トホール形成後、（第１図（ｅ））、Al電極８を形成
し、（第１図（ｆ））本発明の一実施例にかかるMOS型
半導体装置を得る。第２図にAuger分光法により評価し
た窒化酸化膜中の窒素プロファイルを、950℃、1.050
℃、及び1.150℃の各温度で120秒の窒化処理した窒化酸
化膜について示す。評価した試料は第１図（ｃ）におけ
る素子領域に相当するものである。窒化酸化膜では、表
面付近および絶縁膜／半導体基板界面付近に窒化酸化層
が形成されており、その窒素濃度は窒化温度が高くなる
につれて増加する。このような短時間の窒化処理でも、
比較的高濃度の窒素が絶縁膜中に導入されることがわか
る。次に、ゲート長及び幅がそれぞれ100μｍの第１図
（ｆ）まで製造してMOS型半導体装置を試作し、その電
気的特性の評価した。ゲート酸化膜厚は、7.7nmであ
る。第３図（ａ）および（ｂ）に7.7nm厚の酸化膜と950
℃60秒窒化した窒化酸化膜（NO）における室温でのドレ
イン電流IDおよびトランスコンダクタンスgmをそれぞれ
ゲート駆動電圧（VG−Vr）に対してプロットした。酸化
膜の場合、高垂直電界による著しい移動度の劣化のた
め、高いゲート駆動電圧（1.5V以上）において、トラン
スコンダクタンスが著しく低下しドレイン電流も小さ
い。一方、窒化酸化膜（NO）の場合では、比較的低駆動
電圧（0.5−1V付近）でおこる最大トランスコンダクタ
ンスが酸化膜と同程度に大きいことに加えて、酸化膜の
場合にみられた高いゲート駆動電圧（1.5V以上）におけ
るトランスコンダクタンスの劣化が著しく改善されてお
り、その結果として非常に大きいドレイン電流が得られ
ていることがわかる。第４図（ａ）および（ｂ）に第３
図に示したものと同じ試料における82Kでのドレイン電
流およびトランスコンダクタンスをそれぞれゲート駆動
電圧に対してプロットした。酸化膜では、室温の場合と
同様に高いゲート駆動電圧（1.5V以上）においてトラン
スコンダクタンスが著しく低下しドレイン電流も小さい
ことに加えて、ゲート駆動電圧を増加するに従い逆にド
レイン電流が減少する負のトランスコンダクタンスを示
す。これは、低温になるほど高垂直電界による移動度の
劣化が顕著になるためである。一方、窒化酸化膜（NO）
の場合では、比較的低駆動電圧（0.5−1V付近）でおこ
る最大トランスコンダクタンスは酸化膜に比べ少し小さ
いものの、酸化膜の場合にみられた負のトランスコンダ
クタンスが見られず、その結果としてゲート駆動電圧
（1.5V以上）において酸化膜より大きいドレイン電流が
得られていることがわかる。このような著しい性能の改
善は、飽和電流特性においてもみられる。第５図（ａ）
および（ｂ）にそれぞれ酸化膜と950℃60秒窒化し窒化
酸化膜（NO）における82Kでの飽和電流特性を示した。
酸化膜の場合、特に高いゲート駆動電圧（3V以上）にお
いて、トランスコンダクタンスが著しく低くドレイン電
流が小さい。これは、前述した酸化膜に固有の負のトラ
ンスコンダクタンスにより起こる。一方、窒化酸化膜
（NO）の場合では、特に高いゲート駆動電圧（3V以上）
におけるトランスコンダクタンスの劣化が著しく改善さ
れており、その結果として非常に大きいドレイン電流が
得られていることがわかる。第６図（ａ）および（ｂ）
に室温での最大電界効果移動度および絶縁膜内の電界が
3.3MV/cmの高垂直電界になる時の電界効果移動度をそれ
ぞれ窒化時間に対してプロットし、それらの窒化条件依
存性を調べた。ここで、電界効果移動度μFEは、以下の
式で定義される。
L:チャンネル長 W:チャンネル幅 VD:ドレイン電圧 Ci:単位面積当りの絶縁膜容量 ID:ドレイン電流 VG−VT:ゲート駆動電圧 即ち、μFEは小信号の移動度であり、各VG−VTにおける
移動度の傾向が顕著に現われる。第６図（ａ）から、比
較的低駆動電圧（0.5−1V付近）でおこる最大電界効果
移動度は、酸化膜の場合に最も大きく、窒化が進むにつ
れて、即ち窒化時間が長くなるにつれまたは窒化温度が
高くなるにつれて、減少することがわかる。一方、逆に
第６図（ｂ）から、3.3MV/cmの高垂直電界の時の電界効
果移動度は、ほんの少しの窒化処理によっても、著しく
大きくなる。例えば、950℃で15秒窒化しただけでも酸
化膜に比べて約２倍の大きい高電界時の移動度が得られ
る。その後、窒化が進むにつれても高電界時の電界効果
移動度の改善については殆ど変化しない。酸化膜に固有
な高電界時の電界効果移動度の劣化が窒化処理によって
改善されるというこの事実がら、第２図に示されたよう
な窒化処理によって導入された界面近傍の窒化酸化層
が、本質的に上記電界効果移動度の改善に大きく寄与し
ているものと考えられる。第７図（ａ）および（ｂ）に
それぞれ室温および82Kにおける3.3MV/cmの高垂直電界
の時の実効移動度を、窒化時間に対してプロットし、そ
れらの窒化条件依存性を調べた。ここで、実効移動度μ
effは、以下の式で定義される。
移動度の傾向が顕著に現われる。第６図（ａ）から、比
較的低駆動電圧（0.5−1V付近）でおこる最大電界効果
移動度は、酸化膜の場合に最も大きく、窒化が進むにつ
れて、即ち窒化時間が長くなるにつれまたは窒化温度が
高くなるにつれて、減少することがわかる。一方、逆に
第６図（ｂ）から、3.3MV/cmの高垂直電界の時の電界効
果移動度は、ほんの少しの窒化処理によっても、著しく
大きくなる。例えば、950℃で15秒窒化しただけでも酸
化膜に比べて約２倍の大きい高電界時の移動度が得られ
る。その後、窒化が進むにつれても高電界時の電界効果
移動度の改善については殆ど変化しない。酸化膜に固有
な高電界時の電界効果移動度の劣化が窒化処理によって
改善されるというこの事実がら、第２図に示されたよう
な窒化処理によって導入された界面近傍の窒化酸化層
が、本質的に上記電界効果移動度の改善に大きく寄与し
ているものと考えられる。第７図（ａ）および（ｂ）に
それぞれ室温および82Kにおける3.3MV/cmの高垂直電界
の時の実効移動度を、窒化時間に対してプロットし、そ
れらの窒化条件依存性を調べた。ここで、実効移動度μ
effは、以下の式で定義される。
即ち、前述の電界効果移動度μFEに対して、この実効移
動度μeffは大信号の移動度であると言え、実測した実
際の回路動作速度をより反映していると考えられ、最大
電界効果移動度μFEmaxおよび高電界時の電界効果移動
度μFEのどちらの影響も受け、以下の式で示される関係
を持つ。
動度μeffは大信号の移動度であると言え、実測した実
際の回路動作速度をより反映していると考えられ、最大
電界効果移動度μFEmaxおよび高電界時の電界効果移動
度μFEのどちらの影響も受け、以下の式で示される関係
を持つ。
ここで（VG−VT）maxは、μFEmaxを示す時のゲート駆動
電圧である。第７図（ａ）から、各窒化温度において、
実効移動度は窒化時間につれて最初増加し、ある窒化時
間で最大値を示し、その後徐々に減少する。また、これ
らの傾向は、窒化温度が高いほど、早く起こる。これ
は、比較的軽い窒化条件、例えば短い窒化時間において
は、第６図に示したように最大電界効果移動度の劣化に
比べ高電界時の電界効果移動度の改善が非常に早く起こ
るために、酸化膜と比べて実効移動度は改善され駆動電
流はその分大きくなる。一方、比較的重い窒化条件、例
えば長い窒化時間においては、今度は最大電界効果移動
度の劣化の影響が支配的となって、再び実効移動度は酸
化膜に比べて小さくなり駆動電流の劣化を招く。第７図
（ｂ）に示すように、室温の場合と同様の傾向が、82K
の場合についてもいえる。しかし、室温の場合と比較す
ると、酸化膜と比べ大きい実効移動度を示す窒化時間の
範囲は、より狭く厳しくなっていることが分かる。第８
図は、このような酸化膜と比べ実効移動度が改善される
最大の窒化時間tN（秒）を、窒化温度TN（℃）に対して
プロットしたものである。図から、tN＝106.6−TN/225
の関係が、室温において成り立つことがわかる。言い換
えれば、酸化膜に比べより高い電流駆動力またはより速
い回路動作速度を得るためには、106.6−TN/225以下の
窒化時間条件の窒化酸化膜を選べば良いということにな
る。第９図は、絶縁膜／シリコン界面付近の窒素濃度
［Ｎ］intに対して、オージェ分光法によって評価した4
MV/cmの高電界下での実効移動度μeffをプロットした特
性図である。この時のMOS型半導体装置のゲート絶縁膜
である窒化酸化膜は、短時加熱炉を用いて、熱酸化膜を
アンモニア雰囲気中で短時加熱して形成されている。図
から、実効移動度が熱酸化膜に比べ改善されるために
は、窒素濃度［Ｎ］intが約8atmic％以下であるような
窒化酸化膜を選べば良いことが判る。
電圧である。第７図（ａ）から、各窒化温度において、
実効移動度は窒化時間につれて最初増加し、ある窒化時
間で最大値を示し、その後徐々に減少する。また、これ
らの傾向は、窒化温度が高いほど、早く起こる。これ
は、比較的軽い窒化条件、例えば短い窒化時間において
は、第６図に示したように最大電界効果移動度の劣化に
比べ高電界時の電界効果移動度の改善が非常に早く起こ
るために、酸化膜と比べて実効移動度は改善され駆動電
流はその分大きくなる。一方、比較的重い窒化条件、例
えば長い窒化時間においては、今度は最大電界効果移動
度の劣化の影響が支配的となって、再び実効移動度は酸
化膜に比べて小さくなり駆動電流の劣化を招く。第７図
（ｂ）に示すように、室温の場合と同様の傾向が、82K
の場合についてもいえる。しかし、室温の場合と比較す
ると、酸化膜と比べ大きい実効移動度を示す窒化時間の
範囲は、より狭く厳しくなっていることが分かる。第８
図は、このような酸化膜と比べ実効移動度が改善される
最大の窒化時間tN（秒）を、窒化温度TN（℃）に対して
プロットしたものである。図から、tN＝106.6−TN/225
の関係が、室温において成り立つことがわかる。言い換
えれば、酸化膜に比べより高い電流駆動力またはより速
い回路動作速度を得るためには、106.6−TN/225以下の
窒化時間条件の窒化酸化膜を選べば良いということにな
る。第９図は、絶縁膜／シリコン界面付近の窒素濃度
［Ｎ］intに対して、オージェ分光法によって評価した4
MV/cmの高電界下での実効移動度μeffをプロットした特
性図である。この時のMOS型半導体装置のゲート絶縁膜
である窒化酸化膜は、短時加熱炉を用いて、熱酸化膜を
アンモニア雰囲気中で短時加熱して形成されている。図
から、実効移動度が熱酸化膜に比べ改善されるために
は、窒素濃度［Ｎ］intが約8atmic％以下であるような
窒化酸化膜を選べば良いことが判る。
発明の効果 以上述べてきたように、本発明によれば、きわめて簡単
な製造方法によって、高い移動度を有する絶縁膜が得ら
れ、微細なMOS型半導体装置において、高垂直電界の時
の移動度の劣化が著しく抑制され、実用的により高い電
流駆動力やより速い回路動作速度が得られるなど、きわ
めて有用である。
な製造方法によって、高い移動度を有する絶縁膜が得ら
れ、微細なMOS型半導体装置において、高垂直電界の時
の移動度の劣化が著しく抑制され、実用的により高い電
流駆動力やより速い回路動作速度が得られるなど、きわ
めて有用である。
第１図は本発明の一実施例にかかる半導体装置の製造方
法の工程概略図、第２図は、Auger分光法により評価し
た窒化酸化膜中の窒素の分布図、第３図は、7.7nm厚の
酸化膜と950℃60秒窒化した窒化酸化膜（NO）における
室温でのドレイン電流およびトランスコンダクタンスを
それぞれゲート駆動電圧に対してプロットした特性図、
第４図は、酸化膜とNOにおける82Kでのドレイン電流お
よびトランスコンダクタンスをそれぞれゲート駆動電圧
に対してプロットした特性図、第５図は、酸化膜とNOに
おける82Kでの飽和電流特性図、第６図は、室温での最
大電界効果移動度および絶縁膜内の電界が3.3MV/cmの高
垂直電界になる時の電界効果移動度をそれぞれ窒化時間
に対してプロットした特性図、第７図は、それぞれ室温
および82Kにおける3.3MV/cmの高垂直電界の時の実効移
動度を、窒化時間に対してプロットした特性図、第８図
は、酸化膜と比べ実効移動度が改善される最大の窒化時
間を窒化温度に対してプロットした特性図、第９図は絶
縁膜／シリコン界面での窒素濃度に対してオージェ分光
法により測定した絶縁膜内の電界が4MV/cmの高垂直電界
である時の実効移動度をプロットした特性図である。 １……半導体基板、２……熱酸化膜、３……窒化酸化
膜。
法の工程概略図、第２図は、Auger分光法により評価し
た窒化酸化膜中の窒素の分布図、第３図は、7.7nm厚の
酸化膜と950℃60秒窒化した窒化酸化膜（NO）における
室温でのドレイン電流およびトランスコンダクタンスを
それぞれゲート駆動電圧に対してプロットした特性図、
第４図は、酸化膜とNOにおける82Kでのドレイン電流お
よびトランスコンダクタンスをそれぞれゲート駆動電圧
に対してプロットした特性図、第５図は、酸化膜とNOに
おける82Kでの飽和電流特性図、第６図は、室温での最
大電界効果移動度および絶縁膜内の電界が3.3MV/cmの高
垂直電界になる時の電界効果移動度をそれぞれ窒化時間
に対してプロットした特性図、第７図は、それぞれ室温
および82Kにおける3.3MV/cmの高垂直電界の時の実効移
動度を、窒化時間に対してプロットした特性図、第８図
は、酸化膜と比べ実効移動度が改善される最大の窒化時
間を窒化温度に対してプロットした特性図、第９図は絶
縁膜／シリコン界面での窒素濃度に対してオージェ分光
法により測定した絶縁膜内の電界が4MV/cmの高垂直電界
である時の実効移動度をプロットした特性図である。 １……半導体基板、２……熱酸化膜、３……窒化酸化
膜。
Claims (11)
- 【請求項１】半導体基板と、前記半導体基板上に形成さ
れた絶縁膜とを備え、前記絶縁膜は前記半導体基板上に
形成された酸化膜を窒化処理して形成され、前記半導体
基板との界面近傍に少なくとも約7atmic％以下の窒素濃
度を有した窒化酸化膜であり、前記窒化酸化膜の移動度
が前記酸化膜の移動度より高くなる電界強度で駆動され
ることを特徴とする半導体装置。 - 【請求項２】前記窒化酸化膜はゲート絶縁膜として用い
られることを特徴とする請求項第１記載の半導体装置。 - 【請求項３】半導体基板と、 半導体基板上に形成された絶縁膜と、 前記絶縁膜上に形成されたゲート電極と、 前記半導体基板に形成されたソース、ドレイン領域とを
備え、 前記絶縁膜は前記半導体基板上に形成された酸化膜を窒
化処理して形成され、前記半導体基板との界面近傍に少
なくとも約7atmic％以下の窒化濃度を有した窒化酸化膜
であり、前記窒化酸化膜の移動度が前記酸化膜の移動度
より高くなる電界強度で駆動されることを特徴とする半
導体装置。 - 【請求項４】半導体基板上に酸化膜を形成する工程と、
前記酸化膜を窒化性ガス雰囲気中で窒化処理して窒化酸
化膜にする工程とを備え、前記窒化酸化膜は前記半導体
基板との界面近傍に少なくとも約7atmic％以下の窒化濃
度を有し、前記窒化酸化膜に所定の電界強度を印加する
と前記窒化酸化膜の移動度は前記酸化膜の移動度より高
いことを特徴とする半導体装置の製造方法。 - 【請求項５】半導体基板上に絶縁膜を形成する工程と、 前記絶縁膜上にゲート電極を形成する工程と、 前記半導体基板にソース、ドレイン領域を形成する工程
とを備え、 前記絶縁膜は前記半導体基板上に形成された酸化膜を窒
化処理して形成された窒化酸化膜であり、前記窒化酸化
膜は前記半導体基板との界面近傍に少なくとも約7atmic
％以下の窒化濃度を有する窒化酸化膜であり、前記窒化
酸化膜に所定の電界強度を印加すると前記窒化酸化膜の
移動度は前記酸化膜の移動度より高いことを特徴とする
半導体装置の製造方法。 - 【請求項６】前記窒化工程に放射加熱による急速加熱を
用いることを特徴とする請求項第４または第５記載の半
導体装置の製造方法。 - 【請求項７】半導体基板と、 半導体基板上に形成された絶縁膜と、 前記絶縁膜上に形成されたゲート電極と、 前記半導体基板に形成されたソース、ドレイン領域と を備えた半導体装置において、 前記絶縁膜は前記半導体基板上に形成された酸化膜を窒
化性ガス雰囲気中で、窒化時間（TN）を900℃≦TN≦115
0℃とすると、106.6−TN/225秒以下の窒化時間にて窒化
処理して形成された窒化酸化膜であり、 前記窒化酸化膜内の電界（Ｅ）を2MV/cm≦Ｅとなるよう
なゲート駆動電圧で前記半導体装置を駆動させることを
特徴とする半導体装置の駆動方法。 - 【請求項８】半導体基板と、 半導体基板上に形成された絶縁膜と、 前記絶縁膜上に形成されたゲート電極と、 前記半導体基板に形成されたソース、ドレイン領域と を備えた半導体装置において、 前記絶縁膜は前記半導体基板上に形成された酸化膜を窒
化処理して形成され、前記半導体基板との界面近傍に少
なくとも約8atmic％以下の窒素濃度を有する窒化酸化膜
であり、 前記窒化酸化膜内の電界（Ｅ）を2MV/cm≦Ｅとなるよう
なゲート駆動電圧で前記半導体装置を駆動させることを
特徴とする半導体装置の駆動方法。 - 【請求項９】前記電界（Ｅ）を2MV/cm≦Ｅ≦4MV/cmとな
るようなゲート駆動電圧で半導体装置を駆動させること
を特徴とする請求項第７または第８記載の半導体装置の
駆動方法。 - 【請求項１０】前記半導体装置は室温で駆動されること
を特徴とする請求項第７、第８、第９のいずれかに記載
の半導体装置の駆動方法。 - 【請求項１１】前記半導体装置は窒素の沸点近くで駆動
されることを特徴とする請求項第７、第８、第９のいず
れかに記載の半導体装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1304153A JPH0728041B2 (ja) | 1988-12-20 | 1989-11-22 | 半導体装置およびその製造方法，並びに半導体装置の駆動方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32118688 | 1988-12-20 | ||
| JP63-321186 | 1988-12-20 | ||
| JP1304153A JPH0728041B2 (ja) | 1988-12-20 | 1989-11-22 | 半導体装置およびその製造方法，並びに半導体装置の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02256274A JPH02256274A (ja) | 1990-10-17 |
| JPH0728041B2 true JPH0728041B2 (ja) | 1995-03-29 |
Family
ID=26563798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1304153A Expired - Lifetime JPH0728041B2 (ja) | 1988-12-20 | 1989-11-22 | 半導体装置およびその製造方法，並びに半導体装置の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728041B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997001867A1 (fr) * | 1995-06-29 | 1997-01-16 | Hitachi, Ltd. | Procede de fabrication d'un dispositif de circuit integre a semi-conducteur et dispositif de circuit integre a semi-conducteur |
| JP2002170825A (ja) | 2000-11-30 | 2002-06-14 | Nec Corp | 半導体装置及びｍｉｓ型半導体装置並びにその製造方法 |
-
1989
- 1989-11-22 JP JP1304153A patent/JPH0728041B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02256274A (ja) | 1990-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5874766A (en) | Semiconductor device having an oxynitride film | |
| US6784101B1 (en) | Formation of high-k gate dielectric layers for MOS devices fabricated on strained lattice semiconductor substrates with minimized stress relaxation | |
| US5397720A (en) | Method of making MOS transistor having improved oxynitride dielectric | |
| Ahn et al. | Furnace nitridation of thermal SiO/sub 2/in pure N/sub 2/O ambient for ULSI MOS applications | |
| US5254506A (en) | Method for the production of silicon oxynitride film where the nitrogen concentration at the wafer-oxynitride interface is 8 atomic precent or less | |
| EP0540993A1 (en) | Structure and fabrication of high transconductance MOS field effect transistor using a buffer layer/ferroelectric/buffer layer stack as the gate dielectric | |
| JP2003529940A (ja) | 改善されたオン状態特性を有する高電圧薄膜トランジスタおよびその製造方法 | |
| JPH05315608A (ja) | 半導体装置 | |
| JPH05243572A (ja) | 半導体装置 | |
| JPH0448640A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPS5910073B2 (ja) | シリコン・ゲ−トｍｏｓ型半導体装置の製造方法 | |
| US6204130B1 (en) | Semiconductor device having reduced polysilicon gate electrode width and method of manufacture thereof | |
| US6162687A (en) | Method of manufacturing semiconductor device having oxide-nitride gate insulating layer | |
| JPH08306809A (ja) | 異なった絶縁体を有する部品を有するｍｏｓ型集積回路の製造方法 | |
| JPWO2005074037A1 (ja) | 半導体装置の製造方法 | |
| JPH0728041B2 (ja) | 半導体装置およびその製造方法，並びに半導体装置の駆動方法 | |
| US6774451B2 (en) | Mos transistor for high density integration circuits | |
| JP2629995B2 (ja) | 薄膜トランジスタ | |
| KR930008499B1 (ko) | 반도체장치와 그 제조방법 | |
| KR940010908B1 (ko) | 반도체장치의 작동방법 | |
| JP3338915B2 (ja) | 半導体装置の製造方法 | |
| JPH04320378A (ja) | メモリトランジスタ | |
| US6399519B1 (en) | Method for establishing ultra-thin gate insulator having annealed oxide and oxidized nitride | |
| WO2009157040A1 (ja) | 半導体装置及びその製造方法 | |
| JP2861025B2 (ja) | 半導体記憶装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080329 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090329 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100329 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100329 Year of fee payment: 15 |