JPH0728023A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH0728023A
JPH0728023A JP19268193A JP19268193A JPH0728023A JP H0728023 A JPH0728023 A JP H0728023A JP 19268193 A JP19268193 A JP 19268193A JP 19268193 A JP19268193 A JP 19268193A JP H0728023 A JPH0728023 A JP H0728023A
Authority
JP
Japan
Prior art keywords
data
display
liquid crystal
waveform
correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP19268193A
Other languages
English (en)
Inventor
Kazunori Katakura
一典 片倉
Shinjiro Okada
伸二郎 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP19268193A priority Critical patent/JPH0728023A/ja
Publication of JPH0728023A publication Critical patent/JPH0728023A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 液晶表示装置において電圧波形の遅延による
表示内容の変動を補正し、高速駆動及び均一な階調表示
を実現する。 【構成】 予測される電圧波形の遅延程度から導き出さ
れる補正データをメモリに保存し、表示データに上記補
正データを合成した波形を印加する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は液晶の光学応答を用いて
映像等の表示を行なう液晶表示装置に関する。
【0002】
【従来の技術】従来より、走査電極群と信号電極群をマ
トリクス状に構成し、その電極間に液晶化合物を充填し
多数の画素を形成して、画像或いは情報の表示を行なう
液晶表示素子が知られている。この表示素子の駆動法と
しては、走査電極群に順次周期的にアドレス信号を選択
印加し、信号電極群には所定の情報信号をアドレス信号
と同期させて並列的に選択印加する時分割駆動が採用さ
れている。
【0003】これらの実用に供されたのは、殆どが、例
えば”アプライド・フィジクス・レターズ”(”App
lied Physics Letters”)197
1年,18(4)号127〜128頁に記載のM.シャ
ット(M.Schadt)及びW.ヘルフリヒ(W.H
elfrich)共著になる”ボルテージ・ディペンダ
ント・オプティカル・アクティビティー・オブ・ア・ツ
ィステッド・ネマチック・リキッド・クリスタル”(”
Voltage Dependent Optical
Activity of a Twisted Ne
matic Liquid Crystal”)に示さ
れたTN(twisted nematic)型液晶で
あった。
【0004】近年は、従来の液晶素子の改善型として、
双安定性を有する液晶素子の使用がクラーク(clar
k)及びラガーウォール(Lagerwall)の両者
により特開昭56−107216号公報、米国特許第4
367924号明細書等で提案されている。双安定性液
晶としては、一般に、カイラルスメクチックC相(Sm
* )又はH相(SmH* )を有する強誘電性液晶(以
下「FLC」と記す)が用いられ、これらの状態におい
て、印加された電界に応答して第1の光学的安定状態と
第2の光学的安定状態とのいずれかをとり、且つ電界が
印加されない時はその状態を維持する性質、即ち双安定
性を有し、また電界の変化に対する応答が速やかで、高
速且つ記憶型の表示装置等の分野における広い利用が期
待されている。
【0005】FLCは上記の2つの安定状態を光透過及
び遮断状態にして主として2値(白・黒)の表示素子と
して利用されているが、多値即ち中間調表示も可能であ
る。中間調表示法の一つは画素内の双安定状態の面積比
を制御することにより中間的な光透過状態を作るもので
ある。以下、この方法(面積変調法)について詳しく説
明する。
【0006】図14はFLCのスイッチングパルス振幅
と透過率の関係を模式的に示した図で、はじめ完全な光
遮断(黒)状態にあったセル(素子)に一方極性の単発
パルスを印加した後の透過光量Iを単発パルスの振幅V
の関数としてプロットしたグラフである。パルス振幅が
閾値Vth以下(V<Vth)の時は透過光量は変化せず、
パルス印加後の透過状態は図15(b)に示すように印
加前の状態を示す同図(a)と変わらない。パルス振幅
が閾値を超えると(Vth<V<Vsat )画素内の一部分
が他方の安定状態即ち同図(c)に示す光透過状態に遷
移し全体として中間的な透過光量を示す。更にパルス振
幅が大きくなり、飽和値Vsat 以上(Vsat <V)にな
ると同図(d)に示すように画素全部が光透過状態にな
るので光量は一定値に達する。
【0007】
【発明が解決しようとする課題】上記したようなマトリ
クス素子は、表示部の温度むらやセル厚むら、印加した
電圧波形の遅延により閾値が変動し、表示部全体で閾値
分布を生じる。特に、表示部の面積が広くなると液晶層
の容量が増え、各電極群の配線抵抗が高くなることから
表示部端部では駆動波形の遅延程度が高くなる部分が生
じる。
【0008】このため、波形印加回路側とその反対側で
は閾値の差が大きくなり、表示部全体で良好な画像を表
示するためには書き込み期間を長くする必要がある。書
き込み期間を長くすると書き込み周波数が低くなり、動
画の表示には適さなくなってしまう。
【0009】また階調表示においては、図14に示した
ように電圧と透過光量の関係が実効的な電界に依存する
ために、表示部内に印加波形の遅延が有ると、同じ電圧
振幅の印加パルスに対して異なった階調レベルが表示さ
れてしまうという問題がある。図16はこのことを説明
する図で、図14と同じく波形印加回路の電圧振幅Vと
透過光量Iの関係を示したグラフであるが、表示部上の
異なった位置、即ち波形印加回路に近い画素の閾値特性
Hと波形印加回路から遠い位置にある画素の閾値特性L
の2本の曲線を示してある。このように表示サイズの大
きい表示素子では同一パネル(表示部)内に波形遅延が
生じることは珍しくなく、従ってある電圧Vapで中間調
を表示させようとしても同図に示すようにI1 からI2
までの範囲にわたって中間調レベルがばらついてしま
い、均一な表示が得られないのである。
【0010】本発明の目的は、このような従来の問題点
に鑑み、液晶を用いた表示装置において、表示部全体で
の良好な表示及び高速書き込みを実現することにある。
また、階調表示の際にはばらつきのない均一な中間調レ
ベルの表示を実現することにある。
【0011】
【課題を解決するための手段】本発明の液晶表示装置
は、対向配置した一対の電極基板間に液晶を挟持し、そ
れぞれの電極基板に設けた走査電極群と情報電極群との
交差部を画素とする液晶表示装置であって、各画素に表
示内容を与える表示データと、画素の位置を与えるアド
レスデータに導かれる補正データとにより、閾値分布を
補正して各画素に印加する駆動波形を制御する手段を有
することを特徴とし、好ましくは各画素に印加される駆
動波形の遅延の程度に従って閾値分布を補正する手段を
有し、更に予め補正量をメモリに保存しておくことが望
ましい。
【0012】
【作用】前述の通り、マトリクス素子の閾値分布は主に
温度むら、セル厚むら、電圧波形の遅延により生じてい
る。このうち、電圧波形の遅延に関しては表示部内の液
晶容量と配線抵抗を予め見積もることができるので、各
画素に印加する波形の遅延の程度が予測できる。そして
遅延の程度と閾値特性の関係から同一の表示データに対
し同一の表示状態にするために各画素に与える補正量が
導き出される。
【0013】図3と図10は補正方式の模式図であり、
以下の工程により波形遅延による閾値分布を解消する。
【0014】 予め各画素毎又は波形遅延の程度が同
じ領域毎に対応する補正量をメモリ107に保存する。
【0015】 グラフィックコントローラ109から
送られて来るデータをデータ制御回路106内で画素の
位置を示すアドレスデータと表示内容を示す表示データ
に分け、アドレスデータをインデックスにしてメモリ1
07内にある補正テーブルから補正データを取り出す。
【0016】 表示データに補正データを合成し、該
合成データに基づいて情報信号波形を印加する。同時に
アドレスデータに補正データを合成して、該合成データ
に基づいて走査信号波形を印加する。
【0017】図13は走査電極5本(S1 〜S5 )、情
報電極5本(I1 〜I5 )の場合の補正テーブルの模式
図である。
【0018】同図(a)は情報信号波形のみ補正を加え
る方式に用いる補正テーブルである。例えば、I3 とS
2 との交点の画素に16階調中7番目の階調の表示デー
タを送った場合、与えられた表示データの内容より表示
階調が2大きい9と見なして情報信号を印加する。する
と波形遅延の影響で実効的な印加電圧が表示階調数にし
て2低下するため、(I3 ,S2 )の画素は7番目の階
調を表示する。
【0019】この方式では走査信号波形は補正しないた
め、従来の階調表示用ドライバーを用いることで簡単に
実施できる。しかしながら、情報信号の振幅又はパルス
幅は他の画素がクロストークを起こさない範囲で表示階
調数16+最大補正量5の21レベル用意する必要があ
る。
【0020】一方同図(b)は情報信号波形、走査信号
波形共に補正を加える方式に使う補正テーブルである。
例えばI3 とS2 との交点の画素に16階調中7番目の
階調の表示データを送った場合、情報信号側は与えられ
た表示データの内容より表示階調が1大きい8と見なし
て情報信号を印加する。それと同時に走査信号側では表
示階調を1増やすよう走査信号の波形を変動させ、補正
量の合計を2とする。この場合、情報信号の振幅又はパ
ルス幅は他の画素がクロストークを起こさない範囲で表
示階調数16+最大補正量3の19レベルを用意すれば
良い。
【0021】以上予め予想される波形遅延の補正方式に
ついて述べたが、その他の予め予想される閾値むら、例
えば液晶注入口からの距離によって閾値特性が変化する
注入むらなどについても本方式で補正できる。
【0022】ちなみに温度むらは電源や駆動回路、バッ
クライト等が発熱するため駆動開始後、温度が平行状態
になるのに時間がかかり、その上、表示している画像パ
ターンが変化すると温度分布も変化するため、予め閾値
の変動量を見積もることが難しい。また、セル厚むらに
ついては、セル厚むらがシール部材又は一定の位置に配
置するギャップ材からの距離の関数となっていれば同一
の補正テーブルを用いて補正することができるが、セル
厚むらは主に表示素子の製造過程で異物が混入すること
が原因なので表示素子毎にセル厚の変更が異なり、素子
毎に異なる補正テーブルを必要とし、本方式では補正が
困難である。
【0023】上記温度むらについては温度検知素子を用
いて温度変動を観察し、補正する方法があり、またセル
厚むらについてはパルスを印加した時の液晶の応答時間
から印加電界を予想し、これを印加電圧で割ることによ
りセル厚を測定し、補正する方法がある。
【0024】
【実施例】
(実施例1)図1は本発明の液晶表示装置の第1の実施
例の構成を示すブロック図である。同図において101
は液晶表示部、102は情報信号印加回路、103は走
査信号印加回路、104は駆動制御回路、105は温度
検知回路、106はデータ制御回路、107はメモリ、
108は温度検知素子、109はグラフィックコントロ
ーラ、110はバックライト、111は電源である。
【0025】電源111をオンすると、駆動制御回路1
04が動作を開始し、それと同時に液晶表示部101の
背面にあるバックライト110が点灯する。表示部近傍
の温度は温度検知素子108と温度検知回路105を介
し、温度データとしてデータ制御回路106に入力す
る。一方グラフィックコントローラ109から送られる
データは図3に示す通りデータ制御回路106内でアド
レスデータと表示データに分けられる。
【0026】図2は図1に示す装置のグラフィックコン
トローラ109と駆動制御回路104との間の信号授受
のタイミングチャート図である。図1及び図2におい
て、SYNCは同期信号で、その”L”レベルは駆動制
御回路111からグラフィックコントローラ112への
データ転送要求を意味する。データは転送クロックの1
クロック毎に4ビットのパラレルデータ(PD0〜PD
3)が転送される。ここではアドレスデータと表示デー
タとを同一のデータバスを用いて転送している。AH/
DLは転送中のデータの種別を識別するための信号であ
り、その”H”レベルはアドレスデータの転送中を意味
し、”L”レベルは表示データの転送中を意味する。
【0027】図3は駆動制御回路104の内部構成を示
す図であり、メモリ107内には閾値の面内むらを補正
するための補正テーブル112がある。さて、データ制
御回路106内でAH/DL信号によって分けられたデ
ータのうちアドレスデータの内容をインデックスとして
補正テーブル112を参照し、補正データを取り出し再
びデータ制御回路106に転送する。そして表示データ
に補正データを加える作業を行なった後、情報信号印加
回路102に送り、これに基づき情報信号波形を発生さ
せる。一方アドレスデータはそのまま走査信号印加回路
103に送り、これに基づき選択される走査電極に走査
選択信号波形を印加する。
【0028】図4は液晶表示部101を拡大した図で電
極のパターン構成を示している。該液晶表示部では12
80本の情報電極202と1024本の走査電極がほぼ
垂直に交差しており、交差した部分が表示単位となる画
素222である。走査電極群と情報電極群の交差部分に
よりこのようなマトリクスを構成している。
【0029】図5は液晶表示部101の部分的な断面図
である。同図において、301はアナライザ、309は
ポラライザであり、これらはそれぞれクロスニコルで配
置されている。302と308はガラス基板、303と
307は絶縁膜、304と306は配向膜、305はF
LC、310はシ−ル部材である。
【0030】本実施例に用いた信号波形を図6に示す。
A〜Eは情報信号、Fは走査選択信号である。波形A〜
Eを適切に用いることで走査電極上に分布している閾値
むらによらず良好な表示を行なう。例えば階調表示する
場合、波形遅延の少ない領域では非点灯はA波形、半点
灯はB波形、全点灯はC波形であり、波形遅延の激しい
領域では非点灯はC波形、半点灯はD波形、全点灯はE
波形とする。各波形の振幅とパルス幅は走査電極上の閾
値分布によって制御するのが望ましいが、表示面内での
閾値分布と一走査電極上の閾値分布が大差ない場合に
は、制御回路を簡単にするため補正テーブルを無視し、
温度データによって制御しても良い。図7は本実施例に
用いた別の信号波形であって、A〜Eは情報信号、Fは
走査選択信号である。
【0031】図8は本実施例で用いた液晶表示部101
をほぼ温度むらのない状態で駆動した時の閾値分布を示
す図である。
【0032】図面に向かって右側に走査信号印加回路1
03、下側に情報信号印加回路102、左側に注入口8
01がある。310は液晶を表示部に封入するため配置
されたシール材である。
【0033】波形印加回路から遠ざかるにつれ、波形遅
延の影響が大きいこと、注入口が遠ざかるにつれ閾値が
下がること、シール部材の周囲はセル厚が厚いことなど
から点線で示すような閾値分布になった。
【0034】この閾値分布に従って補正テーブルを作成
するが、1280×1024個の画素全てについてテー
ブルを作成する必要はなく、表示部内で適当にいくつか
の画素を補正テーブルにのせ、その他の画素は補間する
ことによって閾値分布を補正する方法もある。
【0035】本発明者等が調べたところ、1280×1
024画素分の補正テーブルを持つ場合、格子状にほぼ
等間隔で選んだ50×50画素分の補正テーブルを持
ち、間を補完する場合と、閾値分布に従い閾値の変化が
激しい部分は細かく、変化が緩やかな部分は荒く選んだ
1500個の画素分の補正テーブルを持ち補間する場合
とではほぼ同じ効果が有り、いずれも1ライン当たりの
応答時間が100μs(30℃)になり、且つ良好な表
示を保つことができた。
【0036】尚、本実施例に用いたFLCはピリミジン
成分を含み、次に示す特性を有する液晶Aを用いた
【0037】
【表1】
【0038】本実施例では画素ピッチを217μm×2
17μm、画素サイズを200μm×200μm、セル
ギャップを1.2μmに設定した。また電極としてIT
Oの側面に金属を付したものを用い、走査電極の配線抵
抗は8kΩ、情報電極の配線抵抗は7.5kΩであっ
た。
【0039】また、図17に示す信号波形のうち、情報
信号の振幅(V3 、V4 )を変えることにより2値の表
示素子としても利用できる。
【0040】(実施例2)図9は本発明の液晶表示装置
の第2の実施例の構成を示すブロック図であり、データ
制御回路からの出力がアドレスデータ+補正データとな
っている以外は実施例1と同じである。
【0041】図10は駆動制御回路104の内部構成を
示す図である。
【0042】本実施例の特徴は、アドレスデータをイン
デックスとして補正テーブルを参照し取り出した補正デ
ータを、アドレスデータにも付加するところにある。こ
の装置で用いた信号波形を図11に示す。同図において
A〜Eは情報信号波形、F〜Hの実線は走査選択信号波
形、点線は比較のためのF波形である。各補正データの
内容により適宜波形が選択される。例えば、階調表示を
行なう場合、情報信号印加回路に近い領域では非点灯は
A波形、半点灯はB波形、全点灯はC波形であり、情報
信号印加回路から遠い領域では非点灯はC波形、半点灯
はD波形、全点灯はE波形を選択する。また、走査信号
印加回路に近い領域ではFの走査選択波形を用い、走査
信号印加回路から遠ざかるにつれG、H波形を選択すれ
ば良い。
【0043】本実施例では、101で表された液晶表示
部として、図12に示した断面を有するものを用いた。
即ち、下側のガラス基板121上に図のような所定の形
状にUV硬化樹脂122を塗布した後、紫外線照射によ
り硬化させてセル厚を変化させ、更にその上にITO透
明電極123を設けた。ITO透明電極上に絶縁層とし
てのTa25 をスパッタ形成した後、配向膜124と
して東レ株式会社製LP−64(商品名)を塗布して下
側の基板とした。一方、上側のガラス基板には、UV硬
化樹脂122を塗布しない点以外は下側の基板と同様の
処置を施した。配向処理として、上下基板の配向膜にそ
れぞれ一定方向にラビング処理を施し、セルの表面から
見て、上基板のラビング方向から下基板のラビング方向
へ約10°右ねじの向きに回転するような関係に上下基
板を配置した。液晶125は表2に示す物性を持つ液晶
Bを用いた。
【0044】
【表2】
【0045】この液晶表示部に対し、50×50画素分
の補正テーブルを持ち、間を補完する方式で表示部全面
に16階調の表示を行なったところ、階調表示のばらつ
きはなかった。
【0046】
【発明の効果】以上説明したように、本発明の液晶表示
装置においては、予め閾値分布を予測して補正データを
表示データに組み込むため、高速書き込みでも電圧波形
の遅延による表示内容の変動が補正され、二値表示の場
合には高速の書換が可能となり、良好な表示を保つこと
ができる。また、階調表示の際には、均一な中間調レベ
ルの表示を行なうことができる。
【図面の簡単な説明】
【図1】本発明第1の実施例の液晶表示装置のブロック
図である。
【図2】本発明第1の実施例に係るデータ転送のタイミ
ングチャートを示す図である。
【図3】図1に示した液晶表示装置の駆動制御回路の内
部構成を示す図である。
【図4】図1に示した液晶表示装置の液晶表示部の拡大
図である。
【図5】図1に示した液晶表示装置の液晶表示部の断面
図である。
【図6】本発明の第1の実施例に用いた駆動波形を示す
図である。
【図7】本発明の第1の実施例に用いた別の駆動波形を
示す図である。
【図8】本発明の第1の実施例における液晶表示部の閾
値分布を示す図である。
【図9】本発明第2の実施例の液晶表示装置のブロック
図である。
【図10】図9に示した液晶表示装置の駆動制御回路の
内部構成を示す図である。
【図11】本発明の第2の実施例に用いた駆動波形を示
す図である。
【図12】図9に示した液晶表示装置の液晶表示部の断
面図である。
【図13】本発明に係る補正テーブルの模式図である。
【図14】FLCのスイッチングパルス振幅と透過率の
関係を模式的に示した図である。
【図15】FLC素子におけるパルス振幅と光透過状態
の関係を示す図である。
【図16】FLCの閾値変動を示す図である。
【図17】本発明の第1の実施例で用いた駆動波形を示
す図である。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 対向配置した一対の電極基板間に液晶を
    挟持し、それぞれの電極基板に設けた走査電極群と情報
    電極群との交差部を画素とする液晶表示装置であって、
    各画素に表示内容を与える表示データと、画素の位置を
    与えるアドレスデータに導かれる補正データとにより、
    閾値分布を補正して各画素に印加する駆動波形を制御す
    る手段を有することを特徴とする液晶表示装置。
  2. 【請求項2】 各画素に印加される駆動波形の遅延の程
    度に従って閾値分布を補正する手段を有することを特徴
    とする請求項1記載の液晶表示装置。
  3. 【請求項3】 予め補正量をメモリに保存しておくこと
    を特徴とする請求項1記載の液晶表示装置。
JP19268193A 1993-07-08 1993-07-08 液晶表示装置 Withdrawn JPH0728023A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19268193A JPH0728023A (ja) 1993-07-08 1993-07-08 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19268193A JPH0728023A (ja) 1993-07-08 1993-07-08 液晶表示装置

Publications (1)

Publication Number Publication Date
JPH0728023A true JPH0728023A (ja) 1995-01-31

Family

ID=16295279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19268193A Withdrawn JPH0728023A (ja) 1993-07-08 1993-07-08 液晶表示装置

Country Status (1)

Country Link
JP (1) JPH0728023A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008304659A (ja) * 2007-06-07 2008-12-18 Hitachi Displays Ltd 表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008304659A (ja) * 2007-06-07 2008-12-18 Hitachi Displays Ltd 表示装置

Similar Documents

Publication Publication Date Title
EP0545400B1 (en) Liquid crystal display apparatus
US4747671A (en) Ferroelectric optical modulation device and driving method therefor wherein electrode has delaying function
US5633652A (en) Method for driving optical modulation device
US4765720A (en) Method and apparatus for driving ferroelectric liquid crystal, optical modulation device to achieve gradation
EP1107223B1 (en) A method of driving a liquid crystal display device and a liquid crystal display device
JP2847331B2 (ja) 液晶表示装置
KR20040052512A (ko) 액정 장치
JPH11153778A (ja) 液晶セルおよびその駆動方法
EP0542518B1 (en) Liquid crystal element and driving method thereof
JP3141312B2 (ja) 表示素子
US5717419A (en) Method for driving optical modulation device
JP2759589B2 (ja) 強誘電性液晶表示素子
JPH0728023A (ja) 液晶表示装置
JPH05303076A (ja) 液晶装置
JP3108844B2 (ja) 表示装置
JP2584752B2 (ja) 液晶装置
JP2566149B2 (ja) 光学変調素子
JP2531683B2 (ja) 液晶装置
JPH0446409B2 (ja)
JPH07140444A (ja) 液晶表示装置およびその駆動方法
JPH0448366B2 (ja)
JPS63306424A (ja) 表示装置
JPH07122703B2 (ja) 光学変調素子
JP2707393B2 (ja) 液晶表示装置
JPH07128641A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001003