JPH0727833Y2 - ２次側制御フライバツク・コンバータの低入力電圧保護回路 - Google Patents
２次側制御フライバツク・コンバータの低入力電圧保護回路Info
- Publication number
- JPH0727833Y2 JPH0727833Y2 JP1988027539U JP2753988U JPH0727833Y2 JP H0727833 Y2 JPH0727833 Y2 JP H0727833Y2 JP 1988027539 U JP1988027539 U JP 1988027539U JP 2753988 U JP2753988 U JP 2753988U JP H0727833 Y2 JPH0727833 Y2 JP H0727833Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- comparator
- transistor
- input voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は２次側制御フライバツク・コンバータの保護回
路に係り、特に主トランスの２次側補助巻線に誘起され
る電圧を利用した低入力電圧保護回路に関するものであ
る。
路に係り、特に主トランスの２次側補助巻線に誘起され
る電圧を利用した低入力電圧保護回路に関するものであ
る。
フライバツク・コンバータは自励発振式の単一形トラン
ジスタ・コンバータのことを称し、コンバータ自体に低
入力電圧時あるいは出力過負荷時に対し、主スイツチン
グトランジスタの電流増幅率で決定される自己垂下機能
を持つている。
ジスタ・コンバータのことを称し、コンバータ自体に低
入力電圧時あるいは出力過負荷時に対し、主スイツチン
グトランジスタの電流増幅率で決定される自己垂下機能
を持つている。
したがつて、従来、この種のコンバータは低入力電圧時
の保護回路は特に設けられていなかつた。
の保護回路は特に設けられていなかつた。
上述した従来のフライバツク・コンバータでは、コンバ
ータ自体の持つ自己垂下機能に頼つた低入力電圧時の保
護機能は、主スイツチングトランジスタなどの素子の
“バラツキ”に大きく影響されるため、定量的な保護動
作は望めない。
ータ自体の持つ自己垂下機能に頼つた低入力電圧時の保
護機能は、主スイツチングトランジスタなどの素子の
“バラツキ”に大きく影響されるため、定量的な保護動
作は望めない。
したがつて、何らかの障害でコンバータの入力電圧が規
定以下に低下した場合には、コンバータ入力電流の増大
により主スイツチングトランジスタの短絡破壊が懸念さ
れるという問題点があつた。
定以下に低下した場合には、コンバータ入力電流の増大
により主スイツチングトランジスタの短絡破壊が懸念さ
れるという問題点があつた。
本考案の２次側制御フライバツク・コンバータの低入力
電圧保護回路は、主トランスの２次側補助巻線に誘起さ
れ整流平滑された電圧が反転入力端子に入力される比較
器と、この比較器の非反転入力端子と基準電圧を接続す
る入力電圧低下の検出にヒステリシスを持たせるための
第１の抵抗と、比較器の非反転入力端子と出力端子の間
に設けられたヒステリシスを持たせるための第２の抵抗
とからなる比較回路と、入力電圧が規定外に低下したと
き上記比較回路から出力される信号を受けると制御用誤
差増幅器の出力を短絡してコンバータ出力を垂下させる
制御用誤差増幅器出力短絡回路とを有し、主スイツチン
グトランジスタの電流増大による短絡破壊を防止するよ
うにしたものである。
電圧保護回路は、主トランスの２次側補助巻線に誘起さ
れ整流平滑された電圧が反転入力端子に入力される比較
器と、この比較器の非反転入力端子と基準電圧を接続す
る入力電圧低下の検出にヒステリシスを持たせるための
第１の抵抗と、比較器の非反転入力端子と出力端子の間
に設けられたヒステリシスを持たせるための第２の抵抗
とからなる比較回路と、入力電圧が規定外に低下したと
き上記比較回路から出力される信号を受けると制御用誤
差増幅器の出力を短絡してコンバータ出力を垂下させる
制御用誤差増幅器出力短絡回路とを有し、主スイツチン
グトランジスタの電流増大による短絡破壊を防止するよ
うにしたものである。
本考案においては、主トランスの２次側補助巻線に誘起
される電圧を利用し入力電圧を間接的に監視し、規定外
の入力電圧に低下した場合制御回路に信号を送出し、コ
ンバータ出力を垂下させる。
される電圧を利用し入力電圧を間接的に監視し、規定外
の入力電圧に低下した場合制御回路に信号を送出し、コ
ンバータ出力を垂下させる。
以下、図面に基づき本考案の実施例を詳細に説明する。
図は本考案の一実施例を示す回路図で、２次側制御フラ
イバツク・コンバータの基本回路に本考案の低入力電圧
保護回路を構成した実施例を示すものである。
イバツク・コンバータの基本回路に本考案の低入力電圧
保護回路を構成した実施例を示すものである。
図において、１は入力電源、２は主スイツチングトラン
ジスタ、３は起動抵抗、４は主巻線N1，帰還巻線N2，出
力巻線N3，補助巻線N4および制御巻線N5を有する主トラ
ンス、５は抵抗、６はダイオード、７はコンデンサ、８
は抵抗、９はトランジスタ、10は抵抗、11はダイオー
ド、12はパルストランス、13はダイオード、14はコンデ
ンサ、15は負荷、16はダイオード、17はコンデンサ、18
はダイオード、19はコンデンサ、20,21は抵抗、22は制
御用の誤差増幅器、23〜25は抵抗、26はツエナーダイオ
ードで、これらは２次側制御フライバツク・コンバータ
の基本回路を構成している。
ジスタ、３は起動抵抗、４は主巻線N1，帰還巻線N2，出
力巻線N3，補助巻線N4および制御巻線N5を有する主トラ
ンス、５は抵抗、６はダイオード、７はコンデンサ、８
は抵抗、９はトランジスタ、10は抵抗、11はダイオー
ド、12はパルストランス、13はダイオード、14はコンデ
ンサ、15は負荷、16はダイオード、17はコンデンサ、18
はダイオード、19はコンデンサ、20,21は抵抗、22は制
御用の誤差増幅器、23〜25は抵抗、26はツエナーダイオ
ードで、これらは２次側制御フライバツク・コンバータ
の基本回路を構成している。
27はトランジスタ、28,29は抵抗、30は比較器、31〜33
は抵抗で、これらは低入力電圧保護回路34を構成してい
る。
は抵抗で、これらは低入力電圧保護回路34を構成してい
る。
ここで、比較器30はツエナーダイオード26と抵抗33によ
つて決定される基準電圧VREFと主トランス４の二次側補
助巻線N4に誘起される電圧、すなわち、コンデンサ17の
両端電圧VC17を抵抗31,32によつて分圧しその抵抗32の
両端電圧VR32との比較回路を構成し、また、トランジス
タ27は上記基準電圧をオーバーしたとき、すなわち、入
力電圧が規定外に低下したとき上記比較回路の信号を受
けコンバータ出力を垂下させる制御用誤差増幅器出力短
絡回路を構成している。
つて決定される基準電圧VREFと主トランス４の二次側補
助巻線N4に誘起される電圧、すなわち、コンデンサ17の
両端電圧VC17を抵抗31,32によつて分圧しその抵抗32の
両端電圧VR32との比較回路を構成し、また、トランジス
タ27は上記基準電圧をオーバーしたとき、すなわち、入
力電圧が規定外に低下したとき上記比較回路の信号を受
けコンバータ出力を垂下させる制御用誤差増幅器出力短
絡回路を構成している。
そして、低入力電圧保護回路34におけるトランジスタ27
のコレクタは制御用の誤差増幅器22の出力端に接続さ
れ、エミツタは基準電位点に接続され、ベースは抵抗28
を介して比較器30の出力端に接続されている。また、比
較器30の非反転入力端は第２の抵抗29を介して出力端に
接続されると共に第１の抵抗33を介してツエナーダイオ
ード26のカソード側に接続され、反転入力端は抵抗31を
介してダイオード16とコンデンサ17の接続点に接続され
ると共に抵抗32を介して基準電位点に接続されている。
のコレクタは制御用の誤差増幅器22の出力端に接続さ
れ、エミツタは基準電位点に接続され、ベースは抵抗28
を介して比較器30の出力端に接続されている。また、比
較器30の非反転入力端は第２の抵抗29を介して出力端に
接続されると共に第１の抵抗33を介してツエナーダイオ
ード26のカソード側に接続され、反転入力端は抵抗31を
介してダイオード16とコンデンサ17の接続点に接続され
ると共に抵抗32を介して基準電位点に接続されている。
つぎにこの図に示す実施例の動作を説明する。
まず、主回路の基本動作は、入力電源１を投入すると起
動抵抗３を介して主スイツチングトランジスタ２のベー
スに正電位が印加されコレクタ電流が流れ始まる。そし
て、主トランス４の主巻線N1の電圧により帰還巻線N2に
は巻数に比例した正電圧が誘起し、抵抗５により決定さ
れるベース電流が流れ、コレクタ電流はベース電流と主
スイツチングトランジスタ２の電流増幅率によつて決定
される値まで直線的に増加する。このとき、主トランス
４の出力巻線N3の誘起電圧はダイオード13の逆方向に印
加されるためエネルギーは負荷15に伝達されず、主トラ
ンス４のインダクタンスに蓄積される。主スイツチング
トランジスタ２がカツトオフすると、出力巻線N3にはダ
イオード13の順方向に電圧が誘起されるため、蓄積され
たエネルギはダイオード13を通してコンデンサ14および
負荷15に伝達される。ここで、出力電圧V0の制御はトラ
ンジスタ９のコレクタ電流I2の増減によつて行われる。
動抵抗３を介して主スイツチングトランジスタ２のベー
スに正電位が印加されコレクタ電流が流れ始まる。そし
て、主トランス４の主巻線N1の電圧により帰還巻線N2に
は巻数に比例した正電圧が誘起し、抵抗５により決定さ
れるベース電流が流れ、コレクタ電流はベース電流と主
スイツチングトランジスタ２の電流増幅率によつて決定
される値まで直線的に増加する。このとき、主トランス
４の出力巻線N3の誘起電圧はダイオード13の逆方向に印
加されるためエネルギーは負荷15に伝達されず、主トラ
ンス４のインダクタンスに蓄積される。主スイツチング
トランジスタ２がカツトオフすると、出力巻線N3にはダ
イオード13の順方向に電圧が誘起されるため、蓄積され
たエネルギはダイオード13を通してコンデンサ14および
負荷15に伝達される。ここで、出力電圧V0の制御はトラ
ンジスタ９のコレクタ電流I2の増減によつて行われる。
そして、この出力電圧V0は抵抗23,24によつて分圧さ
れ、抵抗24の両端電圧VR24はツエナーダイオード26によ
つてつくられる基準電圧VREFと誤差増幅器22により比較
される。この出力電圧V0が上昇してVR24＞VREFとなつた
場合には、誤差増幅器22出力レベルが低下するため電流
I4が増加する。よつて、アンペア・ターンの法則より電
流I3、すなわち、トランジスタ９のベース電流が増加
し、主スイツチングトランジスタ２のベース電流I1の引
き込み電流I2（トランジスタ９のコレクタ電流）が増加
するため、出力電圧V0は低下する。この出力電圧V0が低
下しVR24＜VREFとなつた場合には、上述の逆の動作とな
る。
れ、抵抗24の両端電圧VR24はツエナーダイオード26によ
つてつくられる基準電圧VREFと誤差増幅器22により比較
される。この出力電圧V0が上昇してVR24＞VREFとなつた
場合には、誤差増幅器22出力レベルが低下するため電流
I4が増加する。よつて、アンペア・ターンの法則より電
流I3、すなわち、トランジスタ９のベース電流が増加
し、主スイツチングトランジスタ２のベース電流I1の引
き込み電流I2（トランジスタ９のコレクタ電流）が増加
するため、出力電圧V0は低下する。この出力電圧V0が低
下しVR24＜VREFとなつた場合には、上述の逆の動作とな
る。
つぎに、本考案の低入力電圧保護回路の動作を説明す
る。
る。
主トランス４の２次側補助巻線N4の誘起電圧VN4と入力
電圧V1Nとの間には次式が成立する。
電圧V1Nとの間には次式が成立する。
VN4＝N4／N1｛V1N−VCE(sat)｝ ……（１） 誘起電圧VN4はダイオード16を通しコンデンサ17によつ
て整流平滑される。ここでコンデンサ17の両端電圧VC17
は VC17＝VCN4−VF ……（２） となり、上記（１）式より VC17＝N4／N1｛V1N−VCE(sat)｝−VF ……（３） と表わされる。
て整流平滑される。ここでコンデンサ17の両端電圧VC17
は VC17＝VCN4−VF ……（２） となり、上記（１）式より VC17＝N4／N1｛V1N−VCE(sat)｝−VF ……（３） と表わされる。
ここで、（３）式中VCE(sat)，VFは各々入力電圧V1N，
コンデンサ17の両端電圧VC17に対し十分小さいので簡略
化のため省略すると、 VC17＝V1NN4／N1 ……（４） となり、コンデンサ17の両端電圧VC17は入力電圧V1Nに
比例した値となり、このコンデンサ17の両端電圧VC17を
監視することは、すなわち、入力電圧V1Nを監視するこ
ととなる。そして、このコンデンサ17の両端電圧VC17は
抵抗31,32によつて分圧され、抵抗32の両端電圧VR32は
比較器30により前述した基準電圧VREFと比較される。
コンデンサ17の両端電圧VC17に対し十分小さいので簡略
化のため省略すると、 VC17＝V1NN4／N1 ……（４） となり、コンデンサ17の両端電圧VC17は入力電圧V1Nに
比例した値となり、このコンデンサ17の両端電圧VC17を
監視することは、すなわち、入力電圧V1Nを監視するこ
ととなる。そして、このコンデンサ17の両端電圧VC17は
抵抗31,32によつて分圧され、抵抗32の両端電圧VR32は
比較器30により前述した基準電圧VREFと比較される。
そして、抵抗32の両端電圧VR32と基準電圧VREFとの間に
VR32＞VREFの関係があるときは、比較器30出力はロウレ
ベルにあるためトランジスタ27はオフ状態であり、出力
電圧は正常値にある。ここで、入力電圧V1N、すなわ
ち、コンデンサ17の両端電圧VC17が低下し、VR32＜VREF
となると、比較器30出力がハイレベルになるためトラン
ジスタ27がオンし、制御用の誤差増幅器22の出力を短絡
するため、出力電圧は垂下する。
VR32＞VREFの関係があるときは、比較器30出力はロウレ
ベルにあるためトランジスタ27はオフ状態であり、出力
電圧は正常値にある。ここで、入力電圧V1N、すなわ
ち、コンデンサ17の両端電圧VC17が低下し、VR32＜VREF
となると、比較器30出力がハイレベルになるためトラン
ジスタ27がオンし、制御用の誤差増幅器22の出力を短絡
するため、出力電圧は垂下する。
以上のように、入力電圧が規定以下に低下した場合、出
力を垂下することで入力電流の増大による主スイツチン
グトランジスタ２の短絡破壊を防止するものである。
力を垂下することで入力電流の増大による主スイツチン
グトランジスタ２の短絡破壊を防止するものである。
なお、この図に示す実施例においては、雑音などの外乱
による回路の誤動作防止のために抵抗29および33を挿入
してヒステリシスを設けている。このヒステリシス幅V
THは次式（５）によつて決定される。
による回路の誤動作防止のために抵抗29および33を挿入
してヒステリシスを設けている。このヒステリシス幅V
THは次式（５）によつて決定される。
VTH＝R33（V0H−V0L）/R29＋R33 ……（５） ここで、VOH：比較器ハイレベルスレツシヨルド電圧 VOL：比較器ロウレベルスレツシヨルド電圧 〔考案の効果〕 以上説明したように、本考案は主トランスの２次側補助
巻線に誘起される電圧を利用し入力電圧を間接的に監視
することにより、少ない部品点数で入力電圧低下時にお
ける主スイツチングトランジスタの短絡破壊を防止する
ことができるため、回路の信頼性の向上に大きな効果が
ある。
巻線に誘起される電圧を利用し入力電圧を間接的に監視
することにより、少ない部品点数で入力電圧低下時にお
ける主スイツチングトランジスタの短絡破壊を防止する
ことができるため、回路の信頼性の向上に大きな効果が
ある。
図は本考案の一実施例を示す回路図である。 ２……主スイツチングトランジスタ、４……主トラン
ス、17……コンデンサ、22……誤差増幅器、26……ツエ
ナーダイオード、27……トランジスタ、28,29……抵
抗、30……比較器、31〜33……抵抗、34……低入力電圧
保護回路。
ス、17……コンデンサ、22……誤差増幅器、26……ツエ
ナーダイオード、27……トランジスタ、28,29……抵
抗、30……比較器、31〜33……抵抗、34……低入力電圧
保護回路。
───────────────────────────────────────────────────── フロントページの続き (72)考案者 手塚 泰朗 東京都港区芝５丁目33番１号 日本電気株 式会社内 (56)参考文献 特開 昭60−176417（ＪＰ，Ａ) 特開 昭55−32428（ＪＰ，Ａ) 特開 昭63−99767（ＪＰ，Ａ) 実開 昭62−178787（ＪＰ，Ｕ) 実開 昭60−114530（ＪＰ，Ｕ) 実開 昭60−93443（ＪＰ，Ｕ) 実開 昭56−100093（ＪＰ，Ｕ) 実開 昭57−31087（ＪＰ，Ｕ) 実開 昭55−32644（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】主トランスの１次側に接続された主スイツ
チングトランジスタと、このトランジスタのベースにコ
レクタが接続されパルストランスにベースが接続され
た、前記トランジスタのベース電流を制御するためのト
ランジスタと、主トランスの２次側に設けられ基準電圧
とコンバータの出力電圧を比較すると共に出力がパルス
トランスに接続された、前記出力電圧に基づいてベース
電流を変化させ主スイツチングトランジスタを制御する
制御用誤差増幅器とを有する自励発振式の２次側制御フ
ライバツク・コンバータにおいて、 主トランスの２次側補助巻線に誘起され整流平滑された
電圧が反転入力端子に入力される比較器と、この比較器
の非反転入力端子と基準電圧を接続する入力電圧低下の
検出にヒステリシスを持たせるための第１の抵抗と、比
較器の非反転入力端子と出力端子の間に設けられたヒス
テリシスを持たせるための第２の抵抗とからなる比較回
路と、 入力電圧が規定外に低下したとき前記比較回路から出力
される信号を受けると制御用誤差増幅器の出力を短絡し
てコンバータ出力を垂下させる制御用誤差増幅器出力短
絡回路とを有し、主スイツチングトランジスタの電流増
大による短絡破壊を防止し得るようにしたことを特徴と
する２次側制御フライバツク・コンバータの低入力電圧
保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988027539U JPH0727833Y2 (ja) | 1988-03-03 | 1988-03-03 | ２次側制御フライバツク・コンバータの低入力電圧保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988027539U JPH0727833Y2 (ja) | 1988-03-03 | 1988-03-03 | ２次側制御フライバツク・コンバータの低入力電圧保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01131289U JPH01131289U (ja) | 1989-09-06 |
| JPH0727833Y2 true JPH0727833Y2 (ja) | 1995-06-21 |
Family
ID=31250112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988027539U Expired - Lifetime JPH0727833Y2 (ja) | 1988-03-03 | 1988-03-03 | ２次側制御フライバツク・コンバータの低入力電圧保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0727833Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108599602A (zh) * | 2018-07-10 | 2018-09-28 | 宋庆国 | 一种基于磁开关控制的分布式电源系统及控制方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5532644U (ja) * | 1978-08-22 | 1980-03-03 | ||
| JPS5838071B2 (ja) * | 1978-08-25 | 1983-08-20 | 東光株式会社 | スイツチングレギユレ−タ |
| JPS56100093U (ja) * | 1979-12-27 | 1981-08-06 | ||
| JPS5731087U (ja) * | 1980-07-26 | 1982-02-18 | ||
| JPS6093443U (ja) * | 1983-11-30 | 1985-06-26 | 富士電機株式会社 | 停電検出回路 |
| JPS60114530U (ja) * | 1984-01-05 | 1985-08-02 | 富士電気化学株式会社 | 許容入力電圧範囲を有する電源装置 |
| JPS60176417A (ja) * | 1984-02-22 | 1985-09-10 | 松下電器産業株式会社 | 停電検出装置 |
| JPS62178787U (ja) * | 1986-04-28 | 1987-11-13 | ||
| JPS6399767A (ja) * | 1986-10-13 | 1988-05-02 | Fujitsu Denso Ltd | フライバツクコンバ−タ |
-
1988
- 1988-03-03 JP JP1988027539U patent/JPH0727833Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01131289U (ja) | 1989-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3450929B2 (ja) | スイッチング電源装置 | |
| US6816392B2 (en) | Overcurrent output protecting circuit and constant-voltage switching power supply incorporating the same | |
| JPH0279773A (ja) | 電源制御回路 | |
| JPH0727833Y2 (ja) | ２次側制御フライバツク・コンバータの低入力電圧保護回路 | |
| JP3178972B2 (ja) | 自励式フライバックコンバータ | |
| JPH0638520A (ja) | Ｄｃ−ｄｃコンバータの過電流保護回路 | |
| JP2000148265A (ja) | スイッチング電源 | |
| JP3419134B2 (ja) | 自励式コンバータ装置 | |
| JP2003164146A (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| JPH08251915A (ja) | スイッチング・レギュレータ | |
| JP2000032747A (ja) | スイッチング電源装置 | |
| JPH0315423B2 (ja) | ||
| JPS6223270Y2 (ja) | ||
| JPH0739349Y2 (ja) | 自励型コンバータの過電圧保護回路 | |
| JPS631028B2 (ja) | ||
| JPS648525B2 (ja) | ||
| JPS6361869B2 (ja) | ||
| JPS631027B2 (ja) | ||
| JPH0537666Y2 (ja) | ||
| JPH0732598B2 (ja) | スイッチング電源装置 | |
| JP2515394Y2 (ja) | スイッチング電源の過電流保護回路 | |
| JP3177356B2 (ja) | 電源回路 | |
| JPH0528947Y2 (ja) | ||
| JPS6233412Y2 (ja) | ||
| JPS6412182B2 (ja) |