JPH07273103A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07273103A JPH07273103A JP5938094A JP5938094A JPH07273103A JP H07273103 A JPH07273103 A JP H07273103A JP 5938094 A JP5938094 A JP 5938094A JP 5938094 A JP5938094 A JP 5938094A JP H07273103 A JPH07273103 A JP H07273103A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- region
- element isolation
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 ゲート酸化膜の薄膜化減少による歩留りの低
下を防止する。 【構成】 半導体装置の製造方法においてゲート酸化膜
を、シリコン基板上に素子分離領域の酸化膜と活性領域
の酸化膜を形成する工程と、前記素子分離領域の酸化膜
の端部に開口を有するマスクを形成する工程と、該マス
クを介して不純物をイオン注入することにより前記端部
下のシリコン基板の表面層に高濃度不純物領域１２を形
成する工程と、上記マスクと活性領域の酸化膜を除去し
た後、シリコン基板の活性領域と高濃度不純物領域を酸
化することによって前記端部に厚いゲート酸化膜１３を
形成する工程により形成する。
下を防止する。 【構成】 半導体装置の製造方法においてゲート酸化膜
を、シリコン基板上に素子分離領域の酸化膜と活性領域
の酸化膜を形成する工程と、前記素子分離領域の酸化膜
の端部に開口を有するマスクを形成する工程と、該マス
クを介して不純物をイオン注入することにより前記端部
下のシリコン基板の表面層に高濃度不純物領域１２を形
成する工程と、上記マスクと活性領域の酸化膜を除去し
た後、シリコン基板の活性領域と高濃度不純物領域を酸
化することによって前記端部に厚いゲート酸化膜１３を
形成する工程により形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関する。特に、素子分離領域と活性領域の境界におけ
る酸化膜の絶縁性能の向上に関する。
に関する。特に、素子分離領域と活性領域の境界におけ
る酸化膜の絶縁性能の向上に関する。
【０００２】
【従来の技術】大容量の超ＬＳＩメモリ等の半導体装置
には、限られたチップ面積内で如何に集積度の高い集積
回路を形成するかが重要である。集積度の向上は、集積
回路を、構成する素子の微細化によるところが大きい。
このような集積回路を構成する個々の素子の微細化は、
チャネル幅、チャネル長をより微細化する必要があり、
それに伴ってゲ−ト酸化膜の薄膜化が必要となってい
る。
には、限られたチップ面積内で如何に集積度の高い集積
回路を形成するかが重要である。集積度の向上は、集積
回路を、構成する素子の微細化によるところが大きい。
このような集積回路を構成する個々の素子の微細化は、
チャネル幅、チャネル長をより微細化する必要があり、
それに伴ってゲ−ト酸化膜の薄膜化が必要となってい
る。
【０００３】図４は、従来技術によるゲ−ト電極形成の
工程を示す概略図である。この図では、まず、シリコン
基板４１に酸化膜４２、次いで窒化膜４３を積層し、フ
ォトリソグラフィ工程により所望の場所を開口し、その
部分のみエッチングにより窒化膜及び窒化膜を除去する
（図４（ａ））。次に熱酸化により、選択的に酸化膜４
４を成長させ、素子分離領域にロコス膜を形成した後
（図４（ｂ））、フッ酸処理により窒化膜上の酸化膜除
去を行い、熱リン酸により窒化膜の除去を行う（図４
（ｃ））。その後、活性領域の酸化膜を除去した後、ゲ
−ト酸化膜を熱酸化により形成し、ポリシリコンの成膜
の後、ゲ−ト電極４６を加工する（図４（ｄ））。
工程を示す概略図である。この図では、まず、シリコン
基板４１に酸化膜４２、次いで窒化膜４３を積層し、フ
ォトリソグラフィ工程により所望の場所を開口し、その
部分のみエッチングにより窒化膜及び窒化膜を除去する
（図４（ａ））。次に熱酸化により、選択的に酸化膜４
４を成長させ、素子分離領域にロコス膜を形成した後
（図４（ｂ））、フッ酸処理により窒化膜上の酸化膜除
去を行い、熱リン酸により窒化膜の除去を行う（図４
（ｃ））。その後、活性領域の酸化膜を除去した後、ゲ
−ト酸化膜を熱酸化により形成し、ポリシリコンの成膜
の後、ゲ−ト電極４６を加工する（図４（ｄ））。
【０００４】ところが、熱酸化を行ったゲ−ト酸化膜
は、素子分離領域の厚い酸化膜との境界部分４７におい
て、境界部分以外のゲ−ト酸化膜に比べ薄くなることが
知られている。これは、素子分離領域に厚い酸化膜を形
成する工程中のダメ−ジが、素子分離領域と活性領域の
境界部に加わりやすく、酸化膜４２の存在のためゲ−ト
酸化膜形成時に境界部で酸素の拡散が阻止され酸化が十
分に行われないからである。このためゲ−ト酸化膜を薄
膜化すればするほど、境界部４７で絶縁膜であるゲ−ト
酸化膜の耐圧不良が多発することとなる。耐圧不良は更
に、半導体装置の製造において歩留りの低下や、製品の
信頼性を低下させることにもつながる。
は、素子分離領域の厚い酸化膜との境界部分４７におい
て、境界部分以外のゲ−ト酸化膜に比べ薄くなることが
知られている。これは、素子分離領域に厚い酸化膜を形
成する工程中のダメ−ジが、素子分離領域と活性領域の
境界部に加わりやすく、酸化膜４２の存在のためゲ−ト
酸化膜形成時に境界部で酸素の拡散が阻止され酸化が十
分に行われないからである。このためゲ−ト酸化膜を薄
膜化すればするほど、境界部４７で絶縁膜であるゲ−ト
酸化膜の耐圧不良が多発することとなる。耐圧不良は更
に、半導体装置の製造において歩留りの低下や、製品の
信頼性を低下させることにもつながる。
【０００５】このような薄膜化現像の解決方法として、
特開平２−１２５６１７号公報に記載の方法がある。こ
の方法を図５を参照して説明する。まず、図５（ａ）の
ように、素子分離形成領域に厚い酸化膜３１を堆積させ
た後、拡散層領域３２を開口する。次に、全面を酸化
し、後に形成されるゲ−ト酸化膜より厚い酸化膜３３を
形成する（図５（ｂ））。この酸化により、厚い酸化膜
３１と拡散層領域３２との境界部には第１のくびれ３４
が形成される。
特開平２−１２５６１７号公報に記載の方法がある。こ
の方法を図５を参照して説明する。まず、図５（ａ）の
ように、素子分離形成領域に厚い酸化膜３１を堆積させ
た後、拡散層領域３２を開口する。次に、全面を酸化
し、後に形成されるゲ−ト酸化膜より厚い酸化膜３３を
形成する（図５（ｂ））。この酸化により、厚い酸化膜
３１と拡散層領域３２との境界部には第１のくびれ３４
が形成される。
【０００６】次に、高濃度イオンを左右斜めから注入す
る。図５（ｃ）中３５は右からのイオン注入ビ−ム、３
６は左からのイオン注入ビ−ムを示しているが、厚い酸
化膜３１側の酸化膜３３は、他の部分に比べて注入量が
少なくなる。これは、左からのイオン注入ビ−ム３６が
厚い酸化膜３１によって阻害され、イオン注入の影３７
が形成されるからである。
る。図５（ｃ）中３５は右からのイオン注入ビ−ム、３
６は左からのイオン注入ビ−ムを示しているが、厚い酸
化膜３１側の酸化膜３３は、他の部分に比べて注入量が
少なくなる。これは、左からのイオン注入ビ−ム３６が
厚い酸化膜３１によって阻害され、イオン注入の影３７
が形成されるからである。
【０００７】続いて、フッ酸を使用して全面にエッチバ
ックを行う。エッチングレ−トは、一般にイオン注入量
が多い程速いので、イオン注入の影３７は除去されずに
残ることとなる（図５（ｄ））。更に、酸化を行ってゲ
−ト酸化膜３４を形成することによりゲ−ト酸化膜の膜
厚の減少を改善することができるとしている（図５
（ｅ））。
ックを行う。エッチングレ−トは、一般にイオン注入量
が多い程速いので、イオン注入の影３７は除去されずに
残ることとなる（図５（ｄ））。更に、酸化を行ってゲ
−ト酸化膜３４を形成することによりゲ−ト酸化膜の膜
厚の減少を改善することができるとしている（図５
（ｅ））。
【０００８】また、別の方法として、特開平４−３２１
２２８号公報に記載の方法があげられる。この方法は、
素子分離領域のロコス膜を２段階に分けて形成すること
により、ゲ−ト酸化膜形成時に、ゲ−ト酸化膜の端部に
酸素が十分供給されるようにする技術である。
２２８号公報に記載の方法があげられる。この方法は、
素子分離領域のロコス膜を２段階に分けて形成すること
により、ゲ−ト酸化膜形成時に、ゲ−ト酸化膜の端部に
酸素が十分供給されるようにする技術である。
【０００９】
【発明が解決しようとする課題】特開平２−１２５６１
７号に記載の方法では、拡散層領域と素子分離領域を形
成する厚い酸化膜との境界部に、ゲ−ト酸化膜より厚い
酸化膜領域を形成することにより、ゲ−ト酸化膜のくび
れを改善している。しかしながら、その後の工程で第２
のくびれ３８が生じ、くびれの根本的解決はできていな
い。また、イオン注入時に図５（ｃ）の遷移領域３７を
形成するためには、ある程度の急峻な段差が必要とな
り、後のゲ−ト電極の加工時のリソグラフィ工程で、十
分なフォ−カスマ−ジンが必要となり、トランジスタの
微細化の要請に反することとなる。
７号に記載の方法では、拡散層領域と素子分離領域を形
成する厚い酸化膜との境界部に、ゲ−ト酸化膜より厚い
酸化膜領域を形成することにより、ゲ−ト酸化膜のくび
れを改善している。しかしながら、その後の工程で第２
のくびれ３８が生じ、くびれの根本的解決はできていな
い。また、イオン注入時に図５（ｃ）の遷移領域３７を
形成するためには、ある程度の急峻な段差が必要とな
り、後のゲ−ト電極の加工時のリソグラフィ工程で、十
分なフォ−カスマ−ジンが必要となり、トランジスタの
微細化の要請に反することとなる。
【００１０】更に、上記方法では大きい角度の斜めイオ
ン注入を必要とし、装置的に高度な技術となる。また、
通常のロコス法による素子分離法では厚い酸化膜３１は
その境界部がなだらかとなるので、イオン注入角度を大
きくする必要がある。この方法を適用するには更に大き
い角度が要求されるため、従来のロコス法などによる素
子分離法との併用は難しい。
ン注入を必要とし、装置的に高度な技術となる。また、
通常のロコス法による素子分離法では厚い酸化膜３１は
その境界部がなだらかとなるので、イオン注入角度を大
きくする必要がある。この方法を適用するには更に大き
い角度が要求されるため、従来のロコス法などによる素
子分離法との併用は難しい。
【００１１】また、ゲート酸化膜４０に接する酸化膜３
３の存在のため、ゲート酸化時に、酸化種の供給を他の
場所と同等にできないので、くびれ部３８での膜厚をく
びれ部以外の膜厚以上にはできないという問題を生じて
いる。特開平４−３２１２２８号に記載の方法では、技
術的難しさはないものの、工程数が非常に増えるため量
産に向かない。
３の存在のため、ゲート酸化時に、酸化種の供給を他の
場所と同等にできないので、くびれ部３８での膜厚をく
びれ部以外の膜厚以上にはできないという問題を生じて
いる。特開平４−３２１２２８号に記載の方法では、技
術的難しさはないものの、工程数が非常に増えるため量
産に向かない。
【００１２】また、実開平１−９７５６７号においても
ゲート酸化膜の薄膜化を防止する構造が開示されている
が、製造が困難という問題がある。以上の点を鑑み、こ
の発明の発明者らは、素子分離領域と活性領域の境界部
でのゲ−ト酸化膜の薄膜化による特性劣化を招くことな
く、ゲ−ト酸化膜をより薄膜化する簡便な技術を見出し
この発明をなすことに至った。
ゲート酸化膜の薄膜化を防止する構造が開示されている
が、製造が困難という問題がある。以上の点を鑑み、こ
の発明の発明者らは、素子分離領域と活性領域の境界部
でのゲ−ト酸化膜の薄膜化による特性劣化を招くことな
く、ゲ−ト酸化膜をより薄膜化する簡便な技術を見出し
この発明をなすことに至った。
【００１３】
【課題を解決するための手段】この発明によれば、シリ
コン基板上に素子分離領域の酸化膜と活性領域の酸化膜
を形成する工程と、前記素子分離領域の酸化膜の端部に
開口を有するマスクを形成する工程と、該マスクを介し
て不純物をイオン注入することにより前記端部下のシリ
コン基板の表面層に高濃度不純物領域を形成する工程
と、上記マスクと活性領域の酸化膜を除去した後、シリ
コン基板の活性領域と高濃度不純物領域を酸化すること
によって前記端部に厚いゲート酸化膜を形成する工程を
含むことを特徴とする半導体装置の製造方法が提供され
る。
コン基板上に素子分離領域の酸化膜と活性領域の酸化膜
を形成する工程と、前記素子分離領域の酸化膜の端部に
開口を有するマスクを形成する工程と、該マスクを介し
て不純物をイオン注入することにより前記端部下のシリ
コン基板の表面層に高濃度不純物領域を形成する工程
と、上記マスクと活性領域の酸化膜を除去した後、シリ
コン基板の活性領域と高濃度不純物領域を酸化すること
によって前記端部に厚いゲート酸化膜を形成する工程を
含むことを特徴とする半導体装置の製造方法が提供され
る。
【００１４】更に発明によれば、素子分離領域の酸化膜
と活性領域の酸化膜が形成されたシリコン基板上に、素
子分離領域の酸化膜の端部に開口を有するマスクを形成
する。上記開口は、素子分離領域の酸化膜の端部のシリ
コン基板中に不純物をイオン注入するためのものであ
る。
と活性領域の酸化膜が形成されたシリコン基板上に、素
子分離領域の酸化膜の端部に開口を有するマスクを形成
する。上記開口は、素子分離領域の酸化膜の端部のシリ
コン基板中に不純物をイオン注入するためのものであ
る。
【００１５】上記マスクは、端部以外の活性領域に不純
物がイオン注入されないように活性領域を被覆するもの
であって、その形成方法として次の２つがある。第１の
方法はマスクの形成が、シリコン基板上に、第１の酸化
膜、第１の窒化膜、第２の酸化膜及び第２の窒化膜を順
に形成しこれらの膜をフォトリソグラフィ法によって同
じパターンにエッチングして素子分離領域を開口し、第
１と第２の酸化膜及び第１の窒化膜の側壁に酸化膜のサ
イドウォールスペーサーを形成した後、該酸化膜のサイ
ドウォールスペーサー上及び第２の窒化膜の側壁上に窒
化膜のサイドウォールスペーサーを形成し、ロコス酸化
法によって開口部のシリコン基板を酸化し素子分離領域
の酸化膜を形成し、この後に、ウェットエッチング法に
よって第２の窒化膜、窒化膜のサイドウォールスペーサ
ー、第２の酸化膜及び酸化膜のサイドウォールスペーサ
ーを除去することによる。
物がイオン注入されないように活性領域を被覆するもの
であって、その形成方法として次の２つがある。第１の
方法はマスクの形成が、シリコン基板上に、第１の酸化
膜、第１の窒化膜、第２の酸化膜及び第２の窒化膜を順
に形成しこれらの膜をフォトリソグラフィ法によって同
じパターンにエッチングして素子分離領域を開口し、第
１と第２の酸化膜及び第１の窒化膜の側壁に酸化膜のサ
イドウォールスペーサーを形成した後、該酸化膜のサイ
ドウォールスペーサー上及び第２の窒化膜の側壁上に窒
化膜のサイドウォールスペーサーを形成し、ロコス酸化
法によって開口部のシリコン基板を酸化し素子分離領域
の酸化膜を形成し、この後に、ウェットエッチング法に
よって第２の窒化膜、窒化膜のサイドウォールスペーサ
ー、第２の酸化膜及び酸化膜のサイドウォールスペーサ
ーを除去することによる。
【００１６】第１の酸化膜、第１の窒化膜、第２の酸化
膜及び第２の窒化膜は、通常それぞれ２５〜１５０Å、
１０００〜２５００Å、１００〜５００Å及び１００〜
１０００Åの膜厚であり、酸化膜のサイドウォールスペ
ーサーは、通常１００〜５００Åの膜厚である。窒化膜
のサイドウォールスペーサーは、通常５００〜１０００
Åの膜厚である。
膜及び第２の窒化膜は、通常それぞれ２５〜１５０Å、
１０００〜２５００Å、１００〜５００Å及び１００〜
１０００Åの膜厚であり、酸化膜のサイドウォールスペ
ーサーは、通常１００〜５００Åの膜厚である。窒化膜
のサイドウォールスペーサーは、通常５００〜１０００
Åの膜厚である。
【００１７】第１の窒化膜の膜厚は、選択注入するイオ
ン種、注入エネルギーと深く関係する。例えば、高濃度
領域形成のためには、注入領域のバーズビーク（素子分
離領域の酸化膜の鳥のくちばし状の部分）の膜厚が２０
０Åのとき、ＮＭＯＳ部イオン種Ｂ+ 注入エネルギー１
０ＫｅＶ Ｒｐ（ＳｉＯ2)＝２９８Å、ＰＭＯＳ部イオ
ン種Ａｓ+ 注入エネルギー４０ＫｅＶ Ｒｐ（ＳｉＯ2)
＝０．０２２μｍが必要である。そのとき、マスクとし
て必要な第１の窒化膜の膜厚は、３ΔＲｐまで考慮する
と、Ｂ+ にたいして（２３０＋３×１０３）＝５３９
Å、Ａｓ+ にたいして（１６９＋５６×３）＝３３７Å
以上あれば良い。酸化防止膜としての窒化膜３の膜厚が
１０００Å以上あれば問題なく、注入マスクとなり得
る。
ン種、注入エネルギーと深く関係する。例えば、高濃度
領域形成のためには、注入領域のバーズビーク（素子分
離領域の酸化膜の鳥のくちばし状の部分）の膜厚が２０
０Åのとき、ＮＭＯＳ部イオン種Ｂ+ 注入エネルギー１
０ＫｅＶ Ｒｐ（ＳｉＯ2)＝２９８Å、ＰＭＯＳ部イオ
ン種Ａｓ+ 注入エネルギー４０ＫｅＶ Ｒｐ（ＳｉＯ2)
＝０．０２２μｍが必要である。そのとき、マスクとし
て必要な第１の窒化膜の膜厚は、３ΔＲｐまで考慮する
と、Ｂ+ にたいして（２３０＋３×１０３）＝５３９
Å、Ａｓ+ にたいして（１６９＋５６×３）＝３３７Å
以上あれば良い。酸化防止膜としての窒化膜３の膜厚が
１０００Å以上あれば問題なく、注入マスクとなり得
る。
【００１８】素子分離領域の酸化膜は、通常３０００〜
８０００Åの膜厚である。上記酸化膜及び窒化膜のいず
れも公知の方法によって作製することができる。上記ウ
ェットエッチング法は、窒化膜をエッチングする場合例
えば熱リン酸水溶液等が用いられ、酸化膜をエッチング
する場合例えば弗酸水溶液等が用いられる。このウェッ
トエッチングによりマスクが酸化膜及び窒化膜のサイド
ウォールスペーサーを除去して形成されるので、素子分
離領域の酸化膜の端部を自己整合的に開口することがで
きるという利点がある。
８０００Åの膜厚である。上記酸化膜及び窒化膜のいず
れも公知の方法によって作製することができる。上記ウ
ェットエッチング法は、窒化膜をエッチングする場合例
えば熱リン酸水溶液等が用いられ、酸化膜をエッチング
する場合例えば弗酸水溶液等が用いられる。このウェッ
トエッチングによりマスクが酸化膜及び窒化膜のサイド
ウォールスペーサーを除去して形成されるので、素子分
離領域の酸化膜の端部を自己整合的に開口することがで
きるという利点がある。
【００１９】第２の方法は、素子分離領域の酸化膜と活
性領域の酸化膜が形成されたシリコン基板上に、素子分
離領域の酸化膜の端部に開口を有するフォトレジスト膜
を積層して行なわれる。この発明においては、上記マス
クを用いて端部の酸化膜を通してシリコン基板内に不純
物とイオン注入して高濃度不純物領域を形成する。
性領域の酸化膜が形成されたシリコン基板上に、素子分
離領域の酸化膜の端部に開口を有するフォトレジスト膜
を積層して行なわれる。この発明においては、上記マス
クを用いて端部の酸化膜を通してシリコン基板内に不純
物とイオン注入して高濃度不純物領域を形成する。
【００２０】上記イオン注入は、端部下のシリコン基板
内に高濃度不純物領域を形成するためのものであって、
注入する不純物は、ｐチャネルのＭＯＳトランジスタを
作製する場合は、Ｐ、Ａｓ又はＳｂ等のｎ型不純物が用
いられ、ｎチャネルＭＯＳトランジスタを作製する場合
は、Ｂ又はＩｎ等のｐ型不純物が用いられる。不純物イ
オンのエネルギーは、通常２０〜６０ＫｅＶである。
内に高濃度不純物領域を形成するためのものであって、
注入する不純物は、ｐチャネルのＭＯＳトランジスタを
作製する場合は、Ｐ、Ａｓ又はＳｂ等のｎ型不純物が用
いられ、ｎチャネルＭＯＳトランジスタを作製する場合
は、Ｂ又はＩｎ等のｐ型不純物が用いられる。不純物イ
オンのエネルギーは、通常２０〜６０ＫｅＶである。
【００２１】また、イオン注入は、端部の酸化膜を弗酸
水溶液で処理することによってその膜厚を薄くして行な
うのが好ましい。この膜厚は、通常１００〜３００Åで
ある。上記高濃度不純物領域は、素子分離領域の酸化膜
の端部において膜厚低下のない酸化膜を形成するための
ものであって、低濃度不純物領域の酸化によって形成さ
れる酸化膜の膜厚に比べて酸化速度が大きく、例えば２
倍以上の膜厚にすることができる。
水溶液で処理することによってその膜厚を薄くして行な
うのが好ましい。この膜厚は、通常１００〜３００Åで
ある。上記高濃度不純物領域は、素子分離領域の酸化膜
の端部において膜厚低下のない酸化膜を形成するための
ものであって、低濃度不純物領域の酸化によって形成さ
れる酸化膜の膜厚に比べて酸化速度が大きく、例えば２
倍以上の膜厚にすることができる。
【００２２】この発明においては、上記マスクと活性領
域の酸化膜を除去した後、シリコン基板の活性領域と高
濃度不純物領域を酸化することによって素子分離領域の
端部が厚くなり、薄膜化減少を防ぐことができるゲート
酸化膜が形成される。上記酸化は、通常のゲート酸化膜
の作製と同様の条件で行うことができる。得られたゲー
ト酸化膜は、素子分離領域の酸化膜との隣接する領域に
おいても、この領域に形成された高濃度不純物領域の酸
化速度が速いため、通常発生するような膜厚の低下はな
く絶縁性能に優れたものである。
域の酸化膜を除去した後、シリコン基板の活性領域と高
濃度不純物領域を酸化することによって素子分離領域の
端部が厚くなり、薄膜化減少を防ぐことができるゲート
酸化膜が形成される。上記酸化は、通常のゲート酸化膜
の作製と同様の条件で行うことができる。得られたゲー
ト酸化膜は、素子分離領域の酸化膜との隣接する領域に
おいても、この領域に形成された高濃度不純物領域の酸
化速度が速いため、通常発生するような膜厚の低下はな
く絶縁性能に優れたものである。
【００２３】
【作用】素子分離領域の酸化膜の端部下のシリコン基板
内に形成された高濃度不純物領域が、ゲート絶縁膜形成
の酸化工程において活性領域の他の領域よりも速い速度
で酸化され、端部が他の領域のゲート絶縁膜よりも膜厚
が厚くなり端部における絶縁性能を向上させる。
内に形成された高濃度不純物領域が、ゲート絶縁膜形成
の酸化工程において活性領域の他の領域よりも速い速度
で酸化され、端部が他の領域のゲート絶縁膜よりも膜厚
が厚くなり端部における絶縁性能を向上させる。
【００２４】
【実施例】この発明の実施例を、図面に基づいて説明す
る。実施例１ まず、図１（ａ）に示すように、シリコン基板１上に、
熱酸化法による膜厚２５〜１５０Åの酸化膜２、ＬＰ−
ＣＶＤ法による膜厚１０００〜２５００Åの窒化膜３、
ＣＶＤ法による膜厚１００〜５００Åの酸化膜４及びＣ
ＶＤ法による膜厚１００〜１０００Åの窒化膜５を順に
積層する。
る。実施例１ まず、図１（ａ）に示すように、シリコン基板１上に、
熱酸化法による膜厚２５〜１５０Åの酸化膜２、ＬＰ−
ＣＶＤ法による膜厚１０００〜２５００Åの窒化膜３、
ＣＶＤ法による膜厚１００〜５００Åの酸化膜４及びＣ
ＶＤ法による膜厚１００〜１０００Åの窒化膜５を順に
積層する。
【００２５】次にこの上にフォトレジスト膜を積層し素
子分離領域６上のフォトレジスト膜をエッチングしてフ
ォトレジストパターン１５を形成しこのフォトレジスト
パターン１５をマスクして窒化膜５、酸化膜４、窒化膜
３及び酸化膜２を異方性エッチング法によってエッチン
グして開口する。次に、図１（ｂ）に示すように、ＣＶ
Ｄ法によって全面に酸化膜厚１００〜５００Åの酸化膜
を積層した後、異方性エッチング法によってサイドウォ
ールスペーサー８を形成する。
子分離領域６上のフォトレジスト膜をエッチングしてフ
ォトレジストパターン１５を形成しこのフォトレジスト
パターン１５をマスクして窒化膜５、酸化膜４、窒化膜
３及び酸化膜２を異方性エッチング法によってエッチン
グして開口する。次に、図１（ｂ）に示すように、ＣＶ
Ｄ法によって全面に酸化膜厚１００〜５００Åの酸化膜
を積層した後、異方性エッチング法によってサイドウォ
ールスペーサー８を形成する。
【００２６】次に、図１（ｃ）に示すようにＣＶＤ法に
よって全面に膜厚５００〜１０００Åの窒化膜を積層し
た後、異方性エッチングによってサイドウォールスペー
サー１０を形成する。次に、図１（ｄ）に示すようにシ
リコン基板の素子分離領域６をロコス酸化することによ
って膜厚３０００〜８０００Åのロコス酸化膜１１を形
成する。
よって全面に膜厚５００〜１０００Åの窒化膜を積層し
た後、異方性エッチングによってサイドウォールスペー
サー１０を形成する。次に、図１（ｄ）に示すようにシ
リコン基板の素子分離領域６をロコス酸化することによ
って膜厚３０００〜８０００Åのロコス酸化膜１１を形
成する。
【００２７】次に、図２（ｅ）に示すように熱リン酸水
溶液によって窒化膜５及びサイドウォールスペーサー１
０を除去し、次にフッ酸水溶液によって酸化膜４及びサ
イドウォールスペーサー８を除去し続いて更にロコス酸
化膜のバーズビーク部の膜厚が２００Å程度になるまで
除去する。次に、図２（ｆ）に示すように、窒化膜３と
ロコス酸化膜の厚膜部をマスクとし、ロコス酸化膜の端
部下の領域のシリコン基板中に、４０ＫｅＶのＡｓ+ を
イオン注入して不純物濃度２×１０15ｃｍ2(Ｒｐ（Ｓｉ
Ｎ）＝０．０１μｍ、Ｒｐ（ＳｉＯ2)＝０．０２２μ
ｍ）の高濃度不純物領域１２を形成する。
溶液によって窒化膜５及びサイドウォールスペーサー１
０を除去し、次にフッ酸水溶液によって酸化膜４及びサ
イドウォールスペーサー８を除去し続いて更にロコス酸
化膜のバーズビーク部の膜厚が２００Å程度になるまで
除去する。次に、図２（ｆ）に示すように、窒化膜３と
ロコス酸化膜の厚膜部をマスクとし、ロコス酸化膜の端
部下の領域のシリコン基板中に、４０ＫｅＶのＡｓ+ を
イオン注入して不純物濃度２×１０15ｃｍ2(Ｒｐ（Ｓｉ
Ｎ）＝０．０１μｍ、Ｒｐ（ＳｉＯ2)＝０．０２２μ
ｍ）の高濃度不純物領域１２を形成する。
【００２８】次に、図２（ｇ）に示すように熱リン酸水
溶液によって窒化膜３を除去し、フッ酸水溶液によって
酸化膜２を除去する。次に、熱酸化法によってゲート酸
化膜１３を形成する。このとき高濃度不純物領域１２は
増速酸化が起りゲート酸化膜１３より厚い端部の酸化膜
１４が形成され、ロコス端のくびれを無くすことができ
る。この後、既知のトランジスタ工程を行えば、高い信
頼性をもったより薄いゲート酸化膜をもつＰＭＯＳトラ
ンジスタが完成する。なお実施例ではＰＭＯＳトランジ
スタを規定しているが、ＬＯＣＯＳ端への注入イオン種
を変えることによりＮＭＯＳにも適用でき、更にマスク
でうちわけることによりＣＭＯＳにも適用することがで
きる。
溶液によって窒化膜３を除去し、フッ酸水溶液によって
酸化膜２を除去する。次に、熱酸化法によってゲート酸
化膜１３を形成する。このとき高濃度不純物領域１２は
増速酸化が起りゲート酸化膜１３より厚い端部の酸化膜
１４が形成され、ロコス端のくびれを無くすことができ
る。この後、既知のトランジスタ工程を行えば、高い信
頼性をもったより薄いゲート酸化膜をもつＰＭＯＳトラ
ンジスタが完成する。なお実施例ではＰＭＯＳトランジ
スタを規定しているが、ＬＯＣＯＳ端への注入イオン種
を変えることによりＮＭＯＳにも適用でき、更にマスク
でうちわけることによりＣＭＯＳにも適用することがで
きる。
【００２９】実施例２ まず、図３（ａ）に示すように、シリコン基板２１上に
酸化膜２２と窒化膜２３を順に積層し、フォトレジスト
パターンを形成して素子分離領域の窒化膜と酸化膜とを
エッチング除去する。次に図３（ｂ）に示すようにロコ
ス法によって素子分離領域の酸化膜２４を形成する。こ
の膜厚は６０００Åである。
酸化膜２２と窒化膜２３を順に積層し、フォトレジスト
パターンを形成して素子分離領域の窒化膜と酸化膜とを
エッチング除去する。次に図３（ｂ）に示すようにロコ
ス法によって素子分離領域の酸化膜２４を形成する。こ
の膜厚は６０００Åである。
【００３０】次に窒化膜２３の上に形成された酸化膜を
弗酸水溶液で除去し、次いで窒化膜２３を熱リン酸水溶
液で除去する。次に図３（ｃ）に示すように素子分離領
域の酸化膜２４の端部に開口を有するフォトレジスト膜
２５を形成する。この後に端部下のシリコン基板に、８
０ＫｅＶのひ素イオン２６を、ドーズ量２×１０15ｃｍ
-2となるようにイオン注入して高濃度不純物領域２７を
形成する。
弗酸水溶液で除去し、次いで窒化膜２３を熱リン酸水溶
液で除去する。次に図３（ｃ）に示すように素子分離領
域の酸化膜２４の端部に開口を有するフォトレジスト膜
２５を形成する。この後に端部下のシリコン基板に、８
０ＫｅＶのひ素イオン２６を、ドーズ量２×１０15ｃｍ
-2となるようにイオン注入して高濃度不純物領域２７を
形成する。
【００３１】次に図３（ｄ）に示すように、フォトレジ
スト膜２５を除去した後、イオン注入によるシリコン基
板の欠陥回復を熱処理炉により行ない活性領域上の熱酸
化膜２２の除去をフッ酸により行なう。次に図３（ｅ）
に示すようにゲート酸化膜２８を熱酸化により形成し、
同時にイオン注入を行った端部に厚い酸化膜２９が形成
される。
スト膜２５を除去した後、イオン注入によるシリコン基
板の欠陥回復を熱処理炉により行ない活性領域上の熱酸
化膜２２の除去をフッ酸により行なう。次に図３（ｅ）
に示すようにゲート酸化膜２８を熱酸化により形成し、
同時にイオン注入を行った端部に厚い酸化膜２９が形成
される。
【００３２】この後ゲート電極３０を形成する。イオン
注入を行った領域は、不純物濃度が非常に高くなってお
り他のイオン注入を行っていない領域に比べ酸化レート
が大きくなっている。別途イオン注入を全面に行ったウ
エハーにより酸化膜厚を求めると、イオン注入されてい
ない場合の１７０Åに対して４５０Åと２倍以上に厚く
できる。したがって、本実施例によれば、端部における
ゲート酸化膜厚を厚くできる。また、本実施例では活性
領域にｐチャネルのＭＯＳトランジスタを作成すること
を想定し、端部へのイオン注入１６はひ素で行った。ｎ
チャネルの場合はボロンイオン注入をするなどして、活
性領域のトランジスタ動作に影響を与えないようにしな
ければならない。
注入を行った領域は、不純物濃度が非常に高くなってお
り他のイオン注入を行っていない領域に比べ酸化レート
が大きくなっている。別途イオン注入を全面に行ったウ
エハーにより酸化膜厚を求めると、イオン注入されてい
ない場合の１７０Åに対して４５０Åと２倍以上に厚く
できる。したがって、本実施例によれば、端部における
ゲート酸化膜厚を厚くできる。また、本実施例では活性
領域にｐチャネルのＭＯＳトランジスタを作成すること
を想定し、端部へのイオン注入１６はひ素で行った。ｎ
チャネルの場合はボロンイオン注入をするなどして、活
性領域のトランジスタ動作に影響を与えないようにしな
ければならない。
【００３３】
【発明の効果】本発明によれば、簡単な方法で精度よく
素子分離領域の端部の酸化膜をゲート酸化膜以上に厚く
でき、ゲート酸化膜の絶縁破壊耐圧不良を低減できる。
このことにより、集積回路装置の量産時の歩留りの向上
とゲート酸化膜厚の薄膜化をおこなうことが可能とな
る。
素子分離領域の端部の酸化膜をゲート酸化膜以上に厚く
でき、ゲート酸化膜の絶縁破壊耐圧不良を低減できる。
このことにより、集積回路装置の量産時の歩留りの向上
とゲート酸化膜厚の薄膜化をおこなうことが可能とな
る。
【図１】この発明の実施例で作製した半導体装置の製造
方法の説明図である。
方法の説明図である。
【図２】この発明の実施例で作製した半導体装置の製造
方法の説明図である。
方法の説明図である。
【図３】この発明の実施例で作製した半導体装置の製造
方法の説明図である。
方法の説明図である。
【図４】従来の半導体装置の製造方法の説明図である。
【図５】従来の半導体装置の製造方法の説明図である。
１ シリコン基板 ２、４ 酸化膜 ３、５ 窒化膜 ６ 素子分離領域 ８ サイドウォールスペーサー １０ サイドウォールスペーサー １１ ロコス酸化膜 １２ 高濃度不純物領域 １３ ゲート酸化膜 １４ 端部の酸化膜 ２１ シリコン基板 ２２ 酸化膜 ２３ 窒化膜 ２４ 素子分離領域の酸化膜 ２５ フォトレジスト膜 ２６ ひ素イオン ２７ 高濃度不純物領域 ２８ ゲート酸化膜 ２９ 厚い酸化膜 ３０ ゲート電極
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/76
Claims (3)
- 【請求項１】 シリコン基板上に素子分離領域の酸化膜
を形成する工程と活性領域の酸化膜を形成する工程と、
前記素子分離領域の酸化膜の端部に活性領域の一部を含
む開口を有するマスクを形成する工程と、該マスクを介
して不純物をイオン注入することにより前記端部下のシ
リコン基板の表面層に高濃度不純物領域を形成する工程
と、上記マスクと活性領域の酸化膜を除去した後、シリ
コン基板の活性領域と高濃度不純物領域を酸化すること
によって前記端部に厚いゲート酸化膜を形成する工程を
含むことを特徴とする半導体装置の製造方法。 - 【請求項２】 上記マスクが、 シリコン基板上に、第１の酸化膜、第１の窒化膜、第２
の酸化膜及び第２の窒化膜を順に形成しこれらの膜をフ
ォトリソグラフィ法によって同じパターンにエッチング
して素子分離領域を開口し、 第１と第２の酸化膜及び第１と第２の窒化膜の側壁に酸
化膜のサイドウォールスペーサーを形成した後、該酸化
膜のサイドウォールスペーサー上及び第２の窒化膜の側
壁上に窒化膜のサイドウォールスペーサーを形成し、 ロコス酸化法によって開口部のシリコン基板を酸化して
素子分離領域の酸化膜を形成し、 この後に、ウェットエッチング法によって第２の窒化
膜、窒化膜のサイドウォールスペーサー、第２の酸化膜
及び酸化膜のサイドウォールスペーサーを除去すること
によって形成される請求項１の半導体装置の製造方法。 - 【請求項３】 上記マスクが、素子分離領域の酸化膜と
活性領域の酸化膜が形成されたシリコン基板上に、素子
分離領域の酸化膜の端部に開口部を有するフォトレジス
ト膜を積層することにより形成される請求項１の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5938094A JPH07273103A (ja) | 1994-03-29 | 1994-03-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5938094A JPH07273103A (ja) | 1994-03-29 | 1994-03-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07273103A true JPH07273103A (ja) | 1995-10-20 |
Family
ID=13111626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5938094A Pending JPH07273103A (ja) | 1994-03-29 | 1994-03-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07273103A (ja) |
-
1994
- 1994-03-29 JP JP5938094A patent/JPH07273103A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0127725B1 (en) | Method of manufacturing a semiconductor device having lightly doped regions | |
| JP2605008B2 (ja) | 半導体装置の製造方法 | |
| US6630716B1 (en) | Disposable spacer | |
| JP4489467B2 (ja) | 半導体装置の形成方法 | |
| JPH09121055A (ja) | 半導体素子の製造方法 | |
| JPH0864818A (ja) | 半導体素子の製造方法 | |
| US5620914A (en) | Manufacturing method of semiconductor device | |
| JP2002016246A (ja) | Ｍｏｓ型半導体トランジスタの製造方法 | |
| KR20050009482A (ko) | 반도체 소자의 제조방법 | |
| JP2972508B2 (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| JP3088547B2 (ja) | 半導体装置の製造方法 | |
| JPH0640549B2 (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JPH0637106A (ja) | 半導体製造装置の製造方法 | |
| KR100390237B1 (ko) | 반도체소자의 제조방법 | |
| JPH07273103A (ja) | 半導体装置の製造方法 | |
| JPH0982949A (ja) | 半導体装置及びその製造方法 | |
| JPH08321607A (ja) | 半導体装置およびその製造方法 | |
| JP3363675B2 (ja) | 半導体装置の製造方法 | |
| JP3344162B2 (ja) | 電界効果型半導体装置の製造方法 | |
| JPH065791A (ja) | 半導体装置の製造方法 | |
| JPH1050819A (ja) | 半導体装置の製造方法 | |
| JPH02155239A (ja) | 半導体装置の製造方法 | |
| JPH053210A (ja) | 半導体装置の製造方法 | |
| JPH0621444A (ja) | 半導体装置の製造方法 | |
| JPH113991A (ja) | 半導体装置及びその製造方法 |