JPH07273054A - Ｉｉ−ｖｉ族化合物半導体の成長方法 - Google Patents
Ｉｉ−ｖｉ族化合物半導体の成長方法Info
- Publication number
- JPH07273054A JPH07273054A JP31751494A JP31751494A JPH07273054A JP H07273054 A JPH07273054 A JP H07273054A JP 31751494 A JP31751494 A JP 31751494A JP 31751494 A JP31751494 A JP 31751494A JP H07273054 A JPH07273054 A JP H07273054A
- Authority
- JP
- Japan
- Prior art keywords
- type
- compound semiconductor
- group
- layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 キャリア濃度が十分に高いｐ型のＩＩ−ＶＩ
族化合物半導体あるいは低欠陥密度で結晶性に優れたＩ
Ｉ−ＶＩ族化合物半導体を成長させることを可能とす
る。 【構成】 ＧａＡｓ基板などの半導体基板上にｐ型のＩ
Ｉ−ＶＩ族化合物半導体を分子線エピタキシー法などに
より気相成長させるときに、｛１００｝面から〈０１−
１〉方向に小さな角度だけオフした主面、〈０１１〉方
向に小さな角度だけオフした主面または〈０１−１〉方
向に小さな角度だけオフし、さらに〈０１１〉方向に小
さな角度だけオフした主面を有する半導体基板１を用い
る。低欠陥密度のＩＩ−ＶＩ族化合物半導体を成長させ
るためには、特に、｛１００｝面から〈０１−１〉方向
に小さな角度だけオフした主面を有する半導体基板１を
用いる。
族化合物半導体あるいは低欠陥密度で結晶性に優れたＩ
Ｉ−ＶＩ族化合物半導体を成長させることを可能とす
る。 【構成】 ＧａＡｓ基板などの半導体基板上にｐ型のＩ
Ｉ−ＶＩ族化合物半導体を分子線エピタキシー法などに
より気相成長させるときに、｛１００｝面から〈０１−
１〉方向に小さな角度だけオフした主面、〈０１１〉方
向に小さな角度だけオフした主面または〈０１−１〉方
向に小さな角度だけオフし、さらに〈０１１〉方向に小
さな角度だけオフした主面を有する半導体基板１を用い
る。低欠陥密度のＩＩ−ＶＩ族化合物半導体を成長させ
るためには、特に、｛１００｝面から〈０１−１〉方向
に小さな角度だけオフした主面を有する半導体基板１を
用いる。
Description
【０００１】
【産業上の利用分野】この発明は、ＩＩ−ＶＩ族化合物
半導体の成長方法に関し、例えば、ＩＩ−ＶＩ族化合物
半導体を用いた、青色ないし緑色で発光可能な半導体発
光素子、例えば半導体レーザーや発光ダイオードの製造
に適用して好適なものである。
半導体の成長方法に関し、例えば、ＩＩ−ＶＩ族化合物
半導体を用いた、青色ないし緑色で発光可能な半導体発
光素子、例えば半導体レーザーや発光ダイオードの製造
に適用して好適なものである。
【０００２】
【従来の技術】近年、光ディスクや光磁気ディスクに対
する記録／再生の高密度化または高解像度化のために、
緑色ないし青色で発光可能な半導体発光素子に対する要
求が高まってきており、その実現を目指して研究が活発
に行われている。
する記録／再生の高密度化または高解像度化のために、
緑色ないし青色で発光可能な半導体発光素子に対する要
求が高まってきており、その実現を目指して研究が活発
に行われている。
【０００３】このような緑色ないし青色で発光可能な半
導体発光素子の製造に用いる材料としては、ＩＩ−ＶＩ
族化合物半導体が最も有望である。従来、このＩＩ−Ｖ
Ｉ族化合物半導体を用いて半導体発光素子を製造する場
合、その基板としては、結晶性に優れ、入手も容易なＧ
ａＡｓ基板が用いられている。そして、このＧａＡｓ基
板としては（１００）面方位のものがもっぱら用いられ
ており、その上に分子線エピタキシー（ＭＢＥ）法によ
りＩＩ−ＶＩ族化合物半導体の成長が行われている。例
えば、Electron. Lett. 28(1992)1798には、（１００）
面方位のＧａＡｓ基板上にＺｎＳｅ、ＺｎＳＳｅ、Ｚｎ
ＭｇＳＳｅなどをＭＢＥ法によりエピタキシャル成長さ
せて半導体レーザーを製造する方法が開示されている。
導体発光素子の製造に用いる材料としては、ＩＩ−ＶＩ
族化合物半導体が最も有望である。従来、このＩＩ−Ｖ
Ｉ族化合物半導体を用いて半導体発光素子を製造する場
合、その基板としては、結晶性に優れ、入手も容易なＧ
ａＡｓ基板が用いられている。そして、このＧａＡｓ基
板としては（１００）面方位のものがもっぱら用いられ
ており、その上に分子線エピタキシー（ＭＢＥ）法によ
りＩＩ−ＶＩ族化合物半導体の成長が行われている。例
えば、Electron. Lett. 28(1992)1798には、（１００）
面方位のＧａＡｓ基板上にＺｎＳｅ、ＺｎＳＳｅ、Ｚｎ
ＭｇＳＳｅなどをＭＢＥ法によりエピタキシャル成長さ
せて半導体レーザーを製造する方法が開示されている。
【０００４】
【発明が解決しようとする課題】上述の（１００）面方
位のＧａＡｓ基板上にＩＩ−ＶＩ族化合物半導体を成長
させた場合、このＩＩ−ＶＩ族化合物半導体も（１０
０）面方位となるが、このように（１００）面方位で成
長するＩＩ−ＶＩ族化合物半導体に対しては、一般にア
クセプタ不純物（ｐ型不純物）のドーピングが難しいこ
とから、キャリア濃度が十分に高いｐ型のＩＩ−ＶＩ族
化合物半導体を得ることは困難であった。例えば、（１
００）面方位のＺｎＳｅの場合、アクセプタ不純物とし
て窒素（Ｎ）を用いたときのキャリア濃度の上限は、５
×１０17〜１×１０18ｃｍ-3程度と低かった。この問題
は、ＺｎＭｇＳＳｅなどの混晶半導体の場合には、Ｚｎ
Ｓｅの場合よりさらに深刻になる。
位のＧａＡｓ基板上にＩＩ−ＶＩ族化合物半導体を成長
させた場合、このＩＩ−ＶＩ族化合物半導体も（１０
０）面方位となるが、このように（１００）面方位で成
長するＩＩ−ＶＩ族化合物半導体に対しては、一般にア
クセプタ不純物（ｐ型不純物）のドーピングが難しいこ
とから、キャリア濃度が十分に高いｐ型のＩＩ−ＶＩ族
化合物半導体を得ることは困難であった。例えば、（１
００）面方位のＺｎＳｅの場合、アクセプタ不純物とし
て窒素（Ｎ）を用いたときのキャリア濃度の上限は、５
×１０17〜１×１０18ｃｍ-3程度と低かった。この問題
は、ＺｎＭｇＳＳｅなどの混晶半導体の場合には、Ｚｎ
Ｓｅの場合よりさらに深刻になる。
【０００５】上述のようにキャリア濃度が十分に高いｐ
型のＩＩ−ＶＩ族化合物半導体を得ることが困難である
ことは、ＩＩ−ＶＩ族化合物半導体を用いて半導体発光
素子を製造する上で大きな障害となるため、その改善が
望まれていた。
型のＩＩ−ＶＩ族化合物半導体を得ることが困難である
ことは、ＩＩ−ＶＩ族化合物半導体を用いて半導体発光
素子を製造する上で大きな障害となるため、その改善が
望まれていた。
【０００６】一方、従来のＩＩ−ＶＩ族化合物半導体を
用いた半導体発光素子においては、信頼性が大きな問題
となっており、半導体発光素子の劣化の原因である欠陥
密度を低減し、結晶性を向上させることが重要な課題と
なっている。そこで、この欠陥密度を低減するために、
ＧａＡｓ基板上にまずＧａＡｓバッファ層をエピタキシ
ャル成長させ、このＧａＡｓバッファ層上にＩＩ−ＶＩ
族化合物半導体をエピタキシャル成長させる方法が提案
されている。
用いた半導体発光素子においては、信頼性が大きな問題
となっており、半導体発光素子の劣化の原因である欠陥
密度を低減し、結晶性を向上させることが重要な課題と
なっている。そこで、この欠陥密度を低減するために、
ＧａＡｓ基板上にまずＧａＡｓバッファ層をエピタキシ
ャル成長させ、このＧａＡｓバッファ層上にＩＩ−ＶＩ
族化合物半導体をエピタキシャル成長させる方法が提案
されている。
【０００７】しかしながら、このようにＧａＡｓバッフ
ァ層上にＩＩ−ＶＩ族化合物半導体をエピタキシャル成
長させて半導体発光素子を製造した場合においても、Ｇ
ａＡｓバッファ層とその上に成長されたＩＩ−ＶＩ族化
合物半導体層との界面から発生する積層欠陥が１０5 ｃ
ｍ-2程度存在するため、信頼性が高い半導体発光素子は
実現されていない（例えば、Jpn. J. Appl. Phys. 33(1
994)938)。
ァ層上にＩＩ−ＶＩ族化合物半導体をエピタキシャル成
長させて半導体発光素子を製造した場合においても、Ｇ
ａＡｓバッファ層とその上に成長されたＩＩ−ＶＩ族化
合物半導体層との界面から発生する積層欠陥が１０5 ｃ
ｍ-2程度存在するため、信頼性が高い半導体発光素子は
実現されていない（例えば、Jpn. J. Appl. Phys. 33(1
994)938)。
【０００８】したがって、この発明の目的は、キャリア
濃度が十分に高いｐ型のＩＩ−ＶＩ族化合物半導体を成
長させることができるＩＩ−ＶＩ族化合物半導体の成長
方法を提供することにある。
濃度が十分に高いｐ型のＩＩ−ＶＩ族化合物半導体を成
長させることができるＩＩ−ＶＩ族化合物半導体の成長
方法を提供することにある。
【０００９】この発明の他の目的は、低欠陥密度で結晶
性に優れたＩＩ−ＶＩ族化合物半導体を成長させること
ができるＩＩ−ＶＩ族化合物半導体の成長方法を提供す
ることにある。
性に優れたＩＩ−ＶＩ族化合物半導体を成長させること
ができるＩＩ−ＶＩ族化合物半導体の成長方法を提供す
ることにある。
【００１０】
【課題を解決するための手段】一例として、図９Ａに示
すような、｛１１１｝面から成る最表面を有するＺｎＳ
ｅ結晶を考える。この最表面が｛１１１｝Ｂ面である場
合、この最表面に配列している原子種ＸはＳｅであり、
この最表面が｛１１１｝Ａ面である場合、この最表面に
配列している原子種ＸはＺｎである。
すような、｛１１１｝面から成る最表面を有するＺｎＳ
ｅ結晶を考える。この最表面が｛１１１｝Ｂ面である場
合、この最表面に配列している原子種ＸはＳｅであり、
この最表面が｛１１１｝Ａ面である場合、この最表面に
配列している原子種ＸはＺｎである。
【００１１】このＺｎＳｅ結晶の最表面が｛１１１｝Ｂ
面である場合を考えると、この｛１１１｝Ｂ面上の原子
種Ｘ、すなわちＳｅに対しては、〈１１−１〉方向に平
行な結合が一つ、それ以外の方向の結合が三つ存在する
（図９Ａ参照）。今、この最表面に成長原子種Ｙとして
Ｚｎが到達したとすると、この最表面に存在する〈１１
−１〉方向に平行なダングリング・ボンドの密度は低い
ため、Ｙ、すなわちＺｎはこの最表面上でのマイグレー
ションが十分に可能であり、したがってこのＺｎの取り
込みはあまり速くない。
面である場合を考えると、この｛１１１｝Ｂ面上の原子
種Ｘ、すなわちＳｅに対しては、〈１１−１〉方向に平
行な結合が一つ、それ以外の方向の結合が三つ存在する
（図９Ａ参照）。今、この最表面に成長原子種Ｙとして
Ｚｎが到達したとすると、この最表面に存在する〈１１
−１〉方向に平行なダングリング・ボンドの密度は低い
ため、Ｙ、すなわちＺｎはこの最表面上でのマイグレー
ションが十分に可能であり、したがってこのＺｎの取り
込みはあまり速くない。
【００１２】しかしながら、図９Ｂに示すように、最表
面のＸ、すなわちＳｅにＹ、すなわちＺｎが結合した
後、その上に到達するＸ、すなわちＳｅは、Ｙ、すなわ
ちＺｎが３本のダングリング・ボンドを突き出している
ため、これらのダングリング・ボンドに結合して直ちに
取り込まれる。
面のＸ、すなわちＳｅにＹ、すなわちＺｎが結合した
後、その上に到達するＸ、すなわちＳｅは、Ｙ、すなわ
ちＺｎが３本のダングリング・ボンドを突き出している
ため、これらのダングリング・ボンドに結合して直ちに
取り込まれる。
【００１３】以上のことから明らかなように、ＺｎＳｅ
結晶の｛１１１｝Ｂ面から成る表面に対しては、Ｓｅの
取り込みはＺｎの取り込みよりも少なくとも３倍速く行
われる。したがって、アクセプタ不純物としてこのＳｅ
を置換するもの、例えばＮを導入すると、それは効率良
く取り込まれる。これによって、例えばアクセプタ不純
物としてＮが十分に高濃度にドープされた、キャリア濃
度が従来に比べて高いｐ型のＺｎＳｅの成長が可能とな
る。
結晶の｛１１１｝Ｂ面から成る表面に対しては、Ｓｅの
取り込みはＺｎの取り込みよりも少なくとも３倍速く行
われる。したがって、アクセプタ不純物としてこのＳｅ
を置換するもの、例えばＮを導入すると、それは効率良
く取り込まれる。これによって、例えばアクセプタ不純
物としてＮが十分に高濃度にドープされた、キャリア濃
度が従来に比べて高いｐ型のＺｎＳｅの成長が可能とな
る。
【００１４】以上はＺｎＳｅ結晶の最表面が｛１１１｝
Ｂ面である場合についてであるが、ＺｎＳｅ結晶の最表
面が｛１１１｝Ａ面である場合には、ＸがＺｎ、ＹがＳ
ｅとなるだけで、上記と同様な議論が成立する。この場
合、アクセプタ不純物としてはＺｎを置換するものが用
いられる。また、上記の議論は、ＺｎＳｅ以外のＩＩ−
ＶＩ族化合物半導体についても同様に成立しうるもので
ある。
Ｂ面である場合についてであるが、ＺｎＳｅ結晶の最表
面が｛１１１｝Ａ面である場合には、ＸがＺｎ、ＹがＳ
ｅとなるだけで、上記と同様な議論が成立する。この場
合、アクセプタ不純物としてはＺｎを置換するものが用
いられる。また、上記の議論は、ＺｎＳｅ以外のＩＩ−
ＶＩ族化合物半導体についても同様に成立しうるもので
ある。
【００１５】一方、本発明者は、ＧａＡｓ基板のような
半導体基板上に成長されるＩＩ−ＶＩ族化合物半導体層
の欠陥密度の低減を図るべく鋭意研究を行った結果、
｛１００｝面から〈０１−１〉方向にオフした主面を有
する半導体基板を用いることにより、この半導体基板と
その上に成長されるＩＩ−ＶＩ族化合物半導体層との界
面から発生する積層欠陥の密度の低減を図ることができ
ることを見いだした。この発明は、本発明者による上述
のような検討および研究に基づいて案出されたものであ
る。
半導体基板上に成長されるＩＩ−ＶＩ族化合物半導体層
の欠陥密度の低減を図るべく鋭意研究を行った結果、
｛１００｝面から〈０１−１〉方向にオフした主面を有
する半導体基板を用いることにより、この半導体基板と
その上に成長されるＩＩ−ＶＩ族化合物半導体層との界
面から発生する積層欠陥の密度の低減を図ることができ
ることを見いだした。この発明は、本発明者による上述
のような検討および研究に基づいて案出されたものであ
る。
【００１６】すなわち、上記目的を達成するために、こ
の発明の第１の発明は、半導体基板上にｐ型のＩＩ−Ｖ
Ｉ族化合物半導体を気相成長させるようにしたＩＩ−Ｖ
Ｉ族化合物半導体の成長方法において、半導体基板が
｛１００｝面から〈０１−１〉方向にオフした主面、
〈０１１〉方向にオフした主面または〈０１−１〉方向
にオフし、さらに〈０１１〉方向にオフした主面を有す
ることを特徴とするものである。
の発明の第１の発明は、半導体基板上にｐ型のＩＩ−Ｖ
Ｉ族化合物半導体を気相成長させるようにしたＩＩ−Ｖ
Ｉ族化合物半導体の成長方法において、半導体基板が
｛１００｝面から〈０１−１〉方向にオフした主面、
〈０１１〉方向にオフした主面または〈０１−１〉方向
にオフし、さらに〈０１１〉方向にオフした主面を有す
ることを特徴とするものである。
【００１７】この発明の第１の発明の一実施形態におい
て、半導体基板の主面は｛１００｝面から〈０１−１〉
方向に１°以上１０°以下の角度だけオフしている。こ
の場合、ＩＩ−ＶＩ族化合物半導体は、そのＩＩ−ＶＩ
族化合物半導体を構成するＶＩ族元素を置換したアクセ
プタ不純物を含む。このアクセプタ不純物は、具体的に
は例えば窒素（Ｎ）である。
て、半導体基板の主面は｛１００｝面から〈０１−１〉
方向に１°以上１０°以下の角度だけオフしている。こ
の場合、ＩＩ−ＶＩ族化合物半導体は、そのＩＩ−ＶＩ
族化合物半導体を構成するＶＩ族元素を置換したアクセ
プタ不純物を含む。このアクセプタ不純物は、具体的に
は例えば窒素（Ｎ）である。
【００１８】この発明の第１の発明の他の一実施形態に
おいて、半導体基板の主面は｛１００｝面から〈０１
１〉方向に１°以上１０°以下の角度だけオフしてい
る。この場合、ＩＩ−ＶＩ族化合物半導体は、そのＩＩ
−ＶＩ族化合物半導体を構成するＩＩ族元素を置換した
アクセプタ不純物を含む。このアクセプタ不純物は、具
体的には例えばナトリウム（Ｎａ）またはリチウム（Ｌ
ｉ）である。
おいて、半導体基板の主面は｛１００｝面から〈０１
１〉方向に１°以上１０°以下の角度だけオフしてい
る。この場合、ＩＩ−ＶＩ族化合物半導体は、そのＩＩ
−ＶＩ族化合物半導体を構成するＩＩ族元素を置換した
アクセプタ不純物を含む。このアクセプタ不純物は、具
体的には例えばナトリウム（Ｎａ）またはリチウム（Ｌ
ｉ）である。
【００１９】この発明の第１の発明のさらに他の一実施
形態においては、半導体基板の主面は｛１００｝面から
〈０１−１〉方向に１°以上１０°以下の角度だけオフ
し、さらに〈０１１〉方向に１°以上１０°以下の角度
だけオフしている。この場合、ＩＩ−ＶＩ族化合物半導
体は、そのＩＩ−ＶＩ族化合物半導体を構成するＶＩ族
元素を置換したアクセプタ不純物およびそのＩＩ−ＶＩ
族化合物半導体を構成するＩＩ族元素を置換したアクセ
プタ不純物を含む。すなわち、この場合には、ＩＩ−Ｖ
Ｉ族化合物半導体に、そのＩＩ−ＶＩ族化合物半導体を
構成するＶＩ族元素を置換したアクセプタ不純物および
そのＩＩ−ＶＩ族化合物半導体を構成するＩＩ族元素を
置換したアクセプタ不純物が同時ドープ（co-dope)され
ている。ＶＩ族元素を置換したアクセプタ不純物は例え
ば窒素（Ｎ）であり、ＩＩ族元素を置換したアクセプタ
不純物は例えばナトリウム（Ｎａ）またはリチウム（Ｌ
ｉ）である。
形態においては、半導体基板の主面は｛１００｝面から
〈０１−１〉方向に１°以上１０°以下の角度だけオフ
し、さらに〈０１１〉方向に１°以上１０°以下の角度
だけオフしている。この場合、ＩＩ−ＶＩ族化合物半導
体は、そのＩＩ−ＶＩ族化合物半導体を構成するＶＩ族
元素を置換したアクセプタ不純物およびそのＩＩ−ＶＩ
族化合物半導体を構成するＩＩ族元素を置換したアクセ
プタ不純物を含む。すなわち、この場合には、ＩＩ−Ｖ
Ｉ族化合物半導体に、そのＩＩ−ＶＩ族化合物半導体を
構成するＶＩ族元素を置換したアクセプタ不純物および
そのＩＩ−ＶＩ族化合物半導体を構成するＩＩ族元素を
置換したアクセプタ不純物が同時ドープ（co-dope)され
ている。ＶＩ族元素を置換したアクセプタ不純物は例え
ば窒素（Ｎ）であり、ＩＩ族元素を置換したアクセプタ
不純物は例えばナトリウム（Ｎａ）またはリチウム（Ｌ
ｉ）である。
【００２０】この発明の第２の発明は、半導体基板上に
ＩＩ−ＶＩ族化合物半導体を気相成長させるようにした
ＩＩ−ＶＩ族化合物半導体の成長方法において、半導体
基板が｛１００｝面から〈０１−１〉方向にオフした主
面を有することを特徴とするものである。
ＩＩ−ＶＩ族化合物半導体を気相成長させるようにした
ＩＩ−ＶＩ族化合物半導体の成長方法において、半導体
基板が｛１００｝面から〈０１−１〉方向にオフした主
面を有することを特徴とするものである。
【００２１】この発明の第２の発明においては、好適に
は、半導体基板の主面は｛１００｝面から〈０１−１〉
方向に０．５°以上１０°以下の角度だけオフしてい
る。
は、半導体基板の主面は｛１００｝面から〈０１−１〉
方向に０．５°以上１０°以下の角度だけオフしてい
る。
【００２２】この発明の第２の発明においては、より好
適には、半導体基板の主面は｛１００｝面から〈０１−
１〉方向に１°以上６°以下の角度だけオフしている。
適には、半導体基板の主面は｛１００｝面から〈０１−
１〉方向に１°以上６°以下の角度だけオフしている。
【００２３】この発明の第２の発明の好適な一実施形態
においては、半導体基板上にこの半導体基板を構成する
半導体から成るバッファ層を気相成長させた後、このバ
ッファ層上にＩＩ−ＶＩ族化合物半導体を気相成長させ
る。
においては、半導体基板上にこの半導体基板を構成する
半導体から成るバッファ層を気相成長させた後、このバ
ッファ層上にＩＩ−ＶＩ族化合物半導体を気相成長させ
る。
【００２４】この発明において、半導体基板は典型的に
はＧａＡｓ基板であるが、ＧａＡｓと同じ閃亜鉛鉱型結
晶構造を有するＧａＡｓ以外の化合物半導体から成る基
板、例えばＺｎＳｅ基板を用いることも可能である。
はＧａＡｓ基板であるが、ＧａＡｓと同じ閃亜鉛鉱型結
晶構造を有するＧａＡｓ以外の化合物半導体から成る基
板、例えばＺｎＳｅ基板を用いることも可能である。
【００２５】また、この発明において、ＩＩ−ＶＩ族化
合物半導体は、Ｚｎ、Ｈｇ、Ｃｄ、ＭｇおよびＢｅから
成る群より選ばれた少なくとも一種のＩＩ族元素とＳ、
ＳｅおよびＴｅから成る群より選ばれた少なくとも一種
のＶＩ族元素とにより構成されるものである。
合物半導体は、Ｚｎ、Ｈｇ、Ｃｄ、ＭｇおよびＢｅから
成る群より選ばれた少なくとも一種のＩＩ族元素とＳ、
ＳｅおよびＴｅから成る群より選ばれた少なくとも一種
のＶＩ族元素とにより構成されるものである。
【００２６】この発明において、ＩＩ−ＶＩ族化合物半
導体は、典型的には分子線エピタキシー法により気相成
長させるが、有機金属化学気相成長法により気相成長さ
せてもよい。
導体は、典型的には分子線エピタキシー法により気相成
長させるが、有機金属化学気相成長法により気相成長さ
せてもよい。
【００２７】
【作用】上述のように構成されたこの発明の第１の発明
によるＩＩ−ＶＩ族化合物半導体の成長方法によれば、
半導体基板が｛１００｝面から〈０１−１〉方向にオフ
した主面、〈０１１〉方向にオフした主面または〈０１
−１〉方向にオフし、さらに〈０１１〉方向にオフした
主面を有することにより、主面が〈０１−１〉方向にオ
フしている場合にはその主面に｛１１−１｝ファセット
が現れ、主面が〈０１１〉方向にオフしている場合には
その主面に｛１１１｝ファセットが現れ、主面が〈０１
−１〉方向にオフし、さらに〈０１１〉方向にオフして
いる場合にはその主面に｛１１−１｝ファセットおよび
｛１１１｝ファセットが現れる。このような主面を有す
る半導体基板上にＩＩ−ＶＩ族化合物半導体を気相成長
させると、このＩＩ−ＶＩ族化合物半導体は、これらの
｛１１−１｝ファセットおよび／または｛１１１｝ファ
セット上では、｛１１１｝面方位で成長する。したがっ
て、このＩＩ−ＶＩ族化合物半導体の成長の際に、その
ＶＩ族元素を置換するアクセプタ不純物および／または
そのＩＩ族元素を置換するアクセプタ不純物を導入する
と、これらのアクセプタ不純物は、図９を参照して説明
した上述のメカニズムにより、これらの｛１１−１｝フ
ァセットおよび／または｛１１１｝ファセットに効率良
く取り込まれる。これによって、ＩＩ−ＶＩ族化合物半
導体にアクセプタ不純物を従来に比べて高濃度にドープ
することができ、したがってキャリア濃度が十分に高い
ｐ型のＩＩ−ＶＩ族化合物半導体を成長させることがで
きる。
によるＩＩ−ＶＩ族化合物半導体の成長方法によれば、
半導体基板が｛１００｝面から〈０１−１〉方向にオフ
した主面、〈０１１〉方向にオフした主面または〈０１
−１〉方向にオフし、さらに〈０１１〉方向にオフした
主面を有することにより、主面が〈０１−１〉方向にオ
フしている場合にはその主面に｛１１−１｝ファセット
が現れ、主面が〈０１１〉方向にオフしている場合には
その主面に｛１１１｝ファセットが現れ、主面が〈０１
−１〉方向にオフし、さらに〈０１１〉方向にオフして
いる場合にはその主面に｛１１−１｝ファセットおよび
｛１１１｝ファセットが現れる。このような主面を有す
る半導体基板上にＩＩ−ＶＩ族化合物半導体を気相成長
させると、このＩＩ−ＶＩ族化合物半導体は、これらの
｛１１−１｝ファセットおよび／または｛１１１｝ファ
セット上では、｛１１１｝面方位で成長する。したがっ
て、このＩＩ−ＶＩ族化合物半導体の成長の際に、その
ＶＩ族元素を置換するアクセプタ不純物および／または
そのＩＩ族元素を置換するアクセプタ不純物を導入する
と、これらのアクセプタ不純物は、図９を参照して説明
した上述のメカニズムにより、これらの｛１１−１｝フ
ァセットおよび／または｛１１１｝ファセットに効率良
く取り込まれる。これによって、ＩＩ−ＶＩ族化合物半
導体にアクセプタ不純物を従来に比べて高濃度にドープ
することができ、したがってキャリア濃度が十分に高い
ｐ型のＩＩ−ＶＩ族化合物半導体を成長させることがで
きる。
【００２８】この発明の第２の発明によるＩＩ−ＶＩ族
化合物半導体の成長方法によれば、半導体基板が｛１０
０｝面から〈０１−１〉方向にオフした主面を有するこ
とにより、この半導体基板とその上に成長されるＩＩ−
ＶＩ族化合物半導体層との界面から発生する積層欠陥の
密度を低く抑えることができ、これによって低欠陥密度
で結晶性に優れたＩＩ−ＶＩ族化合物半導体を成長させ
ることができる。
化合物半導体の成長方法によれば、半導体基板が｛１０
０｝面から〈０１−１〉方向にオフした主面を有するこ
とにより、この半導体基板とその上に成長されるＩＩ−
ＶＩ族化合物半導体層との界面から発生する積層欠陥の
密度を低く抑えることができ、これによって低欠陥密度
で結晶性に優れたＩＩ−ＶＩ族化合物半導体を成長させ
ることができる。
【００２９】
【実施例】以下、この発明の実施例について図面を参照
しながら説明する。説明の便宜上、まず、この発明の一
実施例による半導体レーザーの構造について説明する。
しながら説明する。説明の便宜上、まず、この発明の一
実施例による半導体レーザーの構造について説明する。
【００３０】図１および図２はこの発明の一実施例によ
る半導体レーザーを示す。ここで、図１はこの半導体レ
ーザーの共振器長方向に垂直な断面図、図２はこの半導
体レーザーの共振器長方向に平行な断面図を示す。この
半導体レーザーは、いわゆるＳＣＨ（Separate Confine
ment Heterostructure) 構造を有するものである。
る半導体レーザーを示す。ここで、図１はこの半導体レ
ーザーの共振器長方向に垂直な断面図、図２はこの半導
体レーザーの共振器長方向に平行な断面図を示す。この
半導体レーザーは、いわゆるＳＣＨ（Separate Confine
ment Heterostructure) 構造を有するものである。
【００３１】図１および図２に示すように、この半導体
レーザーにおいては、例えばドナー不純物としてＳｉが
ドープされたｎ型ＧａＡｓ基板１が基板として用いられ
ている。この場合、このｎ型ＧａＡｓ基板１は、（１０
０）面から［０１−１］方向に、１°以上１０°以下の
小さな角度ε、例えば４°だけオフした主面を有する傾
斜基板である。図３にこのｎ型ＧａＡｓ基板１の主面の
様子を模式的に示す。図３に示すように、このｎ型Ｇａ
Ａｓ基板１の主面には、［０１１］方向に平行なステッ
プが存在しており、そのステップ部に（１１−１）ファ
セットが現れている。このステップ部以外の部分の主面
は（１００）面である。この場合、εは小さいので、こ
の主面は実質的には（１００）面であると考えてよい。
このｎ型ＧａＡｓ基板１の主面に立てた単位法線ベクト
ルをベクトルａで表すと、ベクトルａ＝（ cosε、２
-1/2 sinε、−２-1/2 sinε）≒（１、０．０１ε、−
０．０１ε）である。
レーザーにおいては、例えばドナー不純物としてＳｉが
ドープされたｎ型ＧａＡｓ基板１が基板として用いられ
ている。この場合、このｎ型ＧａＡｓ基板１は、（１０
０）面から［０１−１］方向に、１°以上１０°以下の
小さな角度ε、例えば４°だけオフした主面を有する傾
斜基板である。図３にこのｎ型ＧａＡｓ基板１の主面の
様子を模式的に示す。図３に示すように、このｎ型Ｇａ
Ａｓ基板１の主面には、［０１１］方向に平行なステッ
プが存在しており、そのステップ部に（１１−１）ファ
セットが現れている。このステップ部以外の部分の主面
は（１００）面である。この場合、εは小さいので、こ
の主面は実質的には（１００）面であると考えてよい。
このｎ型ＧａＡｓ基板１の主面に立てた単位法線ベクト
ルをベクトルａで表すと、ベクトルａ＝（ cosε、２
-1/2 sinε、−２-1/2 sinε）≒（１、０．０１ε、−
０．０１ε）である。
【００３２】この半導体レーザーにおいては、上述のよ
うな主面を有するｎ型ＧａＡｓ基板１上に、例えばドナ
ー不純物としてＳｉがドープされたｎ型ＧａＡｓバッフ
ァ層２、例えばドナー不純物としてＣｌがドープされた
ｎ型ＺｎＳｅバッファ層３、例えばドナー不純物として
Ｃｌがドープされたｎ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-qク
ラッド層４、例えばドナー不純物としてＣｌがドープさ
れたｎ型ＺｎＳu Ｓｅ1-u 光導波層５、活性層６、例え
ばアクセプタ不純物としてＮがドープされたｐ型ＺｎＳ
u Ｓｅ1-u 光導波層７、例えばアクセプタ不純物として
Ｎがドープされたｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラ
ッド層８、例えばアクセプタ不純物としてＮがドープさ
れたｐ型ＺｎＳv Ｓｅ1-v 層９、例えばアクセプタ不純
物としてＮがドープされたｐ型ＺｎＳｅコンタクト層１
０、例えばアクセプタ不純物としてＮがそれぞれドープ
されたｐ型ＺｎＴｅから成る量子井戸層とｐ型ＺｎＳｅ
から成る障壁層とが交互に積層されたｐ型ＺｎＴｅ／Ｚ
ｎＳｅ多重量子井戸（ＭＱＷ）層１１および例えばアク
セプタ不純物としてＮがドープされたｐ型ＺｎＴｅコン
タクト層１２が順次積層されている。ｐ型ＺｎＴｅ／Ｚ
ｎＳｅＭＱＷ層１１については後に詳細に説明する。
うな主面を有するｎ型ＧａＡｓ基板１上に、例えばドナ
ー不純物としてＳｉがドープされたｎ型ＧａＡｓバッフ
ァ層２、例えばドナー不純物としてＣｌがドープされた
ｎ型ＺｎＳｅバッファ層３、例えばドナー不純物として
Ｃｌがドープされたｎ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-qク
ラッド層４、例えばドナー不純物としてＣｌがドープさ
れたｎ型ＺｎＳu Ｓｅ1-u 光導波層５、活性層６、例え
ばアクセプタ不純物としてＮがドープされたｐ型ＺｎＳ
u Ｓｅ1-u 光導波層７、例えばアクセプタ不純物として
Ｎがドープされたｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラ
ッド層８、例えばアクセプタ不純物としてＮがドープさ
れたｐ型ＺｎＳv Ｓｅ1-v 層９、例えばアクセプタ不純
物としてＮがドープされたｐ型ＺｎＳｅコンタクト層１
０、例えばアクセプタ不純物としてＮがそれぞれドープ
されたｐ型ＺｎＴｅから成る量子井戸層とｐ型ＺｎＳｅ
から成る障壁層とが交互に積層されたｐ型ＺｎＴｅ／Ｚ
ｎＳｅ多重量子井戸（ＭＱＷ）層１１および例えばアク
セプタ不純物としてＮがドープされたｐ型ＺｎＴｅコン
タクト層１２が順次積層されている。ｐ型ＺｎＴｅ／Ｚ
ｎＳｅＭＱＷ層１１については後に詳細に説明する。
【００３３】ここで、ｐ型ＺｎＳv Ｓｅ1-v 層９の上層
部、ｐ型ＺｎＳｅコンタクト層１０、ｐ型ＺｎＴｅ／Ｚ
ｎＳｅＭＱＷ層１１およびｐ型ＺｎＴｅコンタクト層１
２はストライプ形状にパターニングされている。このス
トライプ部の幅は例えば５μｍである。
部、ｐ型ＺｎＳｅコンタクト層１０、ｐ型ＺｎＴｅ／Ｚ
ｎＳｅＭＱＷ層１１およびｐ型ＺｎＴｅコンタクト層１
２はストライプ形状にパターニングされている。このス
トライプ部の幅は例えば５μｍである。
【００３４】さらに、上述のストライプ部以外の部分の
ｐ型ＺｎＳv Ｓｅ1-v 層９上には、例えば厚さが３００
ｎｍのアルミナ（Ａｌ2 Ｏ3 ）膜から成る絶縁層１３が
形成されている。そして、ストライプ形状のｐ型ＺｎＴ
ｅコンタクト層１２および絶縁層１４上にｐ側電極１４
が形成されている。このｐ側電極１４がｐ型ＺｎＴｅコ
ンタクト層１２とコンタクトした部分が電流の通路とな
る。ここで、このｐ側電極１４としては、例えば、厚さ
が１０ｎｍのＰｄ膜と厚さが１００ｎｍのＰｔ膜と厚さ
が３００ｎｍのＡｕ膜とを順次積層した構造のＰｄ／Ｐ
ｔ／Ａｕ電極が用いられる。一方、ｎ型ＧａＡｓ基板１
の裏面には、例えばＩｎ電極のようなｎ側電極１５がコ
ンタクトしている。
ｐ型ＺｎＳv Ｓｅ1-v 層９上には、例えば厚さが３００
ｎｍのアルミナ（Ａｌ2 Ｏ3 ）膜から成る絶縁層１３が
形成されている。そして、ストライプ形状のｐ型ＺｎＴ
ｅコンタクト層１２および絶縁層１４上にｐ側電極１４
が形成されている。このｐ側電極１４がｐ型ＺｎＴｅコ
ンタクト層１２とコンタクトした部分が電流の通路とな
る。ここで、このｐ側電極１４としては、例えば、厚さ
が１０ｎｍのＰｄ膜と厚さが１００ｎｍのＰｔ膜と厚さ
が３００ｎｍのＡｕ膜とを順次積層した構造のＰｄ／Ｐ
ｔ／Ａｕ電極が用いられる。一方、ｎ型ＧａＡｓ基板１
の裏面には、例えばＩｎ電極のようなｎ側電極１５がコ
ンタクトしている。
【００３５】この半導体レーザーにおいては、いわゆる
端面コーティングが施されている。すなわち、図２に示
すように、共振器長方向に垂直な一対の共振器端面のう
ちレーザー光が取り出されるフロント側の端面にはＡｌ
2 Ｏ3 膜１６とＳｉ膜１７とから成る多層膜がコーティ
ングされ、共振器長方向に垂直な一対の共振器端面のう
ちレーザー光が取り出されないリア側の端面にはＡｌ2
Ｏ3 膜１６とＳｉ膜１７とを２周期積層した多層膜がコ
ーティングされている。ここで、Ａｌ2 Ｏ3 膜１６とＳ
ｉ膜１７とから成る多層膜の厚さは、それに屈折率をか
けた光学的距離が、レーザー光の発振波長の１／４に等
しくなるように選ばれる。このような端面コーティング
が施されていることにより、例えば、フロント側の端面
の反射率を７０％、リア側の端面の反射率を９５％にす
ることができる。
端面コーティングが施されている。すなわち、図２に示
すように、共振器長方向に垂直な一対の共振器端面のう
ちレーザー光が取り出されるフロント側の端面にはＡｌ
2 Ｏ3 膜１６とＳｉ膜１７とから成る多層膜がコーティ
ングされ、共振器長方向に垂直な一対の共振器端面のう
ちレーザー光が取り出されないリア側の端面にはＡｌ2
Ｏ3 膜１６とＳｉ膜１７とを２周期積層した多層膜がコ
ーティングされている。ここで、Ａｌ2 Ｏ3 膜１６とＳ
ｉ膜１７とから成る多層膜の厚さは、それに屈折率をか
けた光学的距離が、レーザー光の発振波長の１／４に等
しくなるように選ばれる。このような端面コーティング
が施されていることにより、例えば、フロント側の端面
の反射率を７０％、リア側の端面の反射率を９５％にす
ることができる。
【００３６】また、この半導体レーザーにおいては、活
性層６は、好適には厚さが２〜２０ｎｍ、例えば厚さが
９ｎｍのｉ型Ｚｎ1-z Ｃｄz Ｓｅ量子井戸層から成る単
一量子井戸構造を有する。この場合、ｎ型ＺｎＳu Ｓｅ
1-u 光導波層５およびｐ型ＺｎＳu Ｓｅ1-u 光導波層７
が障壁層を構成する。
性層６は、好適には厚さが２〜２０ｎｍ、例えば厚さが
９ｎｍのｉ型Ｚｎ1-z Ｃｄz Ｓｅ量子井戸層から成る単
一量子井戸構造を有する。この場合、ｎ型ＺｎＳu Ｓｅ
1-u 光導波層５およびｐ型ＺｎＳu Ｓｅ1-u 光導波層７
が障壁層を構成する。
【００３７】ｎ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド
層４およびｐ型Ｚｎ1-p Ｍｇp ＳqＳｅ1-q クラッド層
８のＭｇ組成比ｐは例えば０．０９、またＳ組成比ｑは
例えば０．１８であり、そのときのエネルギーギャップ
Ｅg は７７Ｋで約２．９４ｅＶである。これらのＭｇ組
成比ｐ＝０．０９およびＳ組成比ｑ＝０．１８を有する
ｎ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層４およびｐ
型Ｚｎ1-p Ｍｇp ＳqＳｅ1-q クラッド層８はＧａＡｓ
と格子整合する。また、活性層６を構成するｉ型Ｚｎ
1-z Ｃｄz Ｓｅ量子井戸層のＣｄ組成比ｚは例えば０．
１９であり、そのときのエネルギーギャップＥg は７７
Ｋで約２．５４ｅＶである。この場合、ｎ型Ｚｎ1-p Ｍ
ｇp Ｓq Ｓｅ1-q クラッド層４およびｐ型Ｚｎ1-p Ｍｇ
p Ｓq Ｓｅ1-q クラッド層８と活性層６を構成するｉ型
Ｚｎ1-z Ｃｄz Ｓｅ量子井戸層との間のエネルギーギャ
ップＥg の差ΔＥg は０．４０ｅＶである。なお、室温
におけるエネルギーギャップＥg の値は、７７Ｋでのエ
ネルギーギャップＥg の値から０．１ｅＶを引くことに
より求めることができる。一方、ｎ型ＺｎＳu Ｓｅ1-u
光導波層５およびｐ型ＺｎＳu Ｓｅ1-u 光導波層７のＳ
組成比ｕは、ｎ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド
層４およびｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層
８との格子整合をとる観点からは０．０６であるのが最
も好ましい。
層４およびｐ型Ｚｎ1-p Ｍｇp ＳqＳｅ1-q クラッド層
８のＭｇ組成比ｐは例えば０．０９、またＳ組成比ｑは
例えば０．１８であり、そのときのエネルギーギャップ
Ｅg は７７Ｋで約２．９４ｅＶである。これらのＭｇ組
成比ｐ＝０．０９およびＳ組成比ｑ＝０．１８を有する
ｎ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層４およびｐ
型Ｚｎ1-p Ｍｇp ＳqＳｅ1-q クラッド層８はＧａＡｓ
と格子整合する。また、活性層６を構成するｉ型Ｚｎ
1-z Ｃｄz Ｓｅ量子井戸層のＣｄ組成比ｚは例えば０．
１９であり、そのときのエネルギーギャップＥg は７７
Ｋで約２．５４ｅＶである。この場合、ｎ型Ｚｎ1-p Ｍ
ｇp Ｓq Ｓｅ1-q クラッド層４およびｐ型Ｚｎ1-p Ｍｇ
p Ｓq Ｓｅ1-q クラッド層８と活性層６を構成するｉ型
Ｚｎ1-z Ｃｄz Ｓｅ量子井戸層との間のエネルギーギャ
ップＥg の差ΔＥg は０．４０ｅＶである。なお、室温
におけるエネルギーギャップＥg の値は、７７Ｋでのエ
ネルギーギャップＥg の値から０．１ｅＶを引くことに
より求めることができる。一方、ｎ型ＺｎＳu Ｓｅ1-u
光導波層５およびｐ型ＺｎＳu Ｓｅ1-u 光導波層７のＳ
組成比ｕは、ｎ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド
層４およびｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層
８との格子整合をとる観点からは０．０６であるのが最
も好ましい。
【００３８】この場合、ｎ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ
1-q クラッド層４の厚さは例えば０．８μｍであり、Ｎ
D −ＮA （ＮD ：ドナー濃度、ＮA ：アクセプタ濃度）
は例えば５×１０17ｃｍ-3である。ｎ型ＺｎＳu Ｓｅ
1-u 光導波層５の厚さは例えば６０ｎｍであり、ＮD −
ＮA は例えば５×１０17ｃｍ-3である。
1-q クラッド層４の厚さは例えば０．８μｍであり、Ｎ
D −ＮA （ＮD ：ドナー濃度、ＮA ：アクセプタ濃度）
は例えば５×１０17ｃｍ-3である。ｎ型ＺｎＳu Ｓｅ
1-u 光導波層５の厚さは例えば６０ｎｍであり、ＮD −
ＮA は例えば５×１０17ｃｍ-3である。
【００３９】一方、ｐ型ＺｎＳu Ｓｅ1-u 光導波層７の
厚さは例えば６０ｎｍ、ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ
1-q クラッド層８の厚さは例えば０．６μｍ、ｐ型Ｚｎ
Ｓv Ｓｅ1-v 層９の厚さは例えば０．６μｍ、ｐ型Ｚｎ
Ｓｅコンタクト層１０の厚さは例えば４５ｎｍ、ｐ型Ｚ
ｎＴｅコンタクト層１２の厚さは例えば７０ｎｍであ
る。また、ｐ型ＺｎＳu Ｓｅ1-u 光導波層７のＮA −Ｎ
D は例えば８×１０17ｃｍ-3、ｐ型Ｚｎ1-p Ｍｇp Ｓq
Ｓｅ1-q クラッド層８のＮA −ＮD は例えば２×１０17
ｃｍ-3、ｐ型ＺｎＳv Ｓｅ1-v 層９のＮA −ＮD は例え
ば８×１０17ｃｍ-3、ｐ型ＺｎＳｅコンタクト層１０の
ＮA −ＮD は８×１０17ｃｍ-3ないしその数倍程度であ
る。ｐ型ＺｎＴｅコンタクト層１２のＮA −ＮD は例え
ば１×１０19ｃｍ-3ないしその数倍程度である。
厚さは例えば６０ｎｍ、ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ
1-q クラッド層８の厚さは例えば０．６μｍ、ｐ型Ｚｎ
Ｓv Ｓｅ1-v 層９の厚さは例えば０．６μｍ、ｐ型Ｚｎ
Ｓｅコンタクト層１０の厚さは例えば４５ｎｍ、ｐ型Ｚ
ｎＴｅコンタクト層１２の厚さは例えば７０ｎｍであ
る。また、ｐ型ＺｎＳu Ｓｅ1-u 光導波層７のＮA −Ｎ
D は例えば８×１０17ｃｍ-3、ｐ型Ｚｎ1-p Ｍｇp Ｓq
Ｓｅ1-q クラッド層８のＮA −ＮD は例えば２×１０17
ｃｍ-3、ｐ型ＺｎＳv Ｓｅ1-v 層９のＮA −ＮD は例え
ば８×１０17ｃｍ-3、ｐ型ＺｎＳｅコンタクト層１０の
ＮA −ＮD は８×１０17ｃｍ-3ないしその数倍程度であ
る。ｐ型ＺｎＴｅコンタクト層１２のＮA −ＮD は例え
ば１×１０19ｃｍ-3ないしその数倍程度である。
【００４０】ｎ型ＧａＡｓバッファ層２の厚さは例えば
０．２５μｍである。一方、ｎ型ＺｎＳｅバッファ層３
の厚さは、ＺｎＳｅとＧａＡｓとの間にはわずかではあ
るが格子不整合が存在することから、この格子不整合に
起因してこのｎ型ＺｎＳｅバッファ層３およびその上の
各層のエピタキシャル成長時に転位が発生するのを防止
するために、ＺｎＳｅの臨界膜厚（〜１００ｎｍ）より
も十分に小さく選ばれるが、ここでは例えば３３ｎｍに
選ばれる。
０．２５μｍである。一方、ｎ型ＺｎＳｅバッファ層３
の厚さは、ＺｎＳｅとＧａＡｓとの間にはわずかではあ
るが格子不整合が存在することから、この格子不整合に
起因してこのｎ型ＺｎＳｅバッファ層３およびその上の
各層のエピタキシャル成長時に転位が発生するのを防止
するために、ＺｎＳｅの臨界膜厚（〜１００ｎｍ）より
も十分に小さく選ばれるが、ここでは例えば３３ｎｍに
選ばれる。
【００４１】なお、ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q ク
ラッド層８上に積層されたｐ型ＺｎＳv Ｓｅ1-v 層９
は、場合に応じて、ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q ク
ラッド層８に加えた第２のｐ型クラッド層としての機
能、ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層８との
格子整合をとる機能、ヒートシンク上へのレーザーチッ
プのマウントの際のチップ端面におけるはんだの這い上
がりによる短絡を防止するためのスペーサ層としての機
能などのうちの一または二以上の機能を有する。ｐ型Ｚ
ｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層８のＭｇ組成比ｐ
およびＳ組成比ｑとの兼ね合いもあるが、このｐ型Ｚｎ
Ｓv Ｓｅ1-v 層９のＳ組成比ｖは、０＜ｖ≦０．１、好
ましくは０．０６≦ｖ≦０．０８の範囲内に選ばれ、特
に、ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層７との
格子整合をとるために最適なＳ組成比ｖは０．０６であ
る。
ラッド層８上に積層されたｐ型ＺｎＳv Ｓｅ1-v 層９
は、場合に応じて、ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q ク
ラッド層８に加えた第２のｐ型クラッド層としての機
能、ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層８との
格子整合をとる機能、ヒートシンク上へのレーザーチッ
プのマウントの際のチップ端面におけるはんだの這い上
がりによる短絡を防止するためのスペーサ層としての機
能などのうちの一または二以上の機能を有する。ｐ型Ｚ
ｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層８のＭｇ組成比ｐ
およびＳ組成比ｑとの兼ね合いもあるが、このｐ型Ｚｎ
Ｓv Ｓｅ1-v 層９のＳ組成比ｖは、０＜ｖ≦０．１、好
ましくは０．０６≦ｖ≦０．０８の範囲内に選ばれ、特
に、ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層７との
格子整合をとるために最適なＳ組成比ｖは０．０６であ
る。
【００４２】上述のｐ型ＺｎＴｅ／ＺｎＳｅＭＱＷ層１
１が設けられているのは、ｐ型ＺｎＳｅコンタクト層１
０とｐ型ＺｎＴｅコンタクト層１２とを直接接合する
と、接合界面において価電子帯に大きな不連続が生じ、
これがｐ側電極１４からｐ型ＺｎＴｅコンタクト層１２
に注入される正孔に対する障壁となることから、この障
壁を実効的になくすためである。
１が設けられているのは、ｐ型ＺｎＳｅコンタクト層１
０とｐ型ＺｎＴｅコンタクト層１２とを直接接合する
と、接合界面において価電子帯に大きな不連続が生じ、
これがｐ側電極１４からｐ型ＺｎＴｅコンタクト層１２
に注入される正孔に対する障壁となることから、この障
壁を実効的になくすためである。
【００４３】すなわち、ｐ型ＺｎＳｅ中のキャリア濃度
は通常は５×１０17ｃｍ-3程度が上限であり、一方、ｐ
型ＺｎＴｅ中のキャリア濃度は１０18ｃｍ-3以上とする
ことが可能である。また、ｐ型ＺｎＳｅ／ｐ型ＺｎＴｅ
界面における価電子帯の不連続の大きさは約０．８ｅＶ
である。このようなｐ型ＺｎＳｅ／ｐ型ＺｎＴｅ接合の
価電子帯には、接合がステップ接合であると仮定する
と、ｐ型ＺｎＳｅ側に Ｗ＝（２εφT ／ｑＮA ）1/2 （１） の幅にわたってバンドの曲がりが生じる。ここで、εは
ＺｎＳｅの誘電率、φTはｐ型ＺｎＳｅ／ｐ型ＺｎＴｅ
界面における価電子帯の不連続の大きさ（約０．８ｅ
Ｖ）を表す。
は通常は５×１０17ｃｍ-3程度が上限であり、一方、ｐ
型ＺｎＴｅ中のキャリア濃度は１０18ｃｍ-3以上とする
ことが可能である。また、ｐ型ＺｎＳｅ／ｐ型ＺｎＴｅ
界面における価電子帯の不連続の大きさは約０．８ｅＶ
である。このようなｐ型ＺｎＳｅ／ｐ型ＺｎＴｅ接合の
価電子帯には、接合がステップ接合であると仮定する
と、ｐ型ＺｎＳｅ側に Ｗ＝（２εφT ／ｑＮA ）1/2 （１） の幅にわたってバンドの曲がりが生じる。ここで、εは
ＺｎＳｅの誘電率、φTはｐ型ＺｎＳｅ／ｐ型ＺｎＴｅ
界面における価電子帯の不連続の大きさ（約０．８ｅ
Ｖ）を表す。
【００４４】（１）式を用いてこの場合のＷを計算する
と、Ｗ＝３２ｎｍとなる。このときに価電子帯の頂上が
ｐ型ＺｎＳｅ／ｐ型ＺｎＴｅ界面に垂直な方向に沿って
どのように変化するかを示したのが図４である。ただ
し、ｐ型ＺｎＳｅおよびｐ型ＺｎＴｅのフェルミ準位は
価電子帯の頂上に一致すると近似している。図４に示す
ように、この場合、ｐ型ＺｎＳｅの価電子帯はｐ型Ｚｎ
Ｔｅに向かって下に曲がっている。この下に凸の価電子
帯の変化は、ｐ側電極１４からこのｐ型ＺｎＳｅ／ｐ型
ＺｎＴｅ接合に注入された正孔に対してポテンシャル障
壁として働く。
と、Ｗ＝３２ｎｍとなる。このときに価電子帯の頂上が
ｐ型ＺｎＳｅ／ｐ型ＺｎＴｅ界面に垂直な方向に沿って
どのように変化するかを示したのが図４である。ただ
し、ｐ型ＺｎＳｅおよびｐ型ＺｎＴｅのフェルミ準位は
価電子帯の頂上に一致すると近似している。図４に示す
ように、この場合、ｐ型ＺｎＳｅの価電子帯はｐ型Ｚｎ
Ｔｅに向かって下に曲がっている。この下に凸の価電子
帯の変化は、ｐ側電極１４からこのｐ型ＺｎＳｅ／ｐ型
ＺｎＴｅ接合に注入された正孔に対してポテンシャル障
壁として働く。
【００４５】この問題は、ｐ型ＺｎＳｅコンタクト層１
０とｐ型ＺｎＴｅコンタクト層１２との間にｐ型ＺｎＴ
ｅ／ＺｎＳｅＭＱＷ層１１を設けることにより解決する
ことができる。このｐ型ＺｎＴｅ／ＺｎＳｅＭＱＷ層１
１の設計にあたっては、次のことを利用する。すなわ
ち、ｐ型ＺｎＴｅから成る量子井戸層の両側をｐ型Ｚｎ
Ｓｅから成る障壁層によりはさんだ構造の単一量子井戸
におけるｐ型ＺｎＴｅから成る量子井戸の幅ＬW に対し
て第１量子準位Ｅ1 がどのように変化するかを有限障壁
の井戸型ポテンシャルに対する量子力学的計算により求
めた結果、量子井戸の幅ＬW を小さくすることにより、
量子井戸内に形成される第１量子準位Ｅ1を高くするこ
とができることがわかった。したがって、ｐ型ＺｎＴｅ
／ＺｎＳｅＭＱＷ層１１はこのことを利用して設計する
ことができる。
０とｐ型ＺｎＴｅコンタクト層１２との間にｐ型ＺｎＴ
ｅ／ＺｎＳｅＭＱＷ層１１を設けることにより解決する
ことができる。このｐ型ＺｎＴｅ／ＺｎＳｅＭＱＷ層１
１の設計にあたっては、次のことを利用する。すなわ
ち、ｐ型ＺｎＴｅから成る量子井戸層の両側をｐ型Ｚｎ
Ｓｅから成る障壁層によりはさんだ構造の単一量子井戸
におけるｐ型ＺｎＴｅから成る量子井戸の幅ＬW に対し
て第１量子準位Ｅ1 がどのように変化するかを有限障壁
の井戸型ポテンシャルに対する量子力学的計算により求
めた結果、量子井戸の幅ＬW を小さくすることにより、
量子井戸内に形成される第１量子準位Ｅ1を高くするこ
とができることがわかった。したがって、ｐ型ＺｎＴｅ
／ＺｎＳｅＭＱＷ層１１はこのことを利用して設計する
ことができる。
【００４６】この場合、ｐ型ＺｎＳｅ／ｐ型ＺｎＴｅ界
面からｐ型ＺｎＳｅ側に幅Ｗにわたって生じるバンドの
曲がりは、ｐ型ＺｎＳｅ／ｐ型ＺｎＴｅ界面からの距離
ｘの二次関数 φ（ｘ）＝φT ｛１−（ｘ／Ｗ）2 ｝ （２） で与えられる（図４参照）。したがって、ｐ型ＺｎＴｅ
／ＺｎＳｅＭＱＷ層１１の設計は、（２）式に基づい
て、ｐ型ＺｎＴｅから成る量子井戸層のそれぞれに形成
される第１量子準位Ｅ1 がｐ型ＺｎＳｅおよびｐ型Ｚｎ
Ｔｅの価電子帯の頂上のエネルギーと一致し、しかも互
いに等しくなるようにＬW を段階的に変えることにより
行うことができる。
面からｐ型ＺｎＳｅ側に幅Ｗにわたって生じるバンドの
曲がりは、ｐ型ＺｎＳｅ／ｐ型ＺｎＴｅ界面からの距離
ｘの二次関数 φ（ｘ）＝φT ｛１−（ｘ／Ｗ）2 ｝ （２） で与えられる（図４参照）。したがって、ｐ型ＺｎＴｅ
／ＺｎＳｅＭＱＷ層１１の設計は、（２）式に基づい
て、ｐ型ＺｎＴｅから成る量子井戸層のそれぞれに形成
される第１量子準位Ｅ1 がｐ型ＺｎＳｅおよびｐ型Ｚｎ
Ｔｅの価電子帯の頂上のエネルギーと一致し、しかも互
いに等しくなるようにＬW を段階的に変えることにより
行うことができる。
【００４７】図５は、ｐ型ＺｎＴｅ／ＺｎＳｅＭＱＷ層
１１におけるｐ型ＺｎＳｅから成る障壁層の幅ＬB を一
定（例えば、２ｎｍ）にした場合の量子井戸幅Ｌw の設
計例を示す。ただし、ここでは、ｐ型ＺｎＳｅコンタク
ト層１０のＮA −ＮD は５×１０17ｃｍ-3とし、ｐ型Ｚ
ｎＴｅコンタクト層１２のＮA −ＮD は１×１０19ｃｍ
-3としている。図５に示すように、この場合には、合計
で７個ある量子井戸の幅Ｌw を、その第１量子準位Ｅ1
がｐ型ＺｎＳｅおよびｐ型ＺｎＴｅのフェルミ準位と一
致するように、ｐ型ＺｎＳｅコンタクト層１０からｐ型
ＺｎＴｅコンタクト層１２に向かって段階的に増加させ
ている。
１１におけるｐ型ＺｎＳｅから成る障壁層の幅ＬB を一
定（例えば、２ｎｍ）にした場合の量子井戸幅Ｌw の設
計例を示す。ただし、ここでは、ｐ型ＺｎＳｅコンタク
ト層１０のＮA −ＮD は５×１０17ｃｍ-3とし、ｐ型Ｚ
ｎＴｅコンタクト層１２のＮA −ＮD は１×１０19ｃｍ
-3としている。図５に示すように、この場合には、合計
で７個ある量子井戸の幅Ｌw を、その第１量子準位Ｅ1
がｐ型ＺｎＳｅおよびｐ型ＺｎＴｅのフェルミ準位と一
致するように、ｐ型ＺｎＳｅコンタクト層１０からｐ型
ＺｎＴｅコンタクト層１２に向かって段階的に増加させ
ている。
【００４８】なお、量子井戸の幅Ｌw の設計に当たって
は、厳密には、それぞれの量子井戸の準位は相互に結合
しているためにそれらの相互作用を考慮する必要があ
り、また、量子井戸層と障壁層との格子不整合による歪
みの効果も取り入れなければならないが、多重量子井戸
の量子準位を図５のようにフラットに設定することは、
原理的に十分可能である。
は、厳密には、それぞれの量子井戸の準位は相互に結合
しているためにそれらの相互作用を考慮する必要があ
り、また、量子井戸層と障壁層との格子不整合による歪
みの効果も取り入れなければならないが、多重量子井戸
の量子準位を図５のようにフラットに設定することは、
原理的に十分可能である。
【００４９】図５において、ｐ型ＺｎＴｅに注入された
正孔は、ｐ型ＺｎＴｅ／ＺｎＳｅＭＱＷ層１１のそれぞ
れの量子井戸に形成された第１量子準位Ｅ1 を介して共
鳴トンネリングによりｐ型ＺｎＳｅ側に流れることがで
きるので、ｐ型ＺｎＳｅ／ｐ型ＺｎＴｅ界面のポテンシ
ャル障壁は実効的になくなる。
正孔は、ｐ型ＺｎＴｅ／ＺｎＳｅＭＱＷ層１１のそれぞ
れの量子井戸に形成された第１量子準位Ｅ1 を介して共
鳴トンネリングによりｐ型ＺｎＳｅ側に流れることがで
きるので、ｐ型ＺｎＳｅ／ｐ型ＺｎＴｅ界面のポテンシ
ャル障壁は実効的になくなる。
【００５０】次に、この一実施例による半導体レーザー
の製造方法について説明する。すなわち、この一実施例
による半導体レーザーを製造するには、まず、図示省略
したＭＢＥ装置の超高真空に排気された真空容器内の基
板ホルダーにｎ型ＧａＡｓ基板１を装着する。このｎ型
ＧａＡｓ基板１としては、図３に示すような、（１０
０）面から［０１−１］方向に小さな角度ε、例えばε
＝４°だけオフした主面を有するものを用いる。次に、
このｎ型ＧａＡｓ基板１を所定のエピタキシャル成長温
度に加熱した後、このｎ型ＧａＡｓ基板１上にＭＢＥ法
によりｎ型ＧａＡｓバッファ層２をエピタキシャル成長
させる。この場合、ドナー不純物であるＳｉのドーピン
グは、Ｓｉの分子線源（Ｋセル）を用いて行う。なお、
このｎ型ＧａＡｓバッファ層２のエピタキシャル成長
は、ｎ型ＧａＡｓ基板１を例えば５８０℃付近の温度に
加熱してその表面をサーマルエッチングすることにより
表面酸化膜などを除去して表面清浄化を行った後に行っ
てもよい。
の製造方法について説明する。すなわち、この一実施例
による半導体レーザーを製造するには、まず、図示省略
したＭＢＥ装置の超高真空に排気された真空容器内の基
板ホルダーにｎ型ＧａＡｓ基板１を装着する。このｎ型
ＧａＡｓ基板１としては、図３に示すような、（１０
０）面から［０１−１］方向に小さな角度ε、例えばε
＝４°だけオフした主面を有するものを用いる。次に、
このｎ型ＧａＡｓ基板１を所定のエピタキシャル成長温
度に加熱した後、このｎ型ＧａＡｓ基板１上にＭＢＥ法
によりｎ型ＧａＡｓバッファ層２をエピタキシャル成長
させる。この場合、ドナー不純物であるＳｉのドーピン
グは、Ｓｉの分子線源（Ｋセル）を用いて行う。なお、
このｎ型ＧａＡｓバッファ層２のエピタキシャル成長
は、ｎ型ＧａＡｓ基板１を例えば５８０℃付近の温度に
加熱してその表面をサーマルエッチングすることにより
表面酸化膜などを除去して表面清浄化を行った後に行っ
てもよい。
【００５１】次に、このようにしてｎ型ＧａＡｓバッフ
ァ層２がエピタキシャル成長されたｎ型ＧａＡｓ基板１
を、図示省略した真空搬送路を介して、上述のＭＢＥ装
置から図６に示す別のＭＢＥ装置に搬送する。そして、
この図６に示すＭＢＥ装置において、レーザー構造を形
成する各ＩＩ−ＶＩ族化合物半導体層のエピタキシャル
成長を行う。この場合、ｎ型ＧａＡｓバッファ層２の表
面は、そのエピタキシャル成長が行われてから図６に示
すＭＢＥ装置に搬送される間に大気にさらされないの
で、清浄のまま保たれる。
ァ層２がエピタキシャル成長されたｎ型ＧａＡｓ基板１
を、図示省略した真空搬送路を介して、上述のＭＢＥ装
置から図６に示す別のＭＢＥ装置に搬送する。そして、
この図６に示すＭＢＥ装置において、レーザー構造を形
成する各ＩＩ−ＶＩ族化合物半導体層のエピタキシャル
成長を行う。この場合、ｎ型ＧａＡｓバッファ層２の表
面は、そのエピタキシャル成長が行われてから図６に示
すＭＢＥ装置に搬送される間に大気にさらされないの
で、清浄のまま保たれる。
【００５２】図６に示すように、このＭＢＥ装置におい
ては、図示省略した超高真空排気装置により超高真空に
排気された真空容器３１内に基板ホルダー３２が設けら
れ、この基板ホルダー３２にエピタキシャル成長を行う
基板が保持される。このエピタキシャル成長を行う基板
は、ゲートバルブ３３を介して真空容器３１に取り付け
られた予備室３４から真空容器３１内に導入される。真
空容器３１には、基板ホルダー３２に対向して複数の分
子線源（Ｋセル）３５が取り付けられている。この場
合、この分子線源３５としては、Ｚｎ、Ｓｅ、Ｍｇ、Ｚ
ｎＳ、ＴｅおよびＣｄの各分子線源が用意されている。
真空容器３１にはさらに、電子サイクロトロン共鳴（Ｅ
ＣＲ）プラズマセル３６が基板ホルダー３２に対向して
取り付けられている。このＥＣＲプラズマセル３６に
は、マグネット３７、マイクロ波導入端子３８、窒素ガ
ス導入管３９およびプラズマ導出口４０が設けられてい
る。なお、このＥＣＲプラズマセル３６は、高周波（Ｒ
Ｆ）プラズマセルに置き換えることができる。真空容器
３１にはさらに、反射型高エネルギー電子回折（ＲＨＥ
ＥＤ）電子銃４１およびＲＨＥＥＤスクリーン４２が取
り付けられており、基板のＲＨＥＥＤパターンを観測す
ることができるようになっている。
ては、図示省略した超高真空排気装置により超高真空に
排気された真空容器３１内に基板ホルダー３２が設けら
れ、この基板ホルダー３２にエピタキシャル成長を行う
基板が保持される。このエピタキシャル成長を行う基板
は、ゲートバルブ３３を介して真空容器３１に取り付け
られた予備室３４から真空容器３１内に導入される。真
空容器３１には、基板ホルダー３２に対向して複数の分
子線源（Ｋセル）３５が取り付けられている。この場
合、この分子線源３５としては、Ｚｎ、Ｓｅ、Ｍｇ、Ｚ
ｎＳ、ＴｅおよびＣｄの各分子線源が用意されている。
真空容器３１にはさらに、電子サイクロトロン共鳴（Ｅ
ＣＲ）プラズマセル３６が基板ホルダー３２に対向して
取り付けられている。このＥＣＲプラズマセル３６に
は、マグネット３７、マイクロ波導入端子３８、窒素ガ
ス導入管３９およびプラズマ導出口４０が設けられてい
る。なお、このＥＣＲプラズマセル３６は、高周波（Ｒ
Ｆ）プラズマセルに置き換えることができる。真空容器
３１にはさらに、反射型高エネルギー電子回折（ＲＨＥ
ＥＤ）電子銃４１およびＲＨＥＥＤスクリーン４２が取
り付けられており、基板のＲＨＥＥＤパターンを観測す
ることができるようになっている。
【００５３】さて、ｎ型ＧａＡｓバッファ層２上にレー
ザー構造を形成する各ＩＩ−ＶＩ族化合物半導体層をエ
ピタキシャル成長させるためには、図６に示すＭＢＥ装
置の真空容器３１内の基板ホルダー３２に、このｎ型Ｇ
ａＡｓバッファ層２がエピタキシャル成長されたｎ型Ｇ
ａＡｓ基板１を装着する。次に、このｎ型ＧａＡｓ基板
１を所定のエピタキシャル成長温度、好ましくは２５０
〜３００℃の範囲内の温度、より好ましくは２８０〜３
００℃の範囲内の温度、具体的には例えば２９５℃に下
げてＭＢＥ法によるエピタキシャル成長を開始する。す
なわち、ｎ型ＧａＡｓバッファ層２上に、ｎ型ＺｎＳｅ
バッファ層３、ｎ型Ｚｎ1-p Ｍｇp ＳqＳｅ1-q クラッ
ド層４、ｎ型ＺｎＳu Ｓｅ1-u 光導波層５、ｉ型Ｚｎ
1-z ＣｄzＳｅ量子井戸層から成る活性層６、ｐ型Ｓu
Ｓｅ1-u 光導波層７、ｐ型Ｚｎ1-pＭｇp Ｓq Ｓｅ1-q
クラッド層８、ｐ型ＺｎＳv Ｓｅ1-v 層９、ｐ型ＺｎＳ
ｅコンタクト層１０、ｐ型ＺｎＴｅ／ＺｎＳｅＭＱＷ層
１１およびｐ型ＺｎＴｅコンタクト層１２を順次エピタ
キシャル成長させる。
ザー構造を形成する各ＩＩ−ＶＩ族化合物半導体層をエ
ピタキシャル成長させるためには、図６に示すＭＢＥ装
置の真空容器３１内の基板ホルダー３２に、このｎ型Ｇ
ａＡｓバッファ層２がエピタキシャル成長されたｎ型Ｇ
ａＡｓ基板１を装着する。次に、このｎ型ＧａＡｓ基板
１を所定のエピタキシャル成長温度、好ましくは２５０
〜３００℃の範囲内の温度、より好ましくは２８０〜３
００℃の範囲内の温度、具体的には例えば２９５℃に下
げてＭＢＥ法によるエピタキシャル成長を開始する。す
なわち、ｎ型ＧａＡｓバッファ層２上に、ｎ型ＺｎＳｅ
バッファ層３、ｎ型Ｚｎ1-p Ｍｇp ＳqＳｅ1-q クラッ
ド層４、ｎ型ＺｎＳu Ｓｅ1-u 光導波層５、ｉ型Ｚｎ
1-z ＣｄzＳｅ量子井戸層から成る活性層６、ｐ型Ｓu
Ｓｅ1-u 光導波層７、ｐ型Ｚｎ1-pＭｇp Ｓq Ｓｅ1-q
クラッド層８、ｐ型ＺｎＳv Ｓｅ1-v 層９、ｐ型ＺｎＳ
ｅコンタクト層１０、ｐ型ＺｎＴｅ／ＺｎＳｅＭＱＷ層
１１およびｐ型ＺｎＴｅコンタクト層１２を順次エピタ
キシャル成長させる。
【００５４】上述のＭＢＥ法によるエピタキシャル成長
においては、例えば、Ｚｎ原料としては純度９９．９９
９９％のＺｎを用い、Ｍｇ原料としては純度９９．９％
のＭｇを用い、Ｓ原料としては９９．９９９９％のＺｎ
Ｓを用い、Ｓｅ原料としては純度９９．９９９９％のＳ
ｅを用いる。また、ｎ型ＺｎＳｅバッファ層３、ｎ型Ｚ
ｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層４およびｎ型Ｚｎ
Ｓｅ光導波層５のドナー不純物としてのＣｌのドーピン
グは、例えば、純度９９．９９９９％のＺｎＣｌ2 をド
ーパントとして用いて行う。この場合、ＺｎＣｌ2 の加
熱温度を６０〜２００℃とすることによって、Ｃｌのド
ーピング濃度を１０17〜１０20ｃｍ-3の範囲で制御する
ことができる。例えば、ｎ型ＺｎＳｅバッファ層３のエ
ピタキシャル成長においては、ＺｎＣｌ2 の加熱温度を
１４０℃とすると、Ｃｌのドーピング濃度を３×１０19
ｃｍ-3とすることができる。一方、ｐ型ＺｎＳu Ｓｅ
1-u光導波層７、ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラ
ッド層８およびｐ型ＺｎＴｅ／ＺｎＳｅＭＱＷ層１１の
アクセプタ不純物としてのＮのドーピングは、図６に示
すＭＢＥ装置のＥＣＲプラズマセル３６において、マグ
ネット３７による磁界の印加およびマイクロ波導入端子
３８からのマイクロ波の導入によって、窒素ガス導入管
３９から導入されるＮ2 ガスのプラズマ化を行い、これ
により発生されたＮ2 プラズマを基板表面に照射するこ
とにより行う。さらに、ｐ型ＺｎＳv Ｓｅ1-v 層９、ｐ
型ＺｎＳｅコンタクト層１０およびｐ型ＺｎＴｅコンタ
クト層１２のアクセプタ不純物としてのＮのドーピング
は、ＲＦプラズマによるＮ2 ガスのプラズマ化を行い、
これにより発生されたＮ2 プラズマを基板表面に照射す
ることにより行う。この場合、ｐ型ＺｎＴｅコンタクト
層１２のＮA −ＮD は、例えば１×１０19ｃｍ-3程度以
上にすることができる。
においては、例えば、Ｚｎ原料としては純度９９．９９
９９％のＺｎを用い、Ｍｇ原料としては純度９９．９％
のＭｇを用い、Ｓ原料としては９９．９９９９％のＺｎ
Ｓを用い、Ｓｅ原料としては純度９９．９９９９％のＳ
ｅを用いる。また、ｎ型ＺｎＳｅバッファ層３、ｎ型Ｚ
ｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層４およびｎ型Ｚｎ
Ｓｅ光導波層５のドナー不純物としてのＣｌのドーピン
グは、例えば、純度９９．９９９９％のＺｎＣｌ2 をド
ーパントとして用いて行う。この場合、ＺｎＣｌ2 の加
熱温度を６０〜２００℃とすることによって、Ｃｌのド
ーピング濃度を１０17〜１０20ｃｍ-3の範囲で制御する
ことができる。例えば、ｎ型ＺｎＳｅバッファ層３のエ
ピタキシャル成長においては、ＺｎＣｌ2 の加熱温度を
１４０℃とすると、Ｃｌのドーピング濃度を３×１０19
ｃｍ-3とすることができる。一方、ｐ型ＺｎＳu Ｓｅ
1-u光導波層７、ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラ
ッド層８およびｐ型ＺｎＴｅ／ＺｎＳｅＭＱＷ層１１の
アクセプタ不純物としてのＮのドーピングは、図６に示
すＭＢＥ装置のＥＣＲプラズマセル３６において、マグ
ネット３７による磁界の印加およびマイクロ波導入端子
３８からのマイクロ波の導入によって、窒素ガス導入管
３９から導入されるＮ2 ガスのプラズマ化を行い、これ
により発生されたＮ2 プラズマを基板表面に照射するこ
とにより行う。さらに、ｐ型ＺｎＳv Ｓｅ1-v 層９、ｐ
型ＺｎＳｅコンタクト層１０およびｐ型ＺｎＴｅコンタ
クト層１２のアクセプタ不純物としてのＮのドーピング
は、ＲＦプラズマによるＮ2 ガスのプラズマ化を行い、
これにより発生されたＮ2 プラズマを基板表面に照射す
ることにより行う。この場合、ｐ型ＺｎＴｅコンタクト
層１２のＮA −ＮD は、例えば１×１０19ｃｍ-3程度以
上にすることができる。
【００５５】ここで、図３に示すようなｎ型ＧａＡｓ基
板１上に上述のようにしてエピタキシャル成長されるｎ
型ＧａＡｓバッファ層２、ｎ型ＺｎＳｅバッファ層３、
ｎ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層４、ｎ型Ｚ
ｎＳu Ｓｅ1-u 光導波層５、ｉ型Ｚｎ1-z Ｃｄz Ｓｅ量
子井戸層から成る活性層６、ｐ型ＺｎＳu Ｓｅ1-u 光導
波層７、ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層
８、ｐ型ＺｎＳv Ｓｅ1-v 層９、ｐ型ＺｎＳｅコンタク
ト層１０、ｐ型ＺｎＴｅ／ＺｎＳｅＭＱＷ層１１および
ｐ型ＺｎＴｅコンタクト層１２の各層の主面は、ｎ型Ｇ
ａＡｓ基板１の主面が（１００）面と（１１−１）ファ
セットとから成ることを反映して、同様に（１００）面
と（１１−１）ファセットとから成る。そして、ｐ型Ｚ
ｎＳu Ｓｅ1-u 光導波層７、ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓ
ｅ1-q クラッド層８、ｐ型ＺｎＳvＳｅ1-v 層９、ｐ型
ＺｎＳｅコンタクト層１０、ｐ型ＺｎＴｅ／ＺｎＳｅＭ
ＱＷ層１１およびｐ型ＺｎＴｅコンタクト層１２の成長
面に現れる（１１−１）ファセット上では、すでに述べ
たメカニズムにより、Ｎの取り込み率が高いので、これ
らのｐ型ＺｎＳu Ｓｅ1-u 光導波層７、ｐ型Ｚｎ1-p Ｍ
ｇp Ｓq Ｓｅ1-q クラッド層８、ｐ型ＺｎＳv Ｓｅ1-v
層９、ｐ型ＺｎＳｅコンタクト層１０などに対するＮの
ドーピング濃度を従来よりも高くすることができ、例え
ば従来の数倍程度とすることができる。これによって、
これらの層のキャリア濃度を十分に高くすることができ
る。さらに、ｎ型ＧａＡｓ基板１が（１００）面から
［０１−１］方向に小さな角度ε、例えばε＝４°だけ
オフした主面を有するものであることにより、ｎ型Ｇａ
Ａｓバッファ層２とその上に成長されたＩＩ−ＶＩ族化
合物半導体層との界面から発生する積層欠陥の密度を１
０4 ｃｍ-2以下と従来に比べて低く抑えることができ
る。
板１上に上述のようにしてエピタキシャル成長されるｎ
型ＧａＡｓバッファ層２、ｎ型ＺｎＳｅバッファ層３、
ｎ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層４、ｎ型Ｚ
ｎＳu Ｓｅ1-u 光導波層５、ｉ型Ｚｎ1-z Ｃｄz Ｓｅ量
子井戸層から成る活性層６、ｐ型ＺｎＳu Ｓｅ1-u 光導
波層７、ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層
８、ｐ型ＺｎＳv Ｓｅ1-v 層９、ｐ型ＺｎＳｅコンタク
ト層１０、ｐ型ＺｎＴｅ／ＺｎＳｅＭＱＷ層１１および
ｐ型ＺｎＴｅコンタクト層１２の各層の主面は、ｎ型Ｇ
ａＡｓ基板１の主面が（１００）面と（１１−１）ファ
セットとから成ることを反映して、同様に（１００）面
と（１１−１）ファセットとから成る。そして、ｐ型Ｚ
ｎＳu Ｓｅ1-u 光導波層７、ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓ
ｅ1-q クラッド層８、ｐ型ＺｎＳvＳｅ1-v 層９、ｐ型
ＺｎＳｅコンタクト層１０、ｐ型ＺｎＴｅ／ＺｎＳｅＭ
ＱＷ層１１およびｐ型ＺｎＴｅコンタクト層１２の成長
面に現れる（１１−１）ファセット上では、すでに述べ
たメカニズムにより、Ｎの取り込み率が高いので、これ
らのｐ型ＺｎＳu Ｓｅ1-u 光導波層７、ｐ型Ｚｎ1-p Ｍ
ｇp Ｓq Ｓｅ1-q クラッド層８、ｐ型ＺｎＳv Ｓｅ1-v
層９、ｐ型ＺｎＳｅコンタクト層１０などに対するＮの
ドーピング濃度を従来よりも高くすることができ、例え
ば従来の数倍程度とすることができる。これによって、
これらの層のキャリア濃度を十分に高くすることができ
る。さらに、ｎ型ＧａＡｓ基板１が（１００）面から
［０１−１］方向に小さな角度ε、例えばε＝４°だけ
オフした主面を有するものであることにより、ｎ型Ｇａ
Ａｓバッファ層２とその上に成長されたＩＩ−ＶＩ族化
合物半導体層との界面から発生する積層欠陥の密度を１
０4 ｃｍ-2以下と従来に比べて低く抑えることができ
る。
【００５６】次に、ｐ型ＺｎＴｅコンタクト層１２上に
所定幅のストライプ形状のレジストパターン（図示せ
ず）を形成した後、このレジストパターンをマスクとし
て、ｐ型ＺｎＳv Ｓｅ1-v 層９の厚さ方向の途中までウ
エットエッチング法によりエッチングする。これによっ
て、ｐ型ＺｎＳv Ｓｅ1-v 層９の上層部、ｐ型ＺｎＳｅ
コンタクト層１０、ｐ型ＺｎＴｅ／ＺｎＳｅＭＱＷ層１
１およびｐ型ＺｎＴｅコンタクト層１２がストライプ形
状にパターニングされる。
所定幅のストライプ形状のレジストパターン（図示せ
ず）を形成した後、このレジストパターンをマスクとし
て、ｐ型ＺｎＳv Ｓｅ1-v 層９の厚さ方向の途中までウ
エットエッチング法によりエッチングする。これによっ
て、ｐ型ＺｎＳv Ｓｅ1-v 層９の上層部、ｐ型ＺｎＳｅ
コンタクト層１０、ｐ型ＺｎＴｅ／ＺｎＳｅＭＱＷ層１
１およびｐ型ＺｎＴｅコンタクト層１２がストライプ形
状にパターニングされる。
【００５７】次に、上述のエッチングに用いたレジスト
パターンを残したまま全面にＡｌ2Ｏ3 膜を真空蒸着し
た後、このレジストパターンを、その上に形成されたＡ
ｌ2Ｏ3 膜とともに除去する（リフトオフ）。これによ
って、ストライプ部以外の部分のｐ型ＺｎＳv Ｓｅ1-v
層９上にのみＡｌ2 Ｏ3 膜から成る絶縁層１３が形成さ
れる。
パターンを残したまま全面にＡｌ2Ｏ3 膜を真空蒸着し
た後、このレジストパターンを、その上に形成されたＡ
ｌ2Ｏ3 膜とともに除去する（リフトオフ）。これによ
って、ストライプ部以外の部分のｐ型ＺｎＳv Ｓｅ1-v
層９上にのみＡｌ2 Ｏ3 膜から成る絶縁層１３が形成さ
れる。
【００５８】次に、ストライプ形状のｐ型ＺｎＴｅコン
タクト層１２および絶縁層１３の全面にＰｄ膜、Ｐｔ膜
およびＡｕ膜を順次真空蒸着してＰｄ／Ｐｔ／Ａｕ電極
から成るｐ側電極１４を形成し、その後必要に応じて熱
処理を行って、このｐ側電極１４をｐ型ＺｎＴｅコンタ
クト層１２にオーム性接触させる。一方、ｎ型ＧａＡｓ
基板１の裏面にはＩｎ電極のようなｎ側電極１５を形成
する。
タクト層１２および絶縁層１３の全面にＰｄ膜、Ｐｔ膜
およびＡｕ膜を順次真空蒸着してＰｄ／Ｐｔ／Ａｕ電極
から成るｐ側電極１４を形成し、その後必要に応じて熱
処理を行って、このｐ側電極１４をｐ型ＺｎＴｅコンタ
クト層１２にオーム性接触させる。一方、ｎ型ＧａＡｓ
基板１の裏面にはＩｎ電極のようなｎ側電極１５を形成
する。
【００５９】この後、以上のようにしてレーザー構造が
形成されたｎ型ＧａＡｓ基板１をバー状に劈開して両共
振器端面を形成した後、真空蒸着法により、フロント側
の端面にＡｌ2 Ｏ3 膜１６とＳｉ膜１７とから成る多層
膜を形成するとともに、リア側の端面にＡｌ2 Ｏ3 膜１
６とＳｉ膜１７とを２周期繰り返した多層膜を形成す
る。このように端面コーティングを施した後、このバー
を劈開してチップ化し、パッケージングを行う。
形成されたｎ型ＧａＡｓ基板１をバー状に劈開して両共
振器端面を形成した後、真空蒸着法により、フロント側
の端面にＡｌ2 Ｏ3 膜１６とＳｉ膜１７とから成る多層
膜を形成するとともに、リア側の端面にＡｌ2 Ｏ3 膜１
６とＳｉ膜１７とを２周期繰り返した多層膜を形成す
る。このように端面コーティングを施した後、このバー
を劈開してチップ化し、パッケージングを行う。
【００６０】以上のように、この一実施例によれば、図
３に示すような、（１００）面から［０１−１］方向に
小さな角度εだけオフした主面を有するｎ型ＧａＡｓ基
板１を用い、その上にｎ型ＧａＡｓバッファ層２を介し
て、レーザー構造を形成する各ＩＩ−ＶＩ族化合物半導
体層をエピタキシャル成長させているので、従来よりＮ
の高濃度ドーピングが可能であったｐ型ＺｎＴｅコンタ
クト層１２ばかりでなく、ｐ型ＺｎＳu Ｓｅ1-u 光導波
層７、ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層８、
ｐ型ＺｎＳv Ｓｅ1-v 層９、ｐ型ＺｎＳｅコンタクト層
１０などのＮのドーピング濃度も、従来のように（１０
０）面方位のｎ型ＧａＡｓ基板を用いた場合に比べて、
十分に高くすることができる。このため、これらの層の
キャリア濃度の向上を図り、したがって低抵抗化を図る
ことができる。そして、ｐ型ＺｎＳu Ｓｅ1-u 光導波層
７、ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層８、ｐ
型ＺｎＳｅコンタクト層１０などの低抵抗化によって半
導体レーザーの動作時の洩れ電流の低減を図ることがで
きるとともに、特性温度Ｔ0 の向上を図ることができ、
半導体レーザーの高性能化を図ることができる。また、
ｐ型ＺｎＳｅコンタクト層１０の低抵抗化により、ｐ側
電極１４のオーム性接触も良好となることから、半導体
レーザーの駆動電圧の低減を図ることができるととも
に、発熱の低減により半導体レーザーの長寿命化を図る
ことができる。
３に示すような、（１００）面から［０１−１］方向に
小さな角度εだけオフした主面を有するｎ型ＧａＡｓ基
板１を用い、その上にｎ型ＧａＡｓバッファ層２を介し
て、レーザー構造を形成する各ＩＩ−ＶＩ族化合物半導
体層をエピタキシャル成長させているので、従来よりＮ
の高濃度ドーピングが可能であったｐ型ＺｎＴｅコンタ
クト層１２ばかりでなく、ｐ型ＺｎＳu Ｓｅ1-u 光導波
層７、ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層８、
ｐ型ＺｎＳv Ｓｅ1-v 層９、ｐ型ＺｎＳｅコンタクト層
１０などのＮのドーピング濃度も、従来のように（１０
０）面方位のｎ型ＧａＡｓ基板を用いた場合に比べて、
十分に高くすることができる。このため、これらの層の
キャリア濃度の向上を図り、したがって低抵抗化を図る
ことができる。そして、ｐ型ＺｎＳu Ｓｅ1-u 光導波層
７、ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層８、ｐ
型ＺｎＳｅコンタクト層１０などの低抵抗化によって半
導体レーザーの動作時の洩れ電流の低減を図ることがで
きるとともに、特性温度Ｔ0 の向上を図ることができ、
半導体レーザーの高性能化を図ることができる。また、
ｐ型ＺｎＳｅコンタクト層１０の低抵抗化により、ｐ側
電極１４のオーム性接触も良好となることから、半導体
レーザーの駆動電圧の低減を図ることができるととも
に、発熱の低減により半導体レーザーの長寿命化を図る
ことができる。
【００６１】さらに、上述のように（１００）面から
［０１−１］方向に小さな角度εだけオフした主面を有
するｎ型ＧａＡｓ基板１を用い、しかもその上にｎ型Ｇ
ａＡｓバッファ層２を成長させてからレーザー構造を形
成する各ＩＩ−ＶＩ族化合物半導体層をエピタキシャル
成長させていることから、ｎ型ＧａＡｓバッファ層２と
その上に成長されたＩＩ−ＶＩ族化合物半導体層との界
面から発生する積層欠陥の密度を上述のように１０4 ｃ
ｍ-2以下に低く抑えることができ、したがって半導体レ
ーザーの発光領域に積層欠陥が全く含まれないようにす
ることができる。これによって、この積層欠陥に起因す
る半導体レーザーの劣化を防止することができ、半導体
レーザーの信頼性および寿命の向上を図ることができ
る。
［０１−１］方向に小さな角度εだけオフした主面を有
するｎ型ＧａＡｓ基板１を用い、しかもその上にｎ型Ｇ
ａＡｓバッファ層２を成長させてからレーザー構造を形
成する各ＩＩ−ＶＩ族化合物半導体層をエピタキシャル
成長させていることから、ｎ型ＧａＡｓバッファ層２と
その上に成長されたＩＩ−ＶＩ族化合物半導体層との界
面から発生する積層欠陥の密度を上述のように１０4 ｃ
ｍ-2以下に低く抑えることができ、したがって半導体レ
ーザーの発光領域に積層欠陥が全く含まれないようにす
ることができる。これによって、この積層欠陥に起因す
る半導体レーザーの劣化を防止することができ、半導体
レーザーの信頼性および寿命の向上を図ることができ
る。
【００６２】以上により、例えば室温において連続発振
可能な緑色発光でしかも低しきい値電流密度のＳＣＨ構
造を有する高信頼性および長寿命の半導体レーザーを実
現することができる。
可能な緑色発光でしかも低しきい値電流密度のＳＣＨ構
造を有する高信頼性および長寿命の半導体レーザーを実
現することができる。
【００６３】ここで、ＩＩ−ＶＩ族化合物半導体層を成
長させる基板として、上述のように（１００）面から
［０１−１］方向に小さな角度εだけオフした主面を有
するｎ型ＧａＡｓ基板を用いた場合の積層欠陥密度の低
減の効果を評価するために行った比較実験の結果につい
て説明する。
長させる基板として、上述のように（１００）面から
［０１−１］方向に小さな角度εだけオフした主面を有
するｎ型ＧａＡｓ基板を用いた場合の積層欠陥密度の低
減の効果を評価するために行った比較実験の結果につい
て説明する。
【００６４】まず、図７に示すように、ｎ型ＧａＡｓ基
板５１上に、上述の実施例と同様なＭＢＥ法により、ｎ
型ＧａＡｓバッファ層５２、ｎ型ＺｎＳｅバッファ層５
３およびｎ型ＺｎＳw Ｓｅ1-w 層５４を順次エピタキシ
ャル成長させた試料を作製した。ここで、ｎ型ＧａＡｓ
バッファ層５２の厚さは０．２５μｍ、ｎ型ＺｎＳｅバ
ッファ層５３の厚さは３０ｎｍ、ｎ型ＺｎＳw Ｓｅ1-w
層５４の厚さは０．２μｍである。この試料としては、
（１００）面から［０１−１］方向に４°オフした主面
を有するｎ型ＧａＡｓ基板５１を用いたもの、（１０
０）面から［０１１］方向に４°オフした主面を有する
ｎ型ＧａＡｓ基板５１を用いたもの、（１００）面から
［０１−１］方向に２°オフした主面を有するｎ型Ｇａ
Ａｓ基板５１を用いたもの、（１００）面から［０１
１］方向に２°オフした主面を有するｎ型ＧａＡｓ基板
５１を用いたもの、および、（１００）面方位のｎ型Ｇ
ａＡｓ基板５１を用いたものを作製した。
板５１上に、上述の実施例と同様なＭＢＥ法により、ｎ
型ＧａＡｓバッファ層５２、ｎ型ＺｎＳｅバッファ層５
３およびｎ型ＺｎＳw Ｓｅ1-w 層５４を順次エピタキシ
ャル成長させた試料を作製した。ここで、ｎ型ＧａＡｓ
バッファ層５２の厚さは０．２５μｍ、ｎ型ＺｎＳｅバ
ッファ層５３の厚さは３０ｎｍ、ｎ型ＺｎＳw Ｓｅ1-w
層５４の厚さは０．２μｍである。この試料としては、
（１００）面から［０１−１］方向に４°オフした主面
を有するｎ型ＧａＡｓ基板５１を用いたもの、（１０
０）面から［０１１］方向に４°オフした主面を有する
ｎ型ＧａＡｓ基板５１を用いたもの、（１００）面から
［０１−１］方向に２°オフした主面を有するｎ型Ｇａ
Ａｓ基板５１を用いたもの、（１００）面から［０１
１］方向に２°オフした主面を有するｎ型ＧａＡｓ基板
５１を用いたもの、および、（１００）面方位のｎ型Ｇ
ａＡｓ基板５１を用いたものを作製した。
【００６５】そして、このようにして作製した試料の表
面をブロムメタノールでエッチングし、エッチピット密
度（ＥＰＤ）を測定した。ここで、これらの試料の表面
をブロムメタノールでエッチングすると、積層欠陥が存
在する部分が選択的にエッチングされ、その部分が凹
部、すなわちエッチピットとなって観察される。
面をブロムメタノールでエッチングし、エッチピット密
度（ＥＰＤ）を測定した。ここで、これらの試料の表面
をブロムメタノールでエッチングすると、積層欠陥が存
在する部分が選択的にエッチングされ、その部分が凹
部、すなわちエッチピットとなって観察される。
【００６６】この結果、（１００）面から［０１−１］
方向に４°オフした主面を有するｎ型ＧａＡｓ基板５１
を用いた試料、（１００）面から［０１１］方向に４°
オフした主面を有するｎ型ＧａＡｓ基板５１を用いた試
料および（１００）面方位のｎ型ＧａＡｓ基板５１を用
いた試料のＥＰＤとして、表１に示すような測定結果が
得られた。
方向に４°オフした主面を有するｎ型ＧａＡｓ基板５１
を用いた試料、（１００）面から［０１１］方向に４°
オフした主面を有するｎ型ＧａＡｓ基板５１を用いた試
料および（１００）面方位のｎ型ＧａＡｓ基板５１を用
いた試料のＥＰＤとして、表１に示すような測定結果が
得られた。
【００６７】 表１ ────────────────────────────────── ［０１−１］方向オフ ［０１１］方向オフ オフなし ────────────────────────────────── ＥＰＤ ＜１０4 １．９×１０5 ９×１０5 （ｃｍ-2） 〜５．８×１０5 〜１．５×１０6 ──────────────────────────────────
【００６８】また、（１００）面から［０１−１］方向
に２°オフした主面を有するｎ型ＧａＡｓ基板５１を用
いた試料、（１００）面から［０１１］方向に２°オフ
した主面を有するｎ型ＧａＡｓ基板５１を用いた試料お
よび（１００）面方位のｎ型ＧａＡｓ基板５１を用いた
試料のＥＰＤとして、表２に示すような測定結果が得ら
れた。
に２°オフした主面を有するｎ型ＧａＡｓ基板５１を用
いた試料、（１００）面から［０１１］方向に２°オフ
した主面を有するｎ型ＧａＡｓ基板５１を用いた試料お
よび（１００）面方位のｎ型ＧａＡｓ基板５１を用いた
試料のＥＰＤとして、表２に示すような測定結果が得ら
れた。
【００６９】 表２ ────────────────────────────────── ［０１−１］方向オフ ［０１１］方向オフ オフなし ────────────────────────────────── ＥＰＤ ＜１０4 ＜１０4 ９×１０5 （ｃｍ-2） 〜１．５×１０6 ──────────────────────────────────
【００７０】表１および表２より、（１００）面から
［０１−１］方向に４°または２°オフした主面を有す
るｎ型ＧａＡｓ基板５１を用いた試料のＥＰＤの値は１
０4 ｃｍ-2以下と小さいことがわかる。この結果は、
（１００）面から［０１−１］方向に４°または２°オ
フした主面を有するｎ型ＧａＡｓ基板５１を用いること
により、その上にｎ型ＧａＡｓバッファ層５２を介して
エピタキシャル成長されたｎ型ＺｎＳｅバッファ層５３
およびｎ型ＺｎＳw Ｓｅ1-w 層５４の積層欠陥の密度が
１０4 ｃｍ-2以下に抑えられていることを意味する。
［０１−１］方向に４°または２°オフした主面を有す
るｎ型ＧａＡｓ基板５１を用いた試料のＥＰＤの値は１
０4 ｃｍ-2以下と小さいことがわかる。この結果は、
（１００）面から［０１−１］方向に４°または２°オ
フした主面を有するｎ型ＧａＡｓ基板５１を用いること
により、その上にｎ型ＧａＡｓバッファ層５２を介して
エピタキシャル成長されたｎ型ＺｎＳｅバッファ層５３
およびｎ型ＺｎＳw Ｓｅ1-w 層５４の積層欠陥の密度が
１０4 ｃｍ-2以下に抑えられていることを意味する。
【００７１】なお、表２に示すように、（１００）面か
ら［０１１］方向に２°オフした主面を有するｎ型Ｇａ
Ａｓ基板５１を用いた試料のＥＰＤの値も１０4 ｃｍ-2
以下と小さく、したがってこの（１００）面から［０１
１］方向に２°オフした主面を有するｎ型ＧａＡｓ基板
５１上にｎ型ＧａＡｓバッファ層５２を介してエピタキ
シャル成長されたｎ型ＺｎＳｅバッファ層５３およびｎ
型ＺｎＳw Ｓｅ1-w 層５４の積層欠陥の密度も１０4 ｃ
ｍ-2以下に抑えられていることがわかる。
ら［０１１］方向に２°オフした主面を有するｎ型Ｇａ
Ａｓ基板５１を用いた試料のＥＰＤの値も１０4 ｃｍ-2
以下と小さく、したがってこの（１００）面から［０１
１］方向に２°オフした主面を有するｎ型ＧａＡｓ基板
５１上にｎ型ＧａＡｓバッファ層５２を介してエピタキ
シャル成長されたｎ型ＺｎＳｅバッファ層５３およびｎ
型ＺｎＳw Ｓｅ1-w 層５４の積層欠陥の密度も１０4 ｃ
ｍ-2以下に抑えられていることがわかる。
【００７２】次に、この発明の他の実施例について説明
する。この他の実施例においては、図８に示すような、
（１００）面から、［０１−１］方向に１°以上１０°
以下の小さな角度εだけオフし、さらに［０１１］方向
に１°以上１０°以下の小さな角度εだけオフした主
面、すなわち、実効的に（１００）面から［０１０］方
向に角度ε程度オフした主面を有するｎ型ＧａＡｓ基板
１を基板として用いる。図８に示すように、このｎ型Ｇ
ａＡｓ基板１の主面には、［０１１］方向に平行なステ
ップおよび［０１−１］方向に平行なステップが存在し
ており、［０１１］方向に平行なステップ部には（１１
−１）ファセットが現れているとともに、［０１−１］
方向に平行なステップ部には（１１１）ファセットが現
れている。これらのステップ部以外の部分の主面は、
（１００）面である。この場合も、εは小さいので、こ
の主面は実質的には（１００）面であると考えてよい。
このｎ型ＧａＡｓ基板１の主面に立てた単位法線ベクト
ルをベクトルａで表すと、ベクトルａ＝（ cosε、 sin
ε、０）≒（１、０．０１７ε、０）である。なお、こ
のようなｎ型ＧａＡｓ基板１を実際に作製するには、例
えば、まず、（１００）面から［０１１］方向に小さな
角度だけオフした主面を有するｎ型ＧａＡｓ基板を作製
した後、このｎ型ＧａＡｓ基板の主面を、（１００）面
から［０１−１］方向に小さな角度だけオフさせればよ
い。
する。この他の実施例においては、図８に示すような、
（１００）面から、［０１−１］方向に１°以上１０°
以下の小さな角度εだけオフし、さらに［０１１］方向
に１°以上１０°以下の小さな角度εだけオフした主
面、すなわち、実効的に（１００）面から［０１０］方
向に角度ε程度オフした主面を有するｎ型ＧａＡｓ基板
１を基板として用いる。図８に示すように、このｎ型Ｇ
ａＡｓ基板１の主面には、［０１１］方向に平行なステ
ップおよび［０１−１］方向に平行なステップが存在し
ており、［０１１］方向に平行なステップ部には（１１
−１）ファセットが現れているとともに、［０１−１］
方向に平行なステップ部には（１１１）ファセットが現
れている。これらのステップ部以外の部分の主面は、
（１００）面である。この場合も、εは小さいので、こ
の主面は実質的には（１００）面であると考えてよい。
このｎ型ＧａＡｓ基板１の主面に立てた単位法線ベクト
ルをベクトルａで表すと、ベクトルａ＝（ cosε、 sin
ε、０）≒（１、０．０１７ε、０）である。なお、こ
のようなｎ型ＧａＡｓ基板１を実際に作製するには、例
えば、まず、（１００）面から［０１１］方向に小さな
角度だけオフした主面を有するｎ型ＧａＡｓ基板を作製
した後、このｎ型ＧａＡｓ基板の主面を、（１００）面
から［０１−１］方向に小さな角度だけオフさせればよ
い。
【００７３】この他の実施例においては、上述のような
ｎ型ＧａＡｓ基板１を用い、その上にｎ型ＧａＡｓバッ
ファ層２を介して上述の一実施例と同様にしてレーザー
構造を形成する各ＩＩ−ＶＩ族化合物半導体層をエピタ
キシャル成長させるが、ｐ型ＺｎＳu Ｓｅ1-u 光導波層
７、ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層８、ｐ
型ＺｎＳv Ｓｅ1-v 層９、ｐ型ＺｎＳｅコンタクト層１
０、ｐ型ＺｎＴｅ／ＺｎＳｅＭＱＷ層１１、ｐ型ＺｎＴ
ｅコンタクト層１２などのアクセプタ不純物としては、
ＶＩ族元素を置換するＮのほかにＩＩ族元素を置換する
ＮａまたはＬｉも用いる。この場合、ＶＩ族元素を置換
するＮは［０１１］方向に平行なステップ部に現れてい
る（１１−１）ファセットに効率良く取り込まれるとと
もに、ＩＩ族元素を置換するＮａまたはＬｉは［０１−
１］方向に平行なステップ部に現れている（１１１）フ
ァセットに効率良く取り込まれる。これによって、これ
らのｐ型ＺｎＳu Ｓｅ1-u 光導波層７、ｐ型Ｚｎ1-p Ｍ
ｇp Ｓq Ｓｅ1-q クラッド層８、ｐ型ＺｎＳv Ｓｅ1-v
層９、ｐ型ＺｎＳｅコンタクト層１０、ｐ型ＺｎＴｅ／
ＺｎＳｅＭＱＷ層１１、ｐ型ＺｎＴｅコンタクト層１２
などにアクセプタ不純物を高濃度にドープすることがで
きる。さらに、ｎ型ＧａＡｓバッファ層２とその上にエ
ピタキシャル成長されるＩＩ−ＶＩ族化合物半導体層と
の界面から発生する積層欠陥がこれらのＩＩ−ＶＩ族化
合物半導体層に取り込まれないようにすることができ、
これによってこれらのＩＩ−ＶＩ族化合物半導体層の積
層欠陥の密度を１０4 ｃｍ-2以下に低く抑えることがで
きる。この他の実施例は、上記のことを除いて、上述の
一実施例と同様である。
ｎ型ＧａＡｓ基板１を用い、その上にｎ型ＧａＡｓバッ
ファ層２を介して上述の一実施例と同様にしてレーザー
構造を形成する各ＩＩ−ＶＩ族化合物半導体層をエピタ
キシャル成長させるが、ｐ型ＺｎＳu Ｓｅ1-u 光導波層
７、ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層８、ｐ
型ＺｎＳv Ｓｅ1-v 層９、ｐ型ＺｎＳｅコンタクト層１
０、ｐ型ＺｎＴｅ／ＺｎＳｅＭＱＷ層１１、ｐ型ＺｎＴ
ｅコンタクト層１２などのアクセプタ不純物としては、
ＶＩ族元素を置換するＮのほかにＩＩ族元素を置換する
ＮａまたはＬｉも用いる。この場合、ＶＩ族元素を置換
するＮは［０１１］方向に平行なステップ部に現れてい
る（１１−１）ファセットに効率良く取り込まれるとと
もに、ＩＩ族元素を置換するＮａまたはＬｉは［０１−
１］方向に平行なステップ部に現れている（１１１）フ
ァセットに効率良く取り込まれる。これによって、これ
らのｐ型ＺｎＳu Ｓｅ1-u 光導波層７、ｐ型Ｚｎ1-p Ｍ
ｇp Ｓq Ｓｅ1-q クラッド層８、ｐ型ＺｎＳv Ｓｅ1-v
層９、ｐ型ＺｎＳｅコンタクト層１０、ｐ型ＺｎＴｅ／
ＺｎＳｅＭＱＷ層１１、ｐ型ＺｎＴｅコンタクト層１２
などにアクセプタ不純物を高濃度にドープすることがで
きる。さらに、ｎ型ＧａＡｓバッファ層２とその上にエ
ピタキシャル成長されるＩＩ−ＶＩ族化合物半導体層と
の界面から発生する積層欠陥がこれらのＩＩ−ＶＩ族化
合物半導体層に取り込まれないようにすることができ、
これによってこれらのＩＩ−ＶＩ族化合物半導体層の積
層欠陥の密度を１０4 ｃｍ-2以下に低く抑えることがで
きる。この他の実施例は、上記のことを除いて、上述の
一実施例と同様である。
【００７４】以上のように、この他の実施例によれば、
図８に示すような、（１００）面から［０１０］方向に
１°以上１０°以下の小さな角度εだけオフした主面を
有するｎ型ＧａＡｓ基板１を用い、その上にｎ型ＧａＡ
ｓバッファ層２を介してレーザー構造を形成する各ＩＩ
−ＶＩ族化合物半導体層をエピタキシャル成長させてい
ることから、上述の一実施例と同様に、ｐ型ＺｎＳu Ｓ
ｅ1-u 光導波層７、ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q ク
ラッド層８、ｐ型ＺｎＳv Ｓｅ1-v 層９、ｐ型ＺｎＳｅ
コンタクト層１０、ｐ型ＺｎＴｅ／ＺｎＳｅＭＱＷ層１
１、ｐ型ＺｎＴｅコンタクト層１２などに対するＮのド
ーピング濃度を高くすることができる。このため、これ
らの層のキャリア濃度の向上を図り、低抵抗化を図るこ
とができる。さらに、レーザー構造を形成する各ＩＩ−
ＶＩ族化合物半導体層の積層欠陥密度を１０4 ｃｍ-2以
下と低く抑えることができ、したがって半導体レーザー
の活性領域に積層欠陥が全く含まれないようにすること
ができる。これによって、上述の一実施例と同様に、半
導体レーザーの信頼性および寿命の向上を図ることがで
きる。
図８に示すような、（１００）面から［０１０］方向に
１°以上１０°以下の小さな角度εだけオフした主面を
有するｎ型ＧａＡｓ基板１を用い、その上にｎ型ＧａＡ
ｓバッファ層２を介してレーザー構造を形成する各ＩＩ
−ＶＩ族化合物半導体層をエピタキシャル成長させてい
ることから、上述の一実施例と同様に、ｐ型ＺｎＳu Ｓ
ｅ1-u 光導波層７、ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q ク
ラッド層８、ｐ型ＺｎＳv Ｓｅ1-v 層９、ｐ型ＺｎＳｅ
コンタクト層１０、ｐ型ＺｎＴｅ／ＺｎＳｅＭＱＷ層１
１、ｐ型ＺｎＴｅコンタクト層１２などに対するＮのド
ーピング濃度を高くすることができる。このため、これ
らの層のキャリア濃度の向上を図り、低抵抗化を図るこ
とができる。さらに、レーザー構造を形成する各ＩＩ−
ＶＩ族化合物半導体層の積層欠陥密度を１０4 ｃｍ-2以
下と低く抑えることができ、したがって半導体レーザー
の活性領域に積層欠陥が全く含まれないようにすること
ができる。これによって、上述の一実施例と同様に、半
導体レーザーの信頼性および寿命の向上を図ることがで
きる。
【００７５】以上、この発明の実施例について具体的に
説明したが、この発明は、上述の実施例に限定されるも
のではなく、この発明の技術的思想に基づく各種の変形
が可能である。
説明したが、この発明は、上述の実施例に限定されるも
のではなく、この発明の技術的思想に基づく各種の変形
が可能である。
【００７６】例えば、上述の一実施例においては、ｎ型
ＧａＡｓ基板１上にまずｎ型ＧａＡｓバッファ層２を成
長させた後、このｎ型ＧａＡｓバッファ層２上に各ＩＩ
−ＶＩ族化合物半導体層を成長させているが、このｎ型
ＧａＡｓバッファ層２を成長させず、ｎ型ＧａＡｓ基板
１上に直接各ＩＩ−ＶＩ族化合物半導体層を成長させる
ようにしてもよい。この場合には、図６に示すＭＢＥ装
置の基板ホルダー３２によりｎ型ＧａＡｓ基板１を保持
した後、このｎ型ＧａＡｓ基板１の表面をサーマルエッ
チングして清浄化を行った後に各ＩＩ−ＶＩ族化合物半
導体層を成長させるのが好ましい。このサーマルエッチ
ングは、例えばｎ型ＧａＡｓ基板１を４００〜５００℃
程度の温度に加熱した状態でその表面にＺｎＣｌ2 など
を照射することにより行うのが好ましいが、ｎ型ＧａＡ
ｓ基板１を例えば５８０℃付近の温度に加熱することに
より行ってもよい。
ＧａＡｓ基板１上にまずｎ型ＧａＡｓバッファ層２を成
長させた後、このｎ型ＧａＡｓバッファ層２上に各ＩＩ
−ＶＩ族化合物半導体層を成長させているが、このｎ型
ＧａＡｓバッファ層２を成長させず、ｎ型ＧａＡｓ基板
１上に直接各ＩＩ−ＶＩ族化合物半導体層を成長させる
ようにしてもよい。この場合には、図６に示すＭＢＥ装
置の基板ホルダー３２によりｎ型ＧａＡｓ基板１を保持
した後、このｎ型ＧａＡｓ基板１の表面をサーマルエッ
チングして清浄化を行った後に各ＩＩ−ＶＩ族化合物半
導体層を成長させるのが好ましい。このサーマルエッチ
ングは、例えばｎ型ＧａＡｓ基板１を４００〜５００℃
程度の温度に加熱した状態でその表面にＺｎＣｌ2 など
を照射することにより行うのが好ましいが、ｎ型ＧａＡ
ｓ基板１を例えば５８０℃付近の温度に加熱することに
より行ってもよい。
【００７７】また、上述の実施例においては、ＳＣＨ構
造を有する半導体レーザーの製造にこの発明を適用した
場合について説明したが、この発明は、例えばＤＨ構造
（Double Heterostructure）を有する半導体レーザーの
製造に適用することも可能である。
造を有する半導体レーザーの製造にこの発明を適用した
場合について説明したが、この発明は、例えばＤＨ構造
（Double Heterostructure）を有する半導体レーザーの
製造に適用することも可能である。
【００７８】さらに、上述の実施例においては、ＺｎＭ
ｇＳＳｅ系化合物半導体をクラッド層の材料として用い
た半導体レーザーの製造にこの発明を適用した場合につ
いて説明したが、ＺｎＭｇＳＳｅ系化合物半導体以外の
ＩＩ−ＶＩ族化合物半導体をクラッド層の材料として用
いた半導体レーザーの製造にもこの発明を適用すること
が可能である。さらには、この発明は、ＩＩ−ＶＩ族化
合物半導体を用いた発光ダイオードの製造に適用するこ
とも可能であり、これらの半導体発光素子以外の、ＩＩ
−ＶＩ族化合物半導体を用いた各種の半導体装置の製造
に適用することも可能である。
ｇＳＳｅ系化合物半導体をクラッド層の材料として用い
た半導体レーザーの製造にこの発明を適用した場合につ
いて説明したが、ＺｎＭｇＳＳｅ系化合物半導体以外の
ＩＩ−ＶＩ族化合物半導体をクラッド層の材料として用
いた半導体レーザーの製造にもこの発明を適用すること
が可能である。さらには、この発明は、ＩＩ−ＶＩ族化
合物半導体を用いた発光ダイオードの製造に適用するこ
とも可能であり、これらの半導体発光素子以外の、ＩＩ
−ＶＩ族化合物半導体を用いた各種の半導体装置の製造
に適用することも可能である。
【００７９】なお、上述の実施例において用いられてい
るｎ型ＺｎＳu Ｓｅ1-u 光導波層５およびｐ型ＺｎＳu
Ｓｅ1-u 光導波層７の代わりに、ｎ型ＺｎＳｅ光導波層
およびｐ型ＺｎＳｅ光導波層を用いてもよい。さらに
は、場合によっては、ｎ型ＺｎＳu Ｓｅ1-u 光導波層５
およびｐ型ＺｎＳu Ｓｅ1-u 光導波層７の代わりに、ｉ
型ＺｎＳu Ｓｅ1-u 光導波層やｉ型ＺｎＳｅ光導波層を
用いてもよい。
るｎ型ＺｎＳu Ｓｅ1-u 光導波層５およびｐ型ＺｎＳu
Ｓｅ1-u 光導波層７の代わりに、ｎ型ＺｎＳｅ光導波層
およびｐ型ＺｎＳｅ光導波層を用いてもよい。さらに
は、場合によっては、ｎ型ＺｎＳu Ｓｅ1-u 光導波層５
およびｐ型ＺｎＳu Ｓｅ1-u 光導波層７の代わりに、ｉ
型ＺｎＳu Ｓｅ1-u 光導波層やｉ型ＺｎＳｅ光導波層を
用いてもよい。
【００８０】
【発明の効果】以上述べたように、この発明の第１の発
明によれば、半導体基板が｛１００｝面から〈０１−
１〉方向にオフした主面、〈０１１〉方向にオフした主
面または〈０１−１〉方向にオフし、さらに〈０１１〉
方向にオフした主面を有することから、キャリア濃度が
十分に高いｐ型のＩＩ−ＶＩ族化合物半導体を成長させ
ることができる。また、この発明の第２の発明によれ
ば、半導体基板が｛１００｝面から〈０１−１〉方向に
オフした主面を有することから、低欠陥密度で結晶性に
優れたＩＩ−ＶＩ族化合物半導体を成長させることがで
きる。
明によれば、半導体基板が｛１００｝面から〈０１−
１〉方向にオフした主面、〈０１１〉方向にオフした主
面または〈０１−１〉方向にオフし、さらに〈０１１〉
方向にオフした主面を有することから、キャリア濃度が
十分に高いｐ型のＩＩ−ＶＩ族化合物半導体を成長させ
ることができる。また、この発明の第２の発明によれ
ば、半導体基板が｛１００｝面から〈０１−１〉方向に
オフした主面を有することから、低欠陥密度で結晶性に
優れたＩＩ−ＶＩ族化合物半導体を成長させることがで
きる。
【図１】この発明の一実施例による半導体レーザーの共
振器長方向に垂直な断面図である。
振器長方向に垂直な断面図である。
【図２】この発明の一実施例による半導体レーザーの共
振器長方向に平行な断面図である。
振器長方向に平行な断面図である。
【図３】この発明の一実施例による半導体レーザーにお
いて用いられるｎ型ＧａＡｓ基板を示す略線図である。
いて用いられるｎ型ＧａＡｓ基板を示す略線図である。
【図４】ｐ型ＺｎＳｅ／ｐ型ＺｎＴｅ界面の近傍の価電
子帯を示すエネルギーバンド図である。
子帯を示すエネルギーバンド図である。
【図５】この発明の一実施例による半導体レーザーにお
けるｐ型ＺｎＴｅ／ＺｎＳｅＭＱＷ層の設計例を示す略
線図である。
けるｐ型ＺｎＴｅ／ＺｎＳｅＭＱＷ層の設計例を示す略
線図である。
【図６】この発明の一実施例による半導体レーザーの製
造に用いられるＭＢＥ装置の一例を示す略線図である。
造に用いられるＭＢＥ装置の一例を示す略線図である。
【図７】エッチピット密度の測定に用いた試料を示す断
面図である。
面図である。
【図８】この発明の他の実施例による半導体レーザーに
おいて用いられるｎ型ＧａＡｓ基板を示す略線図であ
る。
おいて用いられるｎ型ＧａＡｓ基板を示す略線図であ
る。
【図９】この発明の原理を説明するための略線図であ
る。
る。
１ ｎ型ＧａＡｓ基板 ２ ｎ型ＧａＡｓバッファ層 ３ ｎ型ＺｎＳｅバッファ層 ４ ｎ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層 ５ ｎ型ＺｎＳu Ｓｅ1-u 光導波層 ６ 活性層 ７ ｐ型ＺｎＳu Ｓｅ1-u 光導波層 ８ ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層 ９ ｐ型ＺｎＳv Ｓｅ1-v 層 １０ ｐ型ＺｎＳｅコンタクト層 １１ ｐ型ＺｎＴｅ／ＺｎＳｅＭＱＷ層 １２ ｐ型ＺｎＴｅコンタクト層 １３ 絶縁層 １４ ｐ側電極 １５ ｎ側電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 白石 誠司 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 湊屋 理佳子 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 樋江井 太 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内
Claims (17)
- 【請求項１】 半導体基板上にｐ型のＩＩ−ＶＩ族化合
物半導体を気相成長させるようにしたＩＩ−ＶＩ族化合
物半導体の成長方法において、 上記半導体基板が｛１００｝面から〈０１−１〉方向に
オフした主面、〈０１１〉方向にオフした主面または
〈０１−１〉方向にオフし、さらに〈０１１〉方向にオ
フした主面を有することを特徴とするＩＩ−ＶＩ族化合
物半導体の成長方法。 - 【請求項２】 上記半導体基板の上記主面は上記｛１０
０｝面から上記〈０１−１〉方向に１°以上１０°以下
の角度だけオフしていることを特徴とする請求項１記載
のＩＩ−ＶＩ族化合物半導体の成長方法。 - 【請求項３】 上記ＩＩ−ＶＩ族化合物半導体は上記Ｉ
Ｉ−ＶＩ族化合物半導体を構成するＶＩ族元素を置換し
たアクセプタ不純物を含むことを特徴とする請求項２記
載のＩＩ−ＶＩ族化合物半導体の成長方法。 - 【請求項４】 上記ＶＩ族元素を置換したアクセプタ不
純物は窒素であることを特徴とする請求項３記載のＩＩ
−ＶＩ族化合物半導体の成長方法。 - 【請求項５】 上記半導体基板の上記主面は上記｛１０
０｝面から上記〈０１１〉方向に１°以上１０°以下の
角度だけオフしていることを特徴とする請求項１記載の
ＩＩ−ＶＩ族化合物半導体の成長方法。 - 【請求項６】 上記ＩＩ−ＶＩ族化合物半導体は上記Ｉ
Ｉ−ＶＩ族化合物半導体を構成するＩＩ族元素を置換し
たアクセプタ不純物を含むことを特徴とする請求項５記
載のＩＩ−ＶＩ族化合物半導体の成長方法。 - 【請求項７】 上記ＩＩ族元素を置換したアクセプタ不
純物はナトリウムまたはリチウムであることを特徴とす
る請求項６記載のＩＩ−ＶＩ族化合物半導体の成長方
法。 - 【請求項８】 上記半導体基板の上記主面は上記｛１０
０｝面から上記〈０１−１〉方向に１°以上１０°以下
の角度だけオフし、さらに上記〈０１１〉方向に１°以
上１０°以下の角度だけオフしていることを特徴とする
請求項１記載のＩＩ−ＶＩ族化合物半導体の成長方法。 - 【請求項９】 上記ＩＩ−ＶＩ族化合物半導体は上記Ｉ
Ｉ−ＶＩ族化合物半導体を構成するＶＩ族元素を置換し
たアクセプタ不純物および上記ＩＩ−ＶＩ族化合物半導
体を構成するＩＩ族元素を置換したアクセプタ不純物を
含むことを特徴とする請求項８記載のＩＩ−ＶＩ族化合
物半導体の成長方法。 - 【請求項１０】 上記ＶＩ族元素を置換したアクセプタ
不純物は窒素であり、上記ＩＩ族元素を置換したアクセ
プタ不純物はナトリウムまたはリチウムであることを特
徴とする請求項９記載のＩＩ−ＶＩ族化合物半導体の成
長方法。 - 【請求項１１】 半導体基板上にＩＩ−ＶＩ族化合物半
導体を気相成長させるようにしたＩＩ−ＶＩ族化合物半
導体の成長方法において、 上記半導体基板が｛１００｝面から〈０１−１〉方向に
オフした主面を有することを特徴とするＩＩ−ＶＩ族化
合物半導体の成長方法。 - 【請求項１２】 上記半導体基板の上記主面は上記｛１
００｝面から上記〈０１−１〉方向に０．５°以上１０
°以下の角度だけオフしていることを特徴とする請求項
１１記載のＩＩ−ＶＩ族化合物半導体の成長方法。 - 【請求項１３】 上記半導体基板の上記主面は上記｛１
００｝面から上記〈０１−１〉方向に１°以上６°以下
の角度だけオフしていることを特徴とする請求項１１記
載のＩＩ−ＶＩ族化合物半導体の成長方法。 - 【請求項１４】 上記半導体基板上に上記半導体基板を
構成する半導体から成るバッファ層を気相成長させた
後、上記バッファ層上に上記ＩＩ−ＶＩ族化合物半導体
を気相成長させるようにしたことを特徴とする請求項１
１記載のＩＩ−ＶＩ族化合物半導体の成長方法。 - 【請求項１５】 上記半導体基板はＧａＡｓ基板である
ことを特徴とする請求項１〜１４のいずれか一項記載の
ＩＩ−ＶＩ族化合物半導体の成長方法。 - 【請求項１６】 上記ＩＩ−ＶＩ族化合物半導体は、Ｚ
ｎ、Ｈｇ、Ｃｄ、ＭｇおよびＢｅから成る群より選ばれ
た少なくとも一種のＩＩ族元素とＳ、ＳｅおよびＴｅか
ら成る群より選ばれた少なくとも一種のＶＩ族元素とに
より構成されていることを特徴とする請求項１〜１５の
いずれか一項記載のＩＩ−ＶＩ族化合物半導体の成長方
法。 - 【請求項１７】 上記ＩＩ−ＶＩ族化合物半導体を分子
線エピタキシー法または有機金属化学気相成長法により
気相成長させるようにしたことを特徴とする請求項１〜
１６のいずれか一項記載のＩＩ−ＶＩ族化合物半導体の
成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31751494A JPH07273054A (ja) | 1994-02-14 | 1994-11-28 | Ｉｉ−ｖｉ族化合物半導体の成長方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-39201 | 1994-02-14 | ||
| JP3920194 | 1994-02-14 | ||
| JP31751494A JPH07273054A (ja) | 1994-02-14 | 1994-11-28 | Ｉｉ−ｖｉ族化合物半導体の成長方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07273054A true JPH07273054A (ja) | 1995-10-20 |
Family
ID=26378527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31751494A Pending JPH07273054A (ja) | 1994-02-14 | 1994-11-28 | Ｉｉ−ｖｉ族化合物半導体の成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07273054A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111478179A (zh) * | 2020-05-25 | 2020-07-31 | 长春中科长光时空光电技术有限公司 | 一种垂直腔面发射激光器及其制作方法 |
-
1994
- 1994-11-28 JP JP31751494A patent/JPH07273054A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111478179A (zh) * | 2020-05-25 | 2020-07-31 | 长春中科长光时空光电技术有限公司 | 一种垂直腔面发射激光器及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0745908A (ja) | 半導体レーザー | |
| JPH0832180A (ja) | 半導体発光素子 | |
| JPH0945993A (ja) | 半導体発光素子 | |
| US5619520A (en) | Semiconductor laser | |
| KR100302642B1 (ko) | 반도체레이저 | |
| JP3449751B2 (ja) | 半導体発光素子 | |
| JPH07273054A (ja) | Ｉｉ−ｖｉ族化合物半導体の成長方法 | |
| US5640409A (en) | Semiconductor laser | |
| JPH0897518A (ja) | 半導体発光素子 | |
| KR19980042282A (ko) | 반도체 발광소자 및 그 제조방법, 및 광 기록 및/또는 광 재생장치 | |
| JPH09181398A (ja) | 半導体発光素子 | |
| JPH09232688A (ja) | 半導体発光素子 | |
| JPH08264903A (ja) | 半導体積層構造の製造方法および半導体発光素子の製造方法 | |
| JP2003142780A (ja) | 半導体レーザ装置 | |
| JPH07142514A (ja) | Ｉｉ−ｖｉ族化合物半導体の成長方法 | |
| JPH09162500A (ja) | 半導体発光素子 | |
| JP3326833B2 (ja) | 半導体レーザー及び発光ダイオード | |
| JP3603837B2 (ja) | 窒素を含む化合物半導体の成長方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法 | |
| JPH06204599A (ja) | 半導体レーザおよびその製造方法 | |
| JPH08213410A (ja) | 半導体装置およびその製造方法 | |
| JPH07154035A (ja) | 半導体発光素子 | |
| JPH11150333A (ja) | 半導体発光素子 | |
| JPH09107155A (ja) | 半導体発光素子 | |
| JPH07283489A (ja) | 半導体発光素子 | |
| JPH08288311A (ja) | 半導体積層構造およびその製造方法 |