JPH08213410A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH08213410A JPH08213410A JP3912295A JP3912295A JPH08213410A JP H08213410 A JPH08213410 A JP H08213410A JP 3912295 A JP3912295 A JP 3912295A JP 3912295 A JP3912295 A JP 3912295A JP H08213410 A JPH08213410 A JP H08213410A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- znste
- znse
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 ｐ型ＺｎＳｅ／ｐ型ＺｎＴｅ接合を有する半
導体装置において、ｐ側電極の良好なオーミック接触を
得る。 【構成】 ｐ型ＺｎＳｅコンタクト層１０とｐ型ＺｎＴ
ｅコンタクト層１３との間にｐ型ＺｎＳＴｅコンタクト
層１２を挿入し、ｐ型ＺｎＴｅコンタクト層１３上にｐ
側電極１５を形成する。ｐ型ＺｎＳＴｅコンタクト層１
２は、例えば、その厚さ方向にｐ型ＺｎＳｅコンタクト
層１０側からｐ型ＺｎＴｅコンタクト層１３側に向かっ
てＳ組成比を減少させる。必要に応じて、ｐ型ＺｎＳｅ
コンタクト層１０とｐ型ＺｎＳＴｅコンタクト層１２と
の接合部におけるｐ型ＺｎＳｅコンタクト層１０側に形
成される空乏層内に例えばｐ型ＺｎＳｅ／ＺｎＳＴｅ多
重量子井戸層１１を設け、それに正孔を共鳴トンネル効
果により通す。
導体装置において、ｐ側電極の良好なオーミック接触を
得る。 【構成】 ｐ型ＺｎＳｅコンタクト層１０とｐ型ＺｎＴ
ｅコンタクト層１３との間にｐ型ＺｎＳＴｅコンタクト
層１２を挿入し、ｐ型ＺｎＴｅコンタクト層１３上にｐ
側電極１５を形成する。ｐ型ＺｎＳＴｅコンタクト層１
２は、例えば、その厚さ方向にｐ型ＺｎＳｅコンタクト
層１０側からｐ型ＺｎＴｅコンタクト層１３側に向かっ
てＳ組成比を減少させる。必要に応じて、ｐ型ＺｎＳｅ
コンタクト層１０とｐ型ＺｎＳＴｅコンタクト層１２と
の接合部におけるｐ型ＺｎＳｅコンタクト層１０側に形
成される空乏層内に例えばｐ型ＺｎＳｅ／ＺｎＳＴｅ多
重量子井戸層１１を設け、それに正孔を共鳴トンネル効
果により通す。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置およびそ
の製造方法に関し、特に、ＩＩ−ＶＩ族化合物半導体を
用いた半導体装置、例えば半導体発光素子に適用して好
適なものである。
の製造方法に関し、特に、ＩＩ−ＶＩ族化合物半導体を
用いた半導体装置、例えば半導体発光素子に適用して好
適なものである。
【０００２】
【従来の技術】近年、光ディスクや光磁気ディスクに対
する記録／再生の高密度化または高解像度化のために、
青色ないし緑色で発光可能な半導体発光素子に対する要
求が高まってきており、その実現を目指して研究が活発
に行われている。
する記録／再生の高密度化または高解像度化のために、
青色ないし緑色で発光可能な半導体発光素子に対する要
求が高まってきており、その実現を目指して研究が活発
に行われている。
【０００３】このような青色ないし緑色で発光可能な半
導体発光素子の製造に用いる材料としては、ＩＩ−ＶＩ
族化合物半導体が最も有望である。そして、現在、この
ＩＩ−ＶＩ族化合物半導体を用いた半導体発光素子は、
ｎ型ＧａＡｓ基板上に分子線エピタキシー（ＭＢＥ）法
によりＩＩ−ＶＩ族化合物半導体を成長させてレーザー
構造を形成することにより製造するのが最も一般的であ
る。
導体発光素子の製造に用いる材料としては、ＩＩ−ＶＩ
族化合物半導体が最も有望である。そして、現在、この
ＩＩ−ＶＩ族化合物半導体を用いた半導体発光素子は、
ｎ型ＧａＡｓ基板上に分子線エピタキシー（ＭＢＥ）法
によりＩＩ−ＶＩ族化合物半導体を成長させてレーザー
構造を形成することにより製造するのが最も一般的であ
る。
【０００４】このＩＩ−ＶＩ族化合物半導体を用いた半
導体発光素子の一例として、ｎ型ＧａＡｓ基板上にｎ型
ＺｎＭｇＳＳｅクラッド層、活性層およびｐ型ＺｎＭｇ
ＳＳｅクラッド層を順次成長させてレーザー構造を形成
し、さらにｐ型ＺｎＭｇＳＳｅクラッド層上にコンタク
ト層としてｐ型ＺｎＳｅ層を成長させ、このｐ型ＺｎＳ
ｅ層上にｐ側電極を形成した半導体レーザーが、本出願
人により提案されている（例えば、Electron. Lett. 28
(1992)1798）。
導体発光素子の一例として、ｎ型ＧａＡｓ基板上にｎ型
ＺｎＭｇＳＳｅクラッド層、活性層およびｐ型ＺｎＭｇ
ＳＳｅクラッド層を順次成長させてレーザー構造を形成
し、さらにｐ型ＺｎＭｇＳＳｅクラッド層上にコンタク
ト層としてｐ型ＺｎＳｅ層を成長させ、このｐ型ＺｎＳ
ｅ層上にｐ側電極を形成した半導体レーザーが、本出願
人により提案されている（例えば、Electron. Lett. 28
(1992)1798）。
【０００５】しかしながら、このＩＩ−ＶＩ族化合物半
導体を用いた半導体レーザーにおいては、ｐ型ＺｎＳｅ
層に対するｐ側電極の接触抵抗が高く、良好なオーム性
接触が得られないという問題がある。その理由は、Ｚｎ
Ｓｅ中にｐ型不純物、すなわちアクセプタ不純物をドー
ピングすることにより得られるキャリア濃度（正孔濃
度）は、高周波（ＲＦ）プラズマセルまたは電子サイク
ロトロン共鳴（ＥＣＲ）プラズマセルを用いた活性窒素
のドーピングによっても、比較的低水準で飽和現象を示
し、最大でも１０18ｃｍ-3程度と低いことから、ｐ型Ｚ
ｎＳｅに対して良好なオーム性接触をとることができる
電極材料が未だ見出されていないためである。これは、
ｎ型ＺｎＳｅについては、ＺｎＣｌ2 を原料としてＣｌ
をドーピングすることにより１０19ｃｍ-3程度の高いキ
ャリア濃度（電子濃度）が得られ、Ｔｉ／Ｐｔ／Ａｕか
らなるｎ側電極を用いて良好なオーム性接触をとること
ができることと対照的である。
導体を用いた半導体レーザーにおいては、ｐ型ＺｎＳｅ
層に対するｐ側電極の接触抵抗が高く、良好なオーム性
接触が得られないという問題がある。その理由は、Ｚｎ
Ｓｅ中にｐ型不純物、すなわちアクセプタ不純物をドー
ピングすることにより得られるキャリア濃度（正孔濃
度）は、高周波（ＲＦ）プラズマセルまたは電子サイク
ロトロン共鳴（ＥＣＲ）プラズマセルを用いた活性窒素
のドーピングによっても、比較的低水準で飽和現象を示
し、最大でも１０18ｃｍ-3程度と低いことから、ｐ型Ｚ
ｎＳｅに対して良好なオーム性接触をとることができる
電極材料が未だ見出されていないためである。これは、
ｎ型ＺｎＳｅについては、ＺｎＣｌ2 を原料としてＣｌ
をドーピングすることにより１０19ｃｍ-3程度の高いキ
ャリア濃度（電子濃度）が得られ、Ｔｉ／Ｐｔ／Ａｕか
らなるｎ側電極を用いて良好なオーム性接触をとること
ができることと対照的である。
【０００６】一方、ＺｎＴｅは、ＩＩ−ＶＩ族化合物半
導体の中で唯一アクセプタ不純物のドーピングが容易な
ものであり、上述のプラズマセルを用いた活性窒素のド
ーピングにより１０19ｃｍ-3程度のキャリア濃度が得ら
れている。そこで、ｐ型ＺｎＳｅ層上にｐ型ＺｎＴｅ層
を第２のコンタクト層として設け、このｐ型ＺｎＴｅ層
上にｐ側電極を形成することにより、ｐ側電極の接触抵
抗の低減を図る技術が提案されている。そして、Ｐｄ／
Ｐｔ／Ａｕからなるｐ側電極を用いて、接触比抵抗ρc
が１０-6Ωｃｍ2 台の良好なオーム性接触が得られてい
る（Electron.Lett. 29(1993)503)。
導体の中で唯一アクセプタ不純物のドーピングが容易な
ものであり、上述のプラズマセルを用いた活性窒素のド
ーピングにより１０19ｃｍ-3程度のキャリア濃度が得ら
れている。そこで、ｐ型ＺｎＳｅ層上にｐ型ＺｎＴｅ層
を第２のコンタクト層として設け、このｐ型ＺｎＴｅ層
上にｐ側電極を形成することにより、ｐ側電極の接触抵
抗の低減を図る技術が提案されている。そして、Ｐｄ／
Ｐｔ／Ａｕからなるｐ側電極を用いて、接触比抵抗ρc
が１０-6Ωｃｍ2 台の良好なオーム性接触が得られてい
る（Electron.Lett. 29(1993)503)。
【０００７】しかしながら、図２０に示すように、ｐ型
ＺｎＳｅとｐ型ＺｎＴｅとの接合の界面においては、価
電子帯に約０．８ｅＶの大きさのバンド不連続が存在す
る。一般に、良好なキャリアの注入が可能となるヘテロ
接合のバンド不連続の最大値は０．３〜０．４ｅＶ程度
の値であり、０．８ｅＶの価電子帯頂のバンド不連続
は、ｐ側電極からこのｐ型ＺｎＳｅ／ｐ型ＺｎＴｅ接合
に注入される正孔に対してポテンシャル障壁として働
く。このため、上述のようにｐ型ＺｎＴｅ層上にｐ側電
極を形成しても、オーム性接触特性の向上には限界があ
る。
ＺｎＳｅとｐ型ＺｎＴｅとの接合の界面においては、価
電子帯に約０．８ｅＶの大きさのバンド不連続が存在す
る。一般に、良好なキャリアの注入が可能となるヘテロ
接合のバンド不連続の最大値は０．３〜０．４ｅＶ程度
の値であり、０．８ｅＶの価電子帯頂のバンド不連続
は、ｐ側電極からこのｐ型ＺｎＳｅ／ｐ型ＺｎＴｅ接合
に注入される正孔に対してポテンシャル障壁として働
く。このため、上述のようにｐ型ＺｎＴｅ層上にｐ側電
極を形成しても、オーム性接触特性の向上には限界があ
る。
【０００８】この問題を解決するため、本出願人は、特
願平４−１８５８２１号において、ｐ型ＺｎＳｅとｐ型
ＺｎＴｅとの接合部においてｐ型ＺｎＳｅ側に形成され
る空乏層内にｐ型ＺｎＴｅからなる量子井戸層およびｐ
型ＺｎＳｅからなる障壁層を交互に積層した多重量子井
戸（ＭＱＷ）層を設け、このとき各量子井戸層の厚さを
各量子井戸層の量子準位がｐ型ＺｎＳｅおよびｐ型Ｚｎ
Ｔｅの価電子帯の頂上のエネルギーとほぼ等しくなるよ
うに段階的に変化させ、これらの量子準位を介した共鳴
トンネル効果により、ｐ側電極から注入される正孔がｐ
型ＺｎＳｅ／ｐ型ＺｎＴｅ接合を通りやすくする技術を
提案した（図２１）。
願平４−１８５８２１号において、ｐ型ＺｎＳｅとｐ型
ＺｎＴｅとの接合部においてｐ型ＺｎＳｅ側に形成され
る空乏層内にｐ型ＺｎＴｅからなる量子井戸層およびｐ
型ＺｎＳｅからなる障壁層を交互に積層した多重量子井
戸（ＭＱＷ）層を設け、このとき各量子井戸層の厚さを
各量子井戸層の量子準位がｐ型ＺｎＳｅおよびｐ型Ｚｎ
Ｔｅの価電子帯の頂上のエネルギーとほぼ等しくなるよ
うに段階的に変化させ、これらの量子準位を介した共鳴
トンネル効果により、ｐ側電極から注入される正孔がｐ
型ＺｎＳｅ／ｐ型ＺｎＴｅ接合を通りやすくする技術を
提案した（図２１）。
【０００９】
【発明が解決しようとする課題】上述のＭＱＷ構造を用
いることによりｐ側電極の擬似的なオーム性接触が得ら
れているが（図２２）、このオーム性接触の接触比抵抗
はρc 〜１０-2Ωｃｍ2台であり、実用的には十分な値
ではない。また、ＭＱＷ層の部分の微妙な成長条件の相
違により、素子間の電流−電圧特性の偏差が大きく、再
現性が良好でないという問題がある。
いることによりｐ側電極の擬似的なオーム性接触が得ら
れているが（図２２）、このオーム性接触の接触比抵抗
はρc 〜１０-2Ωｃｍ2台であり、実用的には十分な値
ではない。また、ＭＱＷ層の部分の微妙な成長条件の相
違により、素子間の電流−電圧特性の偏差が大きく、再
現性が良好でないという問題がある。
【００１０】この再現性の不良は、上述のようにｐ型Ｚ
ｎＳｅとｐ型ＺｎＴｅとの接合の界面において価電子帯
に存在する０．８ｅＶもの非常に大きなバンド不連続に
よるポテンシャル障壁を共鳴トンネル効果により正孔を
通すようにしているため、ｐ側電極のコンタクト特性が
ＭＱＷ層のｐ型ＺｎＳｅからなる障壁層の厚さやアクセ
プタ不純物のドーピング濃度に依存することなどに起因
している。また、このｐ型ＺｎＳｅ／ＺｎＴｅＭＱＷ層
を用いた場合には、ＺｎＳｅ上に成長するＺｎＴｅの臨
界膜厚が数ｎｍと薄いことから、このｐ型ＺｎＳｅ／Ｚ
ｎＴｅＭＱＷ層の成長中にｐ型ＺｎＴｅ層が臨界膜厚を
超えた際にはミスフィット転位が形成され、成長層の結
晶性の悪化を招くため、ｐ型ＺｎＴｅ層の膜厚の総和が
臨界膜厚を超えない範囲でしか設計の自由度が得られな
いという問題がある。
ｎＳｅとｐ型ＺｎＴｅとの接合の界面において価電子帯
に存在する０．８ｅＶもの非常に大きなバンド不連続に
よるポテンシャル障壁を共鳴トンネル効果により正孔を
通すようにしているため、ｐ側電極のコンタクト特性が
ＭＱＷ層のｐ型ＺｎＳｅからなる障壁層の厚さやアクセ
プタ不純物のドーピング濃度に依存することなどに起因
している。また、このｐ型ＺｎＳｅ／ＺｎＴｅＭＱＷ層
を用いた場合には、ＺｎＳｅ上に成長するＺｎＴｅの臨
界膜厚が数ｎｍと薄いことから、このｐ型ＺｎＳｅ／Ｚ
ｎＴｅＭＱＷ層の成長中にｐ型ＺｎＴｅ層が臨界膜厚を
超えた際にはミスフィット転位が形成され、成長層の結
晶性の悪化を招くため、ｐ型ＺｎＴｅ層の膜厚の総和が
臨界膜厚を超えない範囲でしか設計の自由度が得られな
いという問題がある。
【００１１】以上は半導体レーザーについてであるが、
上述と同様な問題は、ｐ型ＺｎＳｅ層上にｐ型ＺｎＴｅ
層を設け、このｐ型ＺｎＴｅ層上にｐ側電極を設ける半
導体装置全般に存在するものである。
上述と同様な問題は、ｐ型ＺｎＳｅ層上にｐ型ＺｎＴｅ
層を設け、このｐ型ＺｎＴｅ層上にｐ側電極を設ける半
導体装置全般に存在するものである。
【００１２】したがって、この発明の目的は、ｐ型Ｚｎ
Ｓｅ／ｐ型ＺｎＴｅ接合の界面に存在するポテンシャル
障壁の実効的な低減ないし除去によりｐ側電極の良好な
オーム性接触を得ることができる半導体装置およびその
製造方法を提供することにある。
Ｓｅ／ｐ型ＺｎＴｅ接合の界面に存在するポテンシャル
障壁の実効的な低減ないし除去によりｐ側電極の良好な
オーム性接触を得ることができる半導体装置およびその
製造方法を提供することにある。
【００１３】
【課題を解決するための手段】本発明者は、従来技術が
有する上述の問題を解決するべく鋭意研究を行った結
果、ｐ側電極のオーム性接触特性の改善のためには、ｐ
型ＺｎＳｅ層とｐ型ＺｎＴｅ層との間にｐ型ＺｎＳＴｅ
層をバッファ層として挿入することが有効であることを
見出した。この場合、ｐ型ＺｎＳＴｅ層の価電子帯の頂
上のエネルギー値がｐ型ＺｎＳｅ／ｐ型ＺｎＴｅ接合の
界面に存在するポテンシャル障壁を低減ないし除去する
ことができるかどうか、および、活性窒素のドーピング
などによりキャリア濃度が十分に高いｐ型ＺｎＳＴｅ層
が得られるどうかの二点が問題となる。
有する上述の問題を解決するべく鋭意研究を行った結
果、ｐ側電極のオーム性接触特性の改善のためには、ｐ
型ＺｎＳｅ層とｐ型ＺｎＴｅ層との間にｐ型ＺｎＳＴｅ
層をバッファ層として挿入することが有効であることを
見出した。この場合、ｐ型ＺｎＳＴｅ層の価電子帯の頂
上のエネルギー値がｐ型ＺｎＳｅ／ｐ型ＺｎＴｅ接合の
界面に存在するポテンシャル障壁を低減ないし除去する
ことができるかどうか、および、活性窒素のドーピング
などによりキャリア濃度が十分に高いｐ型ＺｎＳＴｅ層
が得られるどうかの二点が問題となる。
【００１４】図９は、ＺｎＴｅ、ＺｎＳｅおよびＺｎＳ
の各二元ＩＩ−ＶＩ族化合物半導体の価電子帯頂（ＶＢ
Ｍ）および伝導帯底（ＣＢＭ）のエネルギー値の相関図
を示す。ここで、ＺｎＴｅおよびＺｎＳｅ間はそのヘテ
ロ接合に対する容量（Ｃ）−電圧（Ｖ）特性の測定によ
り得られた実験値であり、ＺｎＳｅおよびＺｎＳ間はＬ
ＣＡＯ（Linear Combination of Atomic Orbitals)法を
用いた計算により得られた値である。また、図１０は、
閃亜鉛鉱型結晶構造を有する代表的な二元ＩＩ−ＶＩ族
化合物半導体に対する格子定数およびバンドギャップエ
ネルギーの相関図を示す。
の各二元ＩＩ−ＶＩ族化合物半導体の価電子帯頂（ＶＢ
Ｍ）および伝導帯底（ＣＢＭ）のエネルギー値の相関図
を示す。ここで、ＺｎＴｅおよびＺｎＳｅ間はそのヘテ
ロ接合に対する容量（Ｃ）−電圧（Ｖ）特性の測定によ
り得られた実験値であり、ＺｎＳｅおよびＺｎＳ間はＬ
ＣＡＯ（Linear Combination of Atomic Orbitals)法を
用いた計算により得られた値である。また、図１０は、
閃亜鉛鉱型結晶構造を有する代表的な二元ＩＩ−ＶＩ族
化合物半導体に対する格子定数およびバンドギャップエ
ネルギーの相関図を示す。
【００１５】三元混晶であるＺｎＳＴｅに関しては、混
晶組成比に対するバンドギャップエネルギー（Ｅg ）の
線形関係からのずれを示すボウイング・パラメータ（bo
wingparameter）の実験値が現時点ではないため、正確
な見積もりは困難であるが、ｐ型ＺｎＳＴｅ層のＳ組成
比を高くすることによりその価電子帯頂を下げることが
できることに基づいて、ｐ型ＺｎＳｅ層とｐ型ＺｎＴｅ
層との間に挿入されるｐ型ＺｎＳＴｅ層のＳ組成比を成
長開始時に０．５（５０％）近傍に設定することにより
ｐ型ＺｎＳｅ層の価電子帯頂と等しいエネルギー値にそ
ろえ、かつ、ｐ型ＺｎＴｅ層との界面においてＳ組成比
を０．０１（１％）以下にすることによりｐ型ＺｎＴｅ
層の価電子帯頂と等しいエネルギー値にそろえ、これに
よってｐ型ＺｎＳｅ層およびｐ型ＺｎＴｅ層の価電子帯
をｐ型ＺｎＳＴｅ層を介して滑らかに接続することが可
能である。
晶組成比に対するバンドギャップエネルギー（Ｅg ）の
線形関係からのずれを示すボウイング・パラメータ（bo
wingparameter）の実験値が現時点ではないため、正確
な見積もりは困難であるが、ｐ型ＺｎＳＴｅ層のＳ組成
比を高くすることによりその価電子帯頂を下げることが
できることに基づいて、ｐ型ＺｎＳｅ層とｐ型ＺｎＴｅ
層との間に挿入されるｐ型ＺｎＳＴｅ層のＳ組成比を成
長開始時に０．５（５０％）近傍に設定することにより
ｐ型ＺｎＳｅ層の価電子帯頂と等しいエネルギー値にそ
ろえ、かつ、ｐ型ＺｎＴｅ層との界面においてＳ組成比
を０．０１（１％）以下にすることによりｐ型ＺｎＴｅ
層の価電子帯頂と等しいエネルギー値にそろえ、これに
よってｐ型ＺｎＳｅ層およびｐ型ＺｎＴｅ層の価電子帯
をｐ型ＺｎＳＴｅ層を介して滑らかに接続することが可
能である。
【００１６】ここで、ｐ型ＺｎＳＴｅ層のＳ組成比を高
くすることによりその価電子帯頂を下げることができる
ことは、本発明者により実験的に確認されている。ま
た、この実験結果の一例を挙げると、ｐ型ＺｎＳＴｅ層
とｐ型ＺｎＴｅ層との接合の界面における価電子帯の不
連続は、Ｓ組成比が約０．２のとき、約０．３ｅＶであ
る。さらに、ｐ型ＺｎＳＴｅ層のＳ組成比を０．５近傍
に設定することによりこのｐ型ＺｎＳＴｅ層の価電子帯
頂をｐ型ＺｎＳｅ層の価電子帯頂とそろえることができ
ることも、本発明者により実験的に確認されている。
くすることによりその価電子帯頂を下げることができる
ことは、本発明者により実験的に確認されている。ま
た、この実験結果の一例を挙げると、ｐ型ＺｎＳＴｅ層
とｐ型ＺｎＴｅ層との接合の界面における価電子帯の不
連続は、Ｓ組成比が約０．２のとき、約０．３ｅＶであ
る。さらに、ｐ型ＺｎＳＴｅ層のＳ組成比を０．５近傍
に設定することによりこのｐ型ＺｎＳＴｅ層の価電子帯
頂をｐ型ＺｎＳｅ層の価電子帯頂とそろえることができ
ることも、本発明者により実験的に確認されている。
【００１７】一方、ＺｎＳＴｅ三元混晶の成長に際して
は、従来、Ｔｅを構成元素として含む混晶系はＴｅがク
ラスター化しやすいとの理由で良質な単層膜の成長が困
難であるとされ、また、アクセプタ不純物のドーピング
も混晶中のＴｅ原子あるいはＴｅクラスターが正孔のト
ラップとして働くことから同様に困難であるとされてき
た。しかしながら、ＺｎＳＴｅの成長時の分子線強度を
十分にＩＩ族元素過多とし、また成長温度をｐ型ＺｎＳ
ｅ単層膜の成長時よりも２０〜４０℃高く設定し、ｐ型
ＺｎＴｅ層を成長させる場合と同一の条件で活性窒素を
用いた不純物ドーピングを行うことにより、良質でかつ
ｐ型の電気伝導性を有するＺｎＳ0.3 Ｔｅ0.7 単層膜
（キャリア濃度〜１０17ｃｍ-3）が実験的に得られてい
る。
は、従来、Ｔｅを構成元素として含む混晶系はＴｅがク
ラスター化しやすいとの理由で良質な単層膜の成長が困
難であるとされ、また、アクセプタ不純物のドーピング
も混晶中のＴｅ原子あるいはＴｅクラスターが正孔のト
ラップとして働くことから同様に困難であるとされてき
た。しかしながら、ＺｎＳＴｅの成長時の分子線強度を
十分にＩＩ族元素過多とし、また成長温度をｐ型ＺｎＳ
ｅ単層膜の成長時よりも２０〜４０℃高く設定し、ｐ型
ＺｎＴｅ層を成長させる場合と同一の条件で活性窒素を
用いた不純物ドーピングを行うことにより、良質でかつ
ｐ型の電気伝導性を有するＺｎＳ0.3 Ｔｅ0.7 単層膜
（キャリア濃度〜１０17ｃｍ-3）が実験的に得られてい
る。
【００１８】図１１は、ＺｎＳＴｅ層の成長実験の結果
得られたキャリア濃度（正孔濃度）のＳ組成比依存性を
示す。図１１からわかるように、Ｓ組成比の増大に伴
い、得られるキャリア濃度は単調に減少し、Ｓ組成比が
０．７５（７５％）のときにはキャリア濃度は測定限界
（〜１０16ｃｍ-3）以下である。また、ＺｎＳＴｅの単
層膜成長自体もＳ組成比の増大に伴い困難となることか
ら、ＺｎＳＴｅ層のＳ組成比の上限は０．７５（７５
％）に設定するのが望ましい。
得られたキャリア濃度（正孔濃度）のＳ組成比依存性を
示す。図１１からわかるように、Ｓ組成比の増大に伴
い、得られるキャリア濃度は単調に減少し、Ｓ組成比が
０．７５（７５％）のときにはキャリア濃度は測定限界
（〜１０16ｃｍ-3）以下である。また、ＺｎＳＴｅの単
層膜成長自体もＳ組成比の増大に伴い困難となることか
ら、ＺｎＳＴｅ層のＳ組成比の上限は０．７５（７５
％）に設定するのが望ましい。
【００１９】ｐ型ＺｎＳＴｅ層を用いることのさらなる
利点としては、ｐ型ＺｎＳｅ層と価電子帯頂が等しくな
るＳ組成比が約０．５のｐ型ＺｎＳＴｅ層は、ＺｎＴｅ
およびＺｎＳの格子定数がそれぞれ６．１０３Åおよび
５．４０９Åであるため、ＧａＡｓ基板と格子整合し、
したがってｐ型ＺｎＳＴｅ層を用いた場合には、臨界膜
厚により制限されるコンタクト層の設計の自由度を広げ
ることができることがある。
利点としては、ｐ型ＺｎＳｅ層と価電子帯頂が等しくな
るＳ組成比が約０．５のｐ型ＺｎＳＴｅ層は、ＺｎＴｅ
およびＺｎＳの格子定数がそれぞれ６．１０３Åおよび
５．４０９Åであるため、ＧａＡｓ基板と格子整合し、
したがってｐ型ＺｎＳＴｅ層を用いた場合には、臨界膜
厚により制限されるコンタクト層の設計の自由度を広げ
ることができることがある。
【００２０】この発明は、本発明者の上述の検討および
知見に基づいて案出されたものである。
知見に基づいて案出されたものである。
【００２１】すなわち、上記目的を達成するために、こ
の発明の第１の発明は、ｐ型ＺｎＳｅ層と、ｐ型ＺｎＳ
ｅ層上に設けられたｐ型ＺｎＴｅ層と、ｐ型ＺｎＴｅ層
上に設けられた金属からなるｐ側電極とを有する半導体
装置において、ｐ型ＺｎＳｅ層とｐ型ＺｎＴｅ層との間
にｐ型ＺｎＳＴｅ層が設けられていることを特徴とする
ものである。
の発明の第１の発明は、ｐ型ＺｎＳｅ層と、ｐ型ＺｎＳ
ｅ層上に設けられたｐ型ＺｎＴｅ層と、ｐ型ＺｎＴｅ層
上に設けられた金属からなるｐ側電極とを有する半導体
装置において、ｐ型ＺｎＳｅ層とｐ型ＺｎＴｅ層との間
にｐ型ＺｎＳＴｅ層が設けられていることを特徴とする
ものである。
【００２２】この発明の第１の発明においては、キャリ
ア濃度の確保や成長の容易さの見地から、ｐ型ＺｎＳＴ
ｅ層のＳ組成比は０．７５以下に選ばれる。
ア濃度の確保や成長の容易さの見地から、ｐ型ＺｎＳＴ
ｅ層のＳ組成比は０．７５以下に選ばれる。
【００２３】この発明の第１の発明の一実施形態におい
て、ｐ型ＺｎＳＴｅ層のＳ組成比はこのｐ型ＺｎＳＴｅ
層の厚さ方向にほぼ一定である。この場合、ｐ型ＺｎＳ
ｅ層とｐ型ＺｎＴｅ層との間の価電子帯の不連続は、ｐ
型ＺｎＳｅ層とｐ型ＺｎＳＴｅ層との間およびｐ型Ｚｎ
ＳＴｅ層とｐ型ＺｎＴｅ層との間で分割される。このと
きのｐ型ＺｎＳｅ層、ｐ型ＺｎＳＴｅ層およびｐ型Ｚｎ
Ｔｅ層の部分の価電子帯は図１２に示すようになる。こ
の場合、ｐ型ＺｎＴｅ層側からｐ型ＺｎＳｅ層側に移動
する正孔に対するポテンシャル障壁は実効的に低減され
ることから、正孔は通りやすい。
て、ｐ型ＺｎＳＴｅ層のＳ組成比はこのｐ型ＺｎＳＴｅ
層の厚さ方向にほぼ一定である。この場合、ｐ型ＺｎＳ
ｅ層とｐ型ＺｎＴｅ層との間の価電子帯の不連続は、ｐ
型ＺｎＳｅ層とｐ型ＺｎＳＴｅ層との間およびｐ型Ｚｎ
ＳＴｅ層とｐ型ＺｎＴｅ層との間で分割される。このと
きのｐ型ＺｎＳｅ層、ｐ型ＺｎＳＴｅ層およびｐ型Ｚｎ
Ｔｅ層の部分の価電子帯は図１２に示すようになる。こ
の場合、ｐ型ＺｎＴｅ層側からｐ型ＺｎＳｅ層側に移動
する正孔に対するポテンシャル障壁は実効的に低減され
ることから、正孔は通りやすい。
【００２４】この発明の第１の発明の他の一実施形態に
おいては、ｐ型ＺｎＳＴｅ層のＳ組成比はこのｐ型Ｚｎ
ＳＴｅ層の厚さ方向にｐ型ＺｎＳｅ層側からｐ型ＺｎＴ
ｅ層側に向かって減少している。この場合、ｐ型ＺｎＳ
ｅ層、ｐ型ＺｎＳＴｅ層およびｐ型ＺｎＴｅ層の部分の
価電子帯は、一般には、図１３に示すようになる。この
ときも、ｐ型ＺｎＴｅ層側からｐ型ＺｎＳｅ層側に移動
する正孔に対するポテンシャル障壁は実効的に低減され
るため、正孔は通りやすくなっている。
おいては、ｐ型ＺｎＳＴｅ層のＳ組成比はこのｐ型Ｚｎ
ＳＴｅ層の厚さ方向にｐ型ＺｎＳｅ層側からｐ型ＺｎＴ
ｅ層側に向かって減少している。この場合、ｐ型ＺｎＳ
ｅ層、ｐ型ＺｎＳＴｅ層およびｐ型ＺｎＴｅ層の部分の
価電子帯は、一般には、図１３に示すようになる。この
ときも、ｐ型ＺｎＴｅ層側からｐ型ＺｎＳｅ層側に移動
する正孔に対するポテンシャル障壁は実効的に低減され
るため、正孔は通りやすくなっている。
【００２５】ｐ型ＺｎＳＴｅ層のＳ組成比をこのｐ型Ｚ
ｎＳＴｅ層の厚さ方向にｐ型ＺｎＳｅ層側からｐ型Ｚｎ
Ｔｅ層側に向かって減少させる場合、好適には、ｐ型Ｚ
ｎＳＴｅ層とｐ型ＺｎＴｅ層との界面におけるｐ型Ｚｎ
ＳＴｅ層のＳ組成比は０．０１以下とし、実質的にｐ型
ＺｎＴｅ層と同一組成とする。このときのｐ型ＺｎＳｅ
層、ｐ型ＺｎＳＴｅ層およびｐ型ＺｎＴｅ層の部分の価
電子帯は、図１４に示すようになる。この場合、ｐ型Ｚ
ｎＳＴｅ層とｐ型ＺｎＴｅ層との間の価電子帯の不連続
がないことから、正孔はより通りやすい。
ｎＳＴｅ層の厚さ方向にｐ型ＺｎＳｅ層側からｐ型Ｚｎ
Ｔｅ層側に向かって減少させる場合、好適には、ｐ型Ｚ
ｎＳＴｅ層とｐ型ＺｎＴｅ層との界面におけるｐ型Ｚｎ
ＳＴｅ層のＳ組成比は０．０１以下とし、実質的にｐ型
ＺｎＴｅ層と同一組成とする。このときのｐ型ＺｎＳｅ
層、ｐ型ＺｎＳＴｅ層およびｐ型ＺｎＴｅ層の部分の価
電子帯は、図１４に示すようになる。この場合、ｐ型Ｚ
ｎＳＴｅ層とｐ型ＺｎＴｅ層との間の価電子帯の不連続
がないことから、正孔はより通りやすい。
【００２６】ｐ型ＺｎＳＴｅ層のＳ組成比をこのｐ型Ｚ
ｎＳＴｅ層の厚さ方向にｐ型ＺｎＳｅ層側からｐ型Ｚｎ
Ｔｅ層側に向かって減少させる場合、より好適には、ｐ
型ＺｎＳＴｅ層とｐ型ＺｎＳｅ層との界面におけるｐ型
ＺｎＳＴｅ層のＳ組成比はほぼ０．５とし、ｐ型ＺｎＳ
Ｔｅ層とｐ型ＺｎＴｅ層との界面におけるｐ型ＺｎＳＴ
ｅ層のＳ組成比は０．０１以下とする。このときのｐ型
ＺｎＳｅ層、ｐ型ＺｎＳＴｅ層およびｐ型ＺｎＴｅ層の
部分の価電子帯は、図１５に示すようになる。この場
合、ｐ型ＺｎＳｅ層とｐ型ＺｎＳＴｅ層との間の価電子
帯の不連続も、ｐ型ＺｎＳＴｅ層とｐ型ＺｎＴｅ層との
間の価電子帯の不連続もないため、正孔はさらに通りや
すい。
ｎＳＴｅ層の厚さ方向にｐ型ＺｎＳｅ層側からｐ型Ｚｎ
Ｔｅ層側に向かって減少させる場合、より好適には、ｐ
型ＺｎＳＴｅ層とｐ型ＺｎＳｅ層との界面におけるｐ型
ＺｎＳＴｅ層のＳ組成比はほぼ０．５とし、ｐ型ＺｎＳ
Ｔｅ層とｐ型ＺｎＴｅ層との界面におけるｐ型ＺｎＳＴ
ｅ層のＳ組成比は０．０１以下とする。このときのｐ型
ＺｎＳｅ層、ｐ型ＺｎＳＴｅ層およびｐ型ＺｎＴｅ層の
部分の価電子帯は、図１５に示すようになる。この場
合、ｐ型ＺｎＳｅ層とｐ型ＺｎＳＴｅ層との間の価電子
帯の不連続も、ｐ型ＺｎＳＴｅ層とｐ型ＺｎＴｅ層との
間の価電子帯の不連続もないため、正孔はさらに通りや
すい。
【００２７】この発明の第１の発明においては、好適に
は、ｐ型ＺｎＳｅ層とｐ型ＺｎＳＴｅ層との接合部にお
けるｐ型ＺｎＳｅ層側に形成される空乏層内に、価電子
帯に量子井戸を形成する第１の半導体層と価電子帯に障
壁を形成する第２の半導体層とを交互に積層した多重量
子井戸層が設けられる。この場合、第１の半導体層の厚
さは第１の半導体層の量子準位がｐ型ＺｎＳｅ層のうち
の空乏層以外の部分の価電子帯の頂上のエネルギーおよ
びｐ型ＺｎＳｅ層とｐ型ＺｎＳＴｅ層との界面における
ｐ型ＺｎＳＴｅ層の価電子帯の頂上のエネルギーとほぼ
等しくなるように設定される。このとき、正孔は多重量
子井戸層を共鳴トンネル効果により通ることができるた
め、正孔はより一層通りやすくなる。
は、ｐ型ＺｎＳｅ層とｐ型ＺｎＳＴｅ層との接合部にお
けるｐ型ＺｎＳｅ層側に形成される空乏層内に、価電子
帯に量子井戸を形成する第１の半導体層と価電子帯に障
壁を形成する第２の半導体層とを交互に積層した多重量
子井戸層が設けられる。この場合、第１の半導体層の厚
さは第１の半導体層の量子準位がｐ型ＺｎＳｅ層のうち
の空乏層以外の部分の価電子帯の頂上のエネルギーおよ
びｐ型ＺｎＳｅ層とｐ型ＺｎＳＴｅ層との界面における
ｐ型ＺｎＳＴｅ層の価電子帯の頂上のエネルギーとほぼ
等しくなるように設定される。このとき、正孔は多重量
子井戸層を共鳴トンネル効果により通ることができるた
め、正孔はより一層通りやすくなる。
【００２８】この発明の第１の発明の好適な一実施形態
においては、ｐ型ＺｎＳＴｅ層のＳ組成比がこのｐ型Ｚ
ｎＳＴｅ層の厚さ方向にほぼ一定である場合に、ｐ型Ｚ
ｎＳｅ層とｐ型ＺｎＳＴｅ層との接合部におけるｐ型Ｚ
ｎＳｅ層側に形成される空乏層内に多重量子井戸層が設
けられる。このときのｐ型ＺｎＳｅ層、多重量子井戸層
（ｐ型ＺｎＳｅ／ＺｎＴｅＭＱＷ層）、ｐ型ＺｎＳＴｅ
層およびｐ型ＺｎＴｅ層の部分の価電子帯は、図１６に
示すようになる。この場合、図１２に示す場合に比べ
て、正孔は通りやすい。
においては、ｐ型ＺｎＳＴｅ層のＳ組成比がこのｐ型Ｚ
ｎＳＴｅ層の厚さ方向にほぼ一定である場合に、ｐ型Ｚ
ｎＳｅ層とｐ型ＺｎＳＴｅ層との接合部におけるｐ型Ｚ
ｎＳｅ層側に形成される空乏層内に多重量子井戸層が設
けられる。このときのｐ型ＺｎＳｅ層、多重量子井戸層
（ｐ型ＺｎＳｅ／ＺｎＴｅＭＱＷ層）、ｐ型ＺｎＳＴｅ
層およびｐ型ＺｎＴｅ層の部分の価電子帯は、図１６に
示すようになる。この場合、図１２に示す場合に比べ
て、正孔は通りやすい。
【００２９】この発明の第１の発明の好適な他の一実施
形態においては、ｐ型ＺｎＳＴｅ層のＳ組成比がｐ型Ｚ
ｎＳＴｅ層の厚さ方向にｐ型ＺｎＳｅ層側からｐ型Ｚｎ
Ｔｅ層側に向かって減少している場合に、ｐ型ＺｎＳｅ
層とｐ型ＺｎＳＴｅ層との接合部におけるｐ型ＺｎＳｅ
層側に形成される空乏層内に多重量子井戸層が設けられ
る。このときのｐ型ＺｎＳｅ層、多重量子井戸層（ｐ型
ＺｎＳｅ／ＺｎＴｅＭＱＷ層）、ｐ型ＺｎＳＴｅ層およ
びｐ型ＺｎＴｅ層の部分の価電子帯は図１７に示すよう
になる。この場合、図１３に示す場合に比べて、正孔は
通りやすい。
形態においては、ｐ型ＺｎＳＴｅ層のＳ組成比がｐ型Ｚ
ｎＳＴｅ層の厚さ方向にｐ型ＺｎＳｅ層側からｐ型Ｚｎ
Ｔｅ層側に向かって減少している場合に、ｐ型ＺｎＳｅ
層とｐ型ＺｎＳＴｅ層との接合部におけるｐ型ＺｎＳｅ
層側に形成される空乏層内に多重量子井戸層が設けられ
る。このときのｐ型ＺｎＳｅ層、多重量子井戸層（ｐ型
ＺｎＳｅ／ＺｎＴｅＭＱＷ層）、ｐ型ＺｎＳＴｅ層およ
びｐ型ＺｎＴｅ層の部分の価電子帯は図１７に示すよう
になる。この場合、図１３に示す場合に比べて、正孔は
通りやすい。
【００３０】この発明の第１の発明の好適なさらに他の
一実施形態においては、ｐ型ＺｎＳＴｅ層のＳ組成比が
ｐ型ＺｎＳＴｅ層の厚さ方向にｐ型ＺｎＳｅ層側からｐ
型ＺｎＴｅ層側に向かって減少している場合においてｐ
型ＺｎＳＴｅ層とｐ型ＺｎＴｅ層との界面におけるｐ型
ＺｎＳＴｅ層のＳ組成比が０．０１以下であるとき、ｐ
型ＺｎＳｅ層とｐ型ＺｎＳＴｅ層との接合部におけるｐ
型ＺｎＳｅ層側に形成される空乏層内に多重量子井戸層
が設けられる。ここで、多重量子井戸層を構成する第１
の半導体層がｐ型ＺｎＴｅ層であり、第２の半導体層が
ｐ型ＺｎＳｅ層である場合のｐ型ＺｎＳｅ層、多重量子
井戸層（ｐ型ＺｎＳｅ／ＺｎＴｅＭＱＷ層）、ｐ型Ｚｎ
ＳＴｅ層およびｐ型ＺｎＴｅ層の部分の価電子帯は図１
８に示すようになり、多重量子井戸層を構成する第１の
半導体層がｐ型ＺｎＳＴｅ層であり、第２の半導体層が
ｐ型ＺｎＳｅ層である場合のｐ型ＺｎＳｅ層、多重量子
井戸層（ｐ型ＺｎＳｅ／ＺｎＳＴｅＭＱＷ層）、ｐ型Ｚ
ｎＳＴｅ層およびｐ型ＺｎＴｅ層の部分の価電子帯は図
１９に示すようになる。これらのいずれの場合も、図１
４に示す場合に比べて、正孔は通りやすい。また、第１
の半導体層がｐ型ＺｎＳＴｅ層である後者の場合は、臨
界膜厚により決定される多重量子井戸層の構造の制限が
緩やかであるため、設計の自由度が大きくなり、好まし
い。
一実施形態においては、ｐ型ＺｎＳＴｅ層のＳ組成比が
ｐ型ＺｎＳＴｅ層の厚さ方向にｐ型ＺｎＳｅ層側からｐ
型ＺｎＴｅ層側に向かって減少している場合においてｐ
型ＺｎＳＴｅ層とｐ型ＺｎＴｅ層との界面におけるｐ型
ＺｎＳＴｅ層のＳ組成比が０．０１以下であるとき、ｐ
型ＺｎＳｅ層とｐ型ＺｎＳＴｅ層との接合部におけるｐ
型ＺｎＳｅ層側に形成される空乏層内に多重量子井戸層
が設けられる。ここで、多重量子井戸層を構成する第１
の半導体層がｐ型ＺｎＴｅ層であり、第２の半導体層が
ｐ型ＺｎＳｅ層である場合のｐ型ＺｎＳｅ層、多重量子
井戸層（ｐ型ＺｎＳｅ／ＺｎＴｅＭＱＷ層）、ｐ型Ｚｎ
ＳＴｅ層およびｐ型ＺｎＴｅ層の部分の価電子帯は図１
８に示すようになり、多重量子井戸層を構成する第１の
半導体層がｐ型ＺｎＳＴｅ層であり、第２の半導体層が
ｐ型ＺｎＳｅ層である場合のｐ型ＺｎＳｅ層、多重量子
井戸層（ｐ型ＺｎＳｅ／ＺｎＳＴｅＭＱＷ層）、ｐ型Ｚ
ｎＳＴｅ層およびｐ型ＺｎＴｅ層の部分の価電子帯は図
１９に示すようになる。これらのいずれの場合も、図１
４に示す場合に比べて、正孔は通りやすい。また、第１
の半導体層がｐ型ＺｎＳＴｅ層である後者の場合は、臨
界膜厚により決定される多重量子井戸層の構造の制限が
緩やかであるため、設計の自由度が大きくなり、好まし
い。
【００３１】この発明の第２の発明は、基板上にｐ型Ｚ
ｎＳｅ層、ｐ型ＺｎＳＴｅ層およびｐ型ＺｎＴｅ層を分
子線エピタキシー法により順次成長させ、ｐ型ＺｎＴｅ
層上に金属からなるｐ側電極を形成するようにした半導
体装置の製造方法であって、ｐ型ＺｎＳＴｅ層を成長さ
せる際に、Ｓ原料としてＺｎＳを用い、かつ、ＺｎＳの
原料セルの温度を時間的に変化させることによりｐ型Ｚ
ｎＳＴｅ層のＳ組成比をｐ型ＺｎＳＴｅ層の厚さ方向に
変化させるようにしたことを特徴とするものである。
ｎＳｅ層、ｐ型ＺｎＳＴｅ層およびｐ型ＺｎＴｅ層を分
子線エピタキシー法により順次成長させ、ｐ型ＺｎＴｅ
層上に金属からなるｐ側電極を形成するようにした半導
体装置の製造方法であって、ｐ型ＺｎＳＴｅ層を成長さ
せる際に、Ｓ原料としてＺｎＳを用い、かつ、ＺｎＳの
原料セルの温度を時間的に変化させることによりｐ型Ｚ
ｎＳＴｅ層のＳ組成比をｐ型ＺｎＳＴｅ層の厚さ方向に
変化させるようにしたことを特徴とするものである。
【００３２】この発明の第２の発明においては、良好な
結晶性を得る見地から、好適には、ｐ型ＺｎＳｅ層の成
長温度よりも２０〜４０℃高い成長温度でｐ型ＺｎＳＴ
ｅ層を成長させる。
結晶性を得る見地から、好適には、ｐ型ＺｎＳｅ層の成
長温度よりも２０〜４０℃高い成長温度でｐ型ＺｎＳＴ
ｅ層を成長させる。
【００３３】この発明において、半導体装置は、典型的
には半導体発光素子であり、具体的には半導体レーザー
または発光ダイオードである。
には半導体発光素子であり、具体的には半導体レーザー
または発光ダイオードである。
【００３４】
【作用】上述のように構成されたこの発明の第１の発明
による半導体装置によれば、ｐ型ＺｎＳｅ層とｐ型Ｚｎ
Ｔｅ層との間にｐ型ＺｎＳＴｅ層が設けられていること
により、ｐ型ＺｎＳｅ／ｐ型ＺｎＴｅ接合の界面に存在
する価電子帯の不連続、したがってポテンシャル障壁を
実効的に低減ないし除去することができ、正孔が通りや
すくなる。これによって、ｐ側電極の良好なオーム性接
触を得ることができる。
による半導体装置によれば、ｐ型ＺｎＳｅ層とｐ型Ｚｎ
Ｔｅ層との間にｐ型ＺｎＳＴｅ層が設けられていること
により、ｐ型ＺｎＳｅ／ｐ型ＺｎＴｅ接合の界面に存在
する価電子帯の不連続、したがってポテンシャル障壁を
実効的に低減ないし除去することができ、正孔が通りや
すくなる。これによって、ｐ側電極の良好なオーム性接
触を得ることができる。
【００３５】この発明の第２の発明による半導体装置の
製造方法によれば、ｐ型ＺｎＳＴｅ層を成長させる際に
Ｓ原料として用いられるＺｎＳは蒸気圧が低いため、こ
のＺｎＳの原料セルの温度を時間的に変化させることに
より、ｐ型ＺｎＳＴｅ層のＳ組成比をｐ型ＺｎＳＴｅ層
の厚さ方向に高い制御性で変化させることができる。こ
れによって、例えばｐ型ＺｎＳｅ層とｐ型ＺｎＴｅ層と
の価電子帯をｐ型ＺｎＳＴｅ層を介して滑らかに接続し
たりすることができ、正孔に対するポテンシャル障壁を
実効的に低減ないし除去することができる。
製造方法によれば、ｐ型ＺｎＳＴｅ層を成長させる際に
Ｓ原料として用いられるＺｎＳは蒸気圧が低いため、こ
のＺｎＳの原料セルの温度を時間的に変化させることに
より、ｐ型ＺｎＳＴｅ層のＳ組成比をｐ型ＺｎＳＴｅ層
の厚さ方向に高い制御性で変化させることができる。こ
れによって、例えばｐ型ＺｎＳｅ層とｐ型ＺｎＴｅ層と
の価電子帯をｐ型ＺｎＳＴｅ層を介して滑らかに接続し
たりすることができ、正孔に対するポテンシャル障壁を
実効的に低減ないし除去することができる。
【００３６】
【実施例】以下、この発明の実施例について図面を参照
しながら説明する。なお、実施例の全図において、同一
または対応する部分には同一の符号を付す。
しながら説明する。なお、実施例の全図において、同一
または対応する部分には同一の符号を付す。
【００３７】図１および図２はこの発明の第１実施例に
よる半導体レーザーを示し、図１はこの半導体レーザー
の共振器長方向に垂直な断面図、図２はこの半導体レー
ザーの共振器長方向に平行な断面図である。この半導体
レーザーは、いわゆるＳＣＨ（Separate Confinement H
eterostructure) 構造を有するものである。
よる半導体レーザーを示し、図１はこの半導体レーザー
の共振器長方向に垂直な断面図、図２はこの半導体レー
ザーの共振器長方向に平行な断面図である。この半導体
レーザーは、いわゆるＳＣＨ（Separate Confinement H
eterostructure) 構造を有するものである。
【００３８】図１および図２に示すように、この半導体
レーザーにおいては、例えばドナー不純物としてＳｉが
ドープされたｎ型ＧａＡｓ基板１上に、例えばドナー不
純物としてＳｉがドープされたｎ型ＧａＡｓバッファ層
２、例えばドナー不純物としてＣｌがドープされたｎ型
ＺｎＳｅバッファ層３、例えばドナー不純物としてＣｌ
がドープされたｎ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッ
ド層４、例えばドナー不純物としてＣｌがドープされた
ｎ型ＺｎＳu Ｓｅ1-u 光導波層５、活性層６、例えばア
クセプタ不純物としてＮがドープされたｐ型ＺｎＳu Ｓ
ｅ1-u 光導波層７、例えばアクセプタ不純物としてＮが
ドープされたｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド
層８、例えばアクセプタ不純物としてＮがドープされた
ｐ型ＺｎＳv Ｓｅ1-v 層９、例えばアクセプタ不純物と
してＮがドープされたｐ型ＺｎＳｅコンタクト層１０、
例えばアクセプタ不純物としてＮがそれぞれドープされ
たｐ型ＺｎＳＴｅからなる量子井戸層とｐ型ＺｎＳｅか
らなる障壁層とが交互に積層されたｐ型ＺｎＳｅ／Ｚｎ
ＳＴｅＭＱＷ層１１、例えばアクセプタ不純物としてＮ
がドープされたｐ型ＺｎＳx Ｔｅ1-x コンタクト層１２
および例えばアクセプタ不純物としてＮがドープされた
ｐ型ＺｎＴｅコンタクト層１３が順次積層されている。
ｐ型ＺｎＳｅ／ＺｎＳＴｅＭＱＷ層１１およびｐ型Ｚｎ
Ｓx Ｔｅ1-xコンタクト層１２については後に詳細に説
明する。
レーザーにおいては、例えばドナー不純物としてＳｉが
ドープされたｎ型ＧａＡｓ基板１上に、例えばドナー不
純物としてＳｉがドープされたｎ型ＧａＡｓバッファ層
２、例えばドナー不純物としてＣｌがドープされたｎ型
ＺｎＳｅバッファ層３、例えばドナー不純物としてＣｌ
がドープされたｎ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッ
ド層４、例えばドナー不純物としてＣｌがドープされた
ｎ型ＺｎＳu Ｓｅ1-u 光導波層５、活性層６、例えばア
クセプタ不純物としてＮがドープされたｐ型ＺｎＳu Ｓ
ｅ1-u 光導波層７、例えばアクセプタ不純物としてＮが
ドープされたｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド
層８、例えばアクセプタ不純物としてＮがドープされた
ｐ型ＺｎＳv Ｓｅ1-v 層９、例えばアクセプタ不純物と
してＮがドープされたｐ型ＺｎＳｅコンタクト層１０、
例えばアクセプタ不純物としてＮがそれぞれドープされ
たｐ型ＺｎＳＴｅからなる量子井戸層とｐ型ＺｎＳｅか
らなる障壁層とが交互に積層されたｐ型ＺｎＳｅ／Ｚｎ
ＳＴｅＭＱＷ層１１、例えばアクセプタ不純物としてＮ
がドープされたｐ型ＺｎＳx Ｔｅ1-x コンタクト層１２
および例えばアクセプタ不純物としてＮがドープされた
ｐ型ＺｎＴｅコンタクト層１３が順次積層されている。
ｐ型ＺｎＳｅ／ＺｎＳＴｅＭＱＷ層１１およびｐ型Ｚｎ
Ｓx Ｔｅ1-xコンタクト層１２については後に詳細に説
明する。
【００３９】なお、ｎ型ＧａＡｓ基板１としては、好適
には（１００）面から［０１−１］方向に１°以上１０
°以下の小さな角度ε、例えば４°だけオフした主面を
有する傾斜基板が用いられる。この場合、このｎ型Ｇａ
Ａｓ基板１の主面には、［０１１］方向に平行なステッ
プが存在しており、そのステップ部に（１１−１）ファ
セットが現れている。このステップ部以外の部分の主面
は、（１００）面である。この場合、εは小さいので、
この主面は実質的には（１００）面であると考えてよ
い。このｎ型ＧａＡｓ基板１の主面に立てた単位法線ベ
クトルをベクトルａで表すと、ベクトルａ＝（ cosε、
２-1/2 sinε、−２-1/2 sinε）≒（１、０．０１ε、
−０．０１ε）である。
には（１００）面から［０１−１］方向に１°以上１０
°以下の小さな角度ε、例えば４°だけオフした主面を
有する傾斜基板が用いられる。この場合、このｎ型Ｇａ
Ａｓ基板１の主面には、［０１１］方向に平行なステッ
プが存在しており、そのステップ部に（１１−１）ファ
セットが現れている。このステップ部以外の部分の主面
は、（１００）面である。この場合、εは小さいので、
この主面は実質的には（１００）面であると考えてよ
い。このｎ型ＧａＡｓ基板１の主面に立てた単位法線ベ
クトルをベクトルａで表すと、ベクトルａ＝（ cosε、
２-1/2 sinε、−２-1/2 sinε）≒（１、０．０１ε、
−０．０１ε）である。
【００４０】ｐ型ＺｎＳv Ｓｅ1-v 層９の上層部、ｐ型
ＺｎＳｅコンタクト層１０、ｐ型ＺｎＳｅ／ＺｎＳＴｅ
ＭＱＷ層１１、ｐ型ＺｎＳx Ｔｅ1-x コンタクト層１２
およびｐ型ＺｎＴｅコンタクト層１３はストライプ形状
にパターニングされている。このストライプ部の幅は例
えば５μｍである。
ＺｎＳｅコンタクト層１０、ｐ型ＺｎＳｅ／ＺｎＳＴｅ
ＭＱＷ層１１、ｐ型ＺｎＳx Ｔｅ1-x コンタクト層１２
およびｐ型ＺｎＴｅコンタクト層１３はストライプ形状
にパターニングされている。このストライプ部の幅は例
えば５μｍである。
【００４１】さらに、上述のストライプ部以外の部分の
ｐ型ＺｎＳv Ｓｅ1-v 層９上には、例えば厚さが３００
ｎｍのアルミナ（Ａｌ2 Ｏ3 ）膜からなる絶縁層１４が
形成されている。そして、ストライプ形状のｐ型ＺｎＴ
ｅコンタクト層１３および絶縁層１４上にｐ側電極１５
が形成されている。このｐ側電極１５がｐ型ＺｎＴｅコ
ンタクト層１３とコンタクトした部分が電流の通路とな
る。ここで、このｐ側電極１５としては、例えば、厚さ
が１０ｎｍのＰｄ膜と厚さが１００ｎｍのＰｔ膜と厚さ
が３００ｎｍのＡｕ膜とを順次積層した構造のＰｄ／Ｐ
ｔ／Ａｕ電極が用いられる。一方、ｎ型ＧａＡｓ基板１
の裏面には、例えばＩｎ電極のようなｎ側電極１６がコ
ンタクトしている。
ｐ型ＺｎＳv Ｓｅ1-v 層９上には、例えば厚さが３００
ｎｍのアルミナ（Ａｌ2 Ｏ3 ）膜からなる絶縁層１４が
形成されている。そして、ストライプ形状のｐ型ＺｎＴ
ｅコンタクト層１３および絶縁層１４上にｐ側電極１５
が形成されている。このｐ側電極１５がｐ型ＺｎＴｅコ
ンタクト層１３とコンタクトした部分が電流の通路とな
る。ここで、このｐ側電極１５としては、例えば、厚さ
が１０ｎｍのＰｄ膜と厚さが１００ｎｍのＰｔ膜と厚さ
が３００ｎｍのＡｕ膜とを順次積層した構造のＰｄ／Ｐ
ｔ／Ａｕ電極が用いられる。一方、ｎ型ＧａＡｓ基板１
の裏面には、例えばＩｎ電極のようなｎ側電極１６がコ
ンタクトしている。
【００４２】この半導体レーザーにおいては、いわゆる
端面コーティングが施されている。すなわち、図２に示
すように、共振器長方向に垂直な一対の共振器端面のう
ちレーザー光が取り出されるフロント側の端面にはＡｌ
2 Ｏ3 膜１７とＳｉ膜１８とからなる多層膜がコーティ
ングされ、共振器長方向に垂直な一対の共振器端面のう
ちレーザー光が取り出されないリア側の端面にはＡｌ2
Ｏ3 膜１７とＳｉ膜１８とを２周期積層した多層膜がコ
ーティングされている。ここで、Ａｌ2 Ｏ3 膜１７とＳ
ｉ膜１８とからなる多層膜の厚さは、それに屈折率をか
けた光学的距離が、レーザー光の発振波長の１／４に等
しくなるように選ばれる。このような端面コーティング
が施されていることにより、例えば、フロント側の端面
の反射率を７０％、リア側の端面の反射率を９５％にす
ることができる。
端面コーティングが施されている。すなわち、図２に示
すように、共振器長方向に垂直な一対の共振器端面のう
ちレーザー光が取り出されるフロント側の端面にはＡｌ
2 Ｏ3 膜１７とＳｉ膜１８とからなる多層膜がコーティ
ングされ、共振器長方向に垂直な一対の共振器端面のう
ちレーザー光が取り出されないリア側の端面にはＡｌ2
Ｏ3 膜１７とＳｉ膜１８とを２周期積層した多層膜がコ
ーティングされている。ここで、Ａｌ2 Ｏ3 膜１７とＳ
ｉ膜１８とからなる多層膜の厚さは、それに屈折率をか
けた光学的距離が、レーザー光の発振波長の１／４に等
しくなるように選ばれる。このような端面コーティング
が施されていることにより、例えば、フロント側の端面
の反射率を７０％、リア側の端面の反射率を９５％にす
ることができる。
【００４３】また、この半導体レーザーにおいては、活
性層６は、好適には厚さが２〜２０ｎｍ、例えば厚さが
９ｎｍのｉ型Ｚｎ1-z Ｃｄz Ｓｅ量子井戸層からなる単
一量子井戸構造を有する。この場合、ｎ型ＺｎＳu Ｓｅ
1-u 光導波層５およびｐ型ＺｎＳu Ｓｅ1-u 光導波層７
が障壁層を構成する。
性層６は、好適には厚さが２〜２０ｎｍ、例えば厚さが
９ｎｍのｉ型Ｚｎ1-z Ｃｄz Ｓｅ量子井戸層からなる単
一量子井戸構造を有する。この場合、ｎ型ＺｎＳu Ｓｅ
1-u 光導波層５およびｐ型ＺｎＳu Ｓｅ1-u 光導波層７
が障壁層を構成する。
【００４４】ｎ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド
層４およびｐ型Ｚｎ1-p Ｍｇp ＳqＳｅ1-q クラッド層
８のＭｇ組成比ｐは例えば０．０９、またＳ組成比ｑは
例えば０．１８であり、そのときのバンドギャップＥg
は７７Ｋで約２．９４ｅＶである。これらのＭｇ組成比
ｐ＝０．０９およびＳ組成比ｑ＝０．１８を有するｎ型
Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層４およびｐ型Ｚ
ｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層８はＧａＡｓと格
子整合する。また、活性層６を構成するｉ型Ｚｎ1-z Ｃ
ｄz Ｓｅ量子井戸層のＣｄ組成比ｚは例えば０．１９で
あり、そのときのバンドギャップＥg は７７Ｋで約２．
５４ｅＶである。この場合、ｎ型Ｚｎ1-p Ｍｇp Ｓq Ｓ
ｅ1-q クラッド層４およびｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ
1-q クラッド層８と活性層６を構成するｉ型Ｚｎ1-z Ｃ
ｄz Ｓｅ量子井戸層との間のバンドギャップＥg の差Δ
Ｅg は０．４０ｅＶである。なお、室温におけるバンド
ギャップＥg の値は、７７ＫでのバンドギャップＥg の
値から０．１ｅＶを引くことにより求めることができ
る。一方、ｎ型ＺｎＳu Ｓｅ1-u 光導波層５およびｐ型
ＺｎＳu Ｓｅ1-u 光導波層７のＳ組成比ｕは、ｎ型Ｚｎ
1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層４およびｐ型Ｚｎ
1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層８との格子整合をと
る観点からは０．０６であるのが最も好ましい。
層４およびｐ型Ｚｎ1-p Ｍｇp ＳqＳｅ1-q クラッド層
８のＭｇ組成比ｐは例えば０．０９、またＳ組成比ｑは
例えば０．１８であり、そのときのバンドギャップＥg
は７７Ｋで約２．９４ｅＶである。これらのＭｇ組成比
ｐ＝０．０９およびＳ組成比ｑ＝０．１８を有するｎ型
Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層４およびｐ型Ｚ
ｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層８はＧａＡｓと格
子整合する。また、活性層６を構成するｉ型Ｚｎ1-z Ｃ
ｄz Ｓｅ量子井戸層のＣｄ組成比ｚは例えば０．１９で
あり、そのときのバンドギャップＥg は７７Ｋで約２．
５４ｅＶである。この場合、ｎ型Ｚｎ1-p Ｍｇp Ｓq Ｓ
ｅ1-q クラッド層４およびｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ
1-q クラッド層８と活性層６を構成するｉ型Ｚｎ1-z Ｃ
ｄz Ｓｅ量子井戸層との間のバンドギャップＥg の差Δ
Ｅg は０．４０ｅＶである。なお、室温におけるバンド
ギャップＥg の値は、７７ＫでのバンドギャップＥg の
値から０．１ｅＶを引くことにより求めることができ
る。一方、ｎ型ＺｎＳu Ｓｅ1-u 光導波層５およびｐ型
ＺｎＳu Ｓｅ1-u 光導波層７のＳ組成比ｕは、ｎ型Ｚｎ
1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層４およびｐ型Ｚｎ
1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層８との格子整合をと
る観点からは０．０６であるのが最も好ましい。
【００４５】この場合、ｎ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ
1-q クラッド層４の厚さは例えば０．８μｍであり、Ｎ
D −ＮA （ＮD ：ドナー濃度、ＮA ：アクセプタ濃度）
は例えば５×１０17ｃｍ-3である。ｎ型ＺｎＳu Ｓｅ
1-u 光導波層５の厚さは例えば６０ｎｍであり、ＮD −
ＮA は例えば５×１０17ｃｍ-3である。
1-q クラッド層４の厚さは例えば０．８μｍであり、Ｎ
D −ＮA （ＮD ：ドナー濃度、ＮA ：アクセプタ濃度）
は例えば５×１０17ｃｍ-3である。ｎ型ＺｎＳu Ｓｅ
1-u 光導波層５の厚さは例えば６０ｎｍであり、ＮD −
ＮA は例えば５×１０17ｃｍ-3である。
【００４６】一方、ｐ型ＺｎＳu Ｓｅ1-u 光導波層７の
厚さは例えば６０ｎｍ、ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ
1-q クラッド層８の厚さは例えば０．６μｍ、ｐ型Ｚｎ
Ｓv Ｓｅ1-v 層９の厚さは例えば０．６μｍ、ｐ型Ｚｎ
Ｓｅコンタクト層１０の厚さは例えば４５ｎｍ、ｐ型Ｚ
ｎＳx Ｔｅ1-x コンタクト層１２の厚さは例えば２０ｎ
ｍ、ｐ型ＺｎＴｅコンタクト層１３の厚さは例えば７０
ｎｍである。また、ｐ型ＺｎＳu Ｓｅ1-u 光導波層７の
ＮA −ＮD は例えば８×１０17ｃｍ-3、ｐ型Ｚｎ1-p Ｍ
ｇp Ｓq Ｓｅ1-q クラッド層８のＮA −ＮD は例えば２
×１０17ｃｍ-3、ｐ型ＺｎＳv Ｓｅ1-v 層９のＮA −Ｎ
D は例えば８×１０17ｃｍ-3、ｐ型ＺｎＳｅコンタクト
層１０のＮA −ＮD は８×１０17ｃｍ-3ないしその数倍
程度である。ｐ型ＺｎＴｅコンタクト層１３のＮA −Ｎ
D は例えば１×１０19ｃｍ-3ないしその数倍程度であ
る。
厚さは例えば６０ｎｍ、ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ
1-q クラッド層８の厚さは例えば０．６μｍ、ｐ型Ｚｎ
Ｓv Ｓｅ1-v 層９の厚さは例えば０．６μｍ、ｐ型Ｚｎ
Ｓｅコンタクト層１０の厚さは例えば４５ｎｍ、ｐ型Ｚ
ｎＳx Ｔｅ1-x コンタクト層１２の厚さは例えば２０ｎ
ｍ、ｐ型ＺｎＴｅコンタクト層１３の厚さは例えば７０
ｎｍである。また、ｐ型ＺｎＳu Ｓｅ1-u 光導波層７の
ＮA −ＮD は例えば８×１０17ｃｍ-3、ｐ型Ｚｎ1-p Ｍ
ｇp Ｓq Ｓｅ1-q クラッド層８のＮA −ＮD は例えば２
×１０17ｃｍ-3、ｐ型ＺｎＳv Ｓｅ1-v 層９のＮA −Ｎ
D は例えば８×１０17ｃｍ-3、ｐ型ＺｎＳｅコンタクト
層１０のＮA −ＮD は８×１０17ｃｍ-3ないしその数倍
程度である。ｐ型ＺｎＴｅコンタクト層１３のＮA −Ｎ
D は例えば１×１０19ｃｍ-3ないしその数倍程度であ
る。
【００４７】ｎ型ＧａＡｓバッファ層２の厚さは例えば
０．２５μｍである。一方、ｎ型ＺｎＳｅバッファ層３
の厚さは、ＺｎＳｅとＧａＡｓとの間にはわずかではあ
るが格子不整合が存在することから、この格子不整合に
起因してこのｎ型ＺｎＳｅバッファ層３およびその上の
各層のエピタキシャル成長時に転位が発生するのを防止
するために、ＺｎＳｅの臨界膜厚（〜１００ｎｍ）より
も十分に小さく選ばれるが、ここでは例えば３３ｎｍに
選ばれる。
０．２５μｍである。一方、ｎ型ＺｎＳｅバッファ層３
の厚さは、ＺｎＳｅとＧａＡｓとの間にはわずかではあ
るが格子不整合が存在することから、この格子不整合に
起因してこのｎ型ＺｎＳｅバッファ層３およびその上の
各層のエピタキシャル成長時に転位が発生するのを防止
するために、ＺｎＳｅの臨界膜厚（〜１００ｎｍ）より
も十分に小さく選ばれるが、ここでは例えば３３ｎｍに
選ばれる。
【００４８】なお、ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q ク
ラッド層８上に積層されたｐ型ＺｎＳv Ｓｅ1-v 層９
は、場合に応じて、ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q ク
ラッド層８に加えた第２のｐ型クラッド層としての機
能、ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層８との
格子整合をとる機能、ヒートシンク上へのレーザーチッ
プのマウントの際のチップ端面におけるはんだの這い上
がりによる短絡を防止するためのスペーサ層としての機
能などのうちの一または二以上の機能を有する。ｐ型Ｚ
ｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層８のＭｇ組成比ｐ
およびＳ組成比ｑとの兼ね合いもあるが、このｐ型Ｚｎ
Ｓv Ｓｅ1-v 層９のＳ組成比ｖは、０＜ｖ≦０．１、好
ましくは０．０６≦ｖ≦０．０８の範囲内に選ばれ、特
に、ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層８との
格子整合をとるために最適なＳ組成比ｖは０．０６であ
る。
ラッド層８上に積層されたｐ型ＺｎＳv Ｓｅ1-v 層９
は、場合に応じて、ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q ク
ラッド層８に加えた第２のｐ型クラッド層としての機
能、ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層８との
格子整合をとる機能、ヒートシンク上へのレーザーチッ
プのマウントの際のチップ端面におけるはんだの這い上
がりによる短絡を防止するためのスペーサ層としての機
能などのうちの一または二以上の機能を有する。ｐ型Ｚ
ｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層８のＭｇ組成比ｐ
およびＳ組成比ｑとの兼ね合いもあるが、このｐ型Ｚｎ
Ｓv Ｓｅ1-v 層９のＳ組成比ｖは、０＜ｖ≦０．１、好
ましくは０．０６≦ｖ≦０．０８の範囲内に選ばれ、特
に、ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層８との
格子整合をとるために最適なＳ組成比ｖは０．０６であ
る。
【００４９】この第１実施例において、ｐ型ＺｎＳｅ／
ＺｎＳＴｅＭＱＷ層１１およびｐ型ＺｎＳx Ｔｅ1-x コ
ンタクト層１２が設けられているのは、すでに述べたよ
うにｐ型ＺｎＳｅコンタクト層１０とｐ型ＺｎＴｅコン
タクト層１３とを直接接合したときにその接合界面にお
いて価電子帯に生じる約０．８ｅＶの大きなバンド不連
続が、ｐ側電極１５から注入される正孔がｐ型ＺｎＴｅ
コンタクト層１３からｐ型ＺｎＳｅコンタクト層１０に
移動する際の障壁となることから、この障壁を実効的に
なくすためである。これらのｐ型ＺｎＳｅコンタクト層
１０、ｐ型ＺｎＳｅ／ＺｎＳＴｅＭＱＷ層１１、ｐ型Ｚ
ｎＳx Ｔｅ1-x コンタクト層１２およびｐ型ＺｎＴｅコ
ンタクト層１３の部分の価電子帯は図１９に示す通りで
ある。
ＺｎＳＴｅＭＱＷ層１１およびｐ型ＺｎＳx Ｔｅ1-x コ
ンタクト層１２が設けられているのは、すでに述べたよ
うにｐ型ＺｎＳｅコンタクト層１０とｐ型ＺｎＴｅコン
タクト層１３とを直接接合したときにその接合界面にお
いて価電子帯に生じる約０．８ｅＶの大きなバンド不連
続が、ｐ側電極１５から注入される正孔がｐ型ＺｎＴｅ
コンタクト層１３からｐ型ＺｎＳｅコンタクト層１０に
移動する際の障壁となることから、この障壁を実効的に
なくすためである。これらのｐ型ＺｎＳｅコンタクト層
１０、ｐ型ＺｎＳｅ／ＺｎＳＴｅＭＱＷ層１１、ｐ型Ｚ
ｎＳx Ｔｅ1-x コンタクト層１２およびｐ型ＺｎＴｅコ
ンタクト層１３の部分の価電子帯は図１９に示す通りで
ある。
【００５０】この場合、ｐ型ＺｎＳx Ｔｅ1-x コンタク
ト層１２のＳ組成比ｘは、ｐ型ＺｎＳｅ／ＺｎＳＴｅＭ
ＱＷ層１１とこのｐ型ＺｎＳx Ｔｅ1-x コンタクト層１
２との界面におけるｘ＝０．３３の値からｐ型ＺｎＴｅ
コンタクト層１３とこのｐ型ＺｎＳx Ｔｅ1-x コンタク
ト層１２との界面におけるｘ＝０の値まで直線的に減少
している。
ト層１２のＳ組成比ｘは、ｐ型ＺｎＳｅ／ＺｎＳＴｅＭ
ＱＷ層１１とこのｐ型ＺｎＳx Ｔｅ1-x コンタクト層１
２との界面におけるｘ＝０．３３の値からｐ型ＺｎＴｅ
コンタクト層１３とこのｐ型ＺｎＳx Ｔｅ1-x コンタク
ト層１２との界面におけるｘ＝０の値まで直線的に減少
している。
【００５１】このとき、ｐ型ＺｎＴｅコンタクト層１３
とｐ型ＺｎＳx Ｔｅ1-x コンタクト層１２との界面にお
いて、価電子帯の不連続はなく、価電子帯は滑らかに接
続されている。一方、ｐ型ＺｎＳｅコンタクト層１０と
ｐ型ＺｎＳx Ｔｅ1-x コンタクト層１２との接合の界面
においては、価電子帯に不連続が残されているが、これ
によるポテンシャル障壁は、ｐ型ＺｎＳｅ／ＺｎＳＴｅ
ＭＱＷ層１１により実効的に除去されている。
とｐ型ＺｎＳx Ｔｅ1-x コンタクト層１２との界面にお
いて、価電子帯の不連続はなく、価電子帯は滑らかに接
続されている。一方、ｐ型ＺｎＳｅコンタクト層１０と
ｐ型ＺｎＳx Ｔｅ1-x コンタクト層１２との接合の界面
においては、価電子帯に不連続が残されているが、これ
によるポテンシャル障壁は、ｐ型ＺｎＳｅ／ＺｎＳＴｅ
ＭＱＷ層１１により実効的に除去されている。
【００５２】このｐ型ＺｎＳｅ／ＺｎＳＴｅＭＱＷ層１
１は、具体的には次のようにして設計される。すなわ
ち、ｐ型ＺｎＳｅコンタクト層１０とｐ型ＺｎＳx Ｔｅ
1-x コンタクト層１２とを直接接合したとき、ｐ型Ｚｎ
Ｓｅコンタクト層１０側に Ｗ＝（２εφT ／ｑＮA ）1/2 （１） の幅にわたってバンドの曲がりが生じる。ただし、接合
はステップ接合であると仮定した。また、εはＺｎＳｅ
の誘電率、φT はｐ型ＺｎＳｅ／ｐ型ＺｎＳx Ｔｅ1-x
界面における価電子帯の不連続の大きさを表す。
１は、具体的には次のようにして設計される。すなわ
ち、ｐ型ＺｎＳｅコンタクト層１０とｐ型ＺｎＳx Ｔｅ
1-x コンタクト層１２とを直接接合したとき、ｐ型Ｚｎ
Ｓｅコンタクト層１０側に Ｗ＝（２εφT ／ｑＮA ）1/2 （１） の幅にわたってバンドの曲がりが生じる。ただし、接合
はステップ接合であると仮定した。また、εはＺｎＳｅ
の誘電率、φT はｐ型ＺｎＳｅ／ｐ型ＺｎＳx Ｔｅ1-x
界面における価電子帯の不連続の大きさを表す。
【００５３】この幅Ｗにわたる価電子帯の曲がりは、接
合界面からの距離ｘの二次関数 φ（ｘ）＝φT ｛１−（ｘ／Ｗ）2 ｝ （２） で与えられる。したがって、ｐ型ＺｎＳｅ／ＺｎＳＴｅ
ＭＱＷ層１１の設計は、（２）式に基づいて、ｐ型Ｚｎ
ＳＴｅからなる量子井戸層のそれぞれに形成される第１
量子準位Ｅ1 がｐ型ＺｎＳｅおよびｐ型ＺｎＳx Ｔｅ
1-x の価電子帯の頂上のエネルギーと一致し、しかも互
いに等しくなるように、量子井戸層の厚さ、すなわち井
戸幅ＬW を段階的に変えることにより行うことができ
る。このｐ型ＺｎＳｅ／ＺｎＳＴｅＭＱＷ層１１の具体
的な設計例を挙げると、ｐ型ＺｎＳｅからなる障壁層の
幅ＬB を１ｎｍに固定し、量子井戸の数を５個とし、そ
れらの幅ＬW を、その第１量子準位Ｅ1 がｐ型ＺｎＳｅ
およびｐ型ＺｎＳx Ｔｅ1-x のフェルミ準位と一致する
ように、ｐ型ＺｎＳｅコンタクト層１０からｐ型ＺｎＳ
xＴｅ1-x コンタクト層１２に向かってＬW ＝０．２ｎ
ｍ、０．３ｎｍ、０．４ｎｍ、０．６ｎｍ、０．８ｎｍ
と変化させる。
合界面からの距離ｘの二次関数 φ（ｘ）＝φT ｛１−（ｘ／Ｗ）2 ｝ （２） で与えられる。したがって、ｐ型ＺｎＳｅ／ＺｎＳＴｅ
ＭＱＷ層１１の設計は、（２）式に基づいて、ｐ型Ｚｎ
ＳＴｅからなる量子井戸層のそれぞれに形成される第１
量子準位Ｅ1 がｐ型ＺｎＳｅおよびｐ型ＺｎＳx Ｔｅ
1-x の価電子帯の頂上のエネルギーと一致し、しかも互
いに等しくなるように、量子井戸層の厚さ、すなわち井
戸幅ＬW を段階的に変えることにより行うことができ
る。このｐ型ＺｎＳｅ／ＺｎＳＴｅＭＱＷ層１１の具体
的な設計例を挙げると、ｐ型ＺｎＳｅからなる障壁層の
幅ＬB を１ｎｍに固定し、量子井戸の数を５個とし、そ
れらの幅ＬW を、その第１量子準位Ｅ1 がｐ型ＺｎＳｅ
およびｐ型ＺｎＳx Ｔｅ1-x のフェルミ準位と一致する
ように、ｐ型ＺｎＳｅコンタクト層１０からｐ型ＺｎＳ
xＴｅ1-x コンタクト層１２に向かってＬW ＝０．２ｎ
ｍ、０．３ｎｍ、０．４ｎｍ、０．６ｎｍ、０．８ｎｍ
と変化させる。
【００５４】この場合、ｐ側電極１５からｐ型ＺｎＴｅ
コンタクト層１３に注入された正孔は、ｐ型ＺｎＳx Ｔ
ｅ1-x コンタクト層１２を通った後、ｐ型ＺｎＳｅ／Ｚ
ｎＳＴｅＭＱＷ層１１のそれぞれの量子井戸に形成され
た第１量子準位Ｅ1 を介して共鳴トンネリングによりｐ
型ＺｎＳｅコンタクト層１０側に流れることができるの
で、ｐ型ＺｎＳｅコンタクト層１０とｐ型ＺｎＳx Ｔｅ
1-x コンタクト層１２との接合の界面におけるポテンシ
ャル障壁は実効的になくなる。
コンタクト層１３に注入された正孔は、ｐ型ＺｎＳx Ｔ
ｅ1-x コンタクト層１２を通った後、ｐ型ＺｎＳｅ／Ｚ
ｎＳＴｅＭＱＷ層１１のそれぞれの量子井戸に形成され
た第１量子準位Ｅ1 を介して共鳴トンネリングによりｐ
型ＺｎＳｅコンタクト層１０側に流れることができるの
で、ｐ型ＺｎＳｅコンタクト層１０とｐ型ＺｎＳx Ｔｅ
1-x コンタクト層１２との接合の界面におけるポテンシ
ャル障壁は実効的になくなる。
【００５５】次に、上述のように構成されたこの第１実
施例による半導体レーザーの製造方法について説明す
る。
施例による半導体レーザーの製造方法について説明す
る。
【００５６】すなわち、この第１実施例による半導体レ
ーザーを製造するには、まず、図示省略したＭＢＥ装置
の超高真空に排気された真空容器内の基板ホルダーにｎ
型ＧａＡｓ基板１を装着する。次に、このｎ型ＧａＡｓ
基板１を所定のエピタキシャル成長温度に加熱した後、
このｎ型ＧａＡｓ基板１上にＭＢＥ法によりｎ型ＧａＡ
ｓバッファ層２をエピタキシャル成長させる。この場
合、ドナー不純物であるＳｉのドーピングは、Ｓｉの分
子線源（Ｋセル）を用いて行う。なお、このｎ型ＧａＡ
ｓバッファ層２のエピタキシャル成長は、ｎ型ＧａＡｓ
基板１を例えば５８０℃付近の温度に加熱してその表面
をサーマルエッチングすることにより表面酸化膜などを
除去して表面清浄化を行った後に行ってもよい。
ーザーを製造するには、まず、図示省略したＭＢＥ装置
の超高真空に排気された真空容器内の基板ホルダーにｎ
型ＧａＡｓ基板１を装着する。次に、このｎ型ＧａＡｓ
基板１を所定のエピタキシャル成長温度に加熱した後、
このｎ型ＧａＡｓ基板１上にＭＢＥ法によりｎ型ＧａＡ
ｓバッファ層２をエピタキシャル成長させる。この場
合、ドナー不純物であるＳｉのドーピングは、Ｓｉの分
子線源（Ｋセル）を用いて行う。なお、このｎ型ＧａＡ
ｓバッファ層２のエピタキシャル成長は、ｎ型ＧａＡｓ
基板１を例えば５８０℃付近の温度に加熱してその表面
をサーマルエッチングすることにより表面酸化膜などを
除去して表面清浄化を行った後に行ってもよい。
【００５７】次に、このようにしてｎ型ＧａＡｓバッフ
ァ層２がエピタキシャル成長されたｎ型ＧａＡｓ基板１
を、図示省略した真空搬送路を介して、上述のＭＢＥ装
置から図３に示す別のＭＢＥ装置に搬送する。そして、
この図３に示すＭＢＥ装置において、レーザー構造を形
成する各ＩＩ−ＶＩ族化合物半導体層のエピタキシャル
成長を行う。この場合、ｎ型ＧａＡｓバッファ層２の表
面は、そのエピタキシャル成長が行われてから図３に示
すＭＢＥ装置に搬送される間に大気にさらされないの
で、清浄のまま保たれる。
ァ層２がエピタキシャル成長されたｎ型ＧａＡｓ基板１
を、図示省略した真空搬送路を介して、上述のＭＢＥ装
置から図３に示す別のＭＢＥ装置に搬送する。そして、
この図３に示すＭＢＥ装置において、レーザー構造を形
成する各ＩＩ−ＶＩ族化合物半導体層のエピタキシャル
成長を行う。この場合、ｎ型ＧａＡｓバッファ層２の表
面は、そのエピタキシャル成長が行われてから図３に示
すＭＢＥ装置に搬送される間に大気にさらされないの
で、清浄のまま保たれる。
【００５８】図３に示すように、このＭＢＥ装置におい
ては、図示省略した超高真空排気装置により超高真空に
排気された真空容器３１内に基板ホルダー３２が設けら
れ、この基板ホルダー３２にエピタキシャル成長を行う
基板が保持される。このエピタキシャル成長を行う基板
は、ゲートバルブ３３を介して真空容器３１に取り付け
られた予備室３４から真空容器３１内に導入される。真
空容器３１には、基板ホルダー３２に対向して複数の分
子線源（Ｋセル）３５が取り付けられている。この場
合、この分子線源３５としては、Ｚｎ、Ｓｅ、Ｍｇ、Ｚ
ｎＳ、ＴｅおよびＣｄの各分子線源が用意されている。
真空容器３１にはさらに、電子サイクロトロン共鳴（Ｅ
ＣＲ）プラズマセル３６が基板ホルダー３２に対向して
取り付けられている。このＥＣＲプラズマセル３６に
は、マグネット３７、マイクロ波導入端子３８、窒素ガ
ス導入管３９およびプラズマ導出口４０が設けられてい
る。なお、このＥＣＲプラズマセル３６は、高周波（Ｒ
Ｆ）プラズマセルに置き換えることができる。真空容器
３１にはさらに、反射型高エネルギー電子回折（ＲＨＥ
ＥＤ）電子銃４１およびＲＨＥＥＤスクリーン４２が取
り付けられており、基板のＲＨＥＥＤパターンを観測す
ることができるようになっている。
ては、図示省略した超高真空排気装置により超高真空に
排気された真空容器３１内に基板ホルダー３２が設けら
れ、この基板ホルダー３２にエピタキシャル成長を行う
基板が保持される。このエピタキシャル成長を行う基板
は、ゲートバルブ３３を介して真空容器３１に取り付け
られた予備室３４から真空容器３１内に導入される。真
空容器３１には、基板ホルダー３２に対向して複数の分
子線源（Ｋセル）３５が取り付けられている。この場
合、この分子線源３５としては、Ｚｎ、Ｓｅ、Ｍｇ、Ｚ
ｎＳ、ＴｅおよびＣｄの各分子線源が用意されている。
真空容器３１にはさらに、電子サイクロトロン共鳴（Ｅ
ＣＲ）プラズマセル３６が基板ホルダー３２に対向して
取り付けられている。このＥＣＲプラズマセル３６に
は、マグネット３７、マイクロ波導入端子３８、窒素ガ
ス導入管３９およびプラズマ導出口４０が設けられてい
る。なお、このＥＣＲプラズマセル３６は、高周波（Ｒ
Ｆ）プラズマセルに置き換えることができる。真空容器
３１にはさらに、反射型高エネルギー電子回折（ＲＨＥ
ＥＤ）電子銃４１およびＲＨＥＥＤスクリーン４２が取
り付けられており、基板のＲＨＥＥＤパターンを観測す
ることができるようになっている。
【００５９】さて、ｎ型ＧａＡｓバッファ層２上にレー
ザー構造を形成する各ＩＩ−ＶＩ族化合物半導体層をエ
ピタキシャル成長させるためには、図３に示すＭＢＥ装
置の真空容器３１内の基板ホルダー３２に、このｎ型Ｇ
ａＡｓバッファ層２がエピタキシャル成長されたｎ型Ｇ
ａＡｓ基板１を装着する。次に、このｎ型ＧａＡｓ基板
１を所定のエピタキシャル成長温度、好ましくは２５０
〜３００℃の範囲内の温度、より好ましくは２８０〜３
００℃の範囲内の温度、具体的には例えば２９５℃に下
げてＭＢＥ法によるエピタキシャル成長を開始する。す
なわち、ｎ型ＧａＡｓバッファ層２上に、ＭＢＥ法によ
り、ｎ型ＺｎＳｅバッファ層３、ｎ型Ｚｎ1-p Ｍｇp Ｓ
q Ｓｅ1-q クラッド層４、ｎ型ＺｎＳu Ｓｅ1-u 光導波
層５、ｉ型Ｚｎ1-z Ｃｄz Ｓｅ量子井戸層からなる活性
層６、ｐ型ＺｎＳu Ｓｅ1-u 光導波層７、ｐ型Ｚｎ1-p
Ｍｇp Ｓq Ｓｅ1-q クラッド層８、ｐ型ＺｎＳv Ｓｅ
1-v層９、ｐ型ＺｎＳｅコンタクト層１０、ｐ型ＺｎＳ
ｅ／ＺｎＳＴｅＭＱＷ層１１、ｐ型ＺｎＳx Ｔｅ1-x 層
１２およびｐ型ＺｎＴｅコンタクト層１３を順次エピタ
キシャル成長させる。
ザー構造を形成する各ＩＩ−ＶＩ族化合物半導体層をエ
ピタキシャル成長させるためには、図３に示すＭＢＥ装
置の真空容器３１内の基板ホルダー３２に、このｎ型Ｇ
ａＡｓバッファ層２がエピタキシャル成長されたｎ型Ｇ
ａＡｓ基板１を装着する。次に、このｎ型ＧａＡｓ基板
１を所定のエピタキシャル成長温度、好ましくは２５０
〜３００℃の範囲内の温度、より好ましくは２８０〜３
００℃の範囲内の温度、具体的には例えば２９５℃に下
げてＭＢＥ法によるエピタキシャル成長を開始する。す
なわち、ｎ型ＧａＡｓバッファ層２上に、ＭＢＥ法によ
り、ｎ型ＺｎＳｅバッファ層３、ｎ型Ｚｎ1-p Ｍｇp Ｓ
q Ｓｅ1-q クラッド層４、ｎ型ＺｎＳu Ｓｅ1-u 光導波
層５、ｉ型Ｚｎ1-z Ｃｄz Ｓｅ量子井戸層からなる活性
層６、ｐ型ＺｎＳu Ｓｅ1-u 光導波層７、ｐ型Ｚｎ1-p
Ｍｇp Ｓq Ｓｅ1-q クラッド層８、ｐ型ＺｎＳv Ｓｅ
1-v層９、ｐ型ＺｎＳｅコンタクト層１０、ｐ型ＺｎＳ
ｅ／ＺｎＳＴｅＭＱＷ層１１、ｐ型ＺｎＳx Ｔｅ1-x 層
１２およびｐ型ＺｎＴｅコンタクト層１３を順次エピタ
キシャル成長させる。
【００６０】上述のＭＢＥ法によるエピタキシャル成長
においては、例えば、Ｚｎ原料としては純度９９．９９
９９％のＺｎを用い、Ｍｇ原料としては純度９９．９％
のＭｇを用い、Ｓ原料としては９９．９９９９％のＺｎ
Ｓを用い、Ｓｅ原料としては純度９９．９９９９％のＳ
ｅを用いる。また、ｎ型ＺｎＳｅバッファ層３、ｎ型Ｚ
ｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層４およびｎ型Ｚｎ
Ｓu Ｓｅ1-u 光導波層５のドナー不純物としてのＣｌの
ドーピングは、例えば、純度９９．９９９９％のＺｎＣ
ｌ2 をドーパントとして用いて行う。この場合、ＺｎＣ
ｌ2 の加熱温度を６０〜２００℃とすることによって、
Ｃｌのドーピング濃度を１０17〜１０20ｃｍ-3の範囲で
制御することができる。例えば、ｎ型ＺｎＳｅバッファ
層３のエピタキシャル成長においては、ＺｎＣｌ2 の加
熱温度を１４０℃とすると、Ｃｌのドーピング濃度を３
×１０19ｃｍ-3とすることができる。一方、ｐ型ＺｎＳ
uＳｅ1-u 光導波層７、ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ
1-q クラッド層８およびｐ型ＺｎＳｅ／ＺｎＳＴｅＭＱ
Ｗ層１１のアクセプタ不純物としてのＮのドーピング
は、図３に示すＭＢＥ装置のＥＣＲプラズマセル３６に
おいて、マグネット３７による磁界の印加およびマイク
ロ波導入端子３８からのマイクロ波の導入によって、窒
素ガス導入管３９から導入されるＮ2 ガスのプラズマ化
を行い、これにより発生されたＮ2 プラズマを基板表面
に照射することにより行う。さらに、ｐ型ＺｎＳv Ｓｅ
1-v 層９、ｐ型ＺｎＳｅコンタクト層１０、ｐ型ＺｎＳ
x Ｔｅ1-x層１２およびｐ型ＺｎＴｅコンタクト層１３
のアクセプタ不純物としてのＮのドーピングは、ＲＦプ
ラズマによるＮ2 ガスのプラズマ化を行い、これにより
発生されたＮ2 プラズマを基板表面に照射することによ
り行う。
においては、例えば、Ｚｎ原料としては純度９９．９９
９９％のＺｎを用い、Ｍｇ原料としては純度９９．９％
のＭｇを用い、Ｓ原料としては９９．９９９９％のＺｎ
Ｓを用い、Ｓｅ原料としては純度９９．９９９９％のＳ
ｅを用いる。また、ｎ型ＺｎＳｅバッファ層３、ｎ型Ｚ
ｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層４およびｎ型Ｚｎ
Ｓu Ｓｅ1-u 光導波層５のドナー不純物としてのＣｌの
ドーピングは、例えば、純度９９．９９９９％のＺｎＣ
ｌ2 をドーパントとして用いて行う。この場合、ＺｎＣ
ｌ2 の加熱温度を６０〜２００℃とすることによって、
Ｃｌのドーピング濃度を１０17〜１０20ｃｍ-3の範囲で
制御することができる。例えば、ｎ型ＺｎＳｅバッファ
層３のエピタキシャル成長においては、ＺｎＣｌ2 の加
熱温度を１４０℃とすると、Ｃｌのドーピング濃度を３
×１０19ｃｍ-3とすることができる。一方、ｐ型ＺｎＳ
uＳｅ1-u 光導波層７、ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ
1-q クラッド層８およびｐ型ＺｎＳｅ／ＺｎＳＴｅＭＱ
Ｗ層１１のアクセプタ不純物としてのＮのドーピング
は、図３に示すＭＢＥ装置のＥＣＲプラズマセル３６に
おいて、マグネット３７による磁界の印加およびマイク
ロ波導入端子３８からのマイクロ波の導入によって、窒
素ガス導入管３９から導入されるＮ2 ガスのプラズマ化
を行い、これにより発生されたＮ2 プラズマを基板表面
に照射することにより行う。さらに、ｐ型ＺｎＳv Ｓｅ
1-v 層９、ｐ型ＺｎＳｅコンタクト層１０、ｐ型ＺｎＳ
x Ｔｅ1-x層１２およびｐ型ＺｎＴｅコンタクト層１３
のアクセプタ不純物としてのＮのドーピングは、ＲＦプ
ラズマによるＮ2 ガスのプラズマ化を行い、これにより
発生されたＮ2 プラズマを基板表面に照射することによ
り行う。
【００６１】ここで、ｐ型ＺｎＳx Ｔｅ1-x コンタクト
層１２のエピタキシャル成長においては、成長開始時点
から徐々にＺｎＳのＫセルの温度を下げて蒸気圧を低く
し、これによってＳ組成比がｐ型ＺｎＳｅ／ＺｎＳＴｅ
ＭＱＷ層１１との界面における０．３３の値からｐ型Ｚ
ｎＴｅコンタクト層１３との界面における０の値まで直
線的に減少するようにする。この場合、ＺｎＳの蒸気圧
は低いことから、その制御は短時間で制御性良く行うこ
とができ、したがってＳ組成比の制御も良好に行うこと
ができる。また、このｐ型ＺｎＳx Ｔｅ1-x コンタクト
層１２のエピタキシャル成長においては、成長温度をｐ
型ＺｎＳｅコンタクト層１０の成長温度（例えば、〜２
８０℃）よりも例えば２０〜４０℃程度高く設定する。
これによって、結晶性が良好なｐ型ＺｎＳx Ｔｅ1-x コ
ンタクト層１１を成長させることができる。
層１２のエピタキシャル成長においては、成長開始時点
から徐々にＺｎＳのＫセルの温度を下げて蒸気圧を低く
し、これによってＳ組成比がｐ型ＺｎＳｅ／ＺｎＳＴｅ
ＭＱＷ層１１との界面における０．３３の値からｐ型Ｚ
ｎＴｅコンタクト層１３との界面における０の値まで直
線的に減少するようにする。この場合、ＺｎＳの蒸気圧
は低いことから、その制御は短時間で制御性良く行うこ
とができ、したがってＳ組成比の制御も良好に行うこと
ができる。また、このｐ型ＺｎＳx Ｔｅ1-x コンタクト
層１２のエピタキシャル成長においては、成長温度をｐ
型ＺｎＳｅコンタクト層１０の成長温度（例えば、〜２
８０℃）よりも例えば２０〜４０℃程度高く設定する。
これによって、結晶性が良好なｐ型ＺｎＳx Ｔｅ1-x コ
ンタクト層１１を成長させることができる。
【００６２】また、（１００）面から［０１−１］方向
に小さな角度ε、例えばε＝４°だけオフした主面を有
するｎ型ＧａＡｓ基板１上に上述のようにしてエピタキ
シャル成長されるｎ型ＧａＡｓバッファ層２、ｎ型Ｚｎ
Ｓｅバッファ層３、ｎ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q ク
ラッド層４、ｎ型ＺｎＳu Ｓｅ1-u 光導波層５、ｉ型Ｚ
ｎ1-z Ｃｄz Ｓｅ量子井戸層からなる活性層６、ｐ型Ｚ
ｎＳu Ｓｅ1-u 光導波層７、ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓ
ｅ1-q クラッド層８、ｐ型ＺｎＳv Ｓｅ1-v 層９、ｐ型
ＺｎＳｅコンタクト層１０、ｐ型ＺｎＳｅ／ＺｎＳＴｅ
ＭＱＷ層１１、ｐ型ＺｎＳx Ｔｅ1-x コンタクト層１２
およびｐ型ＺｎＴｅコンタクト層１３の各層の主面は、
ｎ型ＧａＡｓ基板１の主面が（１００）面と（１１−
１）ファセットとからなることを反映して、同様に（１
００）面と（１１−１）ファセットとからなる。そし
て、ｐ型ＺｎＳu Ｓｅ1-u 光導波層７、ｐ型Ｚｎ1-p Ｍ
ｇp Ｓq Ｓｅ1-q クラッド層８、ｐ型ＺｎＳv Ｓｅ1-v
層９、ｐ型ＺｎＳｅコンタクト層１０、ｐ型ＺｎＳｅ／
ＺｎＳＴｅＭＱＷ層１１、ｐ型ＺｎＳx Ｔｅ1-x コンタ
クト層１２およびｐ型ＺｎＴｅコンタクト層１３の成長
面に現れる（１１−１）ファセット上では、すでに述べ
たメカニズムにより、Ｎの取り込み率が高いので、これ
らのｐ型ＺｎＳu Ｓｅ1-u 光導波層７、ｐ型Ｚｎ1-p Ｍ
ｇp Ｓq Ｓｅ1-qクラッド層８、ｐ型ＺｎＳv Ｓｅ1-v
層９、ｐ型ＺｎＳｅコンタクト層１０などに対するＮの
ドーピング濃度を従来よりも高くすることができ、例え
ば従来の数倍程度とすることができる。これによって、
これらの層のキャリア濃度を十分に高くすることができ
る。さらに、ｎ型ＧａＡｓ基板１が（１００）面から
［０１−１］方向に小さな角度ε、例えばε＝４°だけ
オフした主面を有するものであることにより、ｎ型Ｇａ
Ａｓバッファ層２とその上に成長されたＩＩ−ＶＩ族化
合物半導体層との界面から発生する積層欠陥の密度を１
０4 ｃｍ-2以下と低く抑えることができる。
に小さな角度ε、例えばε＝４°だけオフした主面を有
するｎ型ＧａＡｓ基板１上に上述のようにしてエピタキ
シャル成長されるｎ型ＧａＡｓバッファ層２、ｎ型Ｚｎ
Ｓｅバッファ層３、ｎ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q ク
ラッド層４、ｎ型ＺｎＳu Ｓｅ1-u 光導波層５、ｉ型Ｚ
ｎ1-z Ｃｄz Ｓｅ量子井戸層からなる活性層６、ｐ型Ｚ
ｎＳu Ｓｅ1-u 光導波層７、ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓ
ｅ1-q クラッド層８、ｐ型ＺｎＳv Ｓｅ1-v 層９、ｐ型
ＺｎＳｅコンタクト層１０、ｐ型ＺｎＳｅ／ＺｎＳＴｅ
ＭＱＷ層１１、ｐ型ＺｎＳx Ｔｅ1-x コンタクト層１２
およびｐ型ＺｎＴｅコンタクト層１３の各層の主面は、
ｎ型ＧａＡｓ基板１の主面が（１００）面と（１１−
１）ファセットとからなることを反映して、同様に（１
００）面と（１１−１）ファセットとからなる。そし
て、ｐ型ＺｎＳu Ｓｅ1-u 光導波層７、ｐ型Ｚｎ1-p Ｍ
ｇp Ｓq Ｓｅ1-q クラッド層８、ｐ型ＺｎＳv Ｓｅ1-v
層９、ｐ型ＺｎＳｅコンタクト層１０、ｐ型ＺｎＳｅ／
ＺｎＳＴｅＭＱＷ層１１、ｐ型ＺｎＳx Ｔｅ1-x コンタ
クト層１２およびｐ型ＺｎＴｅコンタクト層１３の成長
面に現れる（１１−１）ファセット上では、すでに述べ
たメカニズムにより、Ｎの取り込み率が高いので、これ
らのｐ型ＺｎＳu Ｓｅ1-u 光導波層７、ｐ型Ｚｎ1-p Ｍ
ｇp Ｓq Ｓｅ1-qクラッド層８、ｐ型ＺｎＳv Ｓｅ1-v
層９、ｐ型ＺｎＳｅコンタクト層１０などに対するＮの
ドーピング濃度を従来よりも高くすることができ、例え
ば従来の数倍程度とすることができる。これによって、
これらの層のキャリア濃度を十分に高くすることができ
る。さらに、ｎ型ＧａＡｓ基板１が（１００）面から
［０１−１］方向に小さな角度ε、例えばε＝４°だけ
オフした主面を有するものであることにより、ｎ型Ｇａ
Ａｓバッファ層２とその上に成長されたＩＩ−ＶＩ族化
合物半導体層との界面から発生する積層欠陥の密度を１
０4 ｃｍ-2以下と低く抑えることができる。
【００６３】次に、ｐ型ＺｎＴｅコンタクト層１３上に
所定幅のストライプ形状のレジストパターン（図示せ
ず）を形成した後、このレジストパターンをマスクとし
て、ｐ型ＺｎＳv Ｓｅ1-v 層９の厚さ方向の途中までウ
エットエッチング法によりエッチングする。これによっ
て、ｐ型ＺｎＳv Ｓｅ1-v 層９の上層部、ｐ型ＺｎＳｅ
コンタクト層１０、ｐ型ＺｎＳｅ／ＺｎＳＴｅＭＱＷ層
１１、ｐ型ＺｎＳx Ｔｅ1-x コンタクト層１２およびｐ
型ＺｎＴｅコンタクト層１３がストライプ形状にパター
ニングされる。
所定幅のストライプ形状のレジストパターン（図示せ
ず）を形成した後、このレジストパターンをマスクとし
て、ｐ型ＺｎＳv Ｓｅ1-v 層９の厚さ方向の途中までウ
エットエッチング法によりエッチングする。これによっ
て、ｐ型ＺｎＳv Ｓｅ1-v 層９の上層部、ｐ型ＺｎＳｅ
コンタクト層１０、ｐ型ＺｎＳｅ／ＺｎＳＴｅＭＱＷ層
１１、ｐ型ＺｎＳx Ｔｅ1-x コンタクト層１２およびｐ
型ＺｎＴｅコンタクト層１３がストライプ形状にパター
ニングされる。
【００６４】次に、上述のエッチングに用いたレジスト
パターンを残したまま全面にＡｌ2Ｏ3 膜を真空蒸着し
た後、このレジストパターンを、その上に形成されたＡ
ｌ2Ｏ3 膜とともに除去する（リフトオフ）。これによ
って、ストライプ部以外の部分のｐ型ＺｎＳv Ｓｅ1-v
層９上にのみＡｌ2 Ｏ3 膜からなる絶縁層１４が形成さ
れる。
パターンを残したまま全面にＡｌ2Ｏ3 膜を真空蒸着し
た後、このレジストパターンを、その上に形成されたＡ
ｌ2Ｏ3 膜とともに除去する（リフトオフ）。これによ
って、ストライプ部以外の部分のｐ型ＺｎＳv Ｓｅ1-v
層９上にのみＡｌ2 Ｏ3 膜からなる絶縁層１４が形成さ
れる。
【００６５】次に、ストライプ形状のｐ型ＺｎＴｅコン
タクト層１３および絶縁層１４の全面にＰｄ膜、Ｐｔ膜
およびＡｕ膜を順次真空蒸着してＰｄ／Ｐｔ／Ａｕ電極
からなるｐ側電極１５を形成し、その後必要に応じて熱
処理を行って、このｐ側電極１５をｐ型ＺｎＴｅコンタ
クト層１３にオーム性接触させる。一方、ｎ型ＧａＡｓ
基板１の裏面にはＩｎ電極のようなｎ側電極１６を形成
する。
タクト層１３および絶縁層１４の全面にＰｄ膜、Ｐｔ膜
およびＡｕ膜を順次真空蒸着してＰｄ／Ｐｔ／Ａｕ電極
からなるｐ側電極１５を形成し、その後必要に応じて熱
処理を行って、このｐ側電極１５をｐ型ＺｎＴｅコンタ
クト層１３にオーム性接触させる。一方、ｎ型ＧａＡｓ
基板１の裏面にはＩｎ電極のようなｎ側電極１６を形成
する。
【００６６】この後、以上のようにしてレーザー構造が
形成されたｎ型ＧａＡｓ基板１をバー状に劈開して両共
振器端面を形成した後、真空蒸着法により、フロント側
の端面にＡｌ2 Ｏ3 膜１７とＳｉ膜１８とからなる多層
膜を形成するとともに、リア側の端面にＡｌ2 Ｏ3 膜１
７とＳｉ膜１８とを２周期繰り返した多層膜を形成す
る。このように端面コーティングを施した後、このバー
を劈開してチップ化し、パッケージングを行う。
形成されたｎ型ＧａＡｓ基板１をバー状に劈開して両共
振器端面を形成した後、真空蒸着法により、フロント側
の端面にＡｌ2 Ｏ3 膜１７とＳｉ膜１８とからなる多層
膜を形成するとともに、リア側の端面にＡｌ2 Ｏ3 膜１
７とＳｉ膜１８とを２周期繰り返した多層膜を形成す
る。このように端面コーティングを施した後、このバー
を劈開してチップ化し、パッケージングを行う。
【００６７】以上のように、この第１実施例によれば、
ｐ型ＺｎＳｅコンタクト層１０とｐ型ＺｎＴｅコンタク
ト層１３との間にＳ組成比ｘがｐ型ＺｎＴｅコンタクト
層１３に向かってその厚さ方向に例えば０．３３から０
に直線的に減少したｐ型ＺｎＳx Ｔｅ1-x コンタクト層
１１を挿入し、さらにこのｐ型ＺｎＳx Ｔｅ1-x コンタ
クト層１２とｐ型ＺｎＳｅコンタクト層１０との接合部
におけるｐ型ＺｎＳｅコンタクト層１０側に形成される
空乏層内にｐ型ＺｎＳｅ／ＺｎＳＴｅＭＱＷ層１１を設
けた構造としていることにより、ｐ型ＺｎＳｅコンタク
ト層１０とｐ型ＺｎＴｅコンタクト層１３とを直接接合
したときにこの接合の界面に存在するポテンシャル障壁
を実効的に除去することができる。このため、半導体レ
ーザーの電流−電圧特性における立ち上がり電圧の低減
を図ることができる。また、この立ち上がり電圧の再現
性も良好である。さらに、ｐ側電極１５のコンタクト層
におけるポテンシャル障壁が除去されることにより、半
導体レーザーの動作時におけるこの界面部での発熱を抑
えることができ、ｐ側電極１５のコンタクト部の劣化を
抑制することができる。また、ｐ型ＺｎＳx Ｔｅ1-x コ
ンタクト層１２はＺｎおよびＴｅに比べて原子半径が小
さいＳを含む混晶であり、堅固であることにより、応力
などによるｐ側電極１５のコンタクト部の劣化に伴う破
壊を防止することができる。これによって、半導体レー
ザーの信頼性および寿命の向上を図ることができる。
ｐ型ＺｎＳｅコンタクト層１０とｐ型ＺｎＴｅコンタク
ト層１３との間にＳ組成比ｘがｐ型ＺｎＴｅコンタクト
層１３に向かってその厚さ方向に例えば０．３３から０
に直線的に減少したｐ型ＺｎＳx Ｔｅ1-x コンタクト層
１１を挿入し、さらにこのｐ型ＺｎＳx Ｔｅ1-x コンタ
クト層１２とｐ型ＺｎＳｅコンタクト層１０との接合部
におけるｐ型ＺｎＳｅコンタクト層１０側に形成される
空乏層内にｐ型ＺｎＳｅ／ＺｎＳＴｅＭＱＷ層１１を設
けた構造としていることにより、ｐ型ＺｎＳｅコンタク
ト層１０とｐ型ＺｎＴｅコンタクト層１３とを直接接合
したときにこの接合の界面に存在するポテンシャル障壁
を実効的に除去することができる。このため、半導体レ
ーザーの電流−電圧特性における立ち上がり電圧の低減
を図ることができる。また、この立ち上がり電圧の再現
性も良好である。さらに、ｐ側電極１５のコンタクト層
におけるポテンシャル障壁が除去されることにより、半
導体レーザーの動作時におけるこの界面部での発熱を抑
えることができ、ｐ側電極１５のコンタクト部の劣化を
抑制することができる。また、ｐ型ＺｎＳx Ｔｅ1-x コ
ンタクト層１２はＺｎおよびＴｅに比べて原子半径が小
さいＳを含む混晶であり、堅固であることにより、応力
などによるｐ側電極１５のコンタクト部の劣化に伴う破
壊を防止することができる。これによって、半導体レー
ザーの信頼性および寿命の向上を図ることができる。
【００６８】また、上述のように（１００）面から［０
１−１］方向に小さな角度εだけオフした主面を有する
ｎ型ＧａＡｓ基板１を用い、その上にｎ型ＧａＡｓバッ
ファ層２を介して、レーザー構造を形成する各ＩＩ−Ｖ
Ｉ族化合物半導体層をエピタキシャル成長させているの
で、従来よりＮの高濃度ドーピングが可能であったｐ型
ＺｎＴｅコンタクト層１３ばかりでなく、ｐ型ＺｎＳu
Ｓｅ1-u 光導波層７、ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q
クラッド層８、ｐ型ＺｎＳv Ｓｅ1-v 層９、ｐ型ＺｎＳ
ｅコンタクト層１０などのＮのドーピング濃度も、従来
のように（１００）面方位のｎ型ＧａＡｓ基板を用いた
場合に比べて、十分に高くすることができる。このた
め、これらの層のキャリア濃度の向上を図り、したがっ
て低抵抗化を図ることができる。そして、ｐ型ＺｎＳu
Ｓｅ1-u 光導波層７、ｐ型Ｚｎ1-pＭｇp Ｓq Ｓｅ1-q
クラッド層８、ｐ型ＺｎＳｅコンタクト層１０などの低
抵抗化によって半導体レーザーの動作時の洩れ電流の低
減を図ることができるとともに、特性温度Ｔ0 の向上を
図ることができ、半導体レーザーの高性能化を図ること
ができる。また、ｐ型ＺｎＳｅコンタクト層１０の低抵
抗化により、ｐ側電極１５のオーム性接触もより良好と
なることから、半導体レーザーの駆動電圧のより一層の
低減を図ることができるとともに、発熱の低減により半
導体レーザーの長寿命化を図ることができる。
１−１］方向に小さな角度εだけオフした主面を有する
ｎ型ＧａＡｓ基板１を用い、その上にｎ型ＧａＡｓバッ
ファ層２を介して、レーザー構造を形成する各ＩＩ−Ｖ
Ｉ族化合物半導体層をエピタキシャル成長させているの
で、従来よりＮの高濃度ドーピングが可能であったｐ型
ＺｎＴｅコンタクト層１３ばかりでなく、ｐ型ＺｎＳu
Ｓｅ1-u 光導波層７、ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q
クラッド層８、ｐ型ＺｎＳv Ｓｅ1-v 層９、ｐ型ＺｎＳ
ｅコンタクト層１０などのＮのドーピング濃度も、従来
のように（１００）面方位のｎ型ＧａＡｓ基板を用いた
場合に比べて、十分に高くすることができる。このた
め、これらの層のキャリア濃度の向上を図り、したがっ
て低抵抗化を図ることができる。そして、ｐ型ＺｎＳu
Ｓｅ1-u 光導波層７、ｐ型Ｚｎ1-pＭｇp Ｓq Ｓｅ1-q
クラッド層８、ｐ型ＺｎＳｅコンタクト層１０などの低
抵抗化によって半導体レーザーの動作時の洩れ電流の低
減を図ることができるとともに、特性温度Ｔ0 の向上を
図ることができ、半導体レーザーの高性能化を図ること
ができる。また、ｐ型ＺｎＳｅコンタクト層１０の低抵
抗化により、ｐ側電極１５のオーム性接触もより良好と
なることから、半導体レーザーの駆動電圧のより一層の
低減を図ることができるとともに、発熱の低減により半
導体レーザーの長寿命化を図ることができる。
【００６９】さらに、上述のように（１００）面から
［０１−１］方向に小さな角度εだけオフした主面を有
するｎ型ＧａＡｓ基板１を用い、しかもその上にｎ型Ｇ
ａＡｓバッファ層２を成長させてからレーザー構造を形
成する各ＩＩ−ＶＩ族化合物半導体層をエピタキシャル
成長させていることから、ｎ型ＧａＡｓバッファ層２と
その上に成長されたＩＩ−ＶＩ族化合物半導体層との界
面から発生する積層欠陥の密度を上述のように１０4 ｃ
ｍ-2以下に低く抑えることができ、したがって半導体レ
ーザーの発光領域に積層欠陥が全く含まれないようにす
ることができる。これによって、この積層欠陥に起因す
る半導体レーザーの劣化を防止することができ、半導体
レーザーの信頼性および寿命の向上を図ることができ
る。
［０１−１］方向に小さな角度εだけオフした主面を有
するｎ型ＧａＡｓ基板１を用い、しかもその上にｎ型Ｇ
ａＡｓバッファ層２を成長させてからレーザー構造を形
成する各ＩＩ−ＶＩ族化合物半導体層をエピタキシャル
成長させていることから、ｎ型ＧａＡｓバッファ層２と
その上に成長されたＩＩ−ＶＩ族化合物半導体層との界
面から発生する積層欠陥の密度を上述のように１０4 ｃ
ｍ-2以下に低く抑えることができ、したがって半導体レ
ーザーの発光領域に積層欠陥が全く含まれないようにす
ることができる。これによって、この積層欠陥に起因す
る半導体レーザーの劣化を防止することができ、半導体
レーザーの信頼性および寿命の向上を図ることができ
る。
【００７０】以上により、例えば室温において連続発振
可能な緑色発光でしかも低しきい値電流密度かつ低駆動
電圧のＳＣＨ構造を有する高信頼性および長寿命の半導
体レーザーを実現することができる。
可能な緑色発光でしかも低しきい値電流密度かつ低駆動
電圧のＳＣＨ構造を有する高信頼性および長寿命の半導
体レーザーを実現することができる。
【００７１】ここで、ｐ型ＺｎＳｅコンタクト層１０と
ｐ型ＺｎＴｅコンタクト層１３との間にｐ型ＺｎＳｅ／
ＺｎＳＴｅＭＱＷ層１１およびｐ型ＺｎＳx Ｔｅ1-x コ
ンタクト層１２を挿入した場合の効果を評価するために
行った実験の結果について説明する。
ｐ型ＺｎＴｅコンタクト層１３との間にｐ型ＺｎＳｅ／
ＺｎＳＴｅＭＱＷ層１１およびｐ型ＺｎＳx Ｔｅ1-x コ
ンタクト層１２を挿入した場合の効果を評価するために
行った実験の結果について説明する。
【００７２】すなわち、ｐ型ＺｎＳｅコンタクト層１０
とｐ型ＺｎＴｅコンタクト層１３との間にｐ型ＺｎＳｅ
／ＺｎＳＴｅＭＱＷ層１１およびｐ型ＺｎＳx Ｔｅ1-x
コンタクト層１２を挿入した構造を形成し、ｐ型ＺｎＳ
ｅコンタクト層１０とｐ型ＺｎＴｅコンタクト層１３と
の間に電圧を印加して電流−電圧特性を測定したとこ
ろ、図４に示すような結果が得られた。この図４に示す
電流−電圧特性の結果は、図２２に示す従来の半導体レ
ーザーにおける同様な電流−電圧特性の結果と比較する
と明らかなように、極めて良好である。
とｐ型ＺｎＴｅコンタクト層１３との間にｐ型ＺｎＳｅ
／ＺｎＳＴｅＭＱＷ層１１およびｐ型ＺｎＳx Ｔｅ1-x
コンタクト層１２を挿入した構造を形成し、ｐ型ＺｎＳ
ｅコンタクト層１０とｐ型ＺｎＴｅコンタクト層１３と
の間に電圧を印加して電流−電圧特性を測定したとこ
ろ、図４に示すような結果が得られた。この図４に示す
電流−電圧特性の結果は、図２２に示す従来の半導体レ
ーザーにおける同様な電流−電圧特性の結果と比較する
と明らかなように、極めて良好である。
【００７３】また、図５はこの第１実施例による半導体
レーザーの電流−電圧特性の一例を示すが、これより、
立ち上がり電圧は約２Ｖと極めて低いことがわかる。
レーザーの電流−電圧特性の一例を示すが、これより、
立ち上がり電圧は約２Ｖと極めて低いことがわかる。
【００７４】次に、この発明の第２実施例について説明
する。図６および図７はこの発明の第２実施例による半
導体レーザーを示し、図６はこの半導体レーザーの共振
器長方向に垂直な断面図、図７はこの半導体レーザーの
共振器長方向に平行な断面図である。この半導体レーザ
ーも、ＳＣＨ構造を有するものである。
する。図６および図７はこの発明の第２実施例による半
導体レーザーを示し、図６はこの半導体レーザーの共振
器長方向に垂直な断面図、図７はこの半導体レーザーの
共振器長方向に平行な断面図である。この半導体レーザ
ーも、ＳＣＨ構造を有するものである。
【００７５】図６および図７に示すように、この半導体
レーザーにおいては、ｐ型ＺｎＳｅコンタクト層１０と
ｐ型ＺｎＴｅコンタクト層１３との間にはｐ型ＺｎＳx
Ｔｅ1-x コンタクト層１２のみ設けられており、ｐ型Ｚ
ｎＳｅ／ＺｎＳＴｅＭＱＷ層１１は設けられていない。
ここで、このｐ型ＺｎＳx Ｔｅ1-x コンタクト層１２の
Ｓ組成比ｘは、ｐ型ＺｎＳｅコンタクト層１０とこのｐ
型ＺｎＳx Ｔｅ1-x コンタクト層１２との界面における
ｘ＝０．５の値からｐ型ＺｎＴｅコンタクト層１３とこ
のｐ型ＺｎＳx Ｔｅ1-x コンタクト層１２との界面にお
けるｘ＝０の値まで直線的に減少している。このときの
これらのｐ型ＺｎＳｅコンタクト層１０、ｐ型ＺｎＳx
Ｔｅ1-x コンタクト層１２およびｐ型ＺｎＴｅコンタク
ト層１３の部分の価電子帯は図１５に示すようになって
いる。この場合、これらのｐ型ＺｎＳｅコンタクト層１
０、ｐ型ＺｎＳx Ｔｅ1-x コンタクト層１２およびｐ型
ＺｎＴｅコンタクト層１３の価電子帯には不連続は存在
しない。
レーザーにおいては、ｐ型ＺｎＳｅコンタクト層１０と
ｐ型ＺｎＴｅコンタクト層１３との間にはｐ型ＺｎＳx
Ｔｅ1-x コンタクト層１２のみ設けられており、ｐ型Ｚ
ｎＳｅ／ＺｎＳＴｅＭＱＷ層１１は設けられていない。
ここで、このｐ型ＺｎＳx Ｔｅ1-x コンタクト層１２の
Ｓ組成比ｘは、ｐ型ＺｎＳｅコンタクト層１０とこのｐ
型ＺｎＳx Ｔｅ1-x コンタクト層１２との界面における
ｘ＝０．５の値からｐ型ＺｎＴｅコンタクト層１３とこ
のｐ型ＺｎＳx Ｔｅ1-x コンタクト層１２との界面にお
けるｘ＝０の値まで直線的に減少している。このときの
これらのｐ型ＺｎＳｅコンタクト層１０、ｐ型ＺｎＳx
Ｔｅ1-x コンタクト層１２およびｐ型ＺｎＴｅコンタク
ト層１３の部分の価電子帯は図１５に示すようになって
いる。この場合、これらのｐ型ＺｎＳｅコンタクト層１
０、ｐ型ＺｎＳx Ｔｅ1-x コンタクト層１２およびｐ型
ＺｎＴｅコンタクト層１３の価電子帯には不連続は存在
しない。
【００７６】この第２実施例による半導体レーザーの上
記以外の構成は第１実施例による半導体レーザーと同様
であるので、説明を省略する。
記以外の構成は第１実施例による半導体レーザーと同様
であるので、説明を省略する。
【００７７】この第２実施例による半導体レーザーの製
造において、ｐ型ＺｎＳx Ｔｅ1-xコンタクト層１２の
エピタキシャル成長は、第１実施例で述べたと同様な方
法により行う。すなわち、このｐ型ＺｎＳx Ｔｅ1-x コ
ンタクト層１２のエピタキシャル成長においては、成長
開始時点から徐々にＺｎＳのＫセルの温度を下げて蒸気
圧を低くし、これによってＳ組成比がｐ型ＺｎＳｅコン
タクト層１０との界面における０．５の値からｐ型Ｚｎ
Ｔｅコンタクト層１０との界面における０の値まで直線
的に減少するようにする。ここで、ＺｎＳのＫセルの温
度は、成長開始時点で約９６５℃、成長終了時点で約８
４５℃とした。そのときのＺｎＳの蒸気圧は、成長開始
時点で約６．５×１０-7Ｔｏｒｒ、成長終了時点でほぼ
０Ｔｏｒｒであった。このｐ型ＺｎＳx Ｔｅ1-x コンタ
クト層１２のエピタキシャル成長の成長温度をｐ型Ｚｎ
Ｓｅコンタクト層１０の成長温度よりも例えば２０〜４
０℃程度高く設定することは、第１実施例と同様であ
る。
造において、ｐ型ＺｎＳx Ｔｅ1-xコンタクト層１２の
エピタキシャル成長は、第１実施例で述べたと同様な方
法により行う。すなわち、このｐ型ＺｎＳx Ｔｅ1-x コ
ンタクト層１２のエピタキシャル成長においては、成長
開始時点から徐々にＺｎＳのＫセルの温度を下げて蒸気
圧を低くし、これによってＳ組成比がｐ型ＺｎＳｅコン
タクト層１０との界面における０．５の値からｐ型Ｚｎ
Ｔｅコンタクト層１０との界面における０の値まで直線
的に減少するようにする。ここで、ＺｎＳのＫセルの温
度は、成長開始時点で約９６５℃、成長終了時点で約８
４５℃とした。そのときのＺｎＳの蒸気圧は、成長開始
時点で約６．５×１０-7Ｔｏｒｒ、成長終了時点でほぼ
０Ｔｏｒｒであった。このｐ型ＺｎＳx Ｔｅ1-x コンタ
クト層１２のエピタキシャル成長の成長温度をｐ型Ｚｎ
Ｓｅコンタクト層１０の成長温度よりも例えば２０〜４
０℃程度高く設定することは、第１実施例と同様であ
る。
【００７８】この第２実施例による半導体レーザーの製
造方法の上記以外の点も第１実施例と同様である。
造方法の上記以外の点も第１実施例と同様である。
【００７９】この第２実施例によれば、上述のように、
ｐ型ＺｎＳｅコンタクト層１０とｐ型ＺｎＴｅコンタク
ト層１３との間に、Ｓ組成比ｘがｐ型ＺｎＳｅコンタク
ト層１０との界面における０．５の値からｐ型ＺｎＴｅ
コンタクト層１３との界面における０の値まで直線的に
減少しているｐ型ＺｎＳx Ｔｅ1-x コンタクト層１２を
挿入しているので、ｐ型ＺｎＳｅコンタクト層１０、ｐ
型ＺｎＳx Ｔｅ1-x コンタクト層１２およびｐ型ＺｎＴ
ｅコンタクト層１３の価電子帯は滑らかに接続されてい
る。このため、ｐ側電極１５のコンタクト層におけるポ
テンシャル障壁がなくなり、したがってｐ側電極１５の
良好なオーム性接触特性を得ることができる。また、こ
の場合、ｐ型ＺｎＳｅ／ＺｎＳＴｅＭＱＷ層１１を用い
ていないことにより、この半導体レーザーの製造はより
容易である。
ｐ型ＺｎＳｅコンタクト層１０とｐ型ＺｎＴｅコンタク
ト層１３との間に、Ｓ組成比ｘがｐ型ＺｎＳｅコンタク
ト層１０との界面における０．５の値からｐ型ＺｎＴｅ
コンタクト層１３との界面における０の値まで直線的に
減少しているｐ型ＺｎＳx Ｔｅ1-x コンタクト層１２を
挿入しているので、ｐ型ＺｎＳｅコンタクト層１０、ｐ
型ＺｎＳx Ｔｅ1-x コンタクト層１２およびｐ型ＺｎＴ
ｅコンタクト層１３の価電子帯は滑らかに接続されてい
る。このため、ｐ側電極１５のコンタクト層におけるポ
テンシャル障壁がなくなり、したがってｐ側電極１５の
良好なオーム性接触特性を得ることができる。また、こ
の場合、ｐ型ＺｎＳｅ／ＺｎＳＴｅＭＱＷ層１１を用い
ていないことにより、この半導体レーザーの製造はより
容易である。
【００８０】図８は、ｐ型ＺｎＳｅコンタクト層１０と
ｐ型ＺｎＴｅコンタクト層１３との間にｐ型ＺｎＳx Ｔ
ｅ1-x コンタクト層１２を挿入した構造を形成し、ｐ型
ＺｎＳｅコンタクト層１０とｐ型ＺｎＴｅコンタクト層
１３との間に電圧を印加して電流−電圧特性を測定した
結果の一例を示す。図８より、良好な電流−電圧特性が
得られていることがわかる。
ｐ型ＺｎＴｅコンタクト層１３との間にｐ型ＺｎＳx Ｔ
ｅ1-x コンタクト層１２を挿入した構造を形成し、ｐ型
ＺｎＳｅコンタクト層１０とｐ型ＺｎＴｅコンタクト層
１３との間に電圧を印加して電流−電圧特性を測定した
結果の一例を示す。図８より、良好な電流−電圧特性が
得られていることがわかる。
【００８１】以上、この発明の実施例について具体的に
説明したが、この発明は、上述の実施例に限定されるも
のではなく、この発明の技術的思想に基づく各種の変形
が可能である。
説明したが、この発明は、上述の実施例に限定されるも
のではなく、この発明の技術的思想に基づく各種の変形
が可能である。
【００８２】例えば、上述の第１実施例および第２実施
例においては、ｎ型ＧａＡｓ基板１上にまずｎ型ＧａＡ
ｓバッファ層２を成長させた後、このｎ型ＧａＡｓバッ
ファ層２上に各ＩＩ−ＶＩ族化合物半導体層を成長させ
ているが、このｎ型ＧａＡｓバッファ層２を成長させ
ず、ｎ型ＧａＡｓ基板１上に直接各ＩＩ−ＶＩ族化合物
半導体層を成長させるようにしてもよい。この場合に
は、図３に示すＭＢＥ装置の基板ホルダー３２によりｎ
型ＧａＡｓ基板１を保持した後、このｎ型ＧａＡｓ基板
１の表面をサーマルエッチングして清浄化を行った後に
各ＩＩ−ＶＩ族化合物半導体層を成長させるのが好まし
い。このサーマルエッチングは、例えばｎ型ＧａＡｓ基
板１を４００〜５００℃程度の温度に加熱した状態でそ
の表面にＺｎＣｌ2 などを照射することにより行うのが
好ましいが、ｎ型ＧａＡｓ基板１を例えば５８０℃付近
の温度に加熱することにより行ってもよい。
例においては、ｎ型ＧａＡｓ基板１上にまずｎ型ＧａＡ
ｓバッファ層２を成長させた後、このｎ型ＧａＡｓバッ
ファ層２上に各ＩＩ−ＶＩ族化合物半導体層を成長させ
ているが、このｎ型ＧａＡｓバッファ層２を成長させ
ず、ｎ型ＧａＡｓ基板１上に直接各ＩＩ−ＶＩ族化合物
半導体層を成長させるようにしてもよい。この場合に
は、図３に示すＭＢＥ装置の基板ホルダー３２によりｎ
型ＧａＡｓ基板１を保持した後、このｎ型ＧａＡｓ基板
１の表面をサーマルエッチングして清浄化を行った後に
各ＩＩ−ＶＩ族化合物半導体層を成長させるのが好まし
い。このサーマルエッチングは、例えばｎ型ＧａＡｓ基
板１を４００〜５００℃程度の温度に加熱した状態でそ
の表面にＺｎＣｌ2 などを照射することにより行うのが
好ましいが、ｎ型ＧａＡｓ基板１を例えば５８０℃付近
の温度に加熱することにより行ってもよい。
【００８３】また、上述の第１実施例および第２実施例
においては、ＳＣＨ構造を有する半導体レーザーにこの
発明を適用した場合について説明したが、この発明は、
例えばＤＨ構造（Double Heterostructure）を有する半
導体レーザーに適用することも可能である。
においては、ＳＣＨ構造を有する半導体レーザーにこの
発明を適用した場合について説明したが、この発明は、
例えばＤＨ構造（Double Heterostructure）を有する半
導体レーザーに適用することも可能である。
【００８４】さらに、上述の第１実施例および第２実施
例においては、ＺｎＭｇＳＳｅ系化合物半導体をクラッ
ド層の材料として用いた半導体レーザーにこの発明を適
用した場合について説明したが、ＺｎＭｇＳＳｅ系化合
物半導体以外のＩＩ−ＶＩ族化合物半導体をクラッド層
の材料として用いた半導体レーザーにもこの発明を適用
することが可能である。さらには、この発明は、ＩＩ−
ＶＩ族化合物半導体を用いた発光ダイオードに適用する
ことも可能であり、これらの半導体発光素子以外の、Ｉ
Ｉ−ＶＩ族化合物半導体を用いた各種の半導体装置に適
用することも可能である。
例においては、ＺｎＭｇＳＳｅ系化合物半導体をクラッ
ド層の材料として用いた半導体レーザーにこの発明を適
用した場合について説明したが、ＺｎＭｇＳＳｅ系化合
物半導体以外のＩＩ−ＶＩ族化合物半導体をクラッド層
の材料として用いた半導体レーザーにもこの発明を適用
することが可能である。さらには、この発明は、ＩＩ−
ＶＩ族化合物半導体を用いた発光ダイオードに適用する
ことも可能であり、これらの半導体発光素子以外の、Ｉ
Ｉ−ＶＩ族化合物半導体を用いた各種の半導体装置に適
用することも可能である。
【００８５】なお、上述の第１実施例および第２実施例
において用いられているｎ型ＺｎＳu Ｓｅ1-u 光導波層
５およびｐ型ＺｎＳu Ｓｅ1-u 光導波層７の代わりに、
ｎ型ＺｎＳｅ光導波層およびｐ型ＺｎＳｅ光導波層を用
いてもよい。さらには、場合によっては、ｎ型ＺｎＳu
Ｓｅ1-u 光導波層５およびｐ型ＺｎＳu Ｓｅ1-u 光導波
層７の代わりに、ｉ型ＺｎＳu Ｓｅ1-u 光導波層やｉ型
ＺｎＳｅ光導波層を用いてもよい。
において用いられているｎ型ＺｎＳu Ｓｅ1-u 光導波層
５およびｐ型ＺｎＳu Ｓｅ1-u 光導波層７の代わりに、
ｎ型ＺｎＳｅ光導波層およびｐ型ＺｎＳｅ光導波層を用
いてもよい。さらには、場合によっては、ｎ型ＺｎＳu
Ｓｅ1-u 光導波層５およびｐ型ＺｎＳu Ｓｅ1-u 光導波
層７の代わりに、ｉ型ＺｎＳu Ｓｅ1-u 光導波層やｉ型
ＺｎＳｅ光導波層を用いてもよい。
【００８６】
【発明の効果】以上述べたように、この発明の第１の発
明による半導体装置によれば、ｐ型ＺｎＳｅ層とｐ型Ｚ
ｎＴｅ層との間にｐ型ＺｎＳＴｅ層が設けられているこ
とにより、ｐ型ＺｎＳｅ／ｐ型ＺｎＴｅ接合の界面に存
在するポテンシャル障壁を実効的に低減ないし除去する
ことができ、ｐ側電極の良好なオーム性接触を得ること
ができる。
明による半導体装置によれば、ｐ型ＺｎＳｅ層とｐ型Ｚ
ｎＴｅ層との間にｐ型ＺｎＳＴｅ層が設けられているこ
とにより、ｐ型ＺｎＳｅ／ｐ型ＺｎＴｅ接合の界面に存
在するポテンシャル障壁を実効的に低減ないし除去する
ことができ、ｐ側電極の良好なオーム性接触を得ること
ができる。
【００８７】この発明の第２の発明による半導体装置の
製造方法によれば、ｐ型ＺｎＳＴｅ層を成長させる際
に、Ｓ原料としてＺｎＳを用い、かつ、ＺｎＳの原料セ
ルの温度を時間的に変化させることによりｐ型ＺｎＳＴ
ｅ層のＳ組成比をｐ型ＺｎＳＴｅ層の厚さ方向に変化さ
せるようにしているので、例えばｐ型ＺｎＳｅ層とｐ型
ＺｎＴｅ層との価電子帯をｐ型ＺｎＳＴｅ層を介して滑
らかに接続したりすることができ、正孔に対するポテン
シャル障壁を実効的に低減ないし除去することができ
る。
製造方法によれば、ｐ型ＺｎＳＴｅ層を成長させる際
に、Ｓ原料としてＺｎＳを用い、かつ、ＺｎＳの原料セ
ルの温度を時間的に変化させることによりｐ型ＺｎＳＴ
ｅ層のＳ組成比をｐ型ＺｎＳＴｅ層の厚さ方向に変化さ
せるようにしているので、例えばｐ型ＺｎＳｅ層とｐ型
ＺｎＴｅ層との価電子帯をｐ型ＺｎＳＴｅ層を介して滑
らかに接続したりすることができ、正孔に対するポテン
シャル障壁を実効的に低減ないし除去することができ
る。
【図１】この発明の第１実施例による半導体レーザーの
共振器長方向に垂直な断面図である。
共振器長方向に垂直な断面図である。
【図２】この発明の第１実施例による半導体レーザーの
共振器長方向に平行な断面図である。
共振器長方向に平行な断面図である。
【図３】この発明の第１実施例による半導体レーザーの
製造に用いられるＭＢＥ装置の一例を示す略線図であ
る。
製造に用いられるＭＢＥ装置の一例を示す略線図であ
る。
【図４】この発明の第１実施例による半導体レーザーに
おけるｐ型ＺｎＳｅコンタクト層とｐ型ＺｎＴｅコンタ
クト層との間に電圧を印加したときの電流−電圧特性の
測定結果の一例を示すグラフである。
おけるｐ型ＺｎＳｅコンタクト層とｐ型ＺｎＴｅコンタ
クト層との間に電圧を印加したときの電流−電圧特性の
測定結果の一例を示すグラフである。
【図５】この発明の第１実施例による半導体レーザーの
電流−電圧特性の測定結果の一例を示すグラフである。
電流−電圧特性の測定結果の一例を示すグラフである。
【図６】この発明の第２実施例による半導体レーザーの
共振器長方向に垂直な断面図である。
共振器長方向に垂直な断面図である。
【図７】この発明の第２実施例による半導体レーザーの
共振器長方向に平行な断面図である。
共振器長方向に平行な断面図である。
【図８】この発明の第２実施例による半導体レーザーに
おけるｐ型ＺｎＳｅコンタクト層とｐ型ＺｎＴｅコンタ
クト層との間に電圧を印加したときの電流−電圧特性の
測定結果の一例を示すグラフである。
おけるｐ型ＺｎＳｅコンタクト層とｐ型ＺｎＴｅコンタ
クト層との間に電圧を印加したときの電流−電圧特性の
測定結果の一例を示すグラフである。
【図９】ＺｎＴｅ、ＺｎＳｅおよびＺｎＳの価電子帯頂
および伝導帯底のエネルギー値の相関図である。
および伝導帯底のエネルギー値の相関図である。
【図１０】代表的な二元ＩＩ−ＶＩ族化合物半導体に対
する格子定数およびバンドギャップエネルギーの相関図
である。
する格子定数およびバンドギャップエネルギーの相関図
である。
【図１１】ｐ型ＺｎＳＴｅ層のキャリア濃度のＳ組成比
依存性を示すグラフである。
依存性を示すグラフである。
【図１２】ｐ型ＺｎＳｅ層とＳ組成比が一定のｐ型Ｚｎ
ＳＴｅ層とｐ型ＺｎＴｅ層との接合の価電子帯を示すエ
ネルギーバンド図である。
ＳＴｅ層とｐ型ＺｎＴｅ層との接合の価電子帯を示すエ
ネルギーバンド図である。
【図１３】ｐ型ＺｎＳｅ層とＳ組成比が直線的に減少す
るｐ型ＺｎＳＴｅ層とｐ型ＺｎＴｅ層との接合の価電子
帯を示すエネルギーバンド図である。
るｐ型ＺｎＳＴｅ層とｐ型ＺｎＴｅ層との接合の価電子
帯を示すエネルギーバンド図である。
【図１４】ｐ型ＺｎＳｅ層とＳ組成比が直線的に減少す
るｐ型ＺｎＳＴｅ層とｐ型ＺｎＴｅ層との接合の価電子
帯を示すエネルギーバンド図である。
るｐ型ＺｎＳＴｅ層とｐ型ＺｎＴｅ層との接合の価電子
帯を示すエネルギーバンド図である。
【図１５】ｐ型ＺｎＳｅ層とＳ組成比が直線的に減少す
るｐ型ＺｎＳＴｅ層とｐ型ＺｎＴｅ層との接合の価電子
帯を示すエネルギーバンド図である。
るｐ型ＺｎＳＴｅ層とｐ型ＺｎＴｅ層との接合の価電子
帯を示すエネルギーバンド図である。
【図１６】ｐ型ＺｎＳｅ層とｐ型ＺｎＳｅ／ＺｎＴｅＭ
ＱＷ層とＳ組成比が一定のｐ型ＺｎＳＴｅ層とｐ型Ｚｎ
Ｔｅ層との接合の価電子帯を示すエネルギーバンド図で
ある。
ＱＷ層とＳ組成比が一定のｐ型ＺｎＳＴｅ層とｐ型Ｚｎ
Ｔｅ層との接合の価電子帯を示すエネルギーバンド図で
ある。
【図１７】ｐ型ＺｎＳｅ層とｐ型ＺｎＳｅ／ＺｎＴｅＭ
ＱＷ層とＳ組成比が直線的に減少するｐ型ＺｎＳＴｅ層
とｐ型ＺｎＴｅ層との接合の価電子帯を示すエネルギー
バンド図である。
ＱＷ層とＳ組成比が直線的に減少するｐ型ＺｎＳＴｅ層
とｐ型ＺｎＴｅ層との接合の価電子帯を示すエネルギー
バンド図である。
【図１８】ｐ型ＺｎＳｅ層とｐ型ＺｎＳｅ／ＺｎＴｅＭ
ＱＷ層とＳ組成比が直線的に減少するｐ型ＺｎＳＴｅ層
とｐ型ＺｎＴｅ層との接合の価電子帯を示すエネルギー
バンド図である。
ＱＷ層とＳ組成比が直線的に減少するｐ型ＺｎＳＴｅ層
とｐ型ＺｎＴｅ層との接合の価電子帯を示すエネルギー
バンド図である。
【図１９】ｐ型ＺｎＳｅ層とｐ型ＺｎＳｅ／ＺｎＳＴｅ
ＭＱＷ層とＳ組成比が直線的に減少するｐ型ＺｎＳＴｅ
層とｐ型ＺｎＴｅ層との接合の価電子帯を示すエネルギ
ーバンド図である。
ＭＱＷ層とＳ組成比が直線的に減少するｐ型ＺｎＳＴｅ
層とｐ型ＺｎＴｅ層との接合の価電子帯を示すエネルギ
ーバンド図である。
【図２０】ｐ型ＺｎＳｅ層とｐ型ＺｎＴｅ層との接合の
価電子帯を示すエネルギーバンド図である。
価電子帯を示すエネルギーバンド図である。
【図２１】ｐ型ＺｎＳｅ層とｐ型ＺｎＳｅ／ＺｎＴｅＭ
ＱＷ層とｐ型ＺｎＴｅ層との接合の価電子帯を示すエネ
ルギーバンド図である。
ＱＷ層とｐ型ＺｎＴｅ層との接合の価電子帯を示すエネ
ルギーバンド図である。
【図２２】ｐ型ＺｎＳｅ層とｐ型ＺｎＳｅ／ＺｎＴｅＭ
ＱＷ層とｐ型ＺｎＴｅ層との接合の電流−電圧特性の測
定結果の一例を示すグラフである。
ＱＷ層とｐ型ＺｎＴｅ層との接合の電流−電圧特性の測
定結果の一例を示すグラフである。
１ ｎ型ＧａＡｓ基板 ２ ｎ型ＧａＡｓバッファ層 ３ ｎ型ＺｎＳｅバッファ層 ４ ｎ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層 ５ ｎ型ＺｎＳu Ｓｅ1-u 光導波層 ６ 活性層 ７ ｐ型ＺｎＳu Ｓｅ1-u 光導波層 ８ ｐ型Ｚｎ1-p Ｍｇp Ｓq Ｓｅ1-q クラッド層 ９ ｐ型ＺｎＳv Ｓｅ1-v 層 １０ ｐ型ＺｎＳｅコンタクト層 １１ ｐ型ＺｎＳｅ／ＺｎＳＴｅＭＱＷ層 １２ ｐ型ＺｎＳx Ｔｅ1-x コンタクト層 １３ ｐ型ＺｎＴｅコンタクト層 １４ 絶縁層 １５ ｐ側電極 １６ ｎ側電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 33/00 Ｄ Ｈ０１Ｓ 3/18
Claims (17)
- 【請求項１】 ｐ型ＺｎＳｅ層と、 上記ｐ型ＺｎＳｅ層上に設けられたｐ型ＺｎＴｅ層と、 上記ｐ型ＺｎＴｅ層上に設けられた金属からなるｐ側電
極とを有する半導体装置において、 上記ｐ型ＺｎＳｅ層と上記ｐ型ＺｎＴｅ層との間にｐ型
ＺｎＳＴｅ層が設けられていることを特徴とする半導体
装置。 - 【請求項２】 上記ｐ型ＺｎＳＴｅ層のＳ組成比は０．
７５以下であることを特徴とする請求項１記載の半導体
装置。 - 【請求項３】 上記ｐ型ＺｎＳＴｅ層のＳ組成比は上記
ｐ型ＺｎＳＴｅ層の厚さ方向にほぼ一定であることを特
徴とする請求項１記載の半導体装置。 - 【請求項４】 上記ｐ型ＺｎＳＴｅ層のＳ組成比は上記
ｐ型ＺｎＳＴｅ層の厚さ方向に上記ｐ型ＺｎＳｅ層側か
ら上記ｐ型ＺｎＴｅ層側に向かって減少していることを
特徴とする請求項１記載の半導体装置。 - 【請求項５】 上記ｐ型ＺｎＳＴｅ層と上記ｐ型ＺｎＴ
ｅ層との界面における上記ｐ型ＺｎＳＴｅ層のＳ組成比
は０．０１以下であることを特徴とする請求項４記載の
半導体装置。 - 【請求項６】 上記ｐ型ＺｎＳＴｅ層と上記ｐ型ＺｎＳ
ｅ層との界面における上記ｐ型ＺｎＳＴｅ層のＳ組成比
はほぼ０．５であり、かつ、上記ｐ型ＺｎＳＴｅ層と上
記ｐ型ＺｎＴｅ層との界面における上記ｐ型ＺｎＳＴｅ
層のＳ組成比は０．０１以下であることを特徴とする請
求項４記載の半導体装置。 - 【請求項７】 上記ｐ型ＺｎＳｅ層と上記ｐ型ＺｎＳＴ
ｅ層との接合部における上記ｐ型ＺｎＳｅ層側に形成さ
れる空乏層内に、価電子帯に量子井戸を形成する第１の
半導体層と価電子帯に障壁を形成する第２の半導体層と
を交互に積層した多重量子井戸層が設けられていること
を特徴とする請求項１記載の半導体装置。 - 【請求項８】 上記第１の半導体層の厚さは上記第１の
半導体層の量子準位が上記ｐ型ＺｎＳｅ層のうちの上記
空乏層以外の部分の価電子帯の頂上のエネルギーおよび
上記ｐ型ＺｎＳｅ層と上記ｐ型ＺｎＳＴｅ層との界面に
おける上記ｐ型ＺｎＳＴｅ層の価電子帯の頂上のエネル
ギーとほぼ等しくなるように設定されていることを特徴
とする請求項７記載の半導体装置。 - 【請求項９】 上記ｐ型ＺｎＳｅ層と上記ｐ型ＺｎＳＴ
ｅ層との接合部における上記ｐ型ＺｎＳｅ層側に形成さ
れる空乏層内に、価電子帯に量子井戸を形成する第１の
半導体層と価電子帯に障壁を形成する第２の半導体層と
を交互に積層した多重量子井戸層が設けられていること
を特徴とする請求項３記載の半導体装置。 - 【請求項１０】 上記ｐ型ＺｎＳｅ層と上記ｐ型ＺｎＳ
Ｔｅ層との接合部における上記ｐ型ＺｎＳｅ層側に形成
される空乏層内に、価電子帯に量子井戸を形成する第１
の半導体層と価電子帯に障壁を形成する第２の半導体層
とを交互に積層した多重量子井戸層が設けられているこ
とを特徴とする請求項４記載の半導体装置。 - 【請求項１１】 上記ｐ型ＺｎＳｅ層と上記ｐ型ＺｎＳ
Ｔｅ層との接合部における上記ｐ型ＺｎＳｅ層側に形成
される空乏層内に、価電子帯に量子井戸を形成する第１
の半導体層と価電子帯に障壁を形成する第２の半導体層
とを交互に積層した多重量子井戸層が設けられているこ
とを特徴とする請求項５記載の半導体装置。 - 【請求項１２】 上記第１の半導体層はｐ型ＺｎＴｅ層
であり、上記第２の半導体層はｐ型ＺｎＳｅ層であるこ
とを特徴とする請求項７記載の半導体装置。 - 【請求項１３】 上記第１の半導体層はｐ型ＺｎＳＴｅ
層であり、上記第２の半導体層はｐ型ＺｎＳｅ層である
ことを特徴とする請求項７記載の半導体装置。 - 【請求項１４】 上記半導体装置は半導体発光素子であ
ることを特徴とする請求項１記載の半導体装置。 - 【請求項１５】 上記半導体発光素子は半導体レーザー
または発光ダイオードであることを特徴とする請求項１
４記載の半導体装置。 - 【請求項１６】 基板上にｐ型ＺｎＳｅ層、ｐ型ＺｎＳ
Ｔｅ層およびｐ型ＺｎＴｅ層を分子線エピタキシー法に
より順次成長させ、上記ｐ型ＺｎＴｅ層上に金属からな
るｐ側電極を形成するようにした半導体装置の製造方法
であって、 上記ｐ型ＺｎＳＴｅ層を成長させる際に、Ｓ原料として
ＺｎＳを用い、かつ、上記ＺｎＳの原料セルの温度を時
間的に変化させることにより上記ｐ型ＺｎＳＴｅ層のＳ
組成比を上記ｐ型ＺｎＳＴｅ層の厚さ方向に変化させる
ようにしたことを特徴とする半導体装置の製造方法。 - 【請求項１７】 上記ｐ型ＺｎＳｅ層の成長温度よりも
２０〜４０℃高い成長温度で上記ｐ型ＺｎＳＴｅ層を成
長させるようにしたことを特徴とする請求項１６記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3912295A JPH08213410A (ja) | 1995-02-03 | 1995-02-03 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3912295A JPH08213410A (ja) | 1995-02-03 | 1995-02-03 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08213410A true JPH08213410A (ja) | 1996-08-20 |
Family
ID=12544301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3912295A Pending JPH08213410A (ja) | 1995-02-03 | 1995-02-03 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08213410A (ja) |
-
1995
- 1995-02-03 JP JP3912295A patent/JPH08213410A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100302639B1 (ko) | 반도체레이저 | |
| US5538918A (en) | Method of fabricating a buried-ridge II-VI laser diode | |
| US20040213309A9 (en) | Nitride semiconductor layer structure and a nitride semiconductor laser incorporating a portion of same | |
| EP1196971B1 (en) | Nitride semiconductor layer structure and a nitride semiconductor laser incorporating a portion of same | |
| JPH0832180A (ja) | 半導体発光素子 | |
| EP0683924B1 (en) | Method for fabricating a p-type graded composition ohmic contact for p-type II-VI semiconductors | |
| JPH0945993A (ja) | 半導体発光素子 | |
| JP3449751B2 (ja) | 半導体発光素子 | |
| KR100302642B1 (ko) | 반도체레이저 | |
| US5640409A (en) | Semiconductor laser | |
| JPH08213410A (ja) | 半導体装置およびその製造方法 | |
| JPH0897518A (ja) | 半導体発光素子 | |
| JPH09232688A (ja) | 半導体発光素子 | |
| JPH09181398A (ja) | 半導体発光素子 | |
| JPH08264903A (ja) | 半導体積層構造の製造方法および半導体発光素子の製造方法 | |
| JPH07273054A (ja) | Ｉｉ−ｖｉ族化合物半導体の成長方法 | |
| JP3603837B2 (ja) | 窒素を含む化合物半導体の成長方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法 | |
| JPH09293937A (ja) | 半導体発光素子 | |
| JPH09162500A (ja) | 半導体発光素子 | |
| JPH09107155A (ja) | 半導体発光素子 | |
| JPH09167879A (ja) | 半導体発光素子 | |
| JPH09289353A (ja) | 半導体発光素子およびその製造方法 | |
| JP2000031592A (ja) | 半導体発光素子 | |
| JPH07142514A (ja) | Ｉｉ−ｖｉ族化合物半導体の成長方法 | |
| JP2001210916A (ja) | 半導体発光素子 |