JPH07266576A

JPH07266576A - 画像形成装置

Info

Publication number: JPH07266576A
Application number: JP6165994A
Authority: JP
Inventors: Yuji Matsuda; 雄二松田; Satoru Kijima; 悟木島; Yuichi Sugiyama; 裕一杉山; Nobuaki Ando; 信明安藤; Ichii Ri; 壹偉李; Masayuki Mori; 政行森
Original assignee: Copyer Co Ltd
Current assignee: Canon Finetech Nisca Inc
Priority date: 1994-03-30
Filing date: 1994-03-30
Publication date: 1995-10-17

Abstract

(57)【要約】【目的】印字走査する際にインクを吐出するノズルを
検出し、そのノズル、そのノズルの属するブロックもし
くは印字ヘッド単位で予備吐を行い、インク消費の減少
によりコストの低減を可能にした画像形成装置を提供す
ること。【構成】記録紙４上にインクを吐出して画像を形成す
る印字手段３と、印字手段３を複数のブロックに分けこ
のブロックごとに画像データを数バンド分保持する画像
記憶手段２２と、この画像記憶手段への入出力を制御す
る手段２１１と、前記画像記憶手段内のイネーブル・デ
ータの有無をノズルごとに検出する手段２１５と、この
検出結果からバンド走査の際に前記印字手段の何れのブ
ロックのインクを吐出するか選定する手段２０と、この
選定手段により選択されたブロックの予備吐を行う手段
２１６とを設けた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、インクジェット記録方
式を用いた画像形成装置に係り、特に、印字手段のバン
ド走査の前に行う予備吐の制御を効果的に行うことがで
きる画像形成装置に関する。

【０００２】

【従来の技術】一般に、画像形成装置の一種であるイン
クジェット方式のプリンタは、記録紙上に画像を形成す
るための印字ヘッドと、この印字ヘッドを保持し記録紙
の搬送方向（副走査方向）に対して直角方向（主走査方
向）へ走査されるキャリッジと、このキャリッジの走査
方向と平行に設けられたリニアスケールと、上記キャリ
ッジに設置されリニアスケールのスリットを検知するリ
ニアセンサと、プリンタの装置全体を制御する制御部と
を備えている。記録紙は搬送されつつリニアセンサのス
リット検知信号によって制御部から印字信号が出力さ
れ、この印字信号により印字ヘッドに伝送されている画
像データが印字ヘッドからインクジェット方式でインク
が吐出されて記録紙上に画像が形成される。

【０００３】このようなインクジェット方式の画像形成
装置は、インクが浸されているノズル内にヒータが数個
装着されており、このヒータにパルス信号を与えること
によりヒータを加熱しインクを沸騰させ、それによって
生じる気泡圧でインクを吐出する。通常、画像形成装置
として使用する場合、上記ノズルを数個並べて１つの印
字ヘッドを構成し、画像の形成を行っている。そして、
画像形成装置、主に印字ヘッドの制御は図１に示す構成
のものである。図１において、この画像形成装置は、イ
メージスキャナなどの画像データの読み取り・生成をす
る外部装置１、制御部２、印字ヘッド３、記録紙４、リ
ニアスケール５、ブレード６、および空吐箱７を備えて
いる。制御部２には、装置全体を制御するＣＰＵ２０、
外部装置１から送られてくる画像データVDをリニアセン
サからのスリット検知信号LSから印字信号CLK を生成し
印字ヘッド３の制御回路３１に伝送するヘッド駆動信号
生成部２１、上記印字ヘッド駆動信号生成部２１からの
画像データVDを記憶しまた読み出す画像メモリ２２、Ｃ
ＰＵ２０と接続しているワークＲＡＭ２３とＲＯＭ２
４、およびＩ／Ｏポート２６を介してＣＰＵ２０と接続
している各負荷部２６を備えている。ヘッド駆動信号生
成部２１は、上記ノズルがブロック化されている場合、
ブロックごとにイネーブル(enable)にするためのブロッ
クイネーブル信号Ben 、ヒータをイネーブルにするため
のヒータ駆動信号Hen 、およびラッチ信号LAT を生成し
上記制御回路３１に伝送する。

【０００４】印字ヘッド３は、上記制御回路３１および
ヒータ３２からなる。ヘッド駆動信号生成部２１から送
られてきた各種の信号によりヒータ３２を制御してイン
クをノズルから吐出させて画像を形成する。

【０００５】なお、図１の中で×４はその構成物が４個
有ることを示す。例えば、多色印字を行う場合は印字ヘ
ッド３が各色（ブラックＢ、マゼンタＭ、シアンＣ、お
よびイエロＹ）用の４個存在し、それに応じて制御部２
内のヘッド駆動信号生成部２１および画像メモリ２２が
４個必要であることを示している。

【０００６】次に、印字ヘッド３を駆動する制御回路３
１の構成を図２を用いて説明する。図２において、符号
201 はシフトレジスタ、符号202 はラッチ回路、符号20
3 から206 はＡＮＤ回路、符号207 から210 はトランジ
スタ、および符号３２はヒータを示している。この印字
ヘッド３は１２８個のノズルで構成されており、それが
８つのブロックに分かれている。従って、ＡＮＤ回路お
よびトランジスタはそれぞれ８ブロック分が示されてお
り、×１６は各ブロックに１６個備わっていることを意
味している。また、ブロックイネーブル信号Ben も１か
ら８までの８個存在して得る。

【０００７】これらは図２および図３に示すように、次
のような動作タイミングで作用をする。外部装置１から
画像データVDがシリアル２値化データで１２８個の転送
クロックCLK に同期して伝送されてきてシフトレジスタ
201 で順次シリアルーパラレル変換される。各ノズルに
画像データVDが転送された後、ラッチ信号LAT が入って
くるとラッチ回路202 により画像データVDは各ノズル上
で保持状態となる。また、１ブロックに１パルスのブロ
ックイネーブル信号Ben １〜８およびヒータ駆動のパル
ス信号Hen を上記ヘッド駆動信号生成部２１から出力
し、そのブロックがイネーブルで画像データVDがイネー
ブルで保持されているノズルのみトランジスタがＯＮし
ヒータが加熱（パルス信号Hen の状態）されてインクを
吐出する。なお、図２の中で，＜１＞から＜８＞までの
ラインはブロックイネーブル信号Ben １〜８、その上の
ラインは各ブロックに入る画像データVDを示している。
また。図３の中のパルス信号はＨ(High)のときがイネー
ブルで、Ｌ(Low) のときはディスイネーブル(disenabl
e) 状態であることを示す。

【０００８】このような制御で図４に示すように１ライ
ン（矢印Ｂ）印字し、これを主走査方向（矢印Ａ）に数
ライン印字走査することによって１バンドの印字を行っ
ている。そして、常時高画質印字することを確保するた
めに図１にも示したように、印字領域外にはブレード６
と空吐箱７が設置されていて、１バンドの印字ごとに印
字ヘッド３のクリーニングを行っている。ブレード６
は、おもにインク吐出によって発生したインクミスト
（インクの細かい霧）や印字ヘッド３表面のオリフィス
(orifice) 面に付着する紙粉などの細かい塵を１バンド
走査するごとに除去し、インクの吐出方向のよれや不吐
出を防止している。また、ブレード６で表面をクリーニ
ングした際に隣接する印字ヘッド３からのインクの混色
や１バンドの印字のドット密度が低い場合にノズルによ
っては印字中にほとんど吐出が行われないため、蒸発に
よるインクの粘度が増加してインクの特性が変わってし
まうことがある。このために空吐箱７を備えており、１
バンド印字するごとにこの空吐箱７に向かって全印字ヘ
ッド３の全ノズルのインク吐出を印字走査前に行ってい
る。これを予備吐と記載することにする。このような２
段階のクリーニングを１バンド走査するごとに行うこと
により、高画質印字を確保している。

【０００９】

【発明が解決しようとする課題】従来のこの種の画像形
成装置では、高画質印字を確保するため上記のように印
字走査前に全印字ヘッドの全ノズルのインク吐出を行っ
ていた。しかしながら、画像を印字する場合、全印字ヘ
ッドもしくは全ノズルのインクを吐出するとは限らず、
中には１印字ヘッドのみの場合や１ブロックのみ、また
は極端な場合、１ノズルのみしか印字を行わない場合も
ある。また、単色印字、２パス印字、または４パス印字
の場合も上記と同様に特定の印字ヘッド、特定のブロッ
ク、または特定のノズルのインク吐出しか行わない。こ
のような場合、予備吐は全印字ヘッドの全ノズルのイン
クを吐出する必要はなく、使用する印字ヘッドまたはブ
ロックのノズルのみ行えばよい。そして、従来のよう
に、１バンド印字するごとに全印字ヘッドの全ノズルの
予備吐を行っていたのでは、予備吐だけでも相当量のイ
ンクを消費してしまうため、インクの補給の回数が多く
なる、およびインクタンクの交換が短寿命となるなどの
不具合があった。そのためコスト高となってしまう場合
があり、これは印字ヘッドとインクタンクが一体型にな
っている印字ヘッドを使用している場合は、なおさらコ
スト高となるという欠点があった。

【００１０】本発明は上記事情に鑑みてなされたもので
あり、その目的は、印字走査する際にインクを吐出する
ノズルを検出し、そのノズルのみまたはそのノズルの属
するブロックもしくは印字ヘッド単位で予備吐を行い、
インク消費の減少によりコストの低減を可能にした画像
形成装置を提供することにある。

【００１１】

【課題を解決するための手段】上記の目的を達成するた
めに本発明においては、記録紙上にインクを吐出して画
像を形成する印字手段と、この印字手段を１バンドごと
に走査する手段と、各バンドの走査をする前に予備吐を
行う手段とを有する画像形成装置において、前記印字手
段を複数のブロックに分けこのブロックごとに画像デー
タを数バンド分保持する画像記憶手段と、この画像記憶
手段への入出力を制御する手段と、前記画像記憶手段内
のイネーブル・データの有無をノズルごとに検出する手
段と、この検出結果からバンド走査の際に前記印字手段
の何れのブロックのインクを吐出するか選定する手段
と、この選定手段により選択されたブロックの予備吐を
行う手段とを設けたことを要旨とするものである。

【００１２】また、記録紙上にインクを吐出して画像を
形成する印字手段と、この印字手段を１バンドごとに走
査する手段と、各バンドの走査をする前に予備吐を行う
手段とを有する画像形成装置において、前記印字手段を
複数個有し各印字手段ごとに画像データを数バンド分保
持する画像記憶手段と、この画像記憶手段への入出力を
制御する手段と、前記画像記憶手段内のイネーブル・デ
ータの有無をノズルごとに検出する手段と、この検出結
果からバンド走査の際に前記印字手段の何れの印字手段
のインクを吐出するか選定する手段と、この選定手段に
より選択された印字手段の予備吐を行う手段とを設けた
ことを特徴とするものである。

【００１３】さらに、記録紙上にインクを吐出して画像
を形成する印字手段と、この印字手段を１バンドごとに
走査する手段と、各バンドの走査をする前に予備吐を行
う手段とを有する画像形成装置において、入力画像デー
タを数バンド分保持する画像記憶手段と、この画像記憶
手段への入出力を制御する手段と、前記画像記憶手段内
のイネーブル・データの有無をノズルごとに検出する手
段と、この検出結果からバンド走査の際に何れのノズル
のインクを吐出するか選定する手段と、この選定手段に
より選択されたノズルの予備吐を行う手段とを設けたこ
とを特徴とするものである。

【００１４】

【作用】上記構成によれば、画像記憶手段に格納されて
いる画像データから印字動作時にインクを吐出するノズ
ルを検出し、そのノズルの属するブロックのみ予備吐を
行う。予備吐を行う制御をブロックの単位で行う。

【００１５】また、多色印字のように印字手段が複数あ
る場合は、画像記憶手段に格納されている画像データか
ら印字動作時にインクを吐出するノズルを検出し、その
ノズルの属する印字手段のみ予備吐を行う。予備吐を行
う制御を印字手段の単位で行う。

【００１６】さらに、画像記憶手段に格納されている画
像データから印字動作時にインクを吐出するノズルを検
出し、そのノズルのみ予備吐を行う。予備吐を行う制御
をノズルの単位で行う。

【００１７】

【実施例】以下に、本発明の実施例を図面に基づいて説
明する。なお、従来技術の欄で説明した構成要素と同一
のものには同じ符号を付してある。

【００１８】図１は、本発明の画像形成装置の一実施例
の概略構成図である。この実施例の画像形成装置の基本
的な全体構成は、従来技術の欄で説明したものと同一で
あるが、ここではより詳細に説明する。図１において、
複数のノズルを有しノズルからインクを吐出して画像を
形成するための印字手段である印字ヘッド３は、装置本
体の搬送台上を搬送されている記録紙４に対向してキャ
リッジに保持されて走査される。そして、印字ヘッド３
を含む装置本体の制御を行う制御部２が存在し、この制
御部２はイメージスキャナやパソコンやＣＡＤ（Comput
er Aided Design ）などの外部装置１と接続している。
また制御部２にはキャリッジに設置されているリニアス
センサからリニアスケール５のスリットを検知した検知
信号LSが送られてくる。その結果、外部装置１から送ら
れてくる画像データVDにより印字ヘッド３を保持するキ
ャリッジを走査することにより記録紙４に画像イメージ
を形成する。さらに、キャリッジの１バンド走査ごとに
印字ヘッド３をクリーニングするためにブレード６およ
び空吐箱７を備えている。これらの制御を制御部２が行
っている。

【００１９】制御部２は、中央演算処理装置であるＣＰ
Ｕ２０、外部装置１から送られてくる画像データVDを受
け取りまた各種の信号を生成して印字ヘッド３の制御回
路３１に画像データVDとともに出力する印字ヘッド駆動
信号生成部２１、この印字ヘッド駆動信号生成部２１か
らの画像データVDを記憶しまた読み出す画像メモリ２
２、ＣＰＵ２０と接続していてデータなどを一時保管す
るワークＲＡＭ２３、同様にＣＰＵ２０と接続していて
装置を動作させるプログラムやフォントデータなどを内
蔵しているＲＯＭ２４、Ｉ／Ｏポート２５を介してＣＰ
Ｕ２０と接続している各負荷部２６とで構成されてい
る。各負荷部２６の負荷としてはキャリッジ駆動用や記
録紙４の搬送用のモータ、クラッチ、および各種のセン
サなどがある。上記印字ヘッド駆動信号生成部２１に
は、キャリッジ走査に伴うリニアセンサによるリニアス
ケール５の検出信号ＬＳが送られてきて同期信号Hsync
を生成し、この同期信号Hsync により画像メモリ２２か
ら画像データVDを読み出すときのクロック信号CLK を生
成する。またこの印字ヘッド駆動信号生成部２１はＣＰ
Ｕ２０に接続しており、このＣＰＵ２０は画像データVD
が送られてくる外部装置１とのインターフェースを行
う。また各メモリや装置全体の動作のコントロールを行
っている。

【００２０】また、印字ヘッド３には、従来と同様に上
記制御回路３１およびヒータ３２からなる。印字ヘッド
３、特に制御回路３１の構成および動作・作用は従来技
術の欄で図２を用いて説明したのと同じである。従っ
て、重複して説明することは省略する。

【００２１】次に、主に制御部２の動作・作用について
説明する。外部装置１からシリアル画像データVDが送ら
れてくると、ＣＰＵ２０からの命令で印字ヘッド駆動信
号生成部２１にて画像データVDを数バンド分画像メモリ
２２に一時保持する。保持された画像データVDには各種
の画像処理が加えられ、印字ヘッド３の走査に合わせて
読み出されて印字ヘッド３に画像データVDが出力され
る。本実施例では上記のようにリニアエンコーダから印
字ヘッド３の走査に同期して出力されるスリット検出信
号LSを用いて、クロック信号CLK を生成して画像データ
VDの出力などの各種の制御の同期を取っている。また、
本実施例でも従来と同様に印字ヘッド３は１２８個のノ
ズルで構成されており、それが８つのブロックに分かれ
ている。従って、印字ヘッド駆動信号生成部２１は各ブ
ロックのイネーブル信号Ben １から８までの８個生成し
ており、インク吐出に必要な信号であるヒータ駆動のパ
ルス信号Hen の生成も行っている。印字ヘッド駆動信号
生成部２１から出力された画像データVD、ブロック・イ
ネーブル信号Ben １〜８、ヒータ駆動のパルス信号Hen
などは、印字ヘッド３に伝送され、内部の制御回路３１
で各イネーブル信号Ben や信号Hen がイネーブルになっ
ているノズルのみヒータ３２がＯＮし、インクが吐出さ
れて記録紙４に付着し１ライン分の画像を形成し、この
ような制御を図１中の上下即ち主走査方向（矢印Ａで示
す）に印字ヘッド３を走査させることにより１バンド分
のイメージ画像を形成している。

【００２２】１バンド分の走査が終了すると次のバンド
分の走査の前に従来技術の欄で図４を参照して説明した
ように、印字ヘッド３のクリーニングを行っている。そ
のためのブレード６は、おもにインク吐出によって発生
したインクミスト（インクの細かい霧）や印字ヘッド３
表面のオリフィス(orifice) 面に付着する紙粉などの細
かい塵を１バンド走査するごとに除去し、インクの吐出
方向のよれや不吐出を防止している。また、ブレード６
で表面をクリーニングした際に隣接する印字ヘッド３か
らのインクの混色や１バンドの印字のドット密度が低い
場合にノズルによっては印字中にほとんど吐出が行われ
ないため、蒸発によるインクの粘度が増加してインクの
特性が変わってしまうことがある。このために空吐箱７
を備えており、１バンド印字するごとにこの空吐箱７に
向かって後述の予備吐制御方式によって印字ヘッド３の
ブロック単位、印字ヘッド３が複数ある場合は印字ヘッ
ド単位、または印字ヘッド３内のノズル単位で予備吐を
行う。

【００２３】なお、本実施例では印字ヘッド３が４個で
構成されて多色印字を行うことができる。従って、各色
（ブラックＢ、マゼンタＭ、シアンＣ、およびイエロ
Ｙ）用にインクタンクが配備されており、制御部２内の
ヘッド駆動信号生成部２１および画像メモリ２２も各色
用に４個備えている。しかも上記のように各印字ヘッド
３は８分割され、１６ノズルを１ブロックとしている。
図５に画像メモリ２２への各データの割り付けと実際に
印字されるときのデータの相関図を示す。図５（ａ）は
画像メモリ２２への各データの割り付けマップ、図５
（ｂ）は実際に印字されるときのデータの相関図を示
す。図５（ａ）において、画像メモリ２２は左側図に示
すように各色ＢＹＭＣ用に割り付けられている。この画
像メモリ２２は１６ノズルを１ブロックとしていること
から１６ビットのメモリであり、そのアドレスは、シア
ンＣの最初のアドレス00‥00からブラックＢの最後のア
ドレスFF‥FFまである。その内の１色、この例ではシア
ンＣの中は１ヘッド（1H）は上記のように８ブロックに
分割されている。そして、１ヘッド（1H）の１ブロック
分が0 〜15までの１６ビットで構成されており１バンド
分のメモリが存在する。よって、印字ヘッド３（1H）ご
とに１バンド×１６ノズル（１ブロック）単位で画像デ
ータVDを画像メモリ２２に格納するように制御してい
る。図５（ｂ）において、１つの印字ヘッド３（1H）が
８ブロックに分割され、第１ブロック（黒塗り部分）の
１〜１６までのノズルに対応して画像メモリ２２の0 〜
15までに画像データVDが存在する。２〜８までのブロッ
クでも同様である。このような構造の印字ヘッド３を右
側図に矢印Ａで示すように１バンド走査して１バンド分
の画像を形成する。

【００２４】本実施例では上記のように各色用に印字ヘ
ッド３を４個所有している。しかし、以下の説明、主に
回路構成の説明においては、１個の印字ヘッド分のみに
ついて説明している。そして、図中の×ｎ（ｎは数字）
は同じものがｎ個有ること、またラインの上または下に
示す数字はそのラインが数字の個数だけ有ることを示し
ている。

【００２５】図６は、上記印字ヘッド駆動信号生成部２
１の内部の構成図である。図６において、印字ヘッド駆
動信号生成部２１は主に画像メモリ制御部211 、画像同
期信号生成部212 、ヘッドブロック選択信号生成部213
、ヒータ駆動信号生成部214、ドット検出部215 、予備
吐制御部216 、ＡＮＤ回路217 、およびＣＰＵインター
フェースI/F218から構成されている。これら画像メモリ
制御部211 、画像同期信号生成部212 、ヘッドブロック
選択信号生成部213 、ヒータ駆動信号生成部214 、ドッ
ト検出部215 、および予備吐制御部216 はＣＰＵインタ
ーフェースI/F218を介してそれぞれ独立にＣＰＵ２０と
接続していてＣＰＵ２０の制御の下に動作する。

【００２６】画像メモリ制御部211 は、上記のように外
部装置１から送られてくるシリアル画像データVDを数バ
ンド分画像メモリ２２に一時保持（入力）するためのア
ドレス信号の生成と保持された画像データVDを印字ヘッ
ドの走査に合わせて画像転送クロック信号CLK と同期を
とって出力するためのアドレス信号の生成を行う。入力
する時のアドレス信号の生成は外部装置１からの画像デ
ータVDの伝送タイミングにより生成され、順次画像デー
タVDを画像メモリ２２に格納する。出力する時のアドレ
ス信号の生成は後述する画像同期信号生成部212 からの
同期タイミングに合わせて生成される。

【００２７】上記画像メモリ制御部211 により画像デー
タVDを画像メモリ２２に格納した後、１バンド印字走査
する前に上記ドット検出部215 によって、次のバンドで
印字する画像データVDの中にイネーブル・データが存在
するか各ノズルごとに検出する。検出したドットデータ
はＣＰＵI/F218を介してＣＰＵ２０にフィードバックす
る。このドット検出は本実施例の特徴的な動作の１つで
あり、後述の予備吐制御部216 と相俟って印字動作のと
きにインクを吐出するノズルの存在するブロックまたは
印字ヘッドのみ予備吐を行う制御に利用される。

【００２８】画像同期信号生成部212 は、上記のように
ドット検出終了後、印字走査させてリニアセンサからリ
ニアスケール５のスリット検出信号LSにより上記画像メ
モリ２２から画像データVDを出力する時のアドレス信号
を生成する際の同期信号Hsync を生成し、印字動作が開
始される。そして、同期信号Hsync をカウントして、印
字ヘッドの走査位置を認識するとともに印字ヘッドで画
像データVDを保持する際のラッチ信号RAT の生成を行っ
ている。また、画像同期信号生成部212 は内部に比較器
を有していて、ＣＰＵ２０が印字する領域と予備吐する
領域を指定し、同期信号Hsync が指定された値までカウ
ントされると、図７に示すような印字する領域信号INar
eaと予備吐する領域信号YOareaとを生成するような構成
となっている。

【００２９】また、ヘッドブロック選択信号生成部213
は、同期信号Hsync に同期して印字ヘッドのどのブロッ
クを駆動するか選択するブロック・イネーブル信号Ben
１〜８の生成を行う。ヒータ駆動信号生成部214 も、同
期信号Hsync に同期してヒータ駆動のパルス信号Hen の
生成を行う。印字ヘッドでは、このブロック・イネーブ
ル信号Ben １〜８とヒータ駆動のパルス信号Hen と画像
データVDが全てイネーブルとなっているノズルのみイン
クの吐出が行われる。

【００３０】予備吐制御部216 は、上記ドット検出結果
からイネーブル・データのあるノズルが存在する印字ヘ
ッドまたはブロックのみブロック・イネーブル信号Ben
１〜８およびヒータ駆動のパルス信号Hen が出力される
ように制御する。そして、上記予備吐する領域信号YOar
eaがイネーブルになった時に画像データVDを強制的にイ
ネーブルになるようにし、上記選択された印字ヘッドま
たはブロックのみ予備吐を行う。また、印字する領域信
号INareaがイネーブルになった時に印字動作を行い予備
吐を行った選択された印字ヘッドまたはブロックのみイ
ンクを吐出して画像を形成するように制御する。このイ
ネーブルにするブロックの選定は上記ドット検出結果か
らＣＰＵ２０がブロック選択信号Bselを予備吐制御部21
6 に出して行い、またＣＰＵ２０はヒータ駆動のパルス
信号Hen を出力するかどうかの選択信号Hselを予備吐制
御部216 に出す。１つの印字ヘッドで見た場合、ブロッ
ク選択信号Bselが１つでも出力し、そのブロックのブロ
ック・イネーブル信号Benがでれば、選択信号Hselも出
力し、ヒータ駆動のパルス信号Hen が出力される。逆
に、全てのブロック１〜８でブロック選択信号Bselが出
力されないときには選択信号Hselを出力しなければヒー
タ駆動のパルス信号はディスイネーブルとなって予備吐
も印字動作時にもインクの吐出は行われない。複数の印
字ヘッドが存在し、印字ヘッド単位で予備吐の制御を行
う場合は、上記ブロック選択信号Bselが１つでも出力さ
れるとその印字ヘッドは予備吐を行うことになり、全て
のブロック１〜８のブロック選択信号Bselが出ないと
き、その印字ヘッドは予備吐を行わない。

【００３１】ＡＮＤ回路217 は、上記の画像同期信号生
成部212 にて生成される同期信号Hsync と、同じく画像
同期信号生成部212 から出力される印字する領域信号IN
areaとが入力すると画像メモリ制御部211 に画像メモリ
２２から画像データVDを出力するためのアドレス信号と
画像転送クロック信号CLK を出力する。従って、印字す
る領域信号INareaの出ているときのみ画像転送クロック
信号CLK により画像データVDを出力する。

【００３２】図８は、上記ドット検出部２１５の内部の
回路構成を示す図である。図８において、符号801,802,
806,および809 から824 はフリップ・フロップ回路FF、
符号803 はＡＮＤ回路、符号804 はカウンタ、符号805
は比較器、符号807 はＮＯＴ回路、符号808 はラッチ回
路を示している。ＣＰＵ２０から１つの印字ヘッドのあ
るブロックのアドレスを設定する。図５（ａ）に示す例
では、シアンＣの第１ブロックの１６ビットのスタート
・アドレスをカウンタ804 のＤ端子に設定し、同じく１
６ビットのエンド・アドレスを比較器805 の一端子に設
定する。一方、フリップ・フロップ回路FF801 にはクロ
ックパルスC16Mが入っており、このクロックパルスC16M
はＤ型フリップ・フロップ回路FF802 およびカウンタ80
4 にも入っている。従って、アドレス設定後、フリップ
・フロップ回路FF801 のＪ端子にスタート信号STをＯＮ
してダミーライトするとフリップ・フロップ回路FF801
のＱ端子からカウンタ804 をイネーブルｅｎにする信号
が出力される。この出力信号はＤ型フリップ・フロップ
回路FF802 により１ビット遅れの信号となる。この１ビ
ット遅れ信号と先の出力信号がＡＮＤ回路803 に入力す
るとその出力はカウンタ804 にロードＬＤされ、カウン
タ804 のＤ端子に設定されたスタート・アドレスからク
ロックパルスC16Mにより順次アドレス信号がカウンタ80
4 のＱ端子からアドレス・バスABにより画像メモリ２２
に出力される。Ｑ端子からエンド・アドレスが出力され
るとその信号は同時に上記比較器805 の他端子に入力す
る。比較器805 において、エンド・アドレスが出力され
たことが分かるとその出力信号はＤ型フリップ・フロッ
プ回路FF806 に入力する。このＤ型フリップ・フロップ
回路FF806 にこの出力信号が入力し、かつクロックパル
スC16MのＮＯＴ回路807により逆転したクロックパルス
が入力するとＱ端子から画像メモリ２２にエンド・アド
レスまで出力したことを示す信号が出力されＣＰＵ２０
に認識される。また、クロックパルスC16MのＮＯＴ回路
807 により逆転したクロックパルスがＣＰＵ２０に入る
とリード(read)信号RDが出される。

【００３３】このようにして画像メモリ２２からの画像
データVDの読み出しが行われると、画像メモリ２２から
データ・バスDBを介して出力された画像データVDは１６
ビットラッチ回路808 のＤ端子から入力し一時保持さ
れ、ＣＰＵ２０からリード信号RDがラッチ回路808 のＥ
端子に入力すると１６ビットの画像データVDは１６個の
フリップ・フロップ回路FF809 から824 のＪ端子に入力
する。また１６個のフリップ・フロップ回路FF809 から
824 のＫ端子にはスタート信号STが入力しているととも
に各フリップ・フロップ回路FF809 から824 にはクロッ
ク信号C16Mが入っている。これらフリップ・フロップ回
路FF809 から824 でイネーブルとなったビットのみ出力
がイネーブルで固定される。そして、ＣＰＵ２０はＤ型
フリップ・フロップ回路FF806 の出力によりフラグがエ
ンドになっていることを確認した後イネーブルで固定さ
れた出力からドットデータを読み取る。このようにし
て、上記シアンＣの第１ブロックのドットデータを読み
取り、つぎに第２ブロックのスタート・アドレスおよび
エンド・アドレスを設定して同様の動作を行う。この動
作をシアンＣの第８ブロックまで行い、続いて、マゼン
タＭ、イエロＹ、およびブラックＢの最後のアドレスFF
‥FFまで繰り返し、各印字ヘッドごとに全ブロックにわ
たって行うことによって各印字ヘッドのどのノズルを次
のバンドの印字で使用するか認識することが可能とな
る。

【００３４】図９は、上記予備吐制御部２１６の内部の
回路構成を示す図である。図９において、符号901,908,
および909 はＯＲ回路、および符号902 から907 ＡＮＤ
回路を示している。ＯＲ回路901 には、上記印字ヘッド
駆動信号生成部２１の画像メモリ制御部211 から出力さ
れる画像データVDと画像同期信号生成部212 により生成
される予備吐する領域信号YOareaが入力し、いずれかが
入力すると画像データVDを印字ヘッド３の制御回路３１
に出力する。ＡＮＤ回路902 には、上記印字ヘッド駆動
信号生成部２１の画像同期信号生成部212 により生成さ
れる印字する領域信号INareaとヘッドブロック選択信号
生成部213 により生成されるブロック・イネーブル信号
Ben が入力し、これらが共に入力するとその出力はＯＲ
回路908に入力する。ＡＮＤ回路903 には、上記印字ヘ
ッド駆動信号生成部２１のヘッドブロック選択信号生成
部213 により生成されるブロック・イネーブル信号Ben
とＣＰＵ２０から上記ドット検出の結果選定されたブロ
ックを示す信号Bselが入力し、これらが共に入力すると
その出力はＡＮＤ回路906 に入力する。ＡＮＤ回路904
には、上記印字ヘッド駆動信号生成部２１の画像同期信
号生成部212 により生成される印字する領域信号INarea
とヒータ駆動信号生成部214 により生成されるヒータ駆
動のパルス信号Hen が入力し、これらが共に入力すると
その出力はＯＲ回路909 に入力する。ＡＮＤ回路905 に
は、上記印字ヘッド駆動信号生成部２１のヒータ駆動信
号生成部214 により生成されるヒータ駆動のパルス信号
Hen とＣＰＵ２０から上記ドット検出の結果ヒータ駆動
をするか否かの選択信号Hselが入力し、これらが共に入
力するとその出力はＡＮＤ回路907 に入力する。また、
ＡＮＤ回路906 には、上記ＡＮＤ回路903 の出力と画像
同期信号生成部212 により生成される予備吐する領域信
号YOareaが入力し、これらが共に入力するとその出力は
ＯＲ回路908 に入力する。ＡＮＤ回路907 には、上記Ａ
ＮＤ回路905 の出力と画像同期信号生成部212 により生
成される予備吐する領域信号YOareaが入力し、これらが
共に入力するとその出力はＯＲ回路909 に入力する。さ
らに、ＯＲ回路908 には、上記ＡＮＤ回路902 とＡＮＤ
回路906 の出力が入力し、いずれかが入力すると選定さ
れたブロックのブロック・イネーブル信号Ben を印字ヘ
ッド３の制御回路３１に出力する。同様にＯＲ回路909
には、上記ＡＮＤ回路904 とＡＮＤ回路907 の出力が入
力し、いずれかが入力するとヒータ駆動のパルス信号He
n を印字ヘッド３の制御回路３１に出力する。

【００３５】このような構成であることから上記ドット
検出結果からＣＰＵ２０によりイネーブルの存在する印
字ヘッドまたはブロックのみブロック・イネーブル選択
信号Bsel、およびヒータ駆動選択信号Hselをイネーブル
にして（Ｈにする）、ＡＮＤ回路903,905,906,および90
7 により予備吐する領域信号YOareaがイネーブルになっ
た時のみ選定されたブロック・イネーブル信号Ben およ
びヒータ駆動のパルス信号Hen が出力され、予備吐が行
われるような制御をしている。また、ＡＮＤ回路906 で
は、予備吐する領域信号YOareaを用いて予備吐の時は強
制的に画像データVDをイネーブルになるようにし、上記
の選定によりイネーブルになった印字ヘッドまたはブロ
ックのみインクが吐出されるよう制御される。ここで、
印字ヘッド単位での予備吐の制御はヒータ駆動選択信号
Hselを用いて、またブロック単位での予備吐の制御はブ
ロック・イネーブル選択信号Bselを用いて行われる。そ
して、予備吐を終えた印字ヘッドまたはブロックの印字
動作は、ＡＮＤ回路902 および904 により印字する領域
信号INareaとブロック・イネーブル信号Ben とヒータ駆
動のパルス信号Hen により行われる。

【００３６】図１０は、上記ドット検出から予備吐の制
御を行う場合のフローチャートを示す図である。図１０
において、スタート（ステップ100 ）すると、まず、外
部装置１から次以降のバンドの画像データVDを送っても
らい画像メモリ２２に一時保持する（ステップ101 ）。
そして、次のバンドを印字する前に各印字ヘッドまたは
ブロックごとに次バンドでインク吐出する（イネーブル
・データが存在する）かどうかドット検出を行う。この
例では、まずシアンＣの第１ブロックであるｎ＝１を指
定（ステップ102 ）し、つぎに、このブロックのスター
ト・アドレスとエンド・アドレスを設定（ステップ103
）してドット検出のスタート信号をＯＮしダミーライ
ト（ステップ104 ）する。すると順次ドット検出が行わ
れる。ドット検出が行われ終了してエンド・フラグが出
た（Ｈになる）か否かを判断する（ステップ105 ）。判
断の結果、エンド・フラグが立っていない(NO)場合は引
き続きドット検出が行われ、エンド・フラグが立ってい
る(YES) 場合は、ｎブロック目のドットデータをＣＰＵ
２０は読み取る（ステップ106 ）。読み取った結果、イ
ネーブル・データが存在するかどうか（0000以上か）を
判断する（ステップ107 ）。判断の結果、イネーブル・
データが存在しない(NO)場合はブロック・イネーブル選
択信号BselをＬ即ちディスイネーブルに設定する（ステ
ップ108 ）。またイネーブル・データが存在する(YES)
場合は、ｎブロック目のブロック・イネーブル選択信号
BselをＨ即ちイネーブルに設定する（ステップ109 ）。
ここで、ｎ＝１のブロックを終了し、ｎに１を加えて
（ステップ110 ）ｎ＝２のブロックのドット検出を上記
ステップ103 からステップ109 まで行う。このようにし
てｎに１を加えていって同様のドット検出動作を繰り返
す。本実施例ではブロックを８個にしているので、この
シアンＣの印字ヘッドの８ブロック目が終了（ｎ＝８）
したか否か判断する（ステップ111 ）。判断の結果、ｎ
＝８に達していない(NO)場合は引き続きステップ103 に
戻り、ｎ＝８に達している(YES) 場合は、全ブロックの
中にイネーブル・データが１つでも存在するか否かを判
断する（ステップ112 ）。判断の結果、１つも存在しな
い(NO)場合はヒータ駆動選択信号HselをＬ即ちディスイ
ネーブルに設定する（ステップ113 ）。イネーブル・デ
ータが存在する(YES) 場合は、ヒータ駆動選択信号Hsel
をＨ即ちイネーブルに設定する（ステップ114 ）。この
ようにしてイネーブル・データが存在するノズルの予備
吐時にインクが吐出可能な状態にする。このステップ11
4 でシアンＣの印字ヘッドの一連の動作を終わる。シア
ンＣの印字ヘッドの一連の動作が終わると、逐次、マゼ
ンタＭの印字ヘッド（ステップ115 ）、イエロＹの印字
ヘッド（ステップ116 ）、およびブラックＢの印字ヘッ
ド（ステップ117 ）を同様の動作−ステップ101 からス
テップ114 までの動作を行った後、各印字ヘッドの走査
を開始し予備吐と印字動作を行って終了する（ステップ
118 ）。そして、１バンド終了後、次のバンドの画像デ
ータVDを送ってもらい画像メモリ２２に一時格納し、上
記と同じ制御を行う。

【００３７】最後に、図１１は、ノズル単位で予備吐の
制御を行う場合の予備吐制御部２１６の内部の回路構成
を示す図である。上記のブロック単位または印字ヘッド
ノズル単位で予備吐の制御を行う場合、画像データVDを
予備吐時に強制的にイネーブルにして印字ヘッドのブロ
ック選択信号Bsel１〜８をＯＮ／ＯＦＦすることにより
何れかのブロックの予備吐を行うかどうかを選択してい
たがブロック選択信号Bsel１〜８の全てをイネーブルと
し、画像データVDを各ノズルごとにＯＮ／ＯＦＦするこ
とにより、ノズル単位での予備吐の制御を行うことが可
能になる。図１１はその一実施例である。図１１におい
て、符号1101はラッチ回路、符号1102はシフトレジス
タ、符号1103はＡＮＤ回路、および符号1104はＯＲ回路
を示している。ラッチ回路1101のＤ端子にはＣＰＵ２０
のデータ・バスDBが、またＥ端子にはドット検出の結果
予備吐するデータ０〜１５が入力し一時保持される。シ
フトレジスタ1102のＤ端子にはラッチ回路1101のＱ端子
からの出力が入力し、また印字ヘッド駆動信号生成部２
１の画像メモリ制御部211 からでる画像データ転送クロ
ック信号CLK と画像同期信号生成部212 にて生成される
同期信号Hsync が入り、この同期信号Hsync が入るごと
にシフトレジスタ1102はクリアされる。ＡＮＤ回路1103
には、このシフトレジスタ1102のＱ端子から出力される
データが入力するとともに画像同期信号生成部212 にて
生成される予備吐する領域信号YOareaが入力する。この
両者が入力するとＯＲ回路1104に出力する。シフトレジ
スタ1102のＱ端子から出力されるデータは画像メモリ制
御部211 からでる画像転送クロック信号CLK により予備
吐するデータを含むデータが順次出力される。ＯＲ回路
1104には上記ＡＮＤ回路1103からのデータ信号が入力す
るとともに画像メモリ２２から画像メモリ制御部211 を
介して画像データVDが入力する。従って、上記ＡＮＤ回
路1103からのデータ信号が入力すると画像データVDを印
字ヘッド３の制御回路３１に出力して予備吐を行う。ま
た、図６にて説明したように画像データVDは印字する領
域信号INareaが出ている時にのみ画像メモリ制御部211
からでる画像転送クロック信号CLK により出力する。よ
って、ＯＲ回路1104にて予備吐を行う場合以外で画像デ
ータVDを印字ヘッド３の制御回路３１に出力する時は印
字する領域信号INareaが出ている時であって印字動作を
行っている場合である。

【００３８】この予備吐制御部２１６の回路構成の動作
・作用について説明する。まず、上記の実施例と同様
に、１バンドの印字前に１バンド分の画像データVDを画
像メモリ２２に格納し、ドット検出部215 によって各ノ
ズルのイネーブル・データの検出を行う。ドット検出終
了後、画像データVDのイネーブル・データをＣＰＵ２０
にて読み取り、そのまま１２８ビットのラッチ回路1101
のＥ端子からデータ・セットする。以上の動作を全印字
ヘッドおよび全ブロックのデータ・セットを終了後、印
字動作を開始し、シフトレジスタ1102にて画像メモリ制
御部211 から出力される画像データ転送クロック信号CL
K によりシリアル・データに変換し、予備吐する領域信
号YOareaがイネーブルとなっている時のみＡＮＤ回路11
03により出力する。さらに、その後にＯＲ回路1104で画
像データVDとのＯＲをとることにより、ノズル単位での
予備吐制御が可能となる。このようにしてノズル単位で
予備吐制御を行うことにより、ブロック単位で制御を行
うよりもインクの消費量をさらに低減させることが可能
になる。

【００３９】なお、上記実施例では、印字ヘッドのノズ
ルの数が１２８個の例で説明したが、これに限定される
ものではなく１つの印字ヘッドのノズルの数はいくつで
もよい。また、１２８個のノズルを８つのブロックに分
ける例で説明したが、これもいくつでもよい。ｎ個のブ
ロックに分けたとすると印字ヘッド駆動信号生成部２１
から出力されるブロック・イネーブル信号はBen １〜ｎ
となる。

【００４０】

【発明の効果】以上説明したように本発明の画像形成装
置によれば、１印字ヘッドのみの場合や１ブロックの
み、または、１ノズルのみしか印字を行わない場合、ま
た、単色印字、２パス印字、または４パス印字の場合な
どに、１印字ヘッド単位、１ブロック単位、または１ノ
ズル単位で予備吐を行うので、従来の予備吐と同等の効
果が得られ、かつ予備吐によるインクの消費量が軽減さ
れ、インクの補給およびインクタンクの寿命が長くな
り、コストの低減も図ることが可能となる。

【図面の簡単な説明】

【図１】本発明の画像形成装置の一実施例の概略構成図
である。

【図２】印字ヘッドを駆動する制御回路の構成を説明す
るための図である。

【図３】本発明の画像形成装置の実施例の動作タイミン
グを示す図である。

【図４】印字ヘッドのクリーニング部材の配置を説明す
るための図である。

【図５】画像メモリへの各データの割り付けと実際に印
字されるときのデータの相関図を示す図である。

【図６】印字ヘッド駆動信号生成部の内部の構成図であ
る。

【図７】印字領域信号INareaと予備吐領域信号YOareaと
その動作結果を説明するための図である。

【図８】ドット検出部の内部の回路構成を示す図であ
る。

【図９】予備吐制御部の内部の回路構成を示す図であ
る。

【図１０】ドット検出から予備吐の制御を行う場合のフ
ローチャートを示す図である。

【図１１】予備吐制御部の内部の回路構成の別の実施例
を示す図である。

【符号の説明】

１外部装置２制御部３印字ヘッド４記録紙５リニアスケール６ブレード７空吐箱

───────────────────────────────────────────────────── フロントページの続き (72)発明者安藤信明東京都三鷹市下連雀６丁目３番３号コピア株式会社内 (72)発明者李壹偉東京都三鷹市下連雀６丁目３番３号コピア株式会社内 (72)発明者森政行東京都三鷹市下連雀６丁目３番３号コピア株式会社内

Claims

【特許請求の範囲】

【請求項１】記録紙上にインクを吐出して画像を形成
する印字手段と、この印字手段を１バンドごとに走査す
る手段と、各バンドの走査をする前に予備吐を行う手段
とを有する画像形成装置において、前記印字手段を複数
のブロックに分けこのブロックごとに画像データを数バ
ンド分保持する画像記憶手段と、この画像記憶手段への
入出力を制御する手段と、前記画像記憶手段内のイネー
ブル・データの有無をノズルごとに検出する手段と、こ
の検出結果からバンド走査の際に前記印字手段の何れの
ブロックのインクを吐出するか選定する手段と、この選
定手段により選択されたブロックの予備吐を行う手段と
を設けたことを特徴とする画像形成装置。
【請求項２】記録紙上にインクを吐出して画像を形成
する印字手段と、この印字手段を１バンドごとに走査す
る手段と、各バンドの走査をする前に予備吐を行う手段
とを有する画像形成装置において、前記印字手段を複数
個有し各印字手段ごとに画像データを数バンド分保持す
る画像記憶手段と、この画像記憶手段への入出力を制御
する手段と、前記画像記憶手段内のイネーブル・データ
の有無をノズルごとに検出する手段と、この検出結果か
らバンド走査の際に前記印字手段の何れの印字手段のイ
ンクを吐出するか選定する手段と、この選定手段により
選択された印字手段の予備吐を行う手段とを設けたこと
を特徴とする画像形成装置。
【請求項３】記録紙上にインクを吐出して画像を形成
する印字手段と、この印字手段を１バンドごとに走査す
る手段と、各バンドの走査をする前に予備吐を行う手段
とを有する画像形成装置において、入力画像データを数
バンド分保持する画像記憶手段と、この画像記憶手段へ
の入出力を制御する手段と、前記画像記憶手段内のイネ
ーブル・データの有無をノズルごとに検出する手段と、
この検出結果からバンド走査の際に何れのノズルのイン
クを吐出するか選定する手段と、この選定手段により選
択されたノズルの予備吐を行う手段とを設けたことを特
徴とする画像形成装置。