JPH07264876A - Ｍｏｓｆｅｔの内部ダイオードの破壊防止方法 - Google Patents
Ｍｏｓｆｅｔの内部ダイオードの破壊防止方法Info
- Publication number
- JPH07264876A JPH07264876A JP7009383A JP938395A JPH07264876A JP H07264876 A JPH07264876 A JP H07264876A JP 7009383 A JP7009383 A JP 7009383A JP 938395 A JP938395 A JP 938395A JP H07264876 A JPH07264876 A JP H07264876A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- load
- value
- output current
- inverter device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】ＭＯＳＦＥＴのみで上下アームを構成したイン
バータで、ＭＯＳＦＥＴの内部ダイドードの破壊を防止
する。 【構成】制御回路９にインバータ装置の出力電流のゼロ
クロス点信号を生成する機能と、ゼロクロス点を計測す
るカウンタを設け、前記カウンタのリセットをインバー
タ動作のｎ倍（ｎ＝１，２，３，・・・）の周期で行
い、前記カウンタの計測値が（ｎ＋１）以上になったと
きにはＭＯＳＦＥＴ１１〜１４のゲート信号を遮断し
て、ＭＯＳＦＥＴの内部ダイドードの逆回復電流が流れ
ることによる破壊を防止する。
バータで、ＭＯＳＦＥＴの内部ダイドードの破壊を防止
する。 【構成】制御回路９にインバータ装置の出力電流のゼロ
クロス点信号を生成する機能と、ゼロクロス点を計測す
るカウンタを設け、前記カウンタのリセットをインバー
タ動作のｎ倍（ｎ＝１，２，３，・・・）の周期で行
い、前記カウンタの計測値が（ｎ＋１）以上になったと
きにはＭＯＳＦＥＴ１１〜１４のゲート信号を遮断し
て、ＭＯＳＦＥＴの内部ダイドードの逆回復電流が流れ
ることによる破壊を防止する。
Description
【０００１】
【産業上の利用分野】この発明は、例えば高周波インバ
ータ装置に使用され、上下アームのスイッチング素子と
してＭＯＳＦＥＴを使用し、負荷への出力電流が出力電
圧に対して常に位相遅れで運転されるインバータ装置の
前記ＭＯＳＦＥＴの内部ダイオードの破壊防止方法に関
する。
ータ装置に使用され、上下アームのスイッチング素子と
してＭＯＳＦＥＴを使用し、負荷への出力電流が出力電
圧に対して常に位相遅れで運転されるインバータ装置の
前記ＭＯＳＦＥＴの内部ダイオードの破壊防止方法に関
する。
【０００２】
【従来の技術】図４に従来のインバータ装置の回路構成
図を示す。図４において、６は直流電源、１１〜１４は
ＭＯＳＦＥＴ、１１ａ〜１４ａはＭＯＳＦＥＴ１１〜１
４の内部に寄生するダイオード（以下においては、内部
タイオードと称する）、１０は制御回路、７は電流検出
器、８はリアクトルとコンデンサとを直列接続した構成
の負荷、２１〜２４は逆流防止ダイオード、３１〜３４
は転流ダイオードである。
図を示す。図４において、６は直流電源、１１〜１４は
ＭＯＳＦＥＴ、１１ａ〜１４ａはＭＯＳＦＥＴ１１〜１
４の内部に寄生するダイオード（以下においては、内部
タイオードと称する）、１０は制御回路、７は電流検出
器、８はリアクトルとコンデンサとを直列接続した構成
の負荷、２１〜２４は逆流防止ダイオード、３１〜３４
は転流ダイオードである。
【０００３】ＭＯＳＦＥＴ１１〜１４は制御回路１０か
らのゲート信号によって制御されるものであって、その
動作を図５の動作波形図を参照しつつ説明する。図５に
おいて、ＩO は負荷８に流れるインバータ装置の出力電
流を示し、ＶO は負荷８にかかるインバータ装置の出力
電圧を示している。図５において、区間５１ではＭＯＳ
ＦＥＴ１１，１４がオン状態にあり、電流ＩO は直流電
源６→逆流防止ダイオード２１→ＭＯＳＦＥＴ１１→電
流検出器７→負荷８→逆流防止ダイオード２４→ＭＯＳ
ＦＥＴ１４→直流電源６のルートで流れ、区間５２でＭ
ＯＳＦＥＴ１１，１４へのゲート信号はオフ、ＭＯＳＦ
ＥＴ１２，１３のをオンすると、電流ＩO は直流電源６
→転流ダイオード３２→電流検出器７→負荷８→転流ダ
イオード３３→直流電源６のルートで流れ（転流ダイオ
ードに流れる電流を転流電流とも言う）、転流ダイオー
ド３２，３３に流れていた電流ＩO は減衰して０にな
る。次の区間５３では直流電源６→逆流防止ダイオード
２３→ＭＯＳＦＥＴ１３→負荷８→電流検出器７→逆流
防止ダイオード２２→ＭＯＳＦＥＴ１２→直流電源６の
ルートで流れ、区間５４で、ＭＯＳＦＥＴ１２，１３へ
のゲート信号はオフ、ＭＯＳＦＥＴ１１，１４のをオン
すると、電流ＩO は直流電源６→転流ダイオード３４→
負荷８→電流検出器７→転流ダイオード３１→直流電源
６のルートで流れ、転流ダイオード３１，３４に流れて
いた電流ＩO は減衰して０になる。
らのゲート信号によって制御されるものであって、その
動作を図５の動作波形図を参照しつつ説明する。図５に
おいて、ＩO は負荷８に流れるインバータ装置の出力電
流を示し、ＶO は負荷８にかかるインバータ装置の出力
電圧を示している。図５において、区間５１ではＭＯＳ
ＦＥＴ１１，１４がオン状態にあり、電流ＩO は直流電
源６→逆流防止ダイオード２１→ＭＯＳＦＥＴ１１→電
流検出器７→負荷８→逆流防止ダイオード２４→ＭＯＳ
ＦＥＴ１４→直流電源６のルートで流れ、区間５２でＭ
ＯＳＦＥＴ１１，１４へのゲート信号はオフ、ＭＯＳＦ
ＥＴ１２，１３のをオンすると、電流ＩO は直流電源６
→転流ダイオード３２→電流検出器７→負荷８→転流ダ
イオード３３→直流電源６のルートで流れ（転流ダイオ
ードに流れる電流を転流電流とも言う）、転流ダイオー
ド３２，３３に流れていた電流ＩO は減衰して０にな
る。次の区間５３では直流電源６→逆流防止ダイオード
２３→ＭＯＳＦＥＴ１３→負荷８→電流検出器７→逆流
防止ダイオード２２→ＭＯＳＦＥＴ１２→直流電源６の
ルートで流れ、区間５４で、ＭＯＳＦＥＴ１２，１３へ
のゲート信号はオフ、ＭＯＳＦＥＴ１１，１４のをオン
すると、電流ＩO は直流電源６→転流ダイオード３４→
負荷８→電流検出器７→転流ダイオード３１→直流電源
６のルートで流れ、転流ダイオード３１，３４に流れて
いた電流ＩO は減衰して０になる。
【０００４】通常の動作では、上記区間５１〜５４繰り
返すことで負荷８に対し、区間５０を周期とする交流電
力が供給され、また、制御回路１０は、電流検出器７の
検出信号により負荷８への電流ＩO が電圧ＶO に対して
常に位相遅れとなるように、ＭＯＳＦＥＴ１１〜１４へ
のゲート信号を出力している。
返すことで負荷８に対し、区間５０を周期とする交流電
力が供給され、また、制御回路１０は、電流検出器７の
検出信号により負荷８への電流ＩO が電圧ＶO に対して
常に位相遅れとなるように、ＭＯＳＦＥＴ１１〜１４へ
のゲート信号を出力している。
【０００５】
【発明が解決しようとする課題】上記のごとき構成にお
いて、例えば、負荷８を構成するリアクトルの一部また
は全部に渡って短絡し、負荷８の回路定数が急変して電
流ＩO の周波数が制御回路１０で対応範囲をこえるほど
急激に上昇した場合に、次のような問題が発生する。
いて、例えば、負荷８を構成するリアクトルの一部また
は全部に渡って短絡し、負荷８の回路定数が急変して電
流ＩO の周波数が制御回路１０で対応範囲をこえるほど
急激に上昇した場合に、次のような問題が発生する。
【０００６】電流ＩO の周波数が急激に上昇すると、電
流ＩO と電圧ＶO の関係は図５の区間５５，５６に示す
ようになり、区間５５において電流ＩO は直流電源６→
逆流防止ダイオード２１→ＭＯＳＦＥＴ１１→電流検出
器７→負荷８→逆流防止ダイオード２４→ＭＯＳＦＥＴ
１４→直流電源６のルートで流れ、区間５６において直
流電源６→転流ダイオード３４→負荷８→電流検出器７
→転流ダイオード３１→直流電源６のルートで流れる。
流ＩO と電圧ＶO の関係は図５の区間５５，５６に示す
ようになり、区間５５において電流ＩO は直流電源６→
逆流防止ダイオード２１→ＭＯＳＦＥＴ１１→電流検出
器７→負荷８→逆流防止ダイオード２４→ＭＯＳＦＥＴ
１４→直流電源６のルートで流れ、区間５６において直
流電源６→転流ダイオード３４→負荷８→電流検出器７
→転流ダイオード３１→直流電源６のルートで流れる。
【０００７】しかしながら区間５６ではＭＯＳＦＥＴの
スイッチングが電流ＩO の周波数の急変に対応できてな
いため、制御装置１０から通常のタイミング即ち転流ダ
イオードが逆回復しないタイミングで出力されるゲート
信号によりＭＯＳＦＥＴ１１，１４をオフ、ＭＯＳＦＥ
Ｔ１２，１３をオンすると、直流電源６に対して転流ダ
イオード３１→逆流防止ダイドード３２→ＭＯＳＦＥＴ
１２の短絡回路ができ、転流ダイオード３１に急峻な逆
回復電流が流れてしまい、同様に転流ダイオード３４に
も急峻な逆回復電流が流れてしまい、また、オン・オフ
タイミングが逆の場合には転流ダイオード３２，３３に
急峻な逆回復電流が流れてしまうという問題があった。
スイッチングが電流ＩO の周波数の急変に対応できてな
いため、制御装置１０から通常のタイミング即ち転流ダ
イオードが逆回復しないタイミングで出力されるゲート
信号によりＭＯＳＦＥＴ１１，１４をオフ、ＭＯＳＦＥ
Ｔ１２，１３をオンすると、直流電源６に対して転流ダ
イオード３１→逆流防止ダイドード３２→ＭＯＳＦＥＴ
１２の短絡回路ができ、転流ダイオード３１に急峻な逆
回復電流が流れてしまい、同様に転流ダイオード３４に
も急峻な逆回復電流が流れてしまい、また、オン・オフ
タイミングが逆の場合には転流ダイオード３２，３３に
急峻な逆回復電流が流れてしまうという問題があった。
【０００８】そこで、従来は転流ダイオード３１〜３４
には、急峻な逆回復電流に対して堅牢な構造の素子を用
い、またＭＯＳＦＥＴ１１〜１４に逆流防止ダイドード
２１〜２４を接続してＭＯＳＦＥＴの内部ダイオード１
１ａ〜１４ａが上記の急峻な逆回復電流によって破壊さ
れないようにしていた。上記のごとき構成によれば、Ｍ
ＯＳＦＥＴの内部ダイオード１１ａ〜１４ａを破壊から
保護することができるものの、１つのＭＯＳＦＥＴに対
して２つのダイオードを接続する必要があり、コスト
増，構成の大型化という問題があった。
には、急峻な逆回復電流に対して堅牢な構造の素子を用
い、またＭＯＳＦＥＴ１１〜１４に逆流防止ダイドード
２１〜２４を接続してＭＯＳＦＥＴの内部ダイオード１
１ａ〜１４ａが上記の急峻な逆回復電流によって破壊さ
れないようにしていた。上記のごとき構成によれば、Ｍ
ＯＳＦＥＴの内部ダイオード１１ａ〜１４ａを破壊から
保護することができるものの、１つのＭＯＳＦＥＴに対
して２つのダイオードを接続する必要があり、コスト
増，構成の大型化という問題があった。
【０００９】この発明は、上記従来技術の問題点に鑑み
てなされたものであって、ＭＯＳＦＥＴによってインバ
ータ装置を構成する際に、ＭＯＳＦＥＴの外部にダイド
ードを接続することなくその内部ダイオードを転流ダイ
オードとして用いても、ＭＯＳＦＥＴの内部ダイオード
が破壊されないようにするためのＭＯＳＦＥＴの内部ダ
イオードの破壊防止方法の提供を目的とする。
てなされたものであって、ＭＯＳＦＥＴによってインバ
ータ装置を構成する際に、ＭＯＳＦＥＴの外部にダイド
ードを接続することなくその内部ダイオードを転流ダイ
オードとして用いても、ＭＯＳＦＥＴの内部ダイオード
が破壊されないようにするためのＭＯＳＦＥＴの内部ダ
イオードの破壊防止方法の提供を目的とする。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に、この第１の発明では、直流電源に、ＭＯＳＦＥＴか
らなる上下アームが接続され、この上アームと下アーム
の接続点に負荷を接続し、この負荷に前記ＭＯＳＦＥＴ
のオン時間を調整して、前記負荷に対して常に電圧より
位相の遅れた交流電流を出力するフルブリッジまたはハ
ーフブリッジインバータ装置の前記ＭＯＳＦＥＴの内部
ダイオードの破壊防止方法において、前記インバータ装
置の出力電流の周波数が予め定めた周波数より高くなっ
たことを検知したときに前記ＭＯＳＦＥＴのゲート信号
を遮断する。
に、この第１の発明では、直流電源に、ＭＯＳＦＥＴか
らなる上下アームが接続され、この上アームと下アーム
の接続点に負荷を接続し、この負荷に前記ＭＯＳＦＥＴ
のオン時間を調整して、前記負荷に対して常に電圧より
位相の遅れた交流電流を出力するフルブリッジまたはハ
ーフブリッジインバータ装置の前記ＭＯＳＦＥＴの内部
ダイオードの破壊防止方法において、前記インバータ装
置の出力電流の周波数が予め定めた周波数より高くなっ
たことを検知したときに前記ＭＯＳＦＥＴのゲート信号
を遮断する。
【００１１】第２の発明では、前記ＭＯＳＦＥＴの内部
ダイオードの破壊防止方法において、前記出力電流のゼ
ロクロス点を検出し、該ゼロクロス点が予め定めた時刻
より先に検出されたときに前記ＭＯＳＦＥＴのゲート信
号を遮断する。第３の発明では、前記ＭＯＳＦＥＴの内
部ダイオードの破壊防止方法において、前記インバータ
装置の動作の半周期のｎ倍（ｎ＝１，２，３，・・・）
毎に任意の時点でリセットされる１つまたは複数個のカ
ウンタによって前記出力電流のゼロクロス点を計測し、
カウント開始からリセットされるまでの期間に前記カウ
ンタのうち少なくとも１つの計測値がｎ＋１回に達した
ときに前記ＭＯＳＦＥＴのゲート信号を遮断する。
ダイオードの破壊防止方法において、前記出力電流のゼ
ロクロス点を検出し、該ゼロクロス点が予め定めた時刻
より先に検出されたときに前記ＭＯＳＦＥＴのゲート信
号を遮断する。第３の発明では、前記ＭＯＳＦＥＴの内
部ダイオードの破壊防止方法において、前記インバータ
装置の動作の半周期のｎ倍（ｎ＝１，２，３，・・・）
毎に任意の時点でリセットされる１つまたは複数個のカ
ウンタによって前記出力電流のゼロクロス点を計測し、
カウント開始からリセットされるまでの期間に前記カウ
ンタのうち少なくとも１つの計測値がｎ＋１回に達した
ときに前記ＭＯＳＦＥＴのゲート信号を遮断する。
【００１２】第４の発明では、前記ＭＯＳＦＥＴの内部
ダイオードの破壊防止方法において、前記インバータ装
置の動作の半周期のｎ倍（ｎ＝１，２，３，・・・）毎
に任意の時点でリセットされ、かつリセットのタイミン
グが互いに異なる複数個のカウンタによって前記出力電
流のゼロクロス点を計測し、カウント開始からリセット
されるまでの期間に前記カウンタのうち少なくとも１つ
の計測値がｎ＋１回に達したときに前記ＭＯＳＦＥＴの
ゲート信号を遮断する。
ダイオードの破壊防止方法において、前記インバータ装
置の動作の半周期のｎ倍（ｎ＝１，２，３，・・・）毎
に任意の時点でリセットされ、かつリセットのタイミン
グが互いに異なる複数個のカウンタによって前記出力電
流のゼロクロス点を計測し、カウント開始からリセット
されるまでの期間に前記カウンタのうち少なくとも１つ
の計測値がｎ＋１回に達したときに前記ＭＯＳＦＥＴの
ゲート信号を遮断する。
【００１３】第５の発明では、前記ＭＯＳＦＥＴの内部
ダイオードの破壊防止方法において、前記インバータ装
置の出力電流の絶対値の瞬時値が、該出力電流の周波数
の周期より十分長い周期で該絶対値のピーク値に比例，
追従する比較値を越えたことを検知したときに前記ＭＯ
ＳＦＥＴのゲート信号を遮断する。第６の発明では、前
記ＭＯＳＦＥＴの内部ダイオードの破壊防止方法におい
て、前記インバータ装置の出力電流の接線の傾きの絶対
値が該インバータ装置のスイッチング動作半周期前の同
絶対値よりも増加したことを検知したときに前記ＭＯＳ
ＦＥＴのゲート信号を遮断する。
ダイオードの破壊防止方法において、前記インバータ装
置の出力電流の絶対値の瞬時値が、該出力電流の周波数
の周期より十分長い周期で該絶対値のピーク値に比例，
追従する比較値を越えたことを検知したときに前記ＭＯ
ＳＦＥＴのゲート信号を遮断する。第６の発明では、前
記ＭＯＳＦＥＴの内部ダイオードの破壊防止方法におい
て、前記インバータ装置の出力電流の接線の傾きの絶対
値が該インバータ装置のスイッチング動作半周期前の同
絶対値よりも増加したことを検知したときに前記ＭＯＳ
ＦＥＴのゲート信号を遮断する。
【００１４】第７の発明では、前記ＭＯＳＦＥＴの内部
ダイオードの破壊防止方法において、前記インバータ装
置の出力電流の絶対値のピーク値を該出力電流の周波数
の周期より十分長い周期で保持し、この保持したピーク
値から前記絶対値を減算した値で充電し、この充電した
値の最大値を前記出力電流の周波数の周期の半分の期間
で零に放電する充放電回路の出力値に前記絶対値を加算
した値が、前記出力電流の周波数の周期より十分長い周
期で前記絶対値のピーク値に比例，追従する比較値を越
えたことを検知したときに前記ＭＯＳＦＥＴのゲート信
号を遮断する。
ダイオードの破壊防止方法において、前記インバータ装
置の出力電流の絶対値のピーク値を該出力電流の周波数
の周期より十分長い周期で保持し、この保持したピーク
値から前記絶対値を減算した値で充電し、この充電した
値の最大値を前記出力電流の周波数の周期の半分の期間
で零に放電する充放電回路の出力値に前記絶対値を加算
した値が、前記出力電流の周波数の周期より十分長い周
期で前記絶対値のピーク値に比例，追従する比較値を越
えたことを検知したときに前記ＭＯＳＦＥＴのゲート信
号を遮断する。
【００１５】
【作用】上記第１〜第４の発明によれば、通常動作では
負荷への出力電流が出力電圧に対して常に遅れた位相に
なるように制御回路からＭＯＳＦＥＴのゲート信号をオ
ン・オフさせるのでＭＯＳＦＥＴの内部ダイオードには
急峻な逆回復電流が流れることはなく、前記負荷を構成
するリアクトルの一部または全部が短絡される等によっ
て、前記負荷の回路定数が急変し、前記出力電流の周波
数が急激に上昇した場合には、このことを検知して速や
かに全てのＭＯＳＦＥＴのゲート信号を遮断するので、
従来例のようにＭＯＳＦＥＴの外部に逆流防止ダイドー
ドと転流ダイオードとを付加しなくても、急峻な逆回復
電流が流れずにインバータ装置は停止し、ＭＯＳＦＥＴ
の急峻な逆回復電流による破壊が防止される。
負荷への出力電流が出力電圧に対して常に遅れた位相に
なるように制御回路からＭＯＳＦＥＴのゲート信号をオ
ン・オフさせるのでＭＯＳＦＥＴの内部ダイオードには
急峻な逆回復電流が流れることはなく、前記負荷を構成
するリアクトルの一部または全部が短絡される等によっ
て、前記負荷の回路定数が急変し、前記出力電流の周波
数が急激に上昇した場合には、このことを検知して速や
かに全てのＭＯＳＦＥＴのゲート信号を遮断するので、
従来例のようにＭＯＳＦＥＴの外部に逆流防止ダイドー
ドと転流ダイオードとを付加しなくても、急峻な逆回復
電流が流れずにインバータ装置は停止し、ＭＯＳＦＥＴ
の急峻な逆回復電流による破壊が防止される。
【００１６】また、上記第５の発明によれば、前記負荷
を構成するリアクトルの一部または全部が短絡される等
によって、前記負荷の回路定数が急変し、前記出力電流
の絶対値が急激に上昇した場合には、このことを検知し
て速やかに全てのＭＯＳＦＥＴのゲート信号を遮断する
ので、従来例のようにＭＯＳＦＥＴの外部に逆流防止ダ
イドードと転流ダイオードとを付加しなくても、急峻な
逆回復電流が流れずにインバータ装置は停止し、ＭＯＳ
ＦＥＴの急峻な逆回復電流による破壊が防止される。
を構成するリアクトルの一部または全部が短絡される等
によって、前記負荷の回路定数が急変し、前記出力電流
の絶対値が急激に上昇した場合には、このことを検知し
て速やかに全てのＭＯＳＦＥＴのゲート信号を遮断する
ので、従来例のようにＭＯＳＦＥＴの外部に逆流防止ダ
イドードと転流ダイオードとを付加しなくても、急峻な
逆回復電流が流れずにインバータ装置は停止し、ＭＯＳ
ＦＥＴの急峻な逆回復電流による破壊が防止される。
【００１７】さらに、上記第６，第７の発明によれば、
前記負荷を構成するリアクトルの一部または全部が短絡
される等によって、前記負荷の回路定数が急変し、前記
出力電流の周波数または絶対値が急激に上昇した場合に
は、このことを検知して速やかに全てのＭＯＳＦＥＴの
ゲート信号を遮断するので、従来例のようにＭＯＳＦＥ
Ｔの外部に逆流防止ダイドードと転流ダイオードとを付
加しなくても、急峻な逆回復電流が流れずにインバータ
装置は停止し、ＭＯＳＦＥＴの急峻な逆回復電流による
破壊が防止される。
前記負荷を構成するリアクトルの一部または全部が短絡
される等によって、前記負荷の回路定数が急変し、前記
出力電流の周波数または絶対値が急激に上昇した場合に
は、このことを検知して速やかに全てのＭＯＳＦＥＴの
ゲート信号を遮断するので、従来例のようにＭＯＳＦＥ
Ｔの外部に逆流防止ダイドードと転流ダイオードとを付
加しなくても、急峻な逆回復電流が流れずにインバータ
装置は停止し、ＭＯＳＦＥＴの急峻な逆回復電流による
破壊が防止される。
【００１８】
【実施例】図１はこの発明の実施例を示すインバータ装
置の回路構成図であり、図２は図１の動作を示す動作波
形図である。以下において、図４と同一の機能を有する
ものには同一符号を付して説明を省略し、異なる機能の
ものを中心に説明する。ここで、図１において、９はイ
ンバータ装置を制御する制御回路であり、制御回路９
は、図２（ａ）に示すインバータ出力電流ＩO のゼロク
ロス点を示すゼロクロス点信号（図２（ｆ））を生成す
る機能と、１つまたは複数のカウンタとを備えている。
置の回路構成図であり、図２は図１の動作を示す動作波
形図である。以下において、図４と同一の機能を有する
ものには同一符号を付して説明を省略し、異なる機能の
ものを中心に説明する。ここで、図１において、９はイ
ンバータ装置を制御する制御回路であり、制御回路９
は、図２（ａ）に示すインバータ出力電流ＩO のゼロク
ロス点を示すゼロクロス点信号（図２（ｆ））を生成す
る機能と、１つまたは複数のカウンタとを備えている。
【００１９】まず、この発明の第１の実施例として、前
記制御回路９が、インバータ動作の半周期毎にリセット
され互いにリセットタイミングの異なる２つのカウンタ
Ａ，Ｂが備えている場合について説明する。該カウンタ
Ａ，Ｂは、前記ゼロクロス点信号を図２（ｆ），（ｈ）
の如くカウントするのであるが、カウンタＡ，Ｂは共に
インバータ動作の半周期毎にリセットされるため、通常
はゼロクロス点信号を１つカウントして（カウント値
１）リセットされ、そのカウント値は「２」になること
はない。
記制御回路９が、インバータ動作の半周期毎にリセット
され互いにリセットタイミングの異なる２つのカウンタ
Ａ，Ｂが備えている場合について説明する。該カウンタ
Ａ，Ｂは、前記ゼロクロス点信号を図２（ｆ），（ｈ）
の如くカウントするのであるが、カウンタＡ，Ｂは共に
インバータ動作の半周期毎にリセットされるため、通常
はゼロクロス点信号を１つカウントして（カウント値
１）リセットされ、そのカウント値は「２」になること
はない。
【００２０】ここで、負荷８を構成するリアクトルの一
部または全部が短絡されるなどの異常が発生し、負荷８
の回路定数が急変して出力電流ＩO の周波数が急激に上
昇すると、異常発生直前のゼロクロス点から異常発生直
後のゼロクロス点までの時間は短くなるため、前記カウ
ンタＡ，Ｂのうち少なくとも一方のカウンタはリセット
タイミングが来る前に２つ目のゼロクロス点信号をカウ
ントしそのカウント値が「２」となる。
部または全部が短絡されるなどの異常が発生し、負荷８
の回路定数が急変して出力電流ＩO の周波数が急激に上
昇すると、異常発生直前のゼロクロス点から異常発生直
後のゼロクロス点までの時間は短くなるため、前記カウ
ンタＡ，Ｂのうち少なくとも一方のカウンタはリセット
タイミングが来る前に２つ目のゼロクロス点信号をカウ
ントしそのカウント値が「２」となる。
【００２１】制御回路９は、前記カウンタＡ，Ｂのうち
１つでもそのカウント値が「２」になった時点でＭＯＳ
ＦＥＴ１１〜１４に対する全てのゲート信号遮断（ＯＦ
Ｆ）し、ＭＯＳＦＥＴ１１〜１４の内部ダイオードに急
峻な逆回復電流が流れるのを阻止する。また、前記負荷
８における異常が図５の如きタイミングで発生したとし
ても、この発明によれば区間５５の終わりであるゼロク
ロス点を検出した時点でＭＯＳＦＥＴ１１〜１４に対す
る全てのゲート信号遮断し、同様に、ＭＯＳＦＥＴ１１
〜１４の内部ダイオードに急峻な逆回復電流が流れるの
を阻止する。
１つでもそのカウント値が「２」になった時点でＭＯＳ
ＦＥＴ１１〜１４に対する全てのゲート信号遮断（ＯＦ
Ｆ）し、ＭＯＳＦＥＴ１１〜１４の内部ダイオードに急
峻な逆回復電流が流れるのを阻止する。また、前記負荷
８における異常が図５の如きタイミングで発生したとし
ても、この発明によれば区間５５の終わりであるゼロク
ロス点を検出した時点でＭＯＳＦＥＴ１１〜１４に対す
る全てのゲート信号遮断し、同様に、ＭＯＳＦＥＴ１１
〜１４の内部ダイオードに急峻な逆回復電流が流れるの
を阻止する。
【００２２】次に、この発明の第２の実施例として、制
御回路９が、インバータ動作の半周期のｎ倍周期毎（こ
こではｎ＝２の場合）にリセットされ互いにリセットタ
イミングの異なる２つのカウンタＣ，Ｄを備えている場
合について説明する。図３は図２と同様の動作波形図で
あるが、カウンタのリセットタイミングが異なるため、
図３（ｉ），（ｊ）の波形が図２（ｇ），（ｈ）とは異
なっている。カウンタＣ，Ｄはインバータ動作の半周期
の２倍周期でリセットされるため、カウンタＣ，Ｄにお
いてゼロクロス点信号（図３（ｆ））は図３（ｉ），
（ｊ）の如く、「２」まで（ｎまで）カウントされる。
御回路９が、インバータ動作の半周期のｎ倍周期毎（こ
こではｎ＝２の場合）にリセットされ互いにリセットタ
イミングの異なる２つのカウンタＣ，Ｄを備えている場
合について説明する。図３は図２と同様の動作波形図で
あるが、カウンタのリセットタイミングが異なるため、
図３（ｉ），（ｊ）の波形が図２（ｇ），（ｈ）とは異
なっている。カウンタＣ，Ｄはインバータ動作の半周期
の２倍周期でリセットされるため、カウンタＣ，Ｄにお
いてゼロクロス点信号（図３（ｆ））は図３（ｉ），
（ｊ）の如く、「２」まで（ｎまで）カウントされる。
【００２３】ここで、負荷８を構成するリアクトルの一
部または全部が短絡されるなどの異常が発生し、負荷８
の回路定数が急変して出力電流ＩO の周波数が急激に上
昇すると、異常発生直前のゼロクロス点から異常発生直
後のゼロクロス点までの時間は短くなるため、前記カウ
ンタＣ，Ｄのうち少なくとも一方のカウンタはリセット
タイミングが来る前に３つ目のゼロクロス点信号をカウ
ントしそのカウント値が「３」即ち「ｎ＋１」となる。
部または全部が短絡されるなどの異常が発生し、負荷８
の回路定数が急変して出力電流ＩO の周波数が急激に上
昇すると、異常発生直前のゼロクロス点から異常発生直
後のゼロクロス点までの時間は短くなるため、前記カウ
ンタＣ，Ｄのうち少なくとも一方のカウンタはリセット
タイミングが来る前に３つ目のゼロクロス点信号をカウ
ントしそのカウント値が「３」即ち「ｎ＋１」となる。
【００２４】制御回路９は、前記カウンタＣ，Ｄのうち
１つでもそのカウント値が「３」になった時点でＭＯＳ
ＦＥＴ１１〜１４に対する全てのゲート信号遮断（ＯＦ
Ｆ）し、ＭＯＳＦＥＴ１１〜１４の内部ダイオードに急
峻な逆回復電流が流れるのを阻止する。上記の如く、イ
ンバータ動作の半周期のｎ倍毎に任意の時点でリセット
される１つまたは複数個のカウンタを設け、あるいは、
インバータ動作の半周期のｎ倍毎に任意の時点でリセッ
トされ、かつリセットタイミングの異なる１つまたは複
数個のカウンタを設けることにより、出力電流ＩO の周
波数が急激に上昇するような異常がインバータ動作のど
のタイミングで発生してもこれを素早く検知できＭＯＳ
ＦＥＴ１２〜１４の内部ダイオードのに急峻な逆回復電
流が流れるのを阻止することができる。
１つでもそのカウント値が「３」になった時点でＭＯＳ
ＦＥＴ１１〜１４に対する全てのゲート信号遮断（ＯＦ
Ｆ）し、ＭＯＳＦＥＴ１１〜１４の内部ダイオードに急
峻な逆回復電流が流れるのを阻止する。上記の如く、イ
ンバータ動作の半周期のｎ倍毎に任意の時点でリセット
される１つまたは複数個のカウンタを設け、あるいは、
インバータ動作の半周期のｎ倍毎に任意の時点でリセッ
トされ、かつリセットタイミングの異なる１つまたは複
数個のカウンタを設けることにより、出力電流ＩO の周
波数が急激に上昇するような異常がインバータ動作のど
のタイミングで発生してもこれを素早く検知できＭＯＳ
ＦＥＴ１２〜１４の内部ダイオードのに急峻な逆回復電
流が流れるのを阻止することができる。
【００２５】また、この発明の第３の実施例として、制
御回路９が図６に示す絶対値変換回路９１と比較値発生
回路９２と比較器９３とを備えている場合について、図
７に示す図６の回路の動作波形図を参照しつつ、以下に
説明する。すなわち図６の回路は、図７（ａ）に示す出
力電流ＩO を図７（ｂ）に示す絶対値に変換する絶対値
変換回路９１の出力と、前記出力電流ＩO の周波数の周
期より十分長い周期で該ＩO の絶対値のピーク値に比
例，追従する図７（ｃ）に示す比較値を発生する比較値
発生回路９２の出力とを比較する比較器９３から構成さ
れる。
御回路９が図６に示す絶対値変換回路９１と比較値発生
回路９２と比較器９３とを備えている場合について、図
７に示す図６の回路の動作波形図を参照しつつ、以下に
説明する。すなわち図６の回路は、図７（ａ）に示す出
力電流ＩO を図７（ｂ）に示す絶対値に変換する絶対値
変換回路９１の出力と、前記出力電流ＩO の周波数の周
期より十分長い周期で該ＩO の絶対値のピーク値に比
例，追従する図７（ｃ）に示す比較値を発生する比較値
発生回路９２の出力とを比較する比較器９３から構成さ
れる。
【００２６】通常の動作状態では（図７（ｃ），区間
（Ａ））、出力電流ＩO の絶対値の瞬時値が、出力電流
ＩO の周波数の周期より十分長い周期で該ＩO の絶対値
のピーク値の変化に比例，追従させた比較値を越えるこ
とはない。ここで、負荷８を構成するリアクトルの一部
または全部が短絡されるなどの異常が発生し、負荷８の
回路定数が急変して出力電流ＩO が急激に上昇すると
（図７（ａ））、出力電流ＩO の絶対値の瞬時値が、急
激な出力電流ＩO の変化には比例，追従しない前記比較
値を越えた時点で（図７（ｃ），区間（Ｂ））、比較器
９３が動作して（図７（ｄ））、ＭＯＳＦＥＴ１１〜１
４に対する全てのゲート信号遮断（ＯＦＦ）し、ＭＯＳ
ＦＥＴ１１〜１４の内部ダイオードに急峻な逆回復電流
が流れるのを阻止する。
（Ａ））、出力電流ＩO の絶対値の瞬時値が、出力電流
ＩO の周波数の周期より十分長い周期で該ＩO の絶対値
のピーク値の変化に比例，追従させた比較値を越えるこ
とはない。ここで、負荷８を構成するリアクトルの一部
または全部が短絡されるなどの異常が発生し、負荷８の
回路定数が急変して出力電流ＩO が急激に上昇すると
（図７（ａ））、出力電流ＩO の絶対値の瞬時値が、急
激な出力電流ＩO の変化には比例，追従しない前記比較
値を越えた時点で（図７（ｃ），区間（Ｂ））、比較器
９３が動作して（図７（ｄ））、ＭＯＳＦＥＴ１１〜１
４に対する全てのゲート信号遮断（ＯＦＦ）し、ＭＯＳ
ＦＥＴ１１〜１４の内部ダイオードに急峻な逆回復電流
が流れるのを阻止する。
【００２７】さらに、この発明の第４の実施例として、
制御回路９が図８に示す絶対値変換回路９１とピークホ
ールド回路９４と充放電回路９５と加算器９６と比較値
発生回路９７と比較器９８とを備えている場合につい
て、図９に示す図８の回路の動作波形図を参照しつつ、
以下に説明する。すなわち図８の回路は、図９（ａ）に
示す出力電流ＩO を図９（ｂ）に示す絶対値に変換する
絶対値変換回路９１の出力と、この出力電流ＩO の絶対
値のピーク値を該出力電流の周波数の周期より十分長い
周期で保持するピークホールド回路９４と、この保持し
たホールド値（図９（ｃ））から前記絶対値を減算した
値で充電し、この充電した値の最大値を前記出力電流の
周波数の周期の半分の期間で零に放電する充放電回路９
５と、この充放電回路９５の出力値（図９（ｃ））に前
記ＩO の絶対値を加算する加算器９６と、前記出力電流
ＩO の周波数の周期より十分長い周期で前記絶対値のピ
ーク値に比例，追従する比較値を発生する比較値発生回
路９７と、加算器９６の出力値（図９（ｄ））と比較値
発生回路９７の出力値（図９（ｄ））とを比較する比較
器９８とから構成される。
制御回路９が図８に示す絶対値変換回路９１とピークホ
ールド回路９４と充放電回路９５と加算器９６と比較値
発生回路９７と比較器９８とを備えている場合につい
て、図９に示す図８の回路の動作波形図を参照しつつ、
以下に説明する。すなわち図８の回路は、図９（ａ）に
示す出力電流ＩO を図９（ｂ）に示す絶対値に変換する
絶対値変換回路９１の出力と、この出力電流ＩO の絶対
値のピーク値を該出力電流の周波数の周期より十分長い
周期で保持するピークホールド回路９４と、この保持し
たホールド値（図９（ｃ））から前記絶対値を減算した
値で充電し、この充電した値の最大値を前記出力電流の
周波数の周期の半分の期間で零に放電する充放電回路９
５と、この充放電回路９５の出力値（図９（ｃ））に前
記ＩO の絶対値を加算する加算器９６と、前記出力電流
ＩO の周波数の周期より十分長い周期で前記絶対値のピ
ーク値に比例，追従する比較値を発生する比較値発生回
路９７と、加算器９６の出力値（図９（ｄ））と比較値
発生回路９７の出力値（図９（ｄ））とを比較する比較
器９８とから構成される。
【００２８】通常の動作状態では（図９（ｅ），区間
（Ｃ））、前記加算器の出力値（図９（ｄ））が、前記
出力電流ＩO の周波数の周期より十分大きな周期で該Ｉ
O の絶対値のピーク値の変化に比例，追従させた比較値
（図９（ｄ））を越えることはない。ここで、負荷８を
構成するリアクトルの一部または全部が短絡されるなど
の異常が発生し、負荷８の回路定数が急変して出力電流
ＩO の周波数が急激に上昇すると（図９（ａ））、充放
電回路９５は出力は、前述の放電が終わらないうちに次
の充電が行われ（図９（ｃ））、この充放電回路９５は
出力値と前記ＩO の絶対値を加算する加算器９６の出力
値（図９（ｄ））は、増大し、この増大した値が前記比
較値を越えた時点で（図９（ｅ），区間（Ｄ））、比較
器９８が動作して（図９（ｅ））、ＭＯＳＦＥＴ１１〜
１４に対する全てのゲート信号遮断（ＯＦＦ）し、ＭＯ
ＳＦＥＴ１１〜１４の内部ダイオードに急峻な逆回復電
流が流れるのを阻止する。
（Ｃ））、前記加算器の出力値（図９（ｄ））が、前記
出力電流ＩO の周波数の周期より十分大きな周期で該Ｉ
O の絶対値のピーク値の変化に比例，追従させた比較値
（図９（ｄ））を越えることはない。ここで、負荷８を
構成するリアクトルの一部または全部が短絡されるなど
の異常が発生し、負荷８の回路定数が急変して出力電流
ＩO の周波数が急激に上昇すると（図９（ａ））、充放
電回路９５は出力は、前述の放電が終わらないうちに次
の充電が行われ（図９（ｃ））、この充放電回路９５は
出力値と前記ＩO の絶対値を加算する加算器９６の出力
値（図９（ｄ））は、増大し、この増大した値が前記比
較値を越えた時点で（図９（ｅ），区間（Ｄ））、比較
器９８が動作して（図９（ｅ））、ＭＯＳＦＥＴ１１〜
１４に対する全てのゲート信号遮断（ＯＦＦ）し、ＭＯ
ＳＦＥＴ１１〜１４の内部ダイオードに急峻な逆回復電
流が流れるのを阻止する。
【００２９】
【発明の効果】この発明によれば、インバータ装置の負
荷を構成するリアクトルの一部または全部が短絡される
等によって、前記負荷の回路定数が急変し、インバータ
装置の出力電流の周波数、又は絶対値が急激に上昇した
場合には、このことを検知して速やかに全てのＭＯＳＦ
ＥＴのゲート信号遮断するので、従来例のようにＭＯＳ
ＦＥＴの外部に逆流防止ダイオードと転流ダイオードと
を付加しなくても、急峻な逆回復電流が流れずにインバ
ータ装置は停止し、ＭＯＳＦＥＴの急峻な逆回復電流に
よる破壊が防止されるので、インバータ装置の小型化，
コストダウンが計れる。
荷を構成するリアクトルの一部または全部が短絡される
等によって、前記負荷の回路定数が急変し、インバータ
装置の出力電流の周波数、又は絶対値が急激に上昇した
場合には、このことを検知して速やかに全てのＭＯＳＦ
ＥＴのゲート信号遮断するので、従来例のようにＭＯＳ
ＦＥＴの外部に逆流防止ダイオードと転流ダイオードと
を付加しなくても、急峻な逆回復電流が流れずにインバ
ータ装置は停止し、ＭＯＳＦＥＴの急峻な逆回復電流に
よる破壊が防止されるので、インバータ装置の小型化，
コストダウンが計れる。
【００３０】さらに、ＭＯＳＦＥＴのみで上下アームが
構成できるので、従来の方法に比べて、インバータ装置
の電力用半導体素子の通電損失が減少し、インバータ装
置の変換効率が向上する。
構成できるので、従来の方法に比べて、インバータ装置
の電力用半導体素子の通電損失が減少し、インバータ装
置の変換効率が向上する。
【図１】この発明の実施例を示すインバータ装置の回路
構成図
構成図
【図２】図１の動作を説明する波形図
【図３】図１の動作を説明する波形図
【図４】従来例を示すインバータ装置の回路構成図
【図５】図４の動作を説明する波形図
【図６】この発明の第３の実施例を説明する回路構成図
【図７】図６の動作を説明する波形図
【図８】この発明の第４の実施例を説明する回路構成図
【図９】図８の動作を説明する波形図
６…直流電源、７…電流検出器、８…負荷、９，１０…
制御回路、１１〜１４…ＭＯＳＦＥＴ、１１ａ〜１４ａ
…ＭＯＳＦＥＴの内部ダイオード、２１〜２４…逆流防
止ダイオード、３１〜３４…転流ダイオード、Ｉ0 …出
力電流、Ｖ0 …出力電圧、９１…絶対値変換回路、９
２，９７…比較値発生回路、９３，９８…比較器、９４
…ピークホールド回路、９５…充放電回路。
制御回路、１１〜１４…ＭＯＳＦＥＴ、１１ａ〜１４ａ
…ＭＯＳＦＥＴの内部ダイオード、２１〜２４…逆流防
止ダイオード、３１〜３４…転流ダイオード、Ｉ0 …出
力電流、Ｖ0 …出力電圧、９１…絶対値変換回路、９
２，９７…比較値発生回路、９３，９８…比較器、９４
…ピークホールド回路、９５…充放電回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 清和 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内
Claims (7)
- 【請求項１】直流電源に、ＭＯＳＦＥＴからなる上下ア
ームが接続され、この上アームと下アームの接続点に負
荷を接続し、この負荷に前記ＭＯＳＦＥＴのオン時間を
調整して、前記負荷に対して常に電圧より位相の遅れた
交流電流を出力するフルブリッジまたはハーフブリッジ
インバータ装置の前記ＭＯＳＦＥＴの内部ダイオードの
破壊防止方法において、 前記インバータ装置の出力電流の周波数が予め定めた周
波数より高くなったことを検知したときに前記ＭＯＳＦ
ＥＴのゲート信号を遮断することを特徴とするＭＯＳＦ
ＥＴの内部ダイオードの破壊防止方法。 - 【請求項２】直流電源に、ＭＯＳＦＥＴからなる上下ア
ームが接続され、この上アームと下アームの接続点に負
荷を接続し、この負荷に前記ＭＯＳＦＥＴのオン時間を
調整して、前記負荷に対して常に電圧より位相の遅れた
交流電流を出力するフルブリッジまたはハーフブリッジ
インバータ装置の前記ＭＯＳＦＥＴの内部ダイオードの
破壊防止方法において、 前記出力電流のゼロクロス点を検出し、該ゼロクロス点
が予め定めた時刻より先に検出されたときに前記ＭＯＳ
ＦＥＴのゲート信号を遮断することを特徴とするＭＯＳ
ＦＥＴの内部ダイオードの破壊防止方法。 - 【請求項３】請求項２に記載のＭＯＳＦＥＴの内部ダイ
オードの破壊防止方法において、 前記インバータ装置の動作の半周期のｎ倍（ｎ＝１，
２，３，・・・）毎に任意の時点でリセットされる１つ
または複数個のカウンタによって前記出力電流のゼロク
ロス点を計測し、カウント開始からリセットされるまで
の期間に前記カウンタのうち少なくとも１つの計測値が
ｎ＋１回に達したときに前記ＭＯＳＦＥＴのゲート信号
を遮断することを特徴とするＭＯＳＦＥＴの内部ダイオ
ードの破壊防止方法。 - 【請求項４】請求項２に記載のＭＯＳＦＥＴの内部ダイ
オードの破壊防止方法において、 前記インバータ装置の動作の半周期のｎ倍（ｎ＝１，
２，３，・・・）毎に任意の時点でリセットされ、かつ
リセットのタイミングが互いに異なる複数個のカウンタ
によって前記出力電流のゼロクロス点を計測し、カウン
ト開始からリセットされるまでの期間に前記カウンタの
うち少なくとも１つの計測値がｎ＋１回に達したときに
前記ＭＯＳＦＥＴのゲート信号を遮断することを特徴と
するＭＯＳＦＥＴの内部ダイオードの破壊防止方法。 - 【請求項５】直流電源に、ＭＯＳＦＥＴからなる上下ア
ームが接続され、この上アームと下アームの接続点に負
荷を接続し、この負荷に前記ＭＯＳＦＥＴのオン時間を
調整して、前記負荷に対して常に電圧より位相の遅れた
交流電流を出力するフルブリッジまたはハーフブリッジ
インバータ装置の前記ＭＯＳＦＥＴの内部ダイオードの
破壊防止方法において、 前記インバータ装置の出力電流の絶対値の瞬時値が、該
出力電流の周波数の周期より十分長い周期で該絶対値の
ピーク値に比例，追従する比較値を越えたことを検知し
たときに前記ＭＯＳＦＥＴのゲート信号を遮断すること
を特徴とするＭＯＳＦＥＴの内部ダイオードの破壊防止
方法。 - 【請求項６】直流電源に、ＭＯＳＦＥＴからなる上下ア
ームが接続され、この上アームと下アームの接続点に負
荷を接続し、この負荷に前記ＭＯＳＦＥＴのオン時間を
調整して、前記負荷に対して常に電圧より位相の遅れた
交流電流を出力するフルブリッジまたはハーフブリッジ
インバータ装置の前記ＭＯＳＦＥＴの内部ダイオードの
破壊防止方法において、 前記インバータ装置の出力電流の接線の傾きの絶対値が
該インバータ装置のスイッチング動作半周期前の同絶対
値よりも増加したことを検知したときに前記ＭＯＳＦＥ
Ｔのゲート信号を遮断することを特徴とするＭＯＳＦＥ
Ｔの内部ダイオードの破壊防止方法。 - 【請求項７】請求項６に記載のＭＯＳＦＥＴの内部ダイ
オードの破壊防止方法において、 前記インバータ装置の出力電流の絶対値のピーク値を該
出力電流の周波数の周期より十分長い周期で保持し、こ
の保持したピーク値から前記絶対値を減算した値で充電
し、この充電した値の最大値を前記出力電流の周波数の
周期の半分の期間で零に放電する充放電回路の出力値に
前記絶対値を加算した値が、前記出力電流の周波数の周
期より十分長い周期で前記絶対値のピーク値に比例，追
従する比較値を越えたことを検知したときに前記ＭＯＳ
ＦＥＴのゲート信号を遮断することを特徴とするＭＯＳ
ＦＥＴの内部ダイオードの破壊防止方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00938395A JP3254947B2 (ja) | 1994-02-01 | 1995-01-25 | Ｍｏｓｆｅｔの内部ダイオードの破壊防止方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1016694 | 1994-02-01 | ||
| JP6-10166 | 1994-02-01 | ||
| JP00938395A JP3254947B2 (ja) | 1994-02-01 | 1995-01-25 | Ｍｏｓｆｅｔの内部ダイオードの破壊防止方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07264876A true JPH07264876A (ja) | 1995-10-13 |
| JP3254947B2 JP3254947B2 (ja) | 2002-02-12 |
Family
ID=26344082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00938395A Expired - Lifetime JP3254947B2 (ja) | 1994-02-01 | 1995-01-25 | Ｍｏｓｆｅｔの内部ダイオードの破壊防止方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3254947B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003111438A (ja) * | 2001-09-28 | 2003-04-11 | Nf Corp | インバータ装置 |
| WO2009003703A3 (de) * | 2007-07-04 | 2009-02-19 | Marquardt Gmbh | Ansteuereinrichtung für einen elektromotor |
| WO2010078241A1 (en) * | 2008-12-29 | 2010-07-08 | Advanced Energy Industries, Inc. | Pre-emptive protection for a power converter |
| CN103036466A (zh) * | 2011-09-30 | 2013-04-10 | 夏普株式会社 | 切换式电源装置和使用其的逆变器、转换器、空气调节器、太阳能控制器、以及机动车 |
| US9627973B2 (en) | 2013-05-14 | 2017-04-18 | Sharp Kabushiki Kaisha | Switching power supply device, and inverter, converter, and solar power controller including same |
| CN110806550A (zh) * | 2019-11-08 | 2020-02-18 | 广州极飞科技有限公司 | 故障检测组件、方法及装置、电子调速器、无人机 |
-
1995
- 1995-01-25 JP JP00938395A patent/JP3254947B2/ja not_active Expired - Lifetime
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003111438A (ja) * | 2001-09-28 | 2003-04-11 | Nf Corp | インバータ装置 |
| WO2009003703A3 (de) * | 2007-07-04 | 2009-02-19 | Marquardt Gmbh | Ansteuereinrichtung für einen elektromotor |
| US8391025B2 (en) | 2008-05-02 | 2013-03-05 | Advanced Energy Industries, Inc. | Preemptive protection for a power convertor |
| WO2010078241A1 (en) * | 2008-12-29 | 2010-07-08 | Advanced Energy Industries, Inc. | Pre-emptive protection for a power converter |
| US9042121B2 (en) | 2008-12-29 | 2015-05-26 | Advanced Energy Industries, Inc. | Power converter with preemptive protection |
| CN103036466A (zh) * | 2011-09-30 | 2013-04-10 | 夏普株式会社 | 切换式电源装置和使用其的逆变器、转换器、空气调节器、太阳能控制器、以及机动车 |
| JP2013085448A (ja) * | 2011-09-30 | 2013-05-09 | Sharp Corp | スイッチング電源装置と、それを用いたインバータ、コンバータ、エアーコンディショナー、ソーラーパワーコントローラ、および自動車 |
| KR101423390B1 (ko) * | 2011-09-30 | 2014-07-24 | 샤프 가부시키가이샤 | 스위칭 전원 장치와, 그것을 이용한 인버터, 컨버터, 에어 컨디셔너, 솔라 파워 컨트롤러 및 자동차 |
| US9627973B2 (en) | 2013-05-14 | 2017-04-18 | Sharp Kabushiki Kaisha | Switching power supply device, and inverter, converter, and solar power controller including same |
| CN110806550A (zh) * | 2019-11-08 | 2020-02-18 | 广州极飞科技有限公司 | 故障检测组件、方法及装置、电子调速器、无人机 |
| CN110806550B (zh) * | 2019-11-08 | 2021-10-08 | 广州极飞科技股份有限公司 | 故障检测组件、方法及装置、电子调速器、无人机 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3254947B2 (ja) | 2002-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6735900B2 (ja) | 半導体装置、および、電力変換システム | |
| JP2669117B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| US6630751B2 (en) | Excessive load capacitor detection circuit for UPS | |
| US11171480B2 (en) | Switching power supply device and semiconductor device | |
| JP7374226B2 (ja) | 力率改善回路及び空気調和機 | |
| JP5258927B2 (ja) | 電力変換装置、冷凍空調システムおよび制御方法 | |
| CN111181426A (zh) | 升压转换器电路和控制该电路中的晶体管开关的方法 | |
| US20030086231A1 (en) | Power conversion apparatus | |
| EP3803535A1 (en) | Static transfer switch with resonant turn-off | |
| JP6611989B2 (ja) | 過電流検出回路及び電力変換装置 | |
| JP2022534367A (ja) | 力率改善回路及び空気調和機 | |
| JP2004112916A (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
| JPH07264876A (ja) | Ｍｏｓｆｅｔの内部ダイオードの破壊防止方法 | |
| JP2018153006A (ja) | ゲート駆動装置 | |
| JP2014217151A (ja) | 電力変換装置およびその過電流保護方法 | |
| JP6239024B2 (ja) | 電力変換装置 | |
| JP7118284B2 (ja) | 直流電源装置、モータ駆動装置、送風機、圧縮機及び空気調和機 | |
| JP6525141B2 (ja) | 電圧駆動形パワー半導体素子のゲート駆動回路 | |
| JP2007324828A (ja) | 半導体素子の駆動回路 | |
| JP2007252020A (ja) | 電力変換装置 | |
| WO2013174528A2 (en) | Gate driver for a power converter | |
| JP2004208407A (ja) | 同期整流用ｍｏｓｆｅｔの制御回路 | |
| JP2022533375A (ja) | 力率改善回路及び空気調和機 | |
| JPH052452U (ja) | 半導体遮断器 | |
| CN112730960B (zh) | 一种峰值保护电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071130 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081130 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091130 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091130 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131130 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |