JPH07264851A - スイッチング電源 - Google Patents
スイッチング電源Info
- Publication number
- JPH07264851A JPH07264851A JP7423194A JP7423194A JPH07264851A JP H07264851 A JPH07264851 A JP H07264851A JP 7423194 A JP7423194 A JP 7423194A JP 7423194 A JP7423194 A JP 7423194A JP H07264851 A JPH07264851 A JP H07264851A
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- winding
- switching element
- capacitor
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
間容量が大きい場合においても、スイッチング素子のオ
ン時に現れるピーク電流や振動電流を低減し、効率の向
上、トランスの小型化、価格の低減が達成できるスイッ
チング電源を提供する。 【構成】スイッチング素子3のオン時におけるトランス
2の一次巻線2aの線間容量に対する充放電電流を低減
するインダクタ9をトランスの一次巻線2aに直列に設
ける。スイッチング素子3のオン時にインダクタ9に蓄
えられたエネルギーをスイッチング素子3のオフ時に蓄
えるコンデンサ4を設ける。コンデンサ4に蓄えられた
電荷をスイッチング素子3のオン時にトランスの巻線2
cを通して放電する。
Description
一次巻線とスイッチング素子とで閉回路を構成し、トラ
ンスの二次側出力を整流し、その直流出力電圧が安定す
るように前記スイッチング素子を制御するスイッチング
電源に係り、特にトランスの構成あるいは二次側出力電
圧が高い昇圧型である等の理由により、一次巻線の両端
間に等価的に現れる線間容量が大きい場合において、線
間容量に対する充放電電流を低減して効率を向上させる
ための構成に関する。
トランスの一次巻線とスイッチング素子とで閉回路を構
成し、トランスの二次巻線出力を整流して直流出力を得
るように構成されているが、スイッチング素子がオフし
た瞬間に、ピーク値が非常に高いスパイク電圧が発生す
る。そこでこのスパイク電圧を吸収するために、トラン
スの一次巻線間に並列に、コンデンサとダイオードとの
直列接続回路を接続し、該コンデンサに並列にコンデン
サの放電用抵抗を接続した回路を設けることが行われて
いた。
電圧をコンデンサにより吸収し、これを抵抗により消費
させるため、必ず損失を生じ、効率が低下するという問
題点がある。そこで本出願人はこの問題点を解決しうる
回路を、特開昭61−157264号において開示して
いる。図4はその回路の一例であり、前述のように、直
流電源1とトランス2の一次巻線2aとパワートランジ
スタまたはFETからなるスイッチング素子3とで閉回
路を構成し、スパイク電圧吸収用コンデンサ4をダイオ
ード5と直列に接続してこの直列接続回路を一次巻線2
aに並列接続してなるものであるが、従来回路と異なる
点は、コンデンサ4の放電回路として抵抗を用いず、ト
ランス2にコンデンサ放電用の巻線2cを設け、その一
端をスイッチング素子3と直流電源1の一端との接続点
に接続し、該巻線2cの他端をダイオード6を介して前
記コンデンサ4と前記ダイオード5との接続点に接続し
たものである。
た整流平滑化回路であり、スイッチング電源がフォワー
ドコンバータとして構成される場合には、スイッチング
素子3のオン時に二次巻線2bから整流平滑化回路7に
電流が流れ、フライバックコンバータとして構成される
場合には、スイッチング素子3のオフ時に二次巻線2b
から整流平滑化回路7に電流が流れるように構成され
る。8は制御回路であり、負荷の大小に関わらず、整流
平滑化回路7の出力電圧が安定化するように、出力電圧
によってスイッチング素子3のオンオフを制御する。
がオフとなった時に一次巻線2aに生じるエネルギーは
コンデンサ4に蓄えられるから、図5に示すように、ス
イッチング素子3をオフ(Toff)とした瞬間にスイッ
チング素子3の両端間の電圧Vsとして現れるスパイク
電圧Vpが低減される。また、スイッチング素子3をオ
ン(Ton)としたときには、コンデンサ4に蓄えられた
電荷は、スイッチング素子3、巻線2c、ダイオード6
を介して放電され、従って、コンデンサ4に蓄えられた
エネルギーがトランス2を介してその二次側に伝送され
るから、コンデンサ4に蓄えられたエネルギーがトラン
ス出力として利用でき、高効率化が達成できる。
路においては、例えばトランス2の構成により、あるい
は出力電圧が高い昇圧型トランスであるために、一次巻
線2aに等価的に現れる線間容量Ctが大きくなる(一
次巻線2aと二次巻線2bとの巻数比をnとしたとき、
二次巻線2bの線間容量または二次巻線2bの両端間に
ノイズ除去用コンデンサ(図示せず)が加わった時の二
次側のトータルの線間容量をCoとすると、この容量は
一次側においてはn×Coに変換された大きな値となる
から、巻数比nが大きくなるほど一次巻線2aに等価的
に現れる線間容量Ctは大きくなる)と、図5に示すよ
うに、スイッチング素子3がオンとなった瞬間にスイッ
チング素子3に線間容量Ctへの充電電流が流れ、ピー
ク電流Ipが大きくなるという問題点がある。また充電
電流に続いて、トランス2のリーケージインダクタンス
との作用により、振動電流aが流れ、この線間容量Ct
の充電電流や振動電流は負荷に伝達されないため、効率
が悪くなり、トランス2の形状が大きくなるという問題
点があった。
スの一次巻線の両端に等価的に現れる線間容量が大きい
場合においても、スイッチング素子のオン時に現れるピ
ーク電流や振動電流を低減し、効率の向上、トランスの
小型化、価格の低減が達成できるスイッチング電源を提
供することを目的とする。
成するため、トランスの一次巻線を通して与えられる直
流電力をスイッチング素子によってオンオフし、トラン
スの出力を二次巻線を通して取り出すスイッチング電源
において、スイッチング素子のオン時におけるトランス
の一次巻線の線間容量に対する充放電電流を低減するイ
ンダクタをトランスの一次巻線に直列に設けると共に、
前記スイッチング素子のオン時に前記インダクタに蓄え
られたエネルギーをスイッチング素子のオフ時に蓄える
コンデンサと、該コンデンサに蓄えられた電荷をスイッ
チング素子のオン時に前記トランスの巻線を通して放電
する回路とを備えたことを特徴とする。本発明におい
て、前記コンデンサに蓄積された電荷を放電する巻線を
補助電源用巻線として用いることがより好ましい。
タにより、スイッチング素子のオン時におけるトランス
の一次巻線の両端間の線間容量に対する充電電流が低減
されると共に、振動電流も低減される。スイッチング素
子のオン時にインダクタに蓄えられたエネルギーは、ス
イッチング素子のオフ時に一たんコンデンサに蓄えら
れ、次のスイッチング素子のオン時にトランスの巻線を
通して放電され、スイッチング電源の出力となる。
施例を示す回路図である。図1において、9は本発明に
より設けたインダクタであり、トランス2の一次巻線2
aに等価的に現れる線間容量Ctに対する充電電流を低
減すると共に、充放電振動電流を低減するためにトラン
ス2の一次巻線2aに直列に接続して設けたものであ
る。該インダクタ9は、トランス2の一次巻線2a、コ
ンデンサ4、ダイオード5とで閉回路を形成するように
設けられる。該インダクタ9は、スイッチング素子3が
オンとなった時にエネルギーを蓄え、オフとなった時に
そのエネルギーをコンデンサ4に転送してコンデンサ4
にそのエネルギーを蓄える。そしてその後スイッチング
素子3がオンとなった時にコンデンサ4に蓄えられたエ
ネルギーはスイッチング素子3、巻線2c、ダイオード
6を通して放電され、トランス2の二次側に伝送され
る。
インダクタ9を設けたことにより、スイッチング素子3
をオンとした時にトランス2の一次巻線2aの線間容量
を充電する電流が低減され、これにより、図2に示すよ
うに、ピーク電流Ipが低減されると共に、振動電流が
低減され、また、インダクタ9に蓄えられたエネルギー
は二次側に伝送されるから、効率を向上させることが可
能となる。また、コンデンサ4は、スイッチング素子3
のオフ時に一次巻線2aに生じる電圧はコンデンサ4に
蓄えられるので、図2に示すように、スイッチング素子
3をオフとした時のスパイク電圧の発生も防止できるこ
とはいうまでもない。
ーをコンデンサ4に蓄えるためには、インダクタ9のイ
ンダクタンスをL、コンデンサ4の容量をCとして、L
I2<CV2(ただしIはスイッチング素子3がオンとな
っている間にインダクタ9を流れる電流、Vはコンデン
サ4に充電された時のコンデンサ4の電圧)とすること
が好ましい。また、振動電流を有効に低減する上では、
インダクタ9のインダクタンスはトランス2の漏れイン
ダクタンスより大とすることが好ましい。
ンサ4の電荷を放電させる巻線2cに流れる電流がスパ
イク状になると、ノイズ発生の原因となるため、コンデ
ンサ4の放電回路に、すなわちダイオード6と直列に放
電電流を制限するインダクタ10を設けたものである。
このように、放電電流を制限するインダクタ(抵抗でも
よいが、エネルギー損失を低減する上ではインダクタと
することが好ましい)を設けることにより、巻線2cの
一次巻線2aに対する巻数比を小さくし、巻線2cのイ
ンダクタンスが小さくなっても(インダクタンスは巻数
の2乗に比例するので、巻線2cの巻数が少なくなる
と、巻線2cのインダクタンスが急激に低下する)、放
電電流が瞬間的に流れることを防止できるから、巻線2
cの巻数を任意に設定可能となり、設計の自由度が増
す。
を130V、整流平滑化回路7の出力電圧、すなわちス
イッチング電源の定格電圧を500V、定格電流を0.
1A、トランス2の一次巻線2aの巻数:二次巻線2b
の巻数の比を1:10、トランス2の励磁インダクタン
スを300μH、リーケージインダクタンスを3μH、
コンデンサ4の容量を2μF、インダクタ9、10のイ
ンダクタンスを47μH、トランス2の一次巻線2aの
巻数:巻線2cの巻数の比を5:1とした時、インダク
タ9、10が無い場合に比較し、インダクタ9、10を
設けた場合には、ピーク電流Ip は12Aから3Aに低
減され、効率は76.4%から78.3%に約2%向上
した。
制御回路8の電源等に用いられる補助電源の巻線として
用いている。すなわち、巻線2cに整流素子11とコン
デンサ12と直流出力端13とからなる補助電源を構成
したものである。ここで、前述のように、コンデンサ4
の放電電流を制限するインダクタ10等を設けて巻線2
cの巻数の自由度を上げれば、補助電源として巻線2c
を用いる場合の補助電源の設計を容易にすることができ
る。また、巻線2cが補助電源とコンデンサ4の放電に
兼用されるので、部品点数が低減でき、構成が簡略化で
きる。補助電源の電圧は比較的低電圧となるので、実際
上は図3の実施例はフライバックコンバータに適用する
場合に好適な構成である。フォワードコンバータとして
構成されるスイッチング電源の場合には、一次巻線2a
と巻線2cとの巻数比は、スイッチング素子3のオフ時
に一次巻線2aに現れる電圧を制限する上から、ほぼ
1:1程度にすることが好ましい。
61−157264号公報に開示したように、一次巻線
2aに中間タップを設け、その中間タップにコンデンサ
4を接続した構成や、その一次巻線2aの中間タップと
巻線2cの中間タップとの間にコンデンサ4を設けた構
成等、本発明の要旨を逸脱しない範囲において、種々に
変更しうることはいうまでもない。
に直列に接続したインダクタの作用により、たとえトラ
ンスの一次巻線の両端に等価的に現れる線間容量が大き
い場合においても、線間容量の充電電流によるピーク電
流が低減され、振動電流も低減される。また、トランス
における一次、二次間のエネルギーの伝送に寄与しない
線間容量の充電電流や振動電流が低減されるので、効率
の向上が達成できる。また、効率の向上により、トラン
スの小型化並びに価格の低減が達成できる。
え、コンデンサの放電に用いられる巻線が補助電源にも
兼用されるので、部品点数が減少し、構成が簡略化さ
れ、価格を低減できる。
す回路図である。
示す回路図である。
容量が大きい場合の電圧、電流波形図である。
二次巻線 2c…コンデンサ4の放電巻線 4、12…
コンデンサ 5、6、11…ダイオード 7…整流平滑
化回路 8…制御回路
Claims (2)
- 【請求項1】トランスの一次巻線を通して与えられる直
流電力をスイッチング素子によってオンオフし、トラン
スの出力を二次巻線を通して取り出すスイッチング電源
において、スイッチング素子のオン時におけるトランス
の一次巻線の線間容量に対する充放電電流を低減するイ
ンダクタをトランスの一次巻線に直列に設けると共に、
前記スイッチング素子のオン時に前記インダクタに蓄え
られたエネルギーをスイッチング素子のオフ時に蓄える
コンデンサと、該コンデンサに蓄えられた電荷をスイッ
チング素子のオン時に前記トランスの巻線を通して放電
する回路とを備えたことを特徴とするスイッチング電
源。 - 【請求項2】請求項1において、前記コンデンサに蓄積
された電荷を放電する巻線を補助電源の巻線として用い
たことを特徴とするスイッチング電源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07423194A JP3366103B2 (ja) | 1994-03-18 | 1994-03-18 | スイッチング電源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07423194A JP3366103B2 (ja) | 1994-03-18 | 1994-03-18 | スイッチング電源 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07264851A true JPH07264851A (ja) | 1995-10-13 |
JP3366103B2 JP3366103B2 (ja) | 2003-01-14 |
Family
ID=13541199
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07423194A Expired - Fee Related JP3366103B2 (ja) | 1994-03-18 | 1994-03-18 | スイッチング電源 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3366103B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150081715A (ko) * | 2014-01-06 | 2015-07-15 | 한국과학기술원 | 변압기 결합 재사용 스너버 회로 |
KR20160087019A (ko) * | 2015-01-12 | 2016-07-21 | 한국과학기술원 | 트랜스포머 결합 재사용 스너버 회로 |
CN108350851A (zh) * | 2015-11-09 | 2018-07-31 | 德尔福汽车系统卢森堡有限公司 | 用于控制点火系统的方法和装置 |
-
1994
- 1994-03-18 JP JP07423194A patent/JP3366103B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150081715A (ko) * | 2014-01-06 | 2015-07-15 | 한국과학기술원 | 변압기 결합 재사용 스너버 회로 |
KR20160087019A (ko) * | 2015-01-12 | 2016-07-21 | 한국과학기술원 | 트랜스포머 결합 재사용 스너버 회로 |
CN108350851A (zh) * | 2015-11-09 | 2018-07-31 | 德尔福汽车系统卢森堡有限公司 | 用于控制点火系统的方法和装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3366103B2 (ja) | 2003-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6314002B1 (en) | Voltage clamping system and method for a DC/DC power converter | |
US6525513B1 (en) | Soft switching topological circuit in boost or buck converter | |
US5508903A (en) | Interleaved DC to DC flyback converters with reduced current and voltage stresses | |
JP2875879B2 (ja) | Dc/dcスイッチング・コンバータ回路 | |
US6018469A (en) | Low cost high efficiency power converter | |
JP3199423B2 (ja) | 共振形フォワードコンバ−タ | |
JP3318240B2 (ja) | スイッチング電源装置 | |
EP1189333A1 (en) | Switching power supply | |
JP2004514398A (ja) | フライバックコンバータに関する漏れエネルギー回復システム及び方法 | |
JP3475892B2 (ja) | スイッチング電源装置 | |
JP4323049B2 (ja) | 電力変換装置 | |
JPH05328714A (ja) | Dc−dcコンバータ | |
JPH07123707A (ja) | 部分共振型定周波pwm制御dc/dcコンバータ | |
JPH07264851A (ja) | スイッチング電源 | |
JP3159261B2 (ja) | スナバ回路並びにそれを用いたスイッチング電源装置 | |
JP3585025B2 (ja) | Ac/dcコンバータ | |
JPH0379948B2 (ja) | ||
JP3539852B2 (ja) | スイッチング電源 | |
Abe et al. | Comparison of Active-Clamp and ZVT Techniques Applied to Tapped-Inductor DC-DC Converter with Low Voltage and Bigh Current | |
JPH07284271A (ja) | スイッチング電源装置 | |
JP2001178116A (ja) | スイッチング電源装置 | |
JP3275856B2 (ja) | 電力変換装置 | |
JP2803176B2 (ja) | スイッチング電源装置 | |
JP3306542B2 (ja) | 部分共振型自励式スイッチング電源の低損失化回路 | |
JPH11178341A (ja) | スイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021022 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071101 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081101 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091101 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101101 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111101 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121101 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121101 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131101 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |