JPH07264494A - 電荷蓄積装置 - Google Patents
電荷蓄積装置Info
- Publication number
- JPH07264494A JPH07264494A JP7044231A JP4423195A JPH07264494A JP H07264494 A JPH07264494 A JP H07264494A JP 7044231 A JP7044231 A JP 7044231A JP 4423195 A JP4423195 A JP 4423195A JP H07264494 A JPH07264494 A JP H07264494A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- rectifying
- row
- storage
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims abstract description 139
- 230000002441 reversible effect Effects 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 11
- 230000002829 reductive effect Effects 0.000 claims description 6
- 230000004044 response Effects 0.000 claims description 2
- 239000011159 matrix material Substances 0.000 abstract description 2
- 238000001514 detection method Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 239000000470 constituent Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 230000010354 integration Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 241000257465 Echinoidea Species 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910000464 lead oxide Inorganic materials 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- YEXPOXQUZXUXJW-UHFFFAOYSA-N oxolead Chemical compound [Pb]=O YEXPOXQUZXUXJW-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
- H04N25/626—Reduction of noise due to residual charges remaining after image readout, e.g. to remove ghost images or afterimages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】 電荷蓄積装置の蓄積素子の不完全な再充電の
問題を、導体総数を増大する必要なしに解消することに
ある。 【構成】 電荷蓄積素子３が行列配置され、列内の蓄積
素子が第１導体４に結合され、行内の各蓄積素子が第２
導体５に第１整流素子Ｄ１を経て結合されるとともに第
３導体６に第２整流素子Ｄ２を経て結合され、第１及び
第２整流素子が印加電圧により順方向バイアスされたと
きに電流を流すように構成されている。各蓄積素子行の
第３導体が隣接する蓄積素子行の第２導体も形成する。
一つ置きの行内の蓄積素子と関連する第１及び第２整流
素子を残りの行内の蓄積素子と関連する第１及び第２整
流素子に対し逆向きに配置する。選択行の蓄積素子に蓄
積されている電荷を読出すために選択された行の蓄積素
子と関連する整流素子のみを順方向バイアスする電圧を
第２及び第３導体に供給する手段７を設ける
問題を、導体総数を増大する必要なしに解消することに
ある。 【構成】 電荷蓄積素子３が行列配置され、列内の蓄積
素子が第１導体４に結合され、行内の各蓄積素子が第２
導体５に第１整流素子Ｄ１を経て結合されるとともに第
３導体６に第２整流素子Ｄ２を経て結合され、第１及び
第２整流素子が印加電圧により順方向バイアスされたと
きに電流を流すように構成されている。各蓄積素子行の
第３導体が隣接する蓄積素子行の第２導体も形成する。
一つ置きの行内の蓄積素子と関連する第１及び第２整流
素子を残りの行内の蓄積素子と関連する第１及び第２整
流素子に対し逆向きに配置する。選択行の蓄積素子に蓄
積されている電荷を読出すために選択された行の蓄積素
子と関連する整流素子のみを順方向バイアスする電圧を
第２及び第３導体に供給する手段７を設ける
Description
【０００１】
【産業上の利用分野】本発明は電荷蓄積装置及びこのよ
うな装置を動作させる方法に関するものである。
うな装置を動作させる方法に関するものである。
【０００２】
【従来の技術】図１はイメージセンサ１００の形態の既
知の電荷蓄積装置の画素１０１の一例を示す。一般に、
イメージセンサ１００は関連する行導体１０２及び列導
体１０３を有するＮ行Ｍ列の画素の二次元マトリクスを
具えるが、簡便のために一つの画素のみを図１に示す。
知の電荷蓄積装置の画素１０１の一例を示す。一般に、
イメージセンサ１００は関連する行導体１０２及び列導
体１０３を有するＮ行Ｍ列の画素の二次元マトリクスを
具えるが、簡便のために一つの画素のみを図１に示す。
【０００３】画素１０１は関連する行導体１０２及び関
連する列導体１０３間に直列に結合されたフォトセンシ
ティブダイオードＰＤ及びスイッチングダイオードＳＤ
を具える。図示の例では、スイッチングダイオードＳＤ
及びフォトセンシティブダイオードＰＤはそれらのカソ
ードを相互結合して配置される。キャパシタＣがフォト
センシティブダイオードＰＤの両端間に結合されてい
る。このキャパシタＣはフォトセンシティブダイオード
ＰＤの寄生キャパシタンスとすることができ、またイメ
ージセンサ１００のダイナミックレンジを増大するため
に付加する追加のキャパシタとすることができる。各列
導体１０３は、その入力及び出力間に容量結合を有する
適当な電荷検出増幅器１０４に結合される。
連する列導体１０３間に直列に結合されたフォトセンシ
ティブダイオードＰＤ及びスイッチングダイオードＳＤ
を具える。図示の例では、スイッチングダイオードＳＤ
及びフォトセンシティブダイオードＰＤはそれらのカソ
ードを相互結合して配置される。キャパシタＣがフォト
センシティブダイオードＰＤの両端間に結合されてい
る。このキャパシタＣはフォトセンシティブダイオード
ＰＤの寄生キャパシタンスとすることができ、またイメ
ージセンサ１００のダイナミックレンジを増大するため
に付加する追加のキャパシタとすることができる。各列
導体１０３は、その入力及び出力間に容量結合を有する
適当な電荷検出増幅器１０４に結合される。
【０００４】このようなイメージセンサは、スイッチン
グダイオードＳＤの抵抗値をダイオード両端間の電圧が
低下するにつれて増大せしめるスイッチングダイオード
ＳＤの非線形順方向抵抗により生ずるイメージラグを被
る。画素１０１のフォトセンシティブダイオードＰＤに
入射する光はフォトセンシティブダイオードＰＤのキャ
パシタンスＣを放電させる。適当な電圧ＶR を関連する
行導体１０２に供給してスイッチングダイオードＳＤを
順方向バイアスすると、電流が流れはじめてフォトセン
シティブダイオードＰＤのキャパシタンスＣを再充電
し、フォトセンシティブダイオードＰＤに蓄積された電
荷を電荷検出増幅器１０４により積分することができ
る。しかし、フォトセンシティブダイオードＰＤの両端
間電圧が上昇するにつれて、スイッチングダイオードＳ
Ｄの両端間電圧が減少するため、スイッチングダイオー
ドＳＤの順方向抵抗が増大する。従って、フォトセンシ
ティブダイオードキャパシタンスＣの充電速度が低下
し、読出し期間の終了時に、フォトセンシティブダイオ
ードキャパシタンスＣが完全に再充電されなくなる。行
電圧ＶR は読出パルスの終了時に低下し、スイッチング
ダイオードＳＤが再び逆バイアスになる。光が読出パル
ス間の積分期間においてフォトセンシティブダイオード
ＰＤに入射しないときでも、次の読出パルスが行導体１
０２に供給されると、スイッチングダイオードＳＤは再
び順方向バイアスになる。その理由は、フォトセンシテ
ィブダイオードキャパシタンスＣの充電がその前の読出
パルス中に完了してないためである。従って、少量の電
流が流れ、フォトセンシティブダイオードキャパシタン
スＣが少し充電される。この処理が次の数個の読出パル
スに対し繰り返され、その都度充電量が次第に小さくな
る。
グダイオードＳＤの抵抗値をダイオード両端間の電圧が
低下するにつれて増大せしめるスイッチングダイオード
ＳＤの非線形順方向抵抗により生ずるイメージラグを被
る。画素１０１のフォトセンシティブダイオードＰＤに
入射する光はフォトセンシティブダイオードＰＤのキャ
パシタンスＣを放電させる。適当な電圧ＶR を関連する
行導体１０２に供給してスイッチングダイオードＳＤを
順方向バイアスすると、電流が流れはじめてフォトセン
シティブダイオードＰＤのキャパシタンスＣを再充電
し、フォトセンシティブダイオードＰＤに蓄積された電
荷を電荷検出増幅器１０４により積分することができ
る。しかし、フォトセンシティブダイオードＰＤの両端
間電圧が上昇するにつれて、スイッチングダイオードＳ
Ｄの両端間電圧が減少するため、スイッチングダイオー
ドＳＤの順方向抵抗が増大する。従って、フォトセンシ
ティブダイオードキャパシタンスＣの充電速度が低下
し、読出し期間の終了時に、フォトセンシティブダイオ
ードキャパシタンスＣが完全に再充電されなくなる。行
電圧ＶR は読出パルスの終了時に低下し、スイッチング
ダイオードＳＤが再び逆バイアスになる。光が読出パル
ス間の積分期間においてフォトセンシティブダイオード
ＰＤに入射しないときでも、次の読出パルスが行導体１
０２に供給されると、スイッチングダイオードＳＤは再
び順方向バイアスになる。その理由は、フォトセンシテ
ィブダイオードキャパシタンスＣの充電がその前の読出
パルス中に完了してないためである。従って、少量の電
流が流れ、フォトセンシティブダイオードキャパシタン
スＣが少し充電される。この処理が次の数個の読出パル
スに対し繰り返され、その都度充電量が次第に小さくな
る。
【０００５】図２ａは行電圧ＶR の経時変化を示すとと
もに、第１読出パルスの直前から画素に光が入射しない
状態において瞬時ｔ0 ，ｔ1 ，ｔ2 及びｔ3 に供給され
る４つの順次の読出パルスＲ0 ，Ｒ1 ，Ｒ2 及びＲ3 を
示す。図２ｂは４つの行電圧パルスが順次に供給される
期間におけるフォトセンシティブダイオードキャパシタ
ンスＣの電圧ＶX の変化を示す。図２ｂから明らかなよ
うに、第１行電圧パルスＲ0 の前からフォトセンシティ
ブダイオードＰＤに光が入射しない場合でも、フォトセ
ンシティブダイオードＰＤのキャパシタンスは第１読出
パルスＲ0 中に完全に再充電されず、次の読出パルスＲ
1 ，Ｒ2 及びＲ3 中に少しづつ充電される。このとき流
れる電流が電荷検出増幅器１０４により積分される。図
２ｃは電荷検出増幅器１０４の出力電圧の変化を読出パ
ルスＲ0 〜Ｒ3 の時間スケールに亘って示し、時間
ｔ0 ，ｔ1 ，ｔ2 及びｔ3 は読出パルスＲ0 ，Ｒ1 ，Ｒ
2 及びＲ3 の印加開始瞬時を表す。出力電圧Ｖ0 は第１
読出パルスＲ0 の終了時に高電圧ＶH から低電圧ＶL に
図２ｃに破線ａで示すように低下する代わりに、電圧Ｖ
0 は実線ｂで示すようにもっとゆっくり低電圧ＶＬに変
化する。その理由は、上述したように、フォトセンシテ
ィブダイオードキャパシタンスＣが照明の除去後の第１
読出パルスＲ0 に続く読出パルス中も充電を続けるため
である。従って、検出イメージに”ラグ”を生じ、これ
は動く画像又は変化する画像がぼけることを意味する。
もに、第１読出パルスの直前から画素に光が入射しない
状態において瞬時ｔ0 ，ｔ1 ，ｔ2 及びｔ3 に供給され
る４つの順次の読出パルスＲ0 ，Ｒ1 ，Ｒ2 及びＲ3 を
示す。図２ｂは４つの行電圧パルスが順次に供給される
期間におけるフォトセンシティブダイオードキャパシタ
ンスＣの電圧ＶX の変化を示す。図２ｂから明らかなよ
うに、第１行電圧パルスＲ0 の前からフォトセンシティ
ブダイオードＰＤに光が入射しない場合でも、フォトセ
ンシティブダイオードＰＤのキャパシタンスは第１読出
パルスＲ0 中に完全に再充電されず、次の読出パルスＲ
1 ，Ｒ2 及びＲ3 中に少しづつ充電される。このとき流
れる電流が電荷検出増幅器１０４により積分される。図
２ｃは電荷検出増幅器１０４の出力電圧の変化を読出パ
ルスＲ0 〜Ｒ3 の時間スケールに亘って示し、時間
ｔ0 ，ｔ1 ，ｔ2 及びｔ3 は読出パルスＲ0 ，Ｒ1 ，Ｒ
2 及びＲ3 の印加開始瞬時を表す。出力電圧Ｖ0 は第１
読出パルスＲ0 の終了時に高電圧ＶH から低電圧ＶL に
図２ｃに破線ａで示すように低下する代わりに、電圧Ｖ
0 は実線ｂで示すようにもっとゆっくり低電圧ＶＬに変
化する。その理由は、上述したように、フォトセンシテ
ィブダイオードキャパシタンスＣが照明の除去後の第１
読出パルスＲ0 に続く読出パルス中も充電を続けるため
である。従って、検出イメージに”ラグ”を生じ、これ
は動く画像又は変化する画像がぼけることを意味する。
【０００６】ＥＰ−Ａ−２３３４８９には、電荷を蓄積
する蓄積素子のアレイを具え、これらの蓄積素子は行及
び列に配置され、列内の蓄積素子は第１導体に結合さ
れ、行内の蓄積素子は第２及び第３導体に結合された電
荷蓄積装置において、行内の各蓄積素子は関連する第２
導体に第１整流素子又は絶縁素子を経て結合するととも
に関連する第３導体に第２整流素子又は絶縁素子を経て
結合し、第１及び第２整流素子が印加電圧により順方向
バイアスされるときに電流を流すようにすることが記載
されている。
する蓄積素子のアレイを具え、これらの蓄積素子は行及
び列に配置され、列内の蓄積素子は第１導体に結合さ
れ、行内の蓄積素子は第２及び第３導体に結合された電
荷蓄積装置において、行内の各蓄積素子は関連する第２
導体に第１整流素子又は絶縁素子を経て結合するととも
に関連する第３導体に第２整流素子又は絶縁素子を経て
結合し、第１及び第２整流素子が印加電圧により順方向
バイアスされるときに電流を流すようにすることが記載
されている。
【０００７】ＥＰ−Ａ−２３３４８９に記載されている
ように、蓄積素子はフォトセンシティブダイオードを具
えるとともに、第１及び第２整流素子はスイッチングダ
イオードを具える。この装置の動作状態では、適当な電
圧が一行の蓄積素子と関連する第２及び第３導体に供給
され、一行の蓄積素子に電荷を蓄積する必要があるとき
は関連する第１及び第２整流素子を逆バイアスし、一行
の蓄積素子から電荷を読出す必要があるときは関連する
第１及び第２整流素子を順方向バイアスする。
ように、蓄積素子はフォトセンシティブダイオードを具
えるとともに、第１及び第２整流素子はスイッチングダ
イオードを具える。この装置の動作状態では、適当な電
圧が一行の蓄積素子と関連する第２及び第３導体に供給
され、一行の蓄積素子に電荷を蓄積する必要があるとき
は関連する第１及び第２整流素子を逆バイアスし、一行
の蓄積素子から電荷を読出す必要があるときは関連する
第１及び第２整流素子を順方向バイアスする。
【０００８】従って、ＥＰ−Ａ−２３３４８９はスイッ
チングダイオード又は整流素子ＳＤを、２つの行導体間
に直列に結合された２つの整流素子と置き換え、フォト
センシティブダイオードＰＤを２つの整流素子の接続点
に結合している。この場合、画素は両整流素子又はスイ
ッチング素子を順方向バイアスする電圧を行導体に供給
して両スイッチングダイオードを経て電流を流すことに
より読み出され、このとき両スイッチングダイオードの
接続点の電圧は、両ダイオードが同一であれば２つの行
導体に供給された電圧の平均値に等しい値になる。この
ような電荷蓄積装置の動作状態では、画素が丁度読出し
終わり、フォトセンシティブダイオードのキャパシタン
スが充電されているとき、２つの行導体に適当な電圧が
供給され、両スイッチングダイオードが逆バイアスにな
る。光がフォトセンシティブダイオードＰＤに入射する
と、電荷が発生し、フォトセンシティブダイオードＰＤ
の両端間電圧が低下する。次の読出パルスが２つの行導
体に供給され、両スイッチングダイオードが順方向バイ
アスされると、２つの行の電圧の平均値になるまで電流
がフォトセンシティブダイオードキャパシタンスＣを経
て流れる。従って、フォトセンシティブダイオードキャ
パシタンスＣを対応する読出パルス中に完全に再充電す
ることができ、従ってラグが僅かになり、或いは全く生
じなくなる。
チングダイオード又は整流素子ＳＤを、２つの行導体間
に直列に結合された２つの整流素子と置き換え、フォト
センシティブダイオードＰＤを２つの整流素子の接続点
に結合している。この場合、画素は両整流素子又はスイ
ッチング素子を順方向バイアスする電圧を行導体に供給
して両スイッチングダイオードを経て電流を流すことに
より読み出され、このとき両スイッチングダイオードの
接続点の電圧は、両ダイオードが同一であれば２つの行
導体に供給された電圧の平均値に等しい値になる。この
ような電荷蓄積装置の動作状態では、画素が丁度読出し
終わり、フォトセンシティブダイオードのキャパシタン
スが充電されているとき、２つの行導体に適当な電圧が
供給され、両スイッチングダイオードが逆バイアスにな
る。光がフォトセンシティブダイオードＰＤに入射する
と、電荷が発生し、フォトセンシティブダイオードＰＤ
の両端間電圧が低下する。次の読出パルスが２つの行導
体に供給され、両スイッチングダイオードが順方向バイ
アスされると、２つの行の電圧の平均値になるまで電流
がフォトセンシティブダイオードキャパシタンスＣを経
て流れる。従って、フォトセンシティブダイオードキャ
パシタンスＣを対応する読出パルス中に完全に再充電す
ることができ、従ってラグが僅かになり、或いは全く生
じなくなる。
【０００９】
【発明が解決しようとする課題】しかし、ＥＰ−Ａ−２
３３４８９に開示された電荷蓄積装置は電荷蓄積素子の
各行ごとに２つの行導体を必要とし、従って装置内の導
体により占められる面積が必然的に増大し、また行及び
列導体とこれらの導体に電圧を供給する対応する駆動回
路との間に極めて多数の接続を必要とする。
３３４８９に開示された電荷蓄積装置は電荷蓄積素子の
各行ごとに２つの行導体を必要とし、従って装置内の導
体により占められる面積が必然的に増大し、また行及び
列導体とこれらの導体に電圧を供給する対応する駆動回
路との間に極めて多数の接続を必要とする。
【００１０】行導体の数の増大は必然的に装置内の導体
が占める面積を増大し、蓄積素子に使用しうる面積が犠
牲になる。この点は、この電荷蓄積装置をイメージセン
サとし、このイメージセンサをできるだけ透明にして、
例えばＣＲＴ（陰極線管）又はＬＣＤ（液晶デバイス）
ディスプレイのようなディスプレイをイメージセンサを
通して見えるようにする場合、又はこの電荷蓄積装置を
例えばＸ線診断用のイメージセンサとする場合のように
できるだけ大きなフォトセンシティブ領域を有するもの
とする必要がある場合に特に不利である。
が占める面積を増大し、蓄積素子に使用しうる面積が犠
牲になる。この点は、この電荷蓄積装置をイメージセン
サとし、このイメージセンサをできるだけ透明にして、
例えばＣＲＴ（陰極線管）又はＬＣＤ（液晶デバイス）
ディスプレイのようなディスプレイをイメージセンサを
通して見えるようにする場合、又はこの電荷蓄積装置を
例えばＸ線診断用のイメージセンサとする場合のように
できるだけ大きなフォトセンシティブ領域を有するもの
とする必要がある場合に特に不利である。
【００１１】
【課題を解決するための手段】本発明の第１の特徴は、
電荷蓄積用の蓄積素子のアレイを具え、これらの蓄積素
子は行及び列に配置され、列内の蓄積素子は第１導体に
結合され、行内の蓄積素子は第２及び第３導体に結合さ
れ、且つ行内の各蓄積素子は関連する第２導体に第１整
流素子を経て結合されるとともに、関連する第３導体に
第２整流素子を経て結合され、第１及び第２整流素子が
印加電圧により順方向バイアスされたときに電流を流す
ように構成された電荷蓄積装置にいて、各蓄積素子行の
第３導体が隣接する蓄積素子行の第２導体も形成し、一
つ置きの行内の蓄積素子と関連する第１及び第２整流素
子が残りの行内の蓄積素子と関連する第１及び第２整流
素子に対し逆向きに配置され、順方向バイアスのとき前
記一つ置きの行内の蓄積素子と関連する第１及び第２整
流素子が第２及び第３導体間に一方向に電流を流し、逆
バイアスのとき前記残りの行内の蓄積素子と関連する第
１及び第２整流素子が第２及び第３導体間に反対方向に
電流を流すように構成され、且つ選択された行の蓄積素
子に蓄積されている電荷を読出すために選択された行の
蓄積素子と関連する整流素子のみを順方向バイアスする
電圧を第２及び第３導体に供給する手段が設けられてい
る点にある。
電荷蓄積用の蓄積素子のアレイを具え、これらの蓄積素
子は行及び列に配置され、列内の蓄積素子は第１導体に
結合され、行内の蓄積素子は第２及び第３導体に結合さ
れ、且つ行内の各蓄積素子は関連する第２導体に第１整
流素子を経て結合されるとともに、関連する第３導体に
第２整流素子を経て結合され、第１及び第２整流素子が
印加電圧により順方向バイアスされたときに電流を流す
ように構成された電荷蓄積装置にいて、各蓄積素子行の
第３導体が隣接する蓄積素子行の第２導体も形成し、一
つ置きの行内の蓄積素子と関連する第１及び第２整流素
子が残りの行内の蓄積素子と関連する第１及び第２整流
素子に対し逆向きに配置され、順方向バイアスのとき前
記一つ置きの行内の蓄積素子と関連する第１及び第２整
流素子が第２及び第３導体間に一方向に電流を流し、逆
バイアスのとき前記残りの行内の蓄積素子と関連する第
１及び第２整流素子が第２及び第３導体間に反対方向に
電流を流すように構成され、且つ選択された行の蓄積素
子に蓄積されている電荷を読出すために選択された行の
蓄積素子と関連する整流素子のみを順方向バイアスする
電圧を第２及び第３導体に供給する手段が設けられてい
る点にある。
【００１２】ここで、”整流素子”とは一方向（逆方
向）にできるだけ低い電流を流すとともに他方向（順方
向）に所要の電流を流す非対称特性を有する任意の素子
を意味するものと理解されたい。
向）にできるだけ低い電流を流すとともに他方向（順方
向）に所要の電流を流す非対称特性を有する任意の素子
を意味するものと理解されたい。
【００１３】従って、本発明装置によれば、電荷蓄積素
子の不完全な再充電の問題を蓄積素子行と関連する導体
の総数を増大することなく低減することができる。各蓄
積素子は、一動作モードで入射光に応答して電荷を蓄積
するフォトセンシティブ素子を具えるものとすることが
できる。整流素子は薄膜技術により形成しうるダイオー
ドとすることができる。
子の不完全な再充電の問題を蓄積素子行と関連する導体
の総数を増大することなく低減することができる。各蓄
積素子は、一動作モードで入射光に応答して電荷を蓄積
するフォトセンシティブ素子を具えるものとすることが
できる。整流素子は薄膜技術により形成しうるダイオー
ドとすることができる。
【００１４】各蓄積素子と関連する整流素子の一方をフ
ォトセンシティブ素子で構成し、且つ整流素子と蓄積素
子を同一の蓄積素子列内の一つの蓄積素子からの電荷の
読出し中における他の蓄積素子からのリーク電流が減少
するように配置することができる。
ォトセンシティブ素子で構成し、且つ整流素子と蓄積素
子を同一の蓄積素子列内の一つの蓄積素子からの電荷の
読出し中における他の蓄積素子からのリーク電流が減少
するように配置することができる。
【００１５】一例では、蓄積素子及び整流素子は接合ダ
イオードで構成し、各蓄積素子及び関連する第１及び第
２整流素子の一方をフォトセンシティブにし、整流素子
及び蓄積素子を、各蓄積素子及び関連する第１及び第２
整流素子に対し、 （ＣX ＋ＣY ）ＩP ＝ＣP ＩD ここで、ＣX ，ＣY 及びＣP はフォトセンシティブ整流
素子、他方の整流素子及びフォトセンシティブ蓄積素子
の固有キャパシタンス、及びＩP 及びＩD はフォトセン
シティブ蓄積素子及びフォトセンシティブ整流素子に入
射した光により発生される電流、となるように構成し、
同一の蓄積素子列の一つの蓄積素子からの電荷の読出し
中における他の蓄積素子からのリーク電流を低減する。
イオードで構成し、各蓄積素子及び関連する第１及び第
２整流素子の一方をフォトセンシティブにし、整流素子
及び蓄積素子を、各蓄積素子及び関連する第１及び第２
整流素子に対し、 （ＣX ＋ＣY ）ＩP ＝ＣP ＩD ここで、ＣX ，ＣY 及びＣP はフォトセンシティブ整流
素子、他方の整流素子及びフォトセンシティブ蓄積素子
の固有キャパシタンス、及びＩP 及びＩD はフォトセン
シティブ蓄積素子及びフォトセンシティブ整流素子に入
射した光により発生される電流、となるように構成し、
同一の蓄積素子列の一つの蓄積素子からの電荷の読出し
中における他の蓄積素子からのリーク電流を低減する。
【００１６】このような例では、各蓄積素子に対し、関
連する整流素子を所定の面積を有するものとし、蓄積素
子及びフォトセンシティブ整流素子は入射光に露光され
る第２の所定面積を有するものとし、整流素子及び蓄積
素子のそれぞれの面積を、 （ＡCD1 ／２ＡDD1 ）＝（ＡC3／ＡD3） ここで、ＡD3及びＡDD1 は蓄積素子及び関連する整流素
子の面積、及びＡC3及びＡCD1 は蓄積素子及び関連する
フォトセンシティブ整流素子の入射光に露光される第２
の所定面積、が成り立つように定める。
連する整流素子を所定の面積を有するものとし、蓄積素
子及びフォトセンシティブ整流素子は入射光に露光され
る第２の所定面積を有するものとし、整流素子及び蓄積
素子のそれぞれの面積を、 （ＡCD1 ／２ＡDD1 ）＝（ＡC3／ＡD3） ここで、ＡD3及びＡDD1 は蓄積素子及び関連する整流素
子の面積、及びＡC3及びＡCD1 は蓄積素子及び関連する
フォトセンシティブ整流素子の入射光に露光される第２
の所定面積、が成り立つように定める。
【００１７】選択された行の蓄積素子に蓄積されている
電荷を読出すために選択された蓄積素子行と関連する整
流素子のみを順方向バイアスする電圧を第２及び第３導
体に供給する手段は、第２導体に電圧を供給する第１電
圧供給手段及び第３導体に電圧を供給する第２電圧供給
手段を具えるものとすることができる。この場合には電
圧供給手段が２つの異なる電圧を供給することができる
必要があるだけである。
電荷を読出すために選択された蓄積素子行と関連する整
流素子のみを順方向バイアスする電圧を第２及び第３導
体に供給する手段は、第２導体に電圧を供給する第１電
圧供給手段及び第３導体に電圧を供給する第２電圧供給
手段を具えるものとすることができる。この場合には電
圧供給手段が２つの異なる電圧を供給することができる
必要があるだけである。
【００１８】本発明は本発明の第１の特徴を有する装置
を動作させる方法も提供するものであり、本発明の方法
は、読出すべき電荷蓄積素子を含む選択された行と関連
する第２及び第３導体の一方に第１電圧を、他方に第２
電圧を供給して関連する第１及び第２整流素子を順方向
バイアスし、且つ選択された行の前記他方の（第２）導
体に隣接する任意の第２導体に第３電圧を、選択された
行の前記一方の（第２）導体に隣接する任意の第２導体
に第４電圧を供給して選択された行に隣接する各電荷蓄
積素子行と関連する第１及び第２整流素子を逆バイアス
するとともに、残りの第２導体に交互に第２及び第３電
圧を供給して残りの電荷蓄積素子行と関連する第１及び
第２整流素子を逆バイアスすることにより一つの列の各
電荷蓄積素子に蓄積された電荷を逐次読出すことを特徴
とする。
を動作させる方法も提供するものであり、本発明の方法
は、読出すべき電荷蓄積素子を含む選択された行と関連
する第２及び第３導体の一方に第１電圧を、他方に第２
電圧を供給して関連する第１及び第２整流素子を順方向
バイアスし、且つ選択された行の前記他方の（第２）導
体に隣接する任意の第２導体に第３電圧を、選択された
行の前記一方の（第２）導体に隣接する任意の第２導体
に第４電圧を供給して選択された行に隣接する各電荷蓄
積素子行と関連する第１及び第２整流素子を逆バイアス
するとともに、残りの第２導体に交互に第２及び第３電
圧を供給して残りの電荷蓄積素子行と関連する第１及び
第２整流素子を逆バイアスすることにより一つの列の各
電荷蓄積素子に蓄積された電荷を逐次読出すことを特徴
とする。
【００１９】一例では、第２電圧を大地電圧にし、第１
電圧を第２電圧に対し正にし、第３電圧を第２電圧に対
し負にし、第４電圧を第１電圧に対し正にする。他の駆
動方法も可能である。
電圧を第２電圧に対し正にし、第３電圧を第２電圧に対
し負にし、第４電圧を第１電圧に対し正にする。他の駆
動方法も可能である。
【００２０】
【実施例】以下図面を参照して本発明を実施例につき説
明するに、図面は実寸図示したものでなく、又同様な部
分を示すものには同じような参照番号を付して示してあ
る。図３〜図８を参照するに、これらの図に示す電荷蓄
積装置１は電荷蓄積用の蓄積素子３のアレイ２を具えて
おり、蓄積素子３は行列状に配置され、列の蓄積素子３
は第１導体４に結合され、行の蓄積素子３はそれぞれ第
２導体５ａ，５ｂ及び第３導体６ａ，６ｂに結合され、
行の各蓄積素子３は第１整流素子Ｄ１を経て関連する第
２導体５ａ，５ｂに結合されると共に第２整流素子Ｄ２
を経て関連する第３導体６ａ，６ｂに接続されており、
第１及び第２整流素子Ｄ１及びＤ２が印加電圧により順
方向にバイアスされたとき電流を流す。
明するに、図面は実寸図示したものでなく、又同様な部
分を示すものには同じような参照番号を付して示してあ
る。図３〜図８を参照するに、これらの図に示す電荷蓄
積装置１は電荷蓄積用の蓄積素子３のアレイ２を具えて
おり、蓄積素子３は行列状に配置され、列の蓄積素子３
は第１導体４に結合され、行の蓄積素子３はそれぞれ第
２導体５ａ，５ｂ及び第３導体６ａ，６ｂに結合され、
行の各蓄積素子３は第１整流素子Ｄ１を経て関連する第
２導体５ａ，５ｂに結合されると共に第２整流素子Ｄ２
を経て関連する第３導体６ａ，６ｂに接続されており、
第１及び第２整流素子Ｄ１及びＤ２が印加電圧により順
方向にバイアスされたとき電流を流す。
【００２１】本発明では、蓄積素子３の各行の第３導体
６ａ，６ｂが蓄積素子３の任意の隣接行の第２導体５
ａ，５ｂも形成し、一つ置きの行Ｎ−２，Ｎ，Ｎ＋２，
Ｎ＋４，．．（Ｎ＋２ｎ，ここでｎは整数）内の蓄積素
子３ａと関連する第１及び第２整流素子Ｄ１’及びＤ
２’を残りの行Ｎ−１，Ｎ＋１，Ｎ＋３，Ｎ＋５，．．
（Ｎ＋（２ｎ＋１），ここでｎは整数）内の蓄積素子３
ｂと関連する第１及び第２整流素子Ｄ１”及びＤ２”に
対し逆向きに配置し、順方向バイアスのとき前記一つ置
きの行Ｎ−２，Ｎ，Ｎ＋２，Ｎ＋４，．．内の蓄積素子
３ａと関連する第１及び第２整流素子Ｄ１’及びＤ２’
が第２及び第３導体５ａ及び６ｂ間に一方向に電流を流
し、逆バイアスのとき前記残りの行Ｎ−１，Ｎ＋１，Ｎ
＋３，Ｎ＋５，．．内の蓄積素子３ｂと関連する第１及
び第２整流素子Ｄ１”及びＤ２”が第２及び第３導体５
ｂ及び６ａ間に反対方向に電流を流すように構成し、且
つ選択された行の蓄積素子に蓄積されている電荷を読出
すために選択された行の蓄積素子３と関連する整流素子
Ｄ１及び２のみを順方向バイアスする電圧を第２及び第
３導体５ａ，５ｂ及び６ａ，６ｂに供給する手段７を設
ける。
６ａ，６ｂが蓄積素子３の任意の隣接行の第２導体５
ａ，５ｂも形成し、一つ置きの行Ｎ−２，Ｎ，Ｎ＋２，
Ｎ＋４，．．（Ｎ＋２ｎ，ここでｎは整数）内の蓄積素
子３ａと関連する第１及び第２整流素子Ｄ１’及びＤ
２’を残りの行Ｎ−１，Ｎ＋１，Ｎ＋３，Ｎ＋５，．．
（Ｎ＋（２ｎ＋１），ここでｎは整数）内の蓄積素子３
ｂと関連する第１及び第２整流素子Ｄ１”及びＤ２”に
対し逆向きに配置し、順方向バイアスのとき前記一つ置
きの行Ｎ−２，Ｎ，Ｎ＋２，Ｎ＋４，．．内の蓄積素子
３ａと関連する第１及び第２整流素子Ｄ１’及びＤ２’
が第２及び第３導体５ａ及び６ｂ間に一方向に電流を流
し、逆バイアスのとき前記残りの行Ｎ−１，Ｎ＋１，Ｎ
＋３，Ｎ＋５，．．内の蓄積素子３ｂと関連する第１及
び第２整流素子Ｄ１”及びＤ２”が第２及び第３導体５
ｂ及び６ａ間に反対方向に電流を流すように構成し、且
つ選択された行の蓄積素子に蓄積されている電荷を読出
すために選択された行の蓄積素子３と関連する整流素子
Ｄ１及び２のみを順方向バイアスする電圧を第２及び第
３導体５ａ，５ｂ及び６ａ，６ｂに供給する手段７を設
ける。
【００２２】従って、本発明による装置では蓄電素子３
の行に関連する導体総数を増やす必要なく、蓄積素子３
の不完全な再充電問題を低減することができる。図３は
本発明による電荷蓄積装置１の一例を概略的に示した線
図である。本例の電荷蓄積装置１はイメージセンサであ
る。イメージセンサ１は行と列に配置された画素２ａの
アレイ２を具えている。アレイ２の境界を図３では破線
にて示してある。図３には複数の画素２ａから成る３列
８行のアレイしか示してないが、アレイは一般には画素
２ａのもっと多数の行と列とで構成することは当業者に
明らかである。
の行に関連する導体総数を増やす必要なく、蓄積素子３
の不完全な再充電問題を低減することができる。図３は
本発明による電荷蓄積装置１の一例を概略的に示した線
図である。本例の電荷蓄積装置１はイメージセンサであ
る。イメージセンサ１は行と列に配置された画素２ａの
アレイ２を具えている。アレイ２の境界を図３では破線
にて示してある。図３には複数の画素２ａから成る３列
８行のアレイしか示してないが、アレイは一般には画素
２ａのもっと多数の行と列とで構成することは当業者に
明らかである。
【００２３】各画素２ａはフォトセンシティブダイオー
ド３を具えており、このダイオードは関連する第１、即
ち列導体４と、関連する第１及び第２スイッチングダイ
オードＤ１とＤ２の接続点Ｊとの間に結合させる。スイ
ッチングダイオードＤ１及びＤ２は関連する第２及び第
３導体５及び６間に直列に結合させる。
ド３を具えており、このダイオードは関連する第１、即
ち列導体４と、関連する第１及び第２スイッチングダイ
オードＤ１とＤ２の接続点Ｊとの間に結合させる。スイ
ッチングダイオードＤ１及びＤ２は関連する第２及び第
３導体５及び６間に直列に結合させる。
【００２４】一つ置きの行Ｎ−２，Ｎ，Ｎ＋２，Ｎ＋
４，．．．（Ｎ＋２ｎ）内のスイッチングダイオードＤ
１’及びＤ２’は、第１スイッチングダイオードＤ１’
のアノードが関連する第２導体５ａに結合され、スイッ
チングダイオードＤ２’のカソードが関連する第３導体
６ｂに結合される向きにする。残りの行Ｎ−１、Ｎ＋
１，Ｎ＋３，．．．（Ｎ＋（２ｎ−１））の画素２ａと
関連するスイッチングダイオードＤ１”及びＤ２”はス
イッチングダイオードＤ１’及びＤ２’と反対の向きに
して、第１スイッチングダイオードＤ１”のカソードが
関連する第２導体５ｂに結合され、スイッチングダイオ
ードＤ２”のアノードが関連する第３導体６ａに結合さ
れる。
４，．．．（Ｎ＋２ｎ）内のスイッチングダイオードＤ
１’及びＤ２’は、第１スイッチングダイオードＤ１’
のアノードが関連する第２導体５ａに結合され、スイッ
チングダイオードＤ２’のカソードが関連する第３導体
６ｂに結合される向きにする。残りの行Ｎ−１、Ｎ＋
１，Ｎ＋３，．．．（Ｎ＋（２ｎ−１））の画素２ａと
関連するスイッチングダイオードＤ１”及びＤ２”はス
イッチングダイオードＤ１’及びＤ２’と反対の向きに
して、第１スイッチングダイオードＤ１”のカソードが
関連する第２導体５ｂに結合され、スイッチングダイオ
ードＤ２”のアノードが関連する第３導体６ａに結合さ
れる。
【００２５】各画素２ａにおいて、フォトセンシティブ
ダイオード３は、そのカソードが対応する第１及び第２
スイッチングアノードＤ１及び２間の接続点Ｊに結合さ
れる向きにする。図３から明らかなように、第Ｎ行の画
素２ａの第３導体６ｂが第Ｎ＋１行の画素２ａの第２導
体５ｂを形成するとともに、第Ｎ＋１行の第３導体６ａ
が第Ｎ＋２行の第２導体５ａを形成する。
ダイオード３は、そのカソードが対応する第１及び第２
スイッチングアノードＤ１及び２間の接続点Ｊに結合さ
れる向きにする。図３から明らかなように、第Ｎ行の画
素２ａの第３導体６ｂが第Ｎ＋１行の画素２ａの第２導
体５ｂを形成するとともに、第Ｎ＋１行の第３導体６ａ
が第Ｎ＋２行の第２導体５ａを形成する。
【００２６】図３に示す例では、導体５及び６に適当な
電圧を供給する第１及び第２駆動回路７ａ及び７ｂを具
える。第１駆動回路７ａは一つ置きの導体５ａ，６ａに
適当な電圧を供給するよう配置され、第２駆動回路は残
りの導体５ｂ，６ｂに適当な電圧を供給するよう配置さ
れる。
電圧を供給する第１及び第２駆動回路７ａ及び７ｂを具
える。第１駆動回路７ａは一つ置きの導体５ａ，６ａに
適当な電圧を供給するよう配置され、第２駆動回路は残
りの導体５ｂ，６ｂに適当な電圧を供給するよう配置さ
れる。
【００２７】各行導体５ａ，６ａは各別のスイッチング
トランジスタ７１及び７２を経て電圧供給ラインＶ＋及
びＶ−に結合される。スイッチングトランジスタ７１及
び７２のゲート又は制御電極はシフトレジスタ兼デコー
ダ回路７０ａに結合される。第２行駆動回路７ｂも同様
に行導体５ｂ，６ｂを電圧供給ラインＶｏ及びＶ＋＋に
それぞれ結合するスイッチングトランジスタ７３及び７
４を具え、それらのゲート又は制御電極がシフトレジス
タ兼デコーダ回路７０ｂに結合される。シフトレジスタ
兼デコーダ回路７０ａ及び７０ｂは既知のようにクロッ
ク信号の制御の下でトランジスタ７１〜７４を駆動し、
行導体５及び６に適当な電圧信号を適当な時間に供給し
うるように構成されている。
トランジスタ７１及び７２を経て電圧供給ラインＶ＋及
びＶ−に結合される。スイッチングトランジスタ７１及
び７２のゲート又は制御電極はシフトレジスタ兼デコー
ダ回路７０ａに結合される。第２行駆動回路７ｂも同様
に行導体５ｂ，６ｂを電圧供給ラインＶｏ及びＶ＋＋に
それぞれ結合するスイッチングトランジスタ７３及び７
４を具え、それらのゲート又は制御電極がシフトレジス
タ兼デコーダ回路７０ｂに結合される。シフトレジスタ
兼デコーダ回路７０ａ及び７０ｂは既知のようにクロッ
ク信号の制御の下でトランジスタ７１〜７４を駆動し、
行導体５及び６に適当な電圧信号を適当な時間に供給し
うるように構成されている。
【００２８】各列導体４は既知の形態の各別の電荷検出
増幅器８を経て出力シフトレジスタ兼デコーダ回路９に
結合され、この回路の出力端子Ｏからイメージ信号を適
当なメモリ又はディスプレイ（図示せず）に供給するこ
とができる。各電荷検出増幅器８は、その出力端子がキ
ャパシタＣ１を経てその負入力端子に結合され、蓄積電
荷の読出し中に関連する列導体４から供給される電流を
電圧出力に変換する。電荷検出増幅器８の正入力端子は
大地又は任意の適当な固定基準電位に結合する。固定基
準電位は、フォトセンシティブダイオードを常に逆バイ
アスする必要があるため、実際上行電圧により決まる。
増幅器８を経て出力シフトレジスタ兼デコーダ回路９に
結合され、この回路の出力端子Ｏからイメージ信号を適
当なメモリ又はディスプレイ（図示せず）に供給するこ
とができる。各電荷検出増幅器８は、その出力端子がキ
ャパシタＣ１を経てその負入力端子に結合され、蓄積電
荷の読出し中に関連する列導体４から供給される電流を
電圧出力に変換する。電荷検出増幅器８の正入力端子は
大地又は任意の適当な固定基準電位に結合する。固定基
準電位は、フォトセンシティブダイオードを常に逆バイ
アスする必要があるため、実際上行電圧により決まる。
【００２９】イメージセンサ１は任意の適当な構成にす
ることができるが、本例ではイメージセンサ１を適当な
絶縁基板上に薄膜技術を用いて形成する。イメージセン
サ１を光が透過するようにする必要がある場合には、基
板を透明にする必要がある。行駆動回路７ａ，７ｂ、電
荷検出増幅器８及び出力シフトレジスタ兼デコーダ回路
９はアレイ２と別の基板（又はその周縁部）上に形成す
ることができ、例えば多結晶薄膜トランジスタ回路の形
に形成することができる。
ることができるが、本例ではイメージセンサ１を適当な
絶縁基板上に薄膜技術を用いて形成する。イメージセン
サ１を光が透過するようにする必要がある場合には、基
板を透明にする必要がある。行駆動回路７ａ，７ｂ、電
荷検出増幅器８及び出力シフトレジスタ兼デコーダ回路
９はアレイ２と別の基板（又はその周縁部）上に形成す
ることができ、例えば多結晶薄膜トランジスタ回路の形
に形成することができる。
【００３０】図４は図３に示したイメージセンサの一例
の互いに隣接する行Ｎ及びＮ＋１の１つの画素のレイア
ウトを示し、図５は図４の第Ｎ行における画素２ａのＶ
−Ｖ線上での断面図を示し、図６は同じ列におけるＮ及
びＮ＋１行の２つの画素２ａのVI−VI線上での断面図を
示す。
の互いに隣接する行Ｎ及びＮ＋１の１つの画素のレイア
ウトを示し、図５は図４の第Ｎ行における画素２ａのＶ
−Ｖ線上での断面図を示し、図６は同じ列におけるＮ及
びＮ＋１行の２つの画素２ａのVI−VI線上での断面図を
示す。
【００３１】上述したように、イメージセンサ１は絶縁
性で、一般に透明の基板（これは適当なガラス又はプラ
スチック材料製とすることができる）の上に薄膜技法に
より形成する
性で、一般に透明の基板（これは適当なガラス又はプラ
スチック材料製とすることができる）の上に薄膜技法に
より形成する
【００３２】第１の導電層、一般にはクロム層を絶縁性
基板１０の上に堆積し、これを画成して行導体５，６の
少なくとも一部と、第１スイッチングダイオードＤ１′
及び第２スイッチングダイオードＤ２″のカソード電極
１１ａ及び１１ｂと、第２スイッチングダイオードＤ
２′及び第１スイッチングダイオードＤ１′のカソード
電極１２ａ及び１２ｂと、フォトセンティブダイオード
３のカソード電極１３とを形成する。図４〜図６に示す
ように、カソード電極１１ａ及び１１ｂは、関連するフ
ォトセンシティブダイオード３のカソード電極１３と一
体に形成すると共に、カソード電極１２ａ及び１２ｂは
関連する行導体５ｂ，６ｂの少なくとも一部と一体に形
成する。
基板１０の上に堆積し、これを画成して行導体５，６の
少なくとも一部と、第１スイッチングダイオードＤ１′
及び第２スイッチングダイオードＤ２″のカソード電極
１１ａ及び１１ｂと、第２スイッチングダイオードＤ
２′及び第１スイッチングダイオードＤ１′のカソード
電極１２ａ及び１２ｂと、フォトセンティブダイオード
３のカソード電極１３とを形成する。図４〜図６に示す
ように、カソード電極１１ａ及び１１ｂは、関連するフ
ォトセンシティブダイオード３のカソード電極１３と一
体に形成すると共に、カソード電極１２ａ及び１２ｂは
関連する行導体５ｂ，６ｂの少なくとも一部と一体に形
成する。
【００３３】本例では、フォトセンシティブダイオード
３及びスイッチングダイオードＤ１とＤ２を、ｎ導電形
と、真性導電形と、ｐ導電形のアモルファスシリコン層
を順次堆積することによりアモルファスシリコンｎ−ｉ
−ｐダイオードとして形成する。次いで、これらの層を
パターン化して図５及び図６に示すようなダイオード構
造にする。図面の明瞭化のために図５及び図６ではダイ
オード構造にクロスハッチを付してない。
３及びスイッチングダイオードＤ１とＤ２を、ｎ導電形
と、真性導電形と、ｐ導電形のアモルファスシリコン層
を順次堆積することによりアモルファスシリコンｎ−ｉ
−ｐダイオードとして形成する。次いで、これらの層を
パターン化して図５及び図６に示すようなダイオード構
造にする。図面の明瞭化のために図５及び図６ではダイ
オード構造にクロスハッチを付してない。
【００３４】次に、絶縁層、一般には窒化シリコン層を
堆積し、これをパターン化して絶縁分離領域１４を形成
する。次いで第２導電層、一般にはクロム層を堆積し、
これをパターン化して第１スイッチングダイオードＤ
１′及び第２スイッチングダイオードＤ２″のアノード
を関連する行導体５ａ，６ａにそれぞれ結合する第１の
相互接続部１５ａ及び１５ｂと、第１スイッチングダイ
オードＤ１′のカソードを関連する第２スイッチングダ
イオードＤ２′のアノードに結合すると共に第２スイッ
チングダイオードＤ２″のカソードを関連する第１スイ
ッチングダイオードＤ１″のアノードに結合する第２の
相互接続部１６ａ及び１６ｂと、列導体４の少なくとも
一部を形成する。こうして形成したものの上に、必要に
応じ、図示してはないが、ポリイミド層の如き透明の保
護絶縁層を堆積することができる。
堆積し、これをパターン化して絶縁分離領域１４を形成
する。次いで第２導電層、一般にはクロム層を堆積し、
これをパターン化して第１スイッチングダイオードＤ
１′及び第２スイッチングダイオードＤ２″のアノード
を関連する行導体５ａ，６ａにそれぞれ結合する第１の
相互接続部１５ａ及び１５ｂと、第１スイッチングダイ
オードＤ１′のカソードを関連する第２スイッチングダ
イオードＤ２′のアノードに結合すると共に第２スイッ
チングダイオードＤ２″のカソードを関連する第１スイ
ッチングダイオードＤ１″のアノードに結合する第２の
相互接続部１６ａ及び１６ｂと、列導体４の少なくとも
一部を形成する。こうして形成したものの上に、必要に
応じ、図示してはないが、ポリイミド層の如き透明の保
護絶縁層を堆積することができる。
【００３５】図４から明らかなように、残りの行Ｎ−
１，Ｎ＋１，Ｎ＋３，----の画素２ａのレイアウト構造
は列Ｎ−２，Ｎ，Ｎ＋２，----の画素２ａの実際上鏡面
像になる。イメージセンサのレイアウトは任意の適当な
パターンとすることができるが、図４示すように、列及
び行導体４，５及び６が長方形、一般には方形状格子を
画成し、スイッチングダイオードＤ１及びＤ２とフォト
センシティブダイオード３が画素２ａを占める面積をで
きるだけ少なくして、イメージセンサをできるだけ透明
にすることにより、このイメージセンサをディスプレイ
の如き他の物の上に載せても、このディスプレイを不鮮
明にすることのないようにすることができる。勿論、最
大感度が要求される（例えばＸ線診断装置のような）場
合には、フォトセンシティブダイオード３の面積をでき
るだけ大きくすべきである。
１，Ｎ＋１，Ｎ＋３，----の画素２ａのレイアウト構造
は列Ｎ−２，Ｎ，Ｎ＋２，----の画素２ａの実際上鏡面
像になる。イメージセンサのレイアウトは任意の適当な
パターンとすることができるが、図４示すように、列及
び行導体４，５及び６が長方形、一般には方形状格子を
画成し、スイッチングダイオードＤ１及びＤ２とフォト
センシティブダイオード３が画素２ａを占める面積をで
きるだけ少なくして、イメージセンサをできるだけ透明
にすることにより、このイメージセンサをディスプレイ
の如き他の物の上に載せても、このディスプレイを不鮮
明にすることのないようにすることができる。勿論、最
大感度が要求される（例えばＸ線診断装置のような）場
合には、フォトセンシティブダイオード３の面積をでき
るだけ大きくすべきである。
【００３６】上述した構成では、全ダイオードＤ１，Ｄ
２及び３をｐ−ｉ−ｎダイオードとしてではなくｎ−ｉ
−ｐダイオードとして形成して、全ダイオードを同時に
形成することができる。しかし、必要に応じ、ダイオー
ドのうちの適当なものをｐ−ｉ−ｎダイオードとして形
成することもできる。この場合には相互接続部及び金属
化パターンを簡単に単純化することができる。実際に
は、一般にｎ−ｉ−ｐダイオードはｐ−ｉ−ｎダイオー
ドよりもフォトセンシティブダイオードとして優れてお
り、又ｐ−ｉ−ｎダイオードはｎ−ｉ−ｐダイオードよ
りもスイッチングダイオードとして優れていることを記
憶に留めて、特定の用途に合った最適な形態のダイオー
ドを用いるようにする。
２及び３をｐ−ｉ−ｎダイオードとしてではなくｎ−ｉ
−ｐダイオードとして形成して、全ダイオードを同時に
形成することができる。しかし、必要に応じ、ダイオー
ドのうちの適当なものをｐ−ｉ−ｎダイオードとして形
成することもできる。この場合には相互接続部及び金属
化パターンを簡単に単純化することができる。実際に
は、一般にｎ−ｉ−ｐダイオードはｐ−ｉ−ｎダイオー
ドよりもフォトセンシティブダイオードとして優れてお
り、又ｐ−ｉ−ｎダイオードはｎ−ｉ−ｐダイオードよ
りもスイッチングダイオードとして優れていることを記
憶に留めて、特定の用途に合った最適な形態のダイオー
ドを用いるようにする。
【００３７】スイッチングダイオードＤ１及びＤ２はフ
ォトセンシティブダイオード３とは異なり、スイッチン
グダイオードのアノード及びカソードには入射光が当た
らないようにするのに対し、フォトセンシティブダイオ
ード３には勿論、図５及び６に示すように、そのアノー
ド側に入射光が当たるようにすることは当業者には明ら
かである。
ォトセンシティブダイオード３とは異なり、スイッチン
グダイオードのアノード及びカソードには入射光が当た
らないようにするのに対し、フォトセンシティブダイオ
ード３には勿論、図５及び６に示すように、そのアノー
ド側に入射光が当たるようにすることは当業者には明ら
かである。
【００３８】次に上述したイメージセンサの動作を図７
〜８につき説明するが、これらの各図にはイメージセン
サの一部と、１つの画素の読出し中に印加される電圧が
示されている。図７は行Ｎの画素Ｘの読出し中の状態を
示し、図８は行Ｎ＋１の画素Ｙの読出し中の状態を示
す。
〜８につき説明するが、これらの各図にはイメージセン
サの一部と、１つの画素の読出し中に印加される電圧が
示されている。図７は行Ｎの画素Ｘの読出し中の状態を
示し、図８は行Ｎ＋１の画素Ｙの読出し中の状態を示
す。
【００３９】先ず図７につき説明すると、行Ｎ内の画素
Ｘに予め蓄積されている電荷を読出すためには、第１又
は左の行駆動回路７０ａが画素行Ｎ−２，Ｎ＋２，Ｎ＋
４，．．．の行導体５ａに結合されたトランジスタ７１
を導通させるとともに、画素行Ｎの行導体５ａに結合さ
れたトランジスタ７２を導通させる。従って、画素行Ｎ
の行導体５ａが電圧供給ラインＶ＋に結合されるととも
に、画素行Ｎ−２，Ｎ＋２，Ｎ＋４，．．（Ｎ＋２ｎ，
ここでｎ≠０）の行導体５ａが電圧供給ラインＶ−に結
合される。同時に、第２又は右の駆動回路７０ｂが画素
行Ｎ＋１，Ｎ＋３，Ｎ＋５，．．（Ｎ＋２ｎ−１），こ
こでｎ≠０）の行導体５ｂに結合されたトランジスタ７
３を導通するとともに画素行Ｎ−１の行導体５ｂに結合
されたトランジスタ７４を導通させる。従って、画素行
Ｎ−１の行導体５ｂが電圧供給ラインＶ＋＋に結合され
るとともに、画素行Ｎ＋１，Ｎ＋３，Ｎ＋５，．．．の
行導体５ｂが電圧供給ラインＶｏに結合される。電圧Ｖ
＋＋は電圧Ｖ＋より正であり、Ｖ＋は電圧Ｖｏより正で
あり、Ｖｏは電圧Ｖ−より正である。
Ｘに予め蓄積されている電荷を読出すためには、第１又
は左の行駆動回路７０ａが画素行Ｎ−２，Ｎ＋２，Ｎ＋
４，．．．の行導体５ａに結合されたトランジスタ７１
を導通させるとともに、画素行Ｎの行導体５ａに結合さ
れたトランジスタ７２を導通させる。従って、画素行Ｎ
の行導体５ａが電圧供給ラインＶ＋に結合されるととも
に、画素行Ｎ−２，Ｎ＋２，Ｎ＋４，．．（Ｎ＋２ｎ，
ここでｎ≠０）の行導体５ａが電圧供給ラインＶ−に結
合される。同時に、第２又は右の駆動回路７０ｂが画素
行Ｎ＋１，Ｎ＋３，Ｎ＋５，．．（Ｎ＋２ｎ−１），こ
こでｎ≠０）の行導体５ｂに結合されたトランジスタ７
３を導通するとともに画素行Ｎ−１の行導体５ｂに結合
されたトランジスタ７４を導通させる。従って、画素行
Ｎ−１の行導体５ｂが電圧供給ラインＶ＋＋に結合され
るとともに、画素行Ｎ＋１，Ｎ＋３，Ｎ＋５，．．．の
行導体５ｂが電圧供給ラインＶｏに結合される。電圧Ｖ
＋＋は電圧Ｖ＋より正であり、Ｖ＋は電圧Ｖｏより正で
あり、Ｖｏは電圧Ｖ−より正である。
【００４０】従って、行Ｎ内の画素２ａのスイッチング
ダイオードＤ１及びＤ２が順方向バイアスされるととも
に、行Ｎ以外の行内の画素２ａのスイッチングダイオー
ドが逆バイアスされる。このとき電流が行Ｎの画素のフ
ォトセンシティブダイオードキャパシタンスＣを経て流
れ、関連する電荷検出増幅器８がこの電流を積分し、そ
の出力信号を出力シフトレジスタ兼デコーダ回路９に供
給し、この回路９がその出力端子Ｏからイメージ信号を
適当なメモリ又はディスプレイ（図示せず）に供給する
ことができる。電流は行Ｎの画素のフォトセンシティブ
ダイオードキャパシタンスＣを経て、関連する２つの行
導体の平均電圧に達するまで流れる。従って、フォトセ
ンシティブダイオードキャパシタンスＣを対応する読出
パルス中に完全に再充電することができ、従ってラグを
完全に、又は少なくとも相当に低減することができる。
ダイオードＤ１及びＤ２が順方向バイアスされるととも
に、行Ｎ以外の行内の画素２ａのスイッチングダイオー
ドが逆バイアスされる。このとき電流が行Ｎの画素のフ
ォトセンシティブダイオードキャパシタンスＣを経て流
れ、関連する電荷検出増幅器８がこの電流を積分し、そ
の出力信号を出力シフトレジスタ兼デコーダ回路９に供
給し、この回路９がその出力端子Ｏからイメージ信号を
適当なメモリ又はディスプレイ（図示せず）に供給する
ことができる。電流は行Ｎの画素のフォトセンシティブ
ダイオードキャパシタンスＣを経て、関連する２つの行
導体の平均電圧に達するまで流れる。従って、フォトセ
ンシティブダイオードキャパシタンスＣを対応する読出
パルス中に完全に再充電することができ、従ってラグを
完全に、又は少なくとも相当に低減することができる。
【００４１】行Ｎ＋１内の画素Ｙに予め蓄積されている
電荷を読出すためには、図８に示すように、第１又は左
の駆動回路７０ａが画素行Ｎ−２，Ｎ，Ｎ＋４，．．
（Ｎ＋２ｎ）の行導体５ａに結合されたトランジスタ７
１を導通させるとともに、画素行Ｎ＋２の行導体５ａに
結合されたトランジスタ７２を導通させる。従って、画
素行Ｎ＋２の行導体５ａが電圧供給ラインＶ＋に結合さ
れるとともに、画素行Ｎ−２，Ｎ，Ｎ＋４，．．（Ｎ＋
２ｎ，ここでｎ≠１）の行導体５ａが電圧供給ラインＶ
−に結合される。同時に、第２又は右の駆動回路７０ｂ
が画素行Ｎ−１，Ｎ＋１，Ｎ＋５，．．（Ｎ＋２ｎ−
１），ここでｎ≠２）の行導体５ｂに結合されたトラン
ジスタ７３を導通するとともに画素行Ｎ＋３の行導体５
ｂに結合されたトランジスタ７４を導通させる。従っ
て、画素行Ｎ＋３の行導体５ｂが電圧供給ラインＶ＋＋
に結合されるとともに、画素行Ｎ−１，Ｎ＋１，Ｎ＋
５，．．．の行導体５ｂが電圧供給ラインＶｏに結合さ
れる。
電荷を読出すためには、図８に示すように、第１又は左
の駆動回路７０ａが画素行Ｎ−２，Ｎ，Ｎ＋４，．．
（Ｎ＋２ｎ）の行導体５ａに結合されたトランジスタ７
１を導通させるとともに、画素行Ｎ＋２の行導体５ａに
結合されたトランジスタ７２を導通させる。従って、画
素行Ｎ＋２の行導体５ａが電圧供給ラインＶ＋に結合さ
れるとともに、画素行Ｎ−２，Ｎ，Ｎ＋４，．．（Ｎ＋
２ｎ，ここでｎ≠１）の行導体５ａが電圧供給ラインＶ
−に結合される。同時に、第２又は右の駆動回路７０ｂ
が画素行Ｎ−１，Ｎ＋１，Ｎ＋５，．．（Ｎ＋２ｎ−
１），ここでｎ≠２）の行導体５ｂに結合されたトラン
ジスタ７３を導通するとともに画素行Ｎ＋３の行導体５
ｂに結合されたトランジスタ７４を導通させる。従っ
て、画素行Ｎ＋３の行導体５ｂが電圧供給ラインＶ＋＋
に結合されるとともに、画素行Ｎ−１，Ｎ＋１，Ｎ＋
５，．．．の行導体５ｂが電圧供給ラインＶｏに結合さ
れる。
【００４２】従って、行Ｎ＋１内の画素２ａのスイッチ
ングダイオードＤ１及びＤ２が順方向バイアスされると
ともに、行Ｎ＋１以外の行内の画素２ａのスイッチング
ダイオードが逆バイアスされる。このとき電流が行Ｎ＋
１の画素のフォトセンシティブダイオードキャパシタン
スＣを経て流れ、関連する電荷検出増幅器８がこの電流
を積分し、その出力信号を出力シフトレジスタ兼デコー
ダ回路９に供給し、この回路９がその出力端子Ｏからイ
メージ信号を適当なメモリ又はディスプレイ（図示せ
ず）に供給することができる。
ングダイオードＤ１及びＤ２が順方向バイアスされると
ともに、行Ｎ＋１以外の行内の画素２ａのスイッチング
ダイオードが逆バイアスされる。このとき電流が行Ｎ＋
１の画素のフォトセンシティブダイオードキャパシタン
スＣを経て流れ、関連する電荷検出増幅器８がこの電流
を積分し、その出力信号を出力シフトレジスタ兼デコー
ダ回路９に供給し、この回路９がその出力端子Ｏからイ
メージ信号を適当なメモリ又はディスプレイ（図示せ
ず）に供給することができる。
【００４３】この場合にも、電流は行Ｎ＋１の画素のフ
ォトセンシティブダイオードキャパシタンスＣを経て、
関連する２つの行導体の平均電圧になるまで流れる。従
って、フォトセンシティブダイオードキャパシタンスＣ
が対応する読出パルス中に完全に再充電することがで
き、従ってラグを完全に、又は少なくとも相当に低減す
ることができる。
ォトセンシティブダイオードキャパシタンスＣを経て、
関連する２つの行導体の平均電圧になるまで流れる。従
って、フォトセンシティブダイオードキャパシタンスＣ
が対応する読出パルス中に完全に再充電することがで
き、従ってラグを完全に、又は少なくとも相当に低減す
ることができる。
【００４４】このことは、イメージセンサに関連するノ
イズが低い場合に、このイメージセンサを低光量の状態
にて過度のラグ問題を生ずることなく動作させることが
できることを意味している。又、選択画素行のスイッチ
ングダイオードＤ１及びＤ２を順方向に強くバイアスす
ると共に画素キャパシタンスを迅速に再充電することが
できるため、画素を一層迅速に読取ることができる。さ
らに、所定のフレーム時間（即ち全イメージセンサを読
出す時間）中のイメージセンサの垂直方向クロストー
ク、即ち列導体間のクロストークが極めて少なくなる。
その理由は、このようなクロストークは画素行が選択さ
れる時間とフレーム時間との関数であり、本例の場合に
は行選択時間を短縮し得るからである。さらに、行導体
の数が図１に示したような通常のイメージセンサの行導
体の数の１／２となり、又ＥＰ−Ａ−２３３４８９に記
載されている装置の行導体数の１／４となる。このこと
は、本発明によるイメージセンサは行導体を大きく離間
し得るためにＥＰ−Ａ−５５５９０７に記載されている
方法で他の同様なイメージセンサと一緒に共通の基板上
に取付けるのに特に好適であることを意味する。
イズが低い場合に、このイメージセンサを低光量の状態
にて過度のラグ問題を生ずることなく動作させることが
できることを意味している。又、選択画素行のスイッチ
ングダイオードＤ１及びＤ２を順方向に強くバイアスす
ると共に画素キャパシタンスを迅速に再充電することが
できるため、画素を一層迅速に読取ることができる。さ
らに、所定のフレーム時間（即ち全イメージセンサを読
出す時間）中のイメージセンサの垂直方向クロストー
ク、即ち列導体間のクロストークが極めて少なくなる。
その理由は、このようなクロストークは画素行が選択さ
れる時間とフレーム時間との関数であり、本例の場合に
は行選択時間を短縮し得るからである。さらに、行導体
の数が図１に示したような通常のイメージセンサの行導
体の数の１／２となり、又ＥＰ−Ａ−２３３４８９に記
載されている装置の行導体数の１／４となる。このこと
は、本発明によるイメージセンサは行導体を大きく離間
し得るためにＥＰ−Ａ−５５５９０７に記載されている
方法で他の同様なイメージセンサと一緒に共通の基板上
に取付けるのに特に好適であることを意味する。
【００４５】更に、導体で占められないイメージセンサ
の有効面積が増大する結果、イメージセンサを一層透明
にすることができ、例えばイメージセンサをディスプレ
イ上に装着する必要がある場合に望ましい。或いはま
た、その結果として蓄積素子を大きくすることができ、
これは入力光レベルが低く高感度が要求されるＸ線診断
用に特に望ましい。
の有効面積が増大する結果、イメージセンサを一層透明
にすることができ、例えばイメージセンサをディスプレ
イ上に装着する必要がある場合に望ましい。或いはま
た、その結果として蓄積素子を大きくすることができ、
これは入力光レベルが低く高感度が要求されるＸ線診断
用に特に望ましい。
【００４６】各画素行は適当な行導体５，６に適当な電
圧を印加することにより逐次読取ることができる。特定
の行の画素を読出す場合には、残りの画素の関連するス
イッチングダイオードＤ１及びＤ２が逆バイアスされ、
従ってこれら残りの画素は積分期間にあり、この期間内
では、画素に入射する光によりフォトセンシティブダイ
オードにおいて電荷キャリヤの光−生成により生じた電
荷が画素に蓄積される。従って、積分期間中に画素行に
蓄積された電荷は次の読出し期間に読出され、画素行は
逐次読出される。所要に応じ列を同時に、又は逐次読出
すこともできる。
圧を印加することにより逐次読取ることができる。特定
の行の画素を読出す場合には、残りの画素の関連するス
イッチングダイオードＤ１及びＤ２が逆バイアスされ、
従ってこれら残りの画素は積分期間にあり、この期間内
では、画素に入射する光によりフォトセンシティブダイ
オードにおいて電荷キャリヤの光−生成により生じた電
荷が画素に蓄積される。従って、積分期間中に画素行に
蓄積された電荷は次の読出し期間に読出され、画素行は
逐次読出される。所要に応じ列を同時に、又は逐次読出
すこともできる。
【００４７】図９は電荷検出増幅器８の出力電圧Ｖout
と、第１読出しパルス又はフレーム１の直前の積分期間
中にのみ照射された所定画素に印加された読出しパルス
の数又はフレーム数との間の関係をグラフにして示した
図である。太い破線４０は図１に示したタイプの画素に
対する結果を示し、これから明らかなように、この場合
にはラグがあるが、本発明によるイメージセンサの画素
に対する結果を示している細い破線４１の場合はラグは
極めて少なく、実際上ラグは殆どない。
と、第１読出しパルス又はフレーム１の直前の積分期間
中にのみ照射された所定画素に印加された読出しパルス
の数又はフレーム数との間の関係をグラフにして示した
図である。太い破線４０は図１に示したタイプの画素に
対する結果を示し、これから明らかなように、この場合
にはラグがあるが、本発明によるイメージセンサの画素
に対する結果を示している細い破線４１の場合はラグは
極めて少なく、実際上ラグは殆どない。
【００４８】電荷蓄積装置１はイメージセンサ以外に、
例えばメモリ装置又は温度検知装置とすることができ、
しかも上述した薄膜技法の代わりに任意の適当な方法を
用いて形成し得ることは勿論である。
例えばメモリ装置又は温度検知装置とすることができ、
しかも上述した薄膜技法の代わりに任意の適当な方法を
用いて形成し得ることは勿論である。
【００４９】これまでに述べた本発明によるイメージセ
ンサの例では、前述したように垂直方向のクロストーク
は通常の装置に比べてかなり低減するも、同じ列におけ
る選択画素を読出している時に、不所望な電流が非選択
画素２ａから列導体４に流れることにより若干の垂直方
向クロストークが依然生ずることがある。この垂直方向
のクロストークがあると、選択画素に対する電荷検出増
幅器８からの積分出力には、その選択画素の列における
他の全ての画素からの影響が含まれることになる。不所
望な列電流の主たる原因は、その列における非選択画素
からの“ダイナミックリーク”にある。従って、画素が
光を検出すると、フォトセンシティブダイオード３内に
おける電荷キリャヤの光−生成によりフォトセンシティ
ブダイオード３の固有キャパシタンスが放電され、これ
によりスイッチングダイオードＤ１間の電圧が変化する
ことになる。つ２のスイッチングダイオードＤ１とＤ２
との中間点Ｊにおける電圧Ｖx が変化することにより、
スイッチングダイオードＤ１のキャパシタンスＣD 、従
って関連する列導体４へ次のような電流Ｉ、即ち Ｉ＝ＣD ｄＶx ／ｄｔ （１） が流れて、垂直方向のクロストークが生ずる。このクロ
ストークは画像からの情報を除去することになり、例え
ば白の背景上の黒テキストが白で現れ、見えなくなるこ
とが起こり得る。
ンサの例では、前述したように垂直方向のクロストーク
は通常の装置に比べてかなり低減するも、同じ列におけ
る選択画素を読出している時に、不所望な電流が非選択
画素２ａから列導体４に流れることにより若干の垂直方
向クロストークが依然生ずることがある。この垂直方向
のクロストークがあると、選択画素に対する電荷検出増
幅器８からの積分出力には、その選択画素の列における
他の全ての画素からの影響が含まれることになる。不所
望な列電流の主たる原因は、その列における非選択画素
からの“ダイナミックリーク”にある。従って、画素が
光を検出すると、フォトセンシティブダイオード３内に
おける電荷キリャヤの光−生成によりフォトセンシティ
ブダイオード３の固有キャパシタンスが放電され、これ
によりスイッチングダイオードＤ１間の電圧が変化する
ことになる。つ２のスイッチングダイオードＤ１とＤ２
との中間点Ｊにおける電圧Ｖx が変化することにより、
スイッチングダイオードＤ１のキャパシタンスＣD 、従
って関連する列導体４へ次のような電流Ｉ、即ち Ｉ＝ＣD ｄＶx ／ｄｔ （１） が流れて、垂直方向のクロストークが生ずる。このクロ
ストークは画像からの情報を除去することになり、例え
ば白の背景上の黒テキストが白で現れ、見えなくなるこ
とが起こり得る。
【００５０】図１０は垂直方向クロストークを除去又は
少なくとも著しく低減するよう設計された本発明イメー
ジセンサの変形例１ａの一つの画素２ｂを示す。この変
形イメージセンサ１ａは上述したイメージセンサと、第
１整流素子又はダイオードＤ１’及びＤ１”（簡便のた
めに一つの画素のみを示すため、第１及び第２整流素子
又はダイオードを以後単にＤ１及びＤ２と言う）がフォ
トセンシティブに形成されている点が相違する。これ
は、図５及び図６に示す実施例において、電極１５ａ及
び１６ｂを検出すべき光に透明な部分を有するように形
成することにより達成することができる。これは、電極
１５ａ及び１６ｂに接点孔を形成するメタライゼーショ
ンエッチングマスクを変更することにより最も簡単に達
成される。図１０に示すキャパシタンスＣX 及びＣY は
ダイオードＤ１及びＤ２の固有キャパシタンスを表し、
キャパシタンスＣP はフォトセンシティブダイオード３
の固有キャパシタンスを表す。
少なくとも著しく低減するよう設計された本発明イメー
ジセンサの変形例１ａの一つの画素２ｂを示す。この変
形イメージセンサ１ａは上述したイメージセンサと、第
１整流素子又はダイオードＤ１’及びＤ１”（簡便のた
めに一つの画素のみを示すため、第１及び第２整流素子
又はダイオードを以後単にＤ１及びＤ２と言う）がフォ
トセンシティブに形成されている点が相違する。これ
は、図５及び図６に示す実施例において、電極１５ａ及
び１６ｂを検出すべき光に透明な部分を有するように形
成することにより達成することができる。これは、電極
１５ａ及び１６ｂに接点孔を形成するメタライゼーショ
ンエッチングマスクを変更することにより最も簡単に達
成される。図１０に示すキャパシタンスＣX 及びＣY は
ダイオードＤ１及びＤ２の固有キャパシタンスを表し、
キャパシタンスＣP はフォトセンシティブダイオード３
の固有キャパシタンスを表す。
【００５１】図１１は図１０に示す画素２ｂの等価回路
図である。図１１では、フォトセンシティブスイッチン
グダイオードＤ１はキャパシタンスＣX と並列の電流源
ＩDとして表され、フォトセンシティブダイオード３は
キャパシタンスＣP と並列の電流源ＩP として表され
る。非フォトセンシティブスイッチングダイオードＤ２
は入射光に応答しないためキャパシタンスＣX と並列の
単なるキャパシタンスＣ Y として表される。
図である。図１１では、フォトセンシティブスイッチン
グダイオードＤ１はキャパシタンスＣX と並列の電流源
ＩDとして表され、フォトセンシティブダイオード３は
キャパシタンスＣP と並列の電流源ＩP として表され
る。非フォトセンシティブスイッチングダイオードＤ２
は入射光に応答しないためキャパシタンスＣX と並列の
単なるキャパシタンスＣ Y として表される。
【００５２】他の画素の読出し中に画素２ｂが光検知中
である状態を考察する。図１１から、キルヒホッフの法
則を用いると、この場合には非選択画素２ｂから列導体
４へ流れるリーク電流ＩL は：ＩY をキャパシタンスＣ
P を流れる電流とすると、 ＩP −ＩL ＝ＩY （２） になり、ＩX をキャパシタンスＣX を流れる電流とする
と、 ＩL ＋ＩD ＝ＩX （３） になり、ＩX 、ＩY は、
である状態を考察する。図１１から、キルヒホッフの法
則を用いると、この場合には非選択画素２ｂから列導体
４へ流れるリーク電流ＩL は：ＩY をキャパシタンスＣ
P を流れる電流とすると、 ＩP −ＩL ＝ＩY （２） になり、ＩX をキャパシタンスＣX を流れる電流とする
と、 ＩL ＋ＩD ＝ＩX （３） になり、ＩX 、ＩY は、
【数１】 になる。
【００５３】式２、３及び４から、ＩL を表す次式が得
られる。
られる。
【数２】 式５から、リーク電流を零にする条件は： （ＣX ＋ＣY ）ＩP ＝ＣP ＩD （６） になる。従って、 ＩP ／ＣP ＝ＩD ／（ＣX ＋ＣY ） （７） にすれば、ＩL が零になり、垂直方向クロストークが除
去される。
去される。
【００５４】フォトセンシティブ電流ＩPHOTO はＫＡC
に等しい。ここでＫは定数、ＡC はフォトダイオードの
露光面積（即ちフォトダイオードの不透明電極又は接
点、例えば図５のフォトダイオード３の電極４の孔の面
積）である。従って、無リーク電流条件はフォトセンシ
ティブダイオードＤ１及び３の幾何学寸法により決定す
ることができる。画素のスイッチングダイオードＤ１及
び２が等しい面積であり、且つ３つの全ダイオードＤ
１，Ｄ２及び３の厚さが同一であるものとすると、式７
は： （ＡCD1 ／２ＡDD1 ）＝（ＡC3／ＡD3） になる。ここで、ＡDD1 及びＡD3はスイッチングダイオ
ードＤ１及びフォトセンシティブダイオード３の面積で
あり、従ってそれらのそれぞれのキャパシタンスに比例
し、ＡCD1 及びＡC3はスイッチングダイオードＤ１及び
フォトセンシティブダイオード３の露光面積であり、従
ってそれぞれのダイオードの入射光により発生される光
電流に比例する。ここで、ダイオードＤ１，Ｄ２及び３
に関連して使用する”面積”はダイオード電極にほぼ平
行な平面内のダイオードの面積、即ち図５及び図６にお
いてダイオードが形成される基板１０の表面１０ａに平
行な平面内のダイオードの面積を意味する。ダイオード
の厚さは基板１０の表面に垂直方向に測る。
に等しい。ここでＫは定数、ＡC はフォトダイオードの
露光面積（即ちフォトダイオードの不透明電極又は接
点、例えば図５のフォトダイオード３の電極４の孔の面
積）である。従って、無リーク電流条件はフォトセンシ
ティブダイオードＤ１及び３の幾何学寸法により決定す
ることができる。画素のスイッチングダイオードＤ１及
び２が等しい面積であり、且つ３つの全ダイオードＤ
１，Ｄ２及び３の厚さが同一であるものとすると、式７
は： （ＡCD1 ／２ＡDD1 ）＝（ＡC3／ＡD3） になる。ここで、ＡDD1 及びＡD3はスイッチングダイオ
ードＤ１及びフォトセンシティブダイオード３の面積で
あり、従ってそれらのそれぞれのキャパシタンスに比例
し、ＡCD1 及びＡC3はスイッチングダイオードＤ１及び
フォトセンシティブダイオード３の露光面積であり、従
ってそれぞれのダイオードの入射光により発生される光
電流に比例する。ここで、ダイオードＤ１，Ｄ２及び３
に関連して使用する”面積”はダイオード電極にほぼ平
行な平面内のダイオードの面積、即ち図５及び図６にお
いてダイオードが形成される基板１０の表面１０ａに平
行な平面内のダイオードの面積を意味する。ダイオード
の厚さは基板１０の表面に垂直方向に測る。
【００５５】従って、ダイオードＤ１，Ｄ２及び３の相
対幾何学寸法を適切に選択することにより、選択された
画素の列内の非選択画素からのリーク電流は非選択画素
のダイオードＤ１のキャパシタンス／光電流ループ内を
内部的に流れ、列導体４を流れないため、垂直クロスト
ークが除去又は少なくとも相当低減される。従って、例
えば、２つのフォトセンシティブダイオードの接点孔の
面積ＡCD1 及びＡC3が等しい場合、零垂直クロストーク
のためにはフォトセンシティブダイオード３の面積ＡD3
をフォトセンシティブスイッチングダイオードＤ１の面
積ＡDD1 の２倍にする必要がある。
対幾何学寸法を適切に選択することにより、選択された
画素の列内の非選択画素からのリーク電流は非選択画素
のダイオードＤ１のキャパシタンス／光電流ループ内を
内部的に流れ、列導体４を流れないため、垂直クロスト
ークが除去又は少なくとも相当低減される。従って、例
えば、２つのフォトセンシティブダイオードの接点孔の
面積ＡCD1 及びＡC3が等しい場合、零垂直クロストーク
のためにはフォトセンシティブダイオード３の面積ＡD3
をフォトセンシティブスイッチングダイオードＤ１の面
積ＡDD1 の２倍にする必要がある。
【００５６】当業者であれば、他の駆動方法が可能であ
り、例えば４つの異なる電圧レベルを供給しうる適当な
駆動源が使用可能である場合には単一の行ドライバを使
用することができる。また、電圧を逆にするのが好まし
い場合には、フォトセンシティブダイオード３も逆向き
にしてそれらのアノードを第１及び第２スイッチングダ
イオードＤ１及びＤ２の接続点Ｊに接続することができ
る。
り、例えば４つの異なる電圧レベルを供給しうる適当な
駆動源が使用可能である場合には単一の行ドライバを使
用することができる。また、電圧を逆にするのが好まし
い場合には、フォトセンシティブダイオード３も逆向き
にしてそれらのアノードを第１及び第２スイッチングダ
イオードＤ１及びＤ２の接続点Ｊに接続することができ
る。
【００５７】また、行及び列導体は必ずしも図面に示す
ように水平及び垂直に延在させる必要はない。行導体を
垂直に、列導体を水平に延在させてもよく、即ち図３〜
７に示す装置を９０°回転させることもできる。同様
に、行及び列導体は必ずしも互いに直交させる必要はな
く、任意の適当な配置を採用するとができる。ダイオー
ドの向きを逆にすることができること勿論であるが、こ
の場合には装置の駆動に必要とされる電圧も適切に変化
させる必要があること勿論である。
ように水平及び垂直に延在させる必要はない。行導体を
垂直に、列導体を水平に延在させてもよく、即ち図３〜
７に示す装置を９０°回転させることもできる。同様
に、行及び列導体は必ずしも互いに直交させる必要はな
く、任意の適当な配置を採用するとができる。ダイオー
ドの向きを逆にすることができること勿論であるが、こ
の場合には装置の駆動に必要とされる電圧も適切に変化
させる必要があること勿論である。
【００５８】整流素子は必ずしもダイオードにする必要
はなく、一方向（逆方向）にできるだけ低い電流を流
し、多方向（順方向）に所要の電流を流す非対称特性を
有する任意の形態の素子、一般に２端子素子、とするこ
とができる。同様に、フォトセンシティブ素子も必ずし
もダイオードとする必要はなく、照射されたときののみ
電流を流す他のタイプのフォトセンシティブデバイスと
することができる。従って、例えば、フォトセンシティ
ブダイオードは適当なキャパシタンスと直列の、例えば
酸化鉛からなる光導電導体と置き換えることができる。
はなく、一方向（逆方向）にできるだけ低い電流を流
し、多方向（順方向）に所要の電流を流す非対称特性を
有する任意の形態の素子、一般に２端子素子、とするこ
とができる。同様に、フォトセンシティブ素子も必ずし
もダイオードとする必要はなく、照射されたときののみ
電流を流す他のタイプのフォトセンシティブデバイスと
することができる。従って、例えば、フォトセンシティ
ブダイオードは適当なキャパシタンスと直列の、例えば
酸化鉛からなる光導電導体と置き換えることができる。
【００５９】以上の説明を読めば、当業者であれば他の
種々の変更及び変形が可能である。例えば、上述した各
構成要素と等価の構成要素や、従来既知の構成要素を用
いることができ、更に上述した実施例の構成要素の一部
を交換したり、構成要素を加えたりすることもできる。
特許請求の範囲は構成要素の組合せとして記載されてい
るが、本発明で解決すべき技術的問題の一部又は全部を
解決する、しないにかかわらず、本明細書に開示された
新規な構成又は構成要素の組合せも本発明の範囲に含ま
れるものである。
種々の変更及び変形が可能である。例えば、上述した各
構成要素と等価の構成要素や、従来既知の構成要素を用
いることができ、更に上述した実施例の構成要素の一部
を交換したり、構成要素を加えたりすることもできる。
特許請求の範囲は構成要素の組合せとして記載されてい
るが、本発明で解決すべき技術的問題の一部又は全部を
解決する、しないにかかわらず、本明細書に開示された
新規な構成又は構成要素の組合せも本発明の範囲に含ま
れるものである。
【図１】図１は既知の電荷蓄積装置の一画素の簡略回路
図である。
図である。
【図２】既知の電荷蓄積装置の動作説明用波形図であ
る。
る。
【図３】本例ではイメージセンサである本発明の電荷蓄
積装置の回路レイアウト図である。
積装置の回路レイアウト図である。
【図４】本発明のイメージセンサの一部分の可能なレイ
アウトを示す平面図である。
アウトを示す平面図である。
【図５】図４のＶ−Ｖ線上の断面図である。
【図６】図４のＶＩ−ＶＩ線上の断面図である。
【図７】本発明イメージセンサの動作説明のためのその
一部分の回路図である。
一部分の回路図である。
【図８】本発明イメージセンサの動作説明のためのその
一部分の回路図である。
一部分の回路図である。
【図９】本発明電荷蓄積装置の画素と図１に示す画素の
ラグ特性の差を示すグラフである。
ラグ特性の差を示すグラフである。
【図１０】本発明イメージセンサの変形例の画素の回路
図である。
図である。
【図１１】図１０に示す画素の等価回路図である。
１ 電荷蓄積装置 ２ アレイ ２ａ、２ｂ 画素 ３ 電荷蓄積素子 ４ 第１（列）導体 ５ 第２導体 ６ 第３導体 ７ 駆動回路 ８ 電荷検出増幅器 ９ 出力シフトレジスタ兼デコーダ回路 Ｄ１，Ｄ２ スイッチングダイオード
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェラード フランシス ハーキン イギリス国 ロンドン エスダブリュー17 ８キュージー バルハム リサードン ロード 92 フラット １ エイチ
Claims (10)
- 【請求項１】 電荷蓄積用の蓄積素子のアレイを具え、
これらの蓄積素子は行及び列に配置され、列内の蓄積素
子は第１導体に結合され、行内の蓄積素子は第２及び第
３導体に結合され、且つ行内の各蓄積素子は関連する第
２導体に第１整流素子を経て結合されるとともに、関連
する第３導体に第２整流素子を経て結合され、第１及び
第２整流素子が印加電圧により順方向バイアスされたと
きに電流を流すように構成された電荷蓄積装置にいて、
各蓄積素子行の第３導体が隣接する蓄積素子行の第２導
体も形成し、一つ置きの行内の蓄積素子と関連する第１
及び第２整流素子が残りの行内の蓄積素子と関連する第
１及び第２整流素子に対し逆向きに配置され、順方向バ
イアスのとき前記一つ置きの行内の蓄積素子と関連する
第１及び第２整流素子が第２及び第３導体間に一方向に
電流を流し、逆バイアスのとき前記残りの行内の蓄積素
子と関連する第１及び第２整流素子が第２及び第３導体
間に反対方向に電流を流すように構成され、且つ選択さ
れた行の蓄積素子に蓄積されている電荷を読出すために
選択された行の蓄積素子と関連する整流素子のみを順方
向バイアスする電圧を第２及び第３導体に供給する手段
が設けられていることを特徴とする電荷蓄積装置。 - 【請求項２】 各蓄積素子は、一動作モードにおいて入
射光に応答して電荷を蓄積するフォトセンシティブ素子
からなることを特徴とする請求項１記載の電荷蓄積装
置。 - 【請求項３】 フォトセンシティブ素子はフォトセンシ
ティブダイオードであることを特徴とする請求項２記載
の電荷蓄積装置。 - 【請求項４】 各蓄積素子と関連する整流素子の一方が
フォトセンシティブ素子で構成され、且つ整流素子と蓄
積素子が、同一の蓄積素子列内の一つの蓄積素子からの
電荷の読出し中における他の蓄積素子からのリーク電流
が減少するように配置されていることを特徴とする請求
項２又は３記載の電荷蓄積装置。 - 【請求項５】 整流素子はダイオードであることを特徴
とする請求項１〜４のいずれかに記載の電荷蓄積装置。 - 【請求項６】 蓄積素子及び整流素子が接合ダイオード
で構成され、各蓄積素子及び関連する第１及び第２整流
素子の一方がフォトセンシティブであり、整流素子及び
蓄積素子が、各蓄積素子及び関連する第１及び第２整流
素子に対し、 （ＣX ＋ＣY ）ＩP ＝ＣP ＩD ここで、ＣX ，ＣY 及びＣP はフォトセンシティブ整流
素子、他方の整流素子及びフォトセンシティブ蓄積素子
の固有キャパシタンス、及びＩP 及びＩD はフォトセン
シティブ蓄積素子及びフォトセンシティブ整流素子に入
射した光により発生される電流、となるように配置され
ていることを特徴とする請求項１記載の電荷蓄積装置。 - 【請求項７】 各蓄積素子に対し、関連する整流素子が
所定の面積を有し、蓄積素子及びフォトセンシティブ整
流素子が入射光に露光される第２の所定面積を有し、整
流素子及び蓄積素子のそれぞれの面積が、 （ＡCD1 ／２ＡDD1 ）＝（ＡC3／ＡD3） ここで、ＡD3及びＡDD1 は蓄積素子及び関連する整流素
子の面積、及びＡC3及びＡCD1 は蓄積素子及び関連する
フォトセンシティブ整流素子の入射光に露光される第２
の所定面積、の関係にあることを特徴とする請求項６記
載の電荷蓄積装置。 - 【請求項８】 選択された行の蓄積素子に蓄積されてい
る電荷を読出すために選択された蓄積素子行と関連する
整流素子のみを順方向バイアスする電圧を第２及び第３
導体に供給する手段が、第２導体に電圧を供給する第１
電圧供給手段及び第３導体に電圧を供給する第２電圧供
給手段を具えることを特徴とする請求項１〜７のいずれ
かに記載の電荷蓄積装置。 - 【請求項９】 読出すべき電荷蓄積素子を含む選択され
た行と関連する第２及び第３導体の一方に第１電圧を、
他方に第２電圧を供給して関連する第１及び第２整流素
子を順方向バイアスし、且つ選択された行の前記他方の
（第２）導体に隣接する任意の第２導体に第３電圧を、
選択された行の前記一方の（第２）導体に隣接する任意
の第２導体に第４電圧を供給して選択された行に隣接す
る各電荷蓄積素子行と関連する第１及び第２整流素子を
逆バイアスするとともに、残りの第２導体に交互に第２
及び第３電圧を供給して残りの電荷蓄積素子行と関連す
る第１及び第２整流素子を逆バイアスすることにより一
つの列の各電荷蓄積素子に蓄積された電荷を逐次読出す
ことを特徴とする請求項１〜８のいずれかに記載の電荷
蓄積装置の動作方法。 - 【請求項１０】 第２電圧が大地電圧であり、第１電圧
が第２電圧に対し正であり、第３電圧が第２電圧に対し
負であり、第４電圧が第１電圧に対し正であることを特
徴とする請求項９記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9404113:4 | 1994-03-03 | ||
| GB9404113A GB9404113D0 (en) | 1994-03-03 | 1994-03-03 | A charge storage device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07264494A true JPH07264494A (ja) | 1995-10-13 |
| JP3671068B2 JP3671068B2 (ja) | 2005-07-13 |
Family
ID=10751237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04423195A Expired - Fee Related JP3671068B2 (ja) | 1994-03-03 | 1995-03-03 | 電荷蓄積装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5569908A (ja) |
| EP (1) | EP0670658B1 (ja) |
| JP (1) | JP3671068B2 (ja) |
| DE (1) | DE69514847T2 (ja) |
| GB (1) | GB9404113D0 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7440017B2 (en) | 1996-03-13 | 2008-10-21 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and photoelectric conversion system having the apparatus |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6599796B2 (en) * | 2001-06-29 | 2003-07-29 | Hewlett-Packard Development Company, L.P. | Apparatus and fabrication process to reduce crosstalk in pirm memory array |
| US20060077269A1 (en) * | 2002-03-15 | 2006-04-13 | National Semiconductor Corporation | Pixel binning image sensor |
| EP3661192B1 (en) * | 2018-11-30 | 2022-10-05 | ams Sensors Belgium BVBA | Pixel drive voltage generation using a charge pump |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5856363A (ja) * | 1981-09-30 | 1983-04-04 | Hitachi Ltd | 受光素子 |
| EP0119742B2 (en) * | 1983-02-15 | 1992-12-16 | Sharp Kabushiki Kaisha | Two-dimensional image readout device |
| US4728802A (en) * | 1986-01-21 | 1988-03-01 | Ovonic Imaging Systems, Inc. | Balanced drive photosensitive pixel and method of operating the same |
| FR2626127B1 (fr) * | 1988-01-15 | 1990-05-04 | Thomson Csf | Matrice photosensible a trois diodes par point, sans remise a niveau |
| FR2636800A1 (fr) * | 1988-09-16 | 1990-03-23 | Thomson Csf | Procede de lecture de cellules photosensibles du type comportant deux diodes montees en serie avec des sens de conduction opposes |
| US5410349A (en) * | 1990-07-06 | 1995-04-25 | Fuji Photo Film Co., Ltd. | Solid-state image pick-up device of the charge-coupled device type synchronizing drive signals for a full-frame read-out |
| US5376782A (en) * | 1992-03-04 | 1994-12-27 | Fuji Xerox Co., Ltd. | Image pickup device providing decreased image lag |
| GB9308543D0 (en) * | 1993-04-24 | 1993-06-09 | Philips Electronics Uk Ltd | An image sensor |
-
1994
- 1994-03-03 GB GB9404113A patent/GB9404113D0/en active Pending
-
1995
- 1995-02-24 EP EP95200469A patent/EP0670658B1/en not_active Expired - Lifetime
- 1995-02-24 DE DE69514847T patent/DE69514847T2/de not_active Expired - Fee Related
- 1995-03-03 JP JP04423195A patent/JP3671068B2/ja not_active Expired - Fee Related
- 1995-03-03 US US08/398,318 patent/US5569908A/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7440017B2 (en) | 1996-03-13 | 2008-10-21 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and photoelectric conversion system having the apparatus |
| US7643077B2 (en) | 1996-03-13 | 2010-01-05 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and photoelectric conversion system having the apparatus |
| US8179469B2 (en) | 1996-03-13 | 2012-05-15 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and photoelectric conversion system having the apparatus |
| US8488037B2 (en) | 1996-03-13 | 2013-07-16 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and photoelectric conversion system having the apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| US5569908A (en) | 1996-10-29 |
| EP0670658A2 (en) | 1995-09-06 |
| EP0670658B1 (en) | 2000-02-02 |
| EP0670658A3 (en) | 1996-02-14 |
| DE69514847T2 (de) | 2000-10-12 |
| JP3671068B2 (ja) | 2005-07-13 |
| DE69514847D1 (de) | 2000-03-09 |
| GB9404113D0 (en) | 1994-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0491436B1 (en) | Matrix display device with write-in facility | |
| EP0509589B1 (en) | Optical touch input device | |
| USRE42157E1 (en) | Photoelectric converter, its driving method, and system including the photoelectric converter | |
| US6476867B1 (en) | Photoelectric conversion apparatus, driving method and x-ray image pickup apparatus using the same | |
| EP0233489B1 (en) | Method of addressing at least one photosensitive pixel or liquid crystal pixel in a matrix array | |
| US5426292A (en) | Image sensor having a two dimensional array of imaging elements with opposite polarity leakage currents | |
| US5608205A (en) | Imaging device having reduced vertical crosstalk | |
| JPH07264495A (ja) | 電荷蓄積装置 | |
| JPS6386973A (ja) | 露光ブロツキング素子をもつ感光ピクセル | |
| JPH07264494A (ja) | 電荷蓄積装置 | |
| EP0777945B1 (en) | Electronic devices comprising an array | |
| KR100595795B1 (ko) | 화상 판독 장치 및 화상 판독 방법 | |
| EP0807302A1 (en) | Multiplexer circuit | |
| RU2351038C2 (ru) | Устройство обнаружения излучения, устройство формирования изображения излучения и система формирования изображения излучения | |
| JPH03120947A (ja) | イメージセンサ | |
| JPH06164924A (ja) | イメージセンサ | |
| JPH0693749B2 (ja) | イメージセンサのクロストーク補正方法 | |
| JPH04109672A (ja) | イメージセンサ | |
| JPH0628310B2 (ja) | 光電変換装置 | |
| JP2660046B2 (ja) | イメージセンサ | |
| EP0964571B1 (en) | Electronic devices comprising an array | |
| JP3372783B2 (ja) | 光電変換装置及びその駆動方法及びそれを有するシステム | |
| JPS5917582B2 (ja) | 固体撮像素子 | |
| JPH07212524A (ja) | 画像読取装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050301 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050418 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |