DE69514847T2

DE69514847T2 - Ladungsspeichervorrichtung

Info

Publication number: DE69514847T2
Application number: DE69514847T
Authority: DE
Inventors: Neil Christopher Bird; Gerard Francis Harkin
Original assignee: Philips Electronics UK Ltd; Koninklijke Philips Electronics NV
Current assignee: Philips Electronics UK Ltd; Koninklijke Philips NV
Priority date: 1994-03-03
Filing date: 1995-02-24
Publication date: 2000-10-12
Anticipated expiration: 2015-02-25
Also published as: JPH07264494A; DE69514847D1; JP3671068B2; EP0670658B1; US5569908A; GB9404113D0; EP0670658A2; EP0670658A3

Description

Die vorliegende Erfindung bezieht sich auf eine Ladungsspeicheranordnung und ein Verfahren zum Betreiben einer solchen Anordnung.
Fig. 1 der Begleitzeichnung zeigt ein Beispiel eines Pixels 101 einer bekannten Ladungsspeicheranordnung in Form eines Bildsensors 100. Im allgemeinen weist der Bildsensor 100 eine zweidimensionale Matrix aus Pixelzeilen N und -spalten M mit zugeordneten Zeilen- 102 und Spaltenleitern 103 auf. Zum Zwecke einer deutlicheren Darstellung ist in Fig. 1 lediglich ein Pixel dargestellt.
Das Pixel 101 weist eine photoempfindliche Diode PD sowie eine Schaltdiode SD auf, welche zwischen dem zugeordneten Zeilenleiter 102 und dem zugeordneten Spaltenleiter 103 in Reihe geschaltet sind. In dem dargestellten Beispiel sind die Schaltdiode SD und die photoempimdliche Diode PD bei zusammengeschalteten Kathoden angeordnet. Ein Kondensator C ist über die photoempfindliche Diode PD gekoppelt dargestellt. Dieser Kondensator kann durch die parasitäre Kapazität der photoempfindlichen Diode PD oder durch einen zur Erhöhung des Dynamikbereiches des Bildsensors 100 zusätzlich angeordneten Kondensator dargestellt sein.
Jeder Spaltenleiter 103 ist an einen geeigneten, für Ladung empfindlichen Verstärker 104 mit einer kapazitiven Kopplung zwischen dessen Eingang und dessen Ausgang gekoppelt.
Bildsensoren dieser Art weisen eine, aus dem nichtlinearen Durchlaßwiderstand der Schaltdiode SD resultierende Abbildungsverzögerung auf, welche eine Erhöhung des Widerstandes der Schaltdiode SD mit Abfallen der Spannung an der Diode bewirkt. Somit wird durch auf die photoempfindliche Diode PD des Pixels 101 fallendes Licht die Kapazität C der photoempfindlichen Diode PD entladen. Bei Anlegen einer geeigneten Spannung VR an den zugeordneten Zeilenleiter 102 zur Vorspannung der Schaltdiode SD in Durchlaßrichtung beginnt ein Strom zu fließen, um die Kapazität C der photoempfindlichen Diode PD wiederaufzuladen, wodurch die in der photoempfindlichen Diode PD gespeicherte Ladung durch den für Ladung empfindlichen Verstärker 104 integriert werden kann. Da jedoch die Spannung an der photoempfindlichen Diode PD steigt, nimmt die Spannung an der Schaltdiode SD ab, und dadurch erhöht sich der Durchlaßwiderstand der Schaltdiode SD. Die Geschwindigkeit der Ladung der Kapazität C der photoempfindlichen Diode verlangsamt sich somit, und es kann am Ende der Ausleseperiode keine komplette Wiederaufladung der Kapazität C der photoempfindlichen Diode verzeichnet werden. Die Zeilenspannung VR fällt am Ende des Ausleseimpulses ab, und die Schaltdiode SD wird erneut in Sperrichtung vorgespannt. Selbst wenn in der Integrationszeit zwischen Ausleseimpulsen bei Beaufschlagen des Zeilenleiters 102 mit dem nächsten Ausleseimpuls kein Licht auf die photoempfindliche Diode PD fällt, wird die Schaltdiode SD erneut in Durchlaßrichtung vorgespannt, da die Ladung der Kapazität C der photoempfindlichen Diode während des vorhergehenden Ausleseimpulses nicht abgeschlossen wurde. Somit fließt eine geringe Menge Strom, und die Kapazität C der photoempfindlichen Diode wird in geringfügigem Umfang weiter geladen. Dieser Vorgang wiederholt sich bei den nächsten Ausleseimpulsen, wobei der Umfang der Ladung jedesmal etwas geringer wird.
Fig. 2a stellt die mit der Zeit erfolgende Veränderung der Zeilenspannung VR graphisch dar und zeigt die Abgabe von vier sequentiellen Ausleseimpulsen R&sub0;, R&sub1;, R&sub2; und R&sub3; jeweils zu den Zeitpunkten t&sub0;, t&sub1;, t&sub2; und t&sub3; in dem Zustand, in welchem seit unmittelbar vor Abgabe des ersten Ausleseimpulses kein Licht auf das Pixel gefallen ist. Fig. 2b stellt die Veränderung der Spannung Vx an der Kapazität C der photoempfindlichen Diode während des Zeitraumes dar, in welchem die vier Zeilenspannungsimpulse sequentiell abgegeben werden. Wie aus Fig. 2b deutlich ersichtlich, wird die Kapazität der photoempfindlichen Diode PD, obgleich seit vor Abgabe des ersten Zeilenspannungsimpulses R&sub0; kein Licht auf die photoempfindliche Diode PD gefallen ist, während des ersten Ausleseimpulses R&sub0; nicht vollständig wiederaufgeladen und wird während der nachfolgenden Ausleseimpulse R&sub1;, R&sub2; und R&sub3; in geringfügigem Umfang weiter wiederaufgeladen. Der fließende Strom wird durch den für Ladung empfindlichen Verstärker 104 integriert. Fig. 2c stellt die Veränderung der Spannung des Ausgangs des für Ladung empfindlichen Verstärkers 104 gegenüber dem Zeitmaßstab der vier Ausleseimpulse R&sub0; bis R&sub3; dar, wobei die Zeitpunkte t&sub0;, t&sub1;, t&sub2; und t&sub3; den Beginn der Abgabe der entsprechenden Ausleseimpulse R&sub0;, R&sub2; und R&sub3; darstellen. Statt des Abfalles der Ausgangsspannung Vo von einer hohen Spannung VH auf eine niedrige Spannung VL am Ende des ersten Ausleseimpulses R&sub0;, wie durch die gestrichelte Linie a in Fig. 2c dargestellt, weist die Spannung Vo, wie durch die durchgehende Linie b dargestellt, einen wesentlich langsameren Übergang zur Spannung VL hin auf, da, wie oben erklärt, die Kapazität C der photoempfindlichen Diode während der Ausleseimpulse im Anschluß an den ersten Ausleseimpuls R&sub0; nach Ausschalten der Beleuchtung weiter geladen wird. Infolgedessen ergibt sich eine "Verschiebung" bei dem abgetasteten Bild, das heißt, daß ein sich bewegendes bzw. sich veränderndes Bild unscharf aussehen kann.
EP-A-233489 beschreibt eine Ladungsspeicheranordnung mit einer Anordnung aus Speicherelementen zur Ladungsspeicherung, wobei die Speicherelemente in Zeilen und Spalten angeordnet sind und die Speicherelemente in einer Spalte an einen ersten Leiter und die Speicherelemente in einer Zeile an einen zweiten und einen dritten Leiter gekoppelt sind, wobei jedes Speicherelement in einer Zeile durch ein erstes Gleichrichter- bzw. Isolationselement an den zugeordneten, zweiten Leiter und durch ein zweites Gleichrichter- bzw. Isolationselement an den zugeordneten, dritten Leiter gekoppelt ist, wobei das erste und zweite Gleichrichterelement bei Vorspannung in Durchlaßrichtung durch angelegte Spannungen den Stromdurchgang ermöglichen.
Wie in EP-A-233489 beschrieben, weisen die Speicherelemente photoempfindliche Dioden auf, während das erste und zweite Gleichrichterelement Schaltdioden aufweisen. Bei Betrieb der Anordnung werden geeignete Spannungen an den jeweiligen, einer Zeile aus Speicherelementen zugeordneten, zweiten und dritten Leiter angelegt, um das zugeordnete, erste und zweite Gleichrichterelement in Sperrichtung vorzuspannen, wenn eine Ladung in den Ladungsspeicherelementen einer Zeile zu speichern ist, und um das zugeordnete, erste und zweite Gleichrichterelement in Durchlaßrichtung vorzuspannen, wenn eine Ladung aus den Ladungsspeicherelementen einer Zeile auszulesen ist.
In EP-A-233489 wird somit die Schaltdiode bzw. das Gleichrichterelement SD durch zwei Gleichrichterelemente, welche zwischen zwei Zeilenleitern in Reihe geschaltet sind, ersetzt und die photoempfindliche Diode PD an einen Übergang zwischen den beiden Gleichrichterelementen gekoppelt. Ein Auslesen des Pixels erfolgt dann durch Anlegen von Spannungen an die Zeilenleiter, welche beide Gleichrichterelemente bzw. die Schaltdioden in Durchlaßrichtung vorspannen, so daß ein Strom durch die beiden Schaltdioden fließt, welcher eine Spannung an dem Übergang definiert, die, sofern beide Dioden identisch sind, dem Durchschnitt der an die beiden Zeilenleiter angelegten Spannungen entspricht. Bei Betrieb einer solchen Ladungsspeicheranordnung werden die Schaltdioden, sobald ein Pixel ausgelesen und die Kapazität der photoempfindlichen Diode geladen wurde, durch Anlegen geeigneter Spannungen an die beiden Zeilenleiter in Sperrichtung vorgespannt. Mit dem Auftreffen von Licht auf die photoempfindliche Diode PD wird eine La dung erzeugt, und die Spannung an der photoempfindlichen Diode PD fällt ab. Bei Abgabe des nächsten Ausleseimpulses an die beiden Zeilenleiter zur Durchlaßvorspannung der Schaltdiode fließt Strom durch die Kapazität C der photoempfindlichen Diode, bis der Durchschnittswert der Spannungen der beiden Zeilenleiter erreicht ist. Somit kann die Kapazität C der photoempfindlichen Diode während des entsprechenden Ausleseimpulses vollständig wiederaufgeladen werden, und es ist infolgedessen lediglich eine geringfügige oder keine Verschiebung zu verzeichnen. Bei der in EP-A-233489 dargestellten Ladungsspeicheranordnung sind jedoch zwei Zeilenleiter für jede Zeile aus Ladungsspeicherelementen erforderlich, wodurch das Ausmaß der von den Leitern in Anspruch zu nehmenden Fläche innerhalb der Anordnung zwangsläufig erhöht wird und, darüber hinaus, eine größere Anzahl Verbindungen zwischen Leitern und entsprechenden Treiberschaltungen zum Anlegen von Spannungen an die Zeilen- und Spaltenleiter erforderlich ist. Die höhere Anzahl Zeilenleiter resultiert zwangsläufig in einer Zunahme der von Leitern innerhalb der Anordnung eingenommenen Fläche auf Kosten der den Speicherelementen zur Verfügung IS stehenden Fläche. Dieses kann im besonderen dort von Nachteil sein, wo die Ladungsspeicheranordnung durch einen Bildsensor dargestellt ist und dieser so transparent wie möglich sein muß, damit zum Beispiel ein Display, wie z. B. ein CRT (Kathodenstrahlröhren-) - oder LCD (Flüssigkristall-) - Display durch den Bildsensor betrachtet werden kann, oder wo es wünschenswert ist, eine photoempfindliche Fläche vorzusehen, welche so groß wie möglich ist, wenn es sich beispielsweise bei der Anordnung um einen, bei Röntgenuntersuchungen zu verwendenden Bildsensor handelt.
EPO 324677 offenbart eine photoempfindliche Pixelanordnung mit einer Photodiode und zwei Schaltdioden - einer Auslesediode und einer Auffrischdiode. In einem Ausführungsbeispiel sind die Photodiode und der Bildwiederholcode bei entgegengesetzter Polarität zwischen einem Paar Zeilenleitern geschaltet, wobei eine gemeinsame Benutzung der Zeilenleiter zwischen aneinandergrenzenden Zeilen erfolgt. Die Auffrischdiode dient dazu, der Photodiode einen Auffrischimpuls zuzuführen, um keine separate Belichtungsphase zwischen den Ausleseimpulsen zur Rückstellung der Photodiodenanordnung erforderlich zu machen. Diese Pixelanordnung geht nicht das oben angeführte Bildverschiebungsproblem an.
Nach dem ersten Aspekt der vorliegenden Erfindung ist eine Ladungsspeicheranordnung mit einer Anordnung aus Speicherelementen zur Ladungsspeicherung vorgesehen, wobei die Speicherelemente in Zeilen und Spalten angeordnet sind und die Spei cherelemente in jeder Spalte an einen jeweiligen ersten Leiter und die Speicherelemente in jeder Zeile an einen jeweiligen zweiten und einen jeweiligen dritten Leiter gekoppelt sind, jedes Speicherelement in einer Zeile durch ein erstes Gleichrichterelement mit dem zugeordneten zweiten Leiter und durch ein zweites Gleichrichterelement mit dem zugeordneten dritten Leiter verbunden ist, wobei das erste und zweite Gleichrichterelement bei Vorspannung in Durchlaßrichtung durch angelegte Spannungen den Stromdurchgang ermöglichen, dadurch gekennzeichnet, daß in aneinandergrenzenden Zeilen aus Speicherelementen der dritte Leiter einer Zeile ebenfalls den zweiten Leiter der benachbarten Zeile bildet, daß das, Speicherelementen in wechselweisen Zeilen zugeordnete, erste und zweite Gleichrichterelement auf das, Speicherelementen in den verbleibenden Zeilen zugeordnete, erste und zweite Gleichrichterelement entgegengesetzt ausgerichtet sind, so daß das, Speicherelementen in den wechselweisen Zeilen zugeordnete, erste und zweite Gleichrichterelement so orientiert sind, daß sie einen Stromfluß in einer Richtung zwischen dem zweiten und dritten Leiter ermöglichen, wohingegen das, Speicherelementen in den verbleibenden Zeilen zugeordnete, erste und zweite Gleichrichterelement so orientiert sind, daß sie einen Stromfluß in der entgegengesetzten Richtung zwischen dem zweiten und dritten Leiter ermöglichen, und daß Mittel zum Anlegen von Spannungen an den zweiten und dritten Leiter vorgesehen sind, damit lediglich die, einer ausgewählten Zeile aus Ladungsspeicherelementen zugeordneten Gleichrichterelemente in Durchlaßrichtung vorgespannt werden können, um ein Ablesen der in den Speicherelementen der ausgewählten Zeile gespeicherten Ladung von den zugeordneten, ersten Leitern zu ermöglichen.
Zu erwähnen ist, daß unter dem Begriff "Gleichrichterelement", wie hier verwendet, ein Element zu verstehen ist, welches eine asymmetrische Kennlinie aufweist und so wenig Strom wie möglich in die eine Richtung (Sperrichtung) und den erforderlichen Strom in die andere Richtung (Durchlaßrichtung) durchläßt.
Damit können bei einer Anordnung gemäß der vorliegenden Erfindung die Probleme der unvollständigen Wiederaufladung von Ladungsspeicherelementen gemindert werden, ohne dabei die Gesamtanzahl der, den Zeilen aus Speicherelementen zugeordneten Leiter erhöhen zu müssen.
Die Speicherelemente können jeweils ein photoempfindliches Element aufweisen, um in einem Betriebsmodus in Reaktion auf, auf das photoempfindliche Element auftreffendes Licht Ladung zu speichern.
Die photoempfindlichen Elemente können photoempfindliche Dioden, zum Beispiel durch Dünnschichttechnik ausgebildete, photoempfindliche p-i-n-Dioden, aufweisen.
Die Gleichrichterelemente können Dioden aufweisen, welche durch Dünnschichttechnik ausgebildet werden können.
Eines der, jedem Speicherelement zugeordneten Gleichrichterelemente kann ebenfalls ein photoempfindliches Element aufweisen, und die Gleichrichterelemente sowie die Speicherelemente können dann so angeordnet sein, daß der Leckstrom von einem Speicherelement bei Auslesen der Ladung von einem anderen Speicherelement in der gleichen Spalte aus Speicherelementen reduziert wird.
In einem Ausführungsbeispiel weisen die Speicher- und Gleichrichterelemente Flächendioden auf und die Speicherelemente sowie ein, jedem Speicherelement zugeordnetes, erstes und zweites Gleichrichterelement sind photoempfindlich, wobei die Gleichrichterelemente und Speicherelemente so ausgewählt sind, daß bei jedem Speicherelement und dem zugeordneten ersten und zweiten Gleichrichterelement
(Cx + Cy)lp = CPlD
wobei Cx, Cy und Cp jeweils die intrinsischen Kapazitäten des photoempfindlichen Gleichrichterelementes, des weiteren Gleichrichterelementes sowie des photoempfindlichen Speicherelementes und lp und lD die Ströme darstellen, welche durch, auf das photoempfindliche Speicherelement und das photoempfindliche Gleichrichterelement auffallendes Licht erzeugt werden. Diese Anordnung ermöglicht eine Reduzierung des Verluststromes aus einem Speicherelement während des Auslesens der Ladung aus einem weiteren Speicherelement in der gleichen Spalte aus Speicherelementen.
In einem solchen Ausführungsbeispiel können die zugeordneten Gleichrichterelemente bei jedem Speicherelement eine vorgegebene Fläche und das Speicherelement und das photoempfindliche Gleichrichterelement eine zweite, vorgegebene Fläche aufweisen, welche einfallendem Licht ausgesetzt ist, wobei die jeweiligen Flächen der Gleichrichter- und Speicherelemente so vorgesehen sind, daß
wobei AD3 und ADD1 jeweils die Flächen eines Speicherelementes und der zugeordneten Gleichrichterelemente darstellen, wohingegen AC3 und ACD1 jeweils die zweiten, vorgege benen Flächen eines Speicherelementes und des zugeordneten, photoempfindlichen Gleichrichterelementes darstellen, welche einfallendem Licht ausgesetzt sind.
Die Mittel zum Anlegen von Spannungen an den zweiten und dritten Leiter, damit lediglich die, einer ausgewählten Zeile aus Ladungsspeicherelementen zugeordneten Gleichrichterelemente in Durchlaßrichtung vorgespannt werden können, um ein Auslesen der in den Speicherelementen der ausgewählten Zeile gespeicherten Ladung zu ermöglichen, können ein erstes Spannungsversorgungsmittel aufweisen, um den zweiten Leitern Spannungen zuzuführen, und ein zweites Spannungsversorgungsmittel vorsehen, um den dritten Leitern Spannungen zuzuführen. Dadurch soll die Möglichkeit bestehen, Spannungsversorgungsmittel einzusetzen, welche lediglich zwei verschiedene Spannungen vorsehen können.
Es wird ebenfalls ein Verfahren zum Betreiben einer Anordnung gemäß dem ersten Aspekt der Erfindung vorgesehen, welches eine sequentielle Auslesung der in jedem Ladungsspeicherelement einer Spalte gespeicherten Ladung unter Verwendung des zugeordneten, ersten Leiters durch Anlegen einer ersten Spannung an den einen und einer zweiten Spannung an den anderen der zweiten und dritten Leiter, welche der, das auszulesende Ladungsspeicherelement enthaltenden, ausgewählten Zeile zugeordnet sind, um das zugeordnete erste und zweite Gleichrichterelement in Durchlaßrichtung vorzuspannen, und durch Anlegen von Spannungen an den zweiten und dritten Leiter sämtlicher Zeilen, mit Ausnahme der ausgewählten Zeile, vorsieht, so daß die, den Zeilen aus Ladungsspeicherelementen zugeordneten, ersten und zweiten Gleichrichterelemente in Sperrichtung vorgespannt werden.
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Fig. 1 - ein sehr einfaches, elektrisches Schaltbild eines Pixels einer bekannten Ladungsspeicheranordnung;
Fig. 2a, b und c - graphische Darstellungen des Betriebes der bekannten Ladungsspeicheranordnung;
Fig. 3 - eine schematische Schaltkreiskonfiguration einer Ladungsspeicheranordnung gemäß der Erfindung, welche in dem erläuterten Ausführungsbeispiel durch einen Bildsensor dargestellt ist;
Fig. 4 - einen Grundriß eines Teiles eines Bildsensors gemäß der Erfindung, welcher einen möglichen Aufbau darstellt;
Fig. 5 - einen Querriß entlang Linie V-V in Fig. 4;
Fig. 6 - einen Querriß entlang Linie VI-VI in Fig. 4;
Fig. 7 und 8 - schematische Darstellungen jeweils eines Teiles eines Bildsensors gemäß der Erfindung, um den Betrieb der Anordnung zu erläutern;
Fig. 9 - eine graphische Darstellung des Unterschiedes in den Verschiebungscharakteristiken zwischen einem Pixel einer Ladungsspeicheranordnung gemäß der Erfindung und einem Pixel, wie z. B. dem in Fig. 1 dargestellten;
Fig. 10 - ein elektrisches Schaltbild eines Pixels eines modifizierten Bildsensors gemäß der Erfindung: sowie
Fig. 11 - ein äquivalentes, elektrisches Schaltbild des in Fig. 10 dargestellten Pixels.
Es versteht sich von selbst, daß es sich bei der Zeichnung nicht um maßstabsgetreue Darstellungen handelt, und daß im gesamten Text gleiche Bezugsziffern zur Kennzeichnung gleicher Teile verwendet wurden.
Wenden wir uns nun den Fig. 3 bis 8 der Zeichnung zu, welche eine Ladungsspeicheranordnung 1 mit einer Anordnung 2 aus Speicherelementen 3 zur Ladungsspeicherung darstellen, wobei die Speicherelemente 3 in Zeilen und Spalten angeordnet sind und die Speicherelemente 3 in einer Spalte an einen ersten Leiter 4 und die Speicherelemente 3 in einer Zeile an einen zweiten 5a, 5b und einen dritten 6a, 6b Leiter gekoppelt sind, jedes Speicherelement 3 in einer Zeile durch ein erstes Gleichrichterelement D1 mit dem zugeordneten zweiten Leiter 5a, 5b und durch ein zweites Gleichrichterelement D2 mit dem zugeordneten dritten Leiter 6a, 6b verbunden ist, wobei das erste und zweite Gleichrichterelement D1 und D2 bei Vorspannung in Durchlaßrichtung durch angelegte Spannungen den Stromdurchgang ermöglichen.
Gemäß der vorliegenden Erfindung bildet der dritte Leiter 6a, 6b jeder Zeile aus Speicherelementen 3 ebenfalls den zweiten Leiter 5a, 5b einer benachbarten Zeile aus Speicherelementen 3, sind das, Speicherelementen 3a in wechselweisen Zeilen N - 2, N, N + 2, N + 4 ... (N + 2n, wobei n eine ganze Zahl darstellt) zugeordnete, erste und zweite Gleichrichterelement D1' und D2' auf das, Speicherelementen 3b in den verbleibenden Zeilen N - 1, N + 1, N + 3, N + 5 ... (N + (2n - 1), wobei n eine ganze Zahl darstellt) zugeordnete, erste und zweite Gleichrichterelement D1" und D2" entgegengesetzt ausgerichtet, so daß das, Speicherelementen 3a in den wechselweisen Zeilen N, N + 2, N + 4 ... zugeordnete, erste und zweite Gleichrichterelement D1' und D2' einen Stromfluß in einer Richtung zwischen dem zweiten und dritten Leiter 5a und 6b ermöglichen, wohingegen das, Speicherelementen 3b in den verbleibenden Zeilen N + 1, N + 3... zugeordnete, erste und zweite Gleichrichterelement D1" und D2" einen Stromfluß in der entgegengesetzten Richtung zwischen dem zweiten und dritten Leiter 5b und 6a ermöglichen, und es sind Mittel 7 zum Anlegen von Spannungen an den zweiten und dritten Leiter 5a, 5b und 6a, 6b vorgesehen, damit lediglich die, einer ausgewählten Zeile aus Ladungsspeicherelementen 3 zugeordneten Gleichrichterelemente D1 und D2 in Durchlaßrichtung vorgespannt werden können, um ein Auslesen der in den Speicherelementen der ausgewählten Zeile gespeicherten Ladung zu ermöglichen.
Damit können bei einer Anordnung gemäß der vorliegenden Erfindung die Probleme einer unvollständigen Wiederaufladung von Speicherelementen 3 gemindert werden, ohne dabei die Gesamtanzahl der den Zeilen aus Speicherelementen 3 zugeordnetem Leiter erhöhen zu müssen.
Fig. 3 zeigt eine schematische Schaltkreiskonfiguration eines Beispieles einer Ladungsspeicheranordnung 1 gemäß der Erfindung. In diesem Ausführungsbeispiel ist die Ladungsspeicheranordnung 1 durch einen Bildsensor dargestellt.
Der Bildsensor 1 weist eine Anordnung 2 aus, in Zeilen und Spalten angeordneten Pixeln 2a auf. Die Grenze der Anordnung 2 ist durch eine gestrichelte Linie in Fig. 3 gekennzeichnet. Obgleich in Fig. 3 lediglich eine Anordnung aus drei Spalten und acht Zeilen aus Pixeln 2a dargestellt ist, steht es für Fachkundige außer Frage, daß die Anordnung in der Regel eine wesentlich größere Anzahl Zeilen und Spalten aus Pixeln 2a aufweisen kann.
Jedes Pixel 2a weist eine photoempfindliche Diode 3 auf, welche zwischen einem zugeordneten, ersten bzw. Spaltenleiter 4 und einem Übergang J zwischen einer zugeordneten ersten und zweiten Schaltdiode D1 und D2 gekoppelt ist. Die Schaltdioden D1 und D2 sind zwischen dem zugeordneten zweiten und dritten Leiter 5 und 6 in Reihe geschaltet.
Die Schaltdioden D1' und D2' in wechselweisen Zeilen N - 2, N, N + 2, N + 4 ... (N + 2n) sind so ausgerichtet, daß die Anoden der ersten Schaltdioden D1' an den zugeordneten, zweiten Leiter 5a gekoppelt sind, wohingegen die Kathoden der Schaltdioden D2' an den zugeordneten, dritten Leiter 6b gekoppelt sind. Die Schaltdioden D1" und D2", welche den verbleibenden Zeilen N - 1, N + 1, N + 3 ... (N + (2n - 1) aus Pixeln 2a zugeordnet sind, sind entgegengesetzt auf die Schaltdioden D1' und D2' ausgerichtet, so daß die Kathoden der Schaltdioden D1" an den zugeordneten, zweiten Leiter 5b gekoppelt sind, während die Anoden der zweiten Schaltdioden D2" an den zugeordneten, dritten Leiter 6a gekoppelt sind.
In jedem der Pixel 2a sind die photoempfindlichen Dioden 3 so ausgerichtet, daß die Kathode jeder photoempfindlichen Diode 3 an den Übergang J zwischen der entsprechenden ersten und zweiten Schaltdiode D1 und D2 gekoppelt ist. Wie aus Fig. 3 klar hervorgeht, bildet der dritte Leiter 6b der Zeile N aus Pixeln 2a den zweiten Leiter 5b der Zeile N + 1 aus Pixeln 2a, während der dritte Leiter 6a der Zeile N + 1 aus Pixeln 2a den zweiten Leiter 5a der Zeile N + 2 aus Pixeln 2a bildet.
In dem in Fig. 3 dargestellten Ausführungsbeispiel sind die erste und zweite Treiberschaltungsanordnung 7a und 7b dafür vorgesehen, den Leitern 5 und 6 die geeigneten Spannungen zuzuführen. Die erste Treiberschaltungsanordnung 7a dient dazu, den wechselweise vorgesehenen Leitern 5a, 6a die geeigneten Spannungen zuzuführen, während die zweite Treiberschaltungsanordnung 7b dazu dient, den verbleibenden Leitern 5b, 6b geeignete Spannungen zuzuführen.
Jeder der Zeilenleiter 5a, 6a ist über jeweilige Schalttransistoren 71 und 72 an Spannungsversorgungsleitungen V+ und V- gekoppelt. Die Gate- bzw. Steuerelektroden der Schalttransistoren 71 und 72 sind an ein Schieberegister mit Dekodierschaltung 70a gekoppelt. Die zweite Zeilenansteuerungsschaltung 7b weist gleichermaßen Schalttransistoren 73 und 74 auf, welche die Zeilenleiter 5b, 6b jeweils mit Spannungsversorgungsleitungen Vo und V++ verbinden und deren Steuer- bzw. Gateelektroden an ein Schieberegister mit Dekodierschaltung 70b gekoppelt sind. Das Schieberegister mit Dekodierschaltungen 70a und 70b ist so angeordnet, daß es die entsprechenden Transistoren 71 bis 74 unter der Steuerung von Taktsignalen in bekannter Weise aktiviert, damit die geeigneten Spannungssignale zu den entsprechenden Zeitpunkten an die Zeilenleiter 5 und 6 angelegt werden können.
Die Spaltenleiter 4 sind über einen jeweiligen, für Ladung empfindlichen Verstärker 8 bekannter Art jeweils an ein Ausgangsschieberegister mit Dekodierschaltung 9 gekoppelt, von welchem Bildsignale von einem Ausgang O an einen entsprechenden Speicher oder an ein Display, welche beide hier nicht dargestellt sind, geleitet werden können.
Jeder, für Ladung empfindliche Verstärker 8 ist an seinem Ausgang über einen Kondensator C1 an den negativen Eingang des Verstärkers gekoppelt und dient dazu, einen, durch den zugeordneten Spaltenleiter 4 zugeführten Strom bei Auslesen gespeicherter Ladung in einen Spannungsausgang umzuwandeln. Die positiven Eingänge der für La dung empfindlichen Verstärker 8 sind an Masse bzw. ein geeignetes, festes Referenzpotential geschaltet. Das feste Referenzpotential wird durch die Zeilenspannungen effektiv bestimmt, da die photoempfindlichen Dioden stets in Sperrichtung vorgespannt sein müssen.
Obgleich der Bildsensor 1 jeden geeigneten Aufbau aufweisen kann, wird der Bildsensor 1 in diesem Ausführungsbeispiel unter Anwendung von Dünnschichttechnik auf einem geeigneten, isolierfähigen Substrat ausgebildet. Im Falle es erforderlich ist, daß das Licht durch den Bildsensor 1 hindurchgeleitet werden kann, sollte das Substrat lichtdurchlässig sein.
Die Zeilenansteuerungsanordnungen 7a, 7b, die für Ladung empfindlichen Verstärker 8 und das Ausgangsschieberegister mit Dekodierschaltung 9 können auf getrennten Substraten, von der Anordnung 2 entfernt (oder um die Peripherie derselben) ausgebildet und zum Beispiel in Form einer, mit einer polykristallinen Schicht versehenen Transistorschaltung vorgesehen werden.
Fig. 4 zeigt jeweils ein Pixel der aneinandergrenzenden Zeilen N und N + 1 eines möglichen, schematischen Aufbaus für ein Ausführungsbeispiel des in Fig. 3 dargestellten Bildsensors, während Fig. 5 einen, entlang Linie V-V in Fig. 4 verlaufenden Querschnitt eines Pixels 2a in Zeile N und Fig. 6 einen, entlang Linie VI-VI verlaufenden Querschnitt der beiden Pixel 2a der Zeilen N und N + 1 in der gleichen Spalte darstellt.
Wie oben angegeben, wird der Bildsensor 1 in diesem Ausführungsbeispiel mittels Dünnschichttechnik auf einem isolierfähigen, im allgemeinen transparenten Substrat 10, welches aus geeignetem Glas oder Kunststoff hergestellt sein kann, ausgebildet.
Es wird eine erste, elektrisch leitende Schicht, im allgemeinen eine Chromschicht, auf dem isolierfähigen Substrat 10 aufgebracht und so definiert, daß zumindest ein Teil der Zeilenleiter 5, 6, die Kathodenelektroden 11a und 11b der ersten Schaltdioden D1' und zweiten Schaltdioden D2", die Kathodenelektroden 12a und 12b der zweiten Schaltdioden D2' und ersten Schaltdioden D1" und die Kathodenelektroden 13 der photoempfindlichen Dioden 3 ausgebildet werden. Wie in den Fig. 4 bis 6 dargestellt, sind die Kathodenelektroden 11a und 11b an die Kathodenelektrode 13 der zugeordneten, photoempfindlichen Diode 3 angeformt, während die Kathodenelektroden 12a und 12b zumindest an einen Teil des zugeordneten Zeilenleiters 5b, 6b angeformt sind.
In diesem Ausführungsbeispiel werden die photoempfindlichen Dioden 3 und die Schaltdioden D1 und D2 durch sequentielles Aufbringen von n-leitenden, eigenleitenden und p-leitenden, amorphen Siliciumschichten als n-i-p-Dioden aus amorphem Sili cium ausgebildet. Diese Schichten werden sodann strukturiert, um die Diodenstrukturen, wie in den Fig. 5 und 6 dargestellt, zu definieren. Zum Zwecke einer vereinfachten Darstellung wurde bei den Diodenstrukturen in den Fig. 5 und 6 auf eine Kreuzschraffierung verzichtet.
Danach wird eine Isolationsschicht, im allgemeinen eine Siliciumnitridschicht, aufgebracht und strukturiert, um dielektrische Isolationszonen 14 zu definieren. Im Anschluß daran wird eine zweite, elektrisch leitende Schicht, wiederum im allgemeinen eine Chromschicht, aufgebracht und strukturiert, um erste Zwischenverbindungen 15a und 156, welche jeweils die Anode jeder ersten Schaltdiode D1' und jeder zweiten Schaltdiode D2" mit dem zugeordneten Zeilenleiter 5a, 6a verbinden, zweite Zwischenverbindungen 16a und 16b, welche jeweils die Kathode jeder ersten Schaltdiode D1' mit der Anode der zugeordneten, zweiten Schaltdiode D2' und die Kathode jeder zweiten Schaltdiode D2" mit der Anode der zugeordneten, ersten Schaltdiode D1" verbinden, und zumindest einen Teil der Spaltenleiter 4 zu definieren. Obgleich nicht dargestellt, kann, sofern dieses als wünschenswert erachtet wird, über der Struktur eine transparente, isolierende Schutzschicht, wie zum Beispiel eine Schicht aus Polyimid, aufgebracht werden.
Wie in dem Ausführungsbeispiel von Fig. 4 deutlich dargestellt, ist die Layoutstruktur der Pixel 2a der verbleibenden Zeilen N - 1, N + 1, N + 3 ... des Bildsensors effektiv ein Spiegelbild der Pixel 2a der Zeilen N - 2, N, N + 2 ....
Der Strukturenentwurf des Bildsensors kann jede geeignete Struktur aufweisen, jedoch definieren die Zeilen- und Spaltenleiter 4 und 5, 6, wie aus Fig. 4 ersichtlich, ein rechteckiges, im allgemeinen quadratisches Gitter, wobei die Schaltdioden D1 und D2 sowie die photoempfindlichen Dioden 3 so wenig Raum der Pixel 2a wie möglich in Anspruch nehmen, damit der Bildsensor so transparent wie möglich sein kann, wodurch dieser auf der Oberseite von etwas anderem, wie zum Beispiel einem Display, plaziert werden kann, ohne dabei das Display signifikant zu verdunkeln. In den Fällen, in denen eine maximale Empfindlichkeit erforderlich ist (zum Beispiel bei Einrichtungen für Röntgenuntersuchungen), sollten die Flächen der photoempfindlichen Dioden 3 selbstverständlich so groß wie möglich sein.
Durch Verwendung der oben beschriebenen Struktur können sämtliche Dioden D1, D2 und 3 als n-i-p-Dioden statt als p-i-n-Dioden ausgebildet werden, wodurch sämtliche Dioden zur gleichen Zeit ausgebildet werden können. Wenn dieses gewünscht wird, können entsprechende Dioden jedoch als p-i-n-Dioden vorgesehen werden, was die Verbindungs- und Metallisierungsstrukturen vereinfachen soll. Praktisch wird für jeden einzelnen Verwendungszweck die jeweils geeignetste Diodenstrukturart eingesetzt, wobei zu bedenken ist, daß n-i-p-Dioden im allgemeinen bessere photoempfindliche Dioden als p- i-n-Dioden sind, während p-i-n-Dioden bessere Schaltdioden als n-i-p-Dioden sind.
Wie Fachkundigen selbstverständlich bekannt ist, unterscheiden sich die Schaltdioden D1 und D2 von den photoempfindlichen Dioden 3 dadurch, daß die Anoden- und Kathodenelektroden der Schaltdioden die Dioden gegen einfallendes Licht schützen, während die photoempfindlichen Dioden 3, wie in den Fig. 5 und 6 dargestellt, durch, auf die Anodenseite der photoempfindlichen Diode 3 auffallendes Licht belichtet werden.
Es wird nun im folgenden der Betrieb des oben beschriebenen Bildsensors unter Bezugnahme auf die Fig. 7 und 8 beschrieben, welche jeweils einen Teil des Bildsensor darstellen und die bei Auslesen eines Pixels angelegten Spannungen zeigen. Fig. 7 stellt den Zustand dar, in welchem ein Pixel X in Zeile N ausgelesen wird, wohingegen aus Fig. 8 der Zustand zu ersehen ist, in welchem ein Pixel Y in Zeile N + 1 ausgelesen wird.
Wenden wir uns zuerst Fig. 7 zu. Zum Auslesen der zuvor in einem Pixel X in Zeile N gespeicherten Ladung macht die erste bzw. linke Zeilenansteuerungsschaltung 70a die an die Zeilenleiter 5a der Pixelzeilen N - 2, N + 2, N + 4 ... gekoppelten Transistoren 71 und den an den Zeilenleiter 5a der Pixelzeile N gekoppelten Transistor 72 leitend. Somit ist der Zeilenleiter 5a der Pixelzeile N an die Spannungsversorgungsleitung V+ gekoppelt, während die Zeilenleiter 5a der Pixelzeilen N - 2, N + 2, N + 4 ... (N + 2n, wobei n ≠ 0) an die Spannungsversorgungsleitung V- gekoppelt sind. Gleichzeitung macht die zweite bzw. rechte Zeilenansteuerungsschaltung 70b die an die Zeilenleiter 5b der Pixelzeilen N + 1, N + 3, N + 5 ... (N + (2n - 1), wobei n ≠ 0) gekoppelten Transistoren 73 und den an den Zeilenleiter 5b der Pixelzeile N - 1 gekoppelten Transistor 74 leitend. Damit ist der Zeilenleiter 5b der Pixelzeile N - 1 an die Spannungsversorgungsleitung V++ gekoppelt, während die Zeilenleiter 5b der Pixelzeilen N + 1, N + 3, N + 5 ... an die Spannungsversorgungsleitung Vo gekoppelt sind. Die Spannung V++ ist positiver als die Spannung V+, welche selbst positiver als die Spannung Vo ist, die positiver als die Spannung V-ist.
Die Schaltdioden D1 und D2 der Pixel 2a in der Pixelzeile N sind somit in Durchlaßrichtung vorgespannt, wohingegen die Schaltdioden D1 und D2 der Pixel 2a der Pixelzeilen, mit Ausnahme der Zeile N, in Sperrichtung vorgespannt sind. Es fließt Strom durch die Photodiodenkapazitäten C der Pixel der Pixelzeile N, welche durch den zugeordneten, für Ladung empfindlichen Verstärker 8, der ein Ausgangssignal an das Ausgangs schieberegister mit Dekodierschaltung 9 abgibt, von welchem Bildsignale einem entsprechenden Speicher bzw. einem Display (hier nicht dargestellt) durch einen Ausgang O zugeführt werden können, zu integrieren ist. Es fließt Strom durch die Photodiodenkapazitäten C der Pixel der Pixelzeile N, bis der Durchschnitt der Spannungen der beiden zugeordneten Zeilenleiter erreicht ist. Auf diese Weise kann die Photodiodenkapazität C während des entsprechenden Ausleseimpulses vollständig wiederaufgeladen werden, und es ist infolgedessen keine bzw. eine wesentlich verringerte Verschiebung zu verzeichnen.
Zum Auslesen der zuvor in einem Pixel Y in Zeile N + 1 gespeicherten Ladung macht die erste bzw. linke Zeilenansteuerungsschaltung 70a die an die Zeilenleiter 5a der Pixelzeilen N - 2, N, N + 4 ... (N + 2n, wobei n ≠ 1) gekoppelten Transistoren 71 und den an den Zeilenleiter 5a der Pixelzeile N + 2 gekoppelten Transistor 72 leitend. Somit ist der Zeilenleiter 5a der Pixelzeile N + 2 an die Spannungsversorgungsleitung V+ gekoppelt, wohingegen die Zeilenleiter 5a der Pixelzeilen N - 2, N, N + 4 ... (N + 2n, wobei n ≠ 1) an die Spannungsversorgungsleitung V- gekoppelt sind. Gleichzeitig macht die zweite bzw. rechte Zeilenansteuerungsschaltung 70b die an die Zeilenleiter 5b der Pixelzeilen N - 1, N + 1, N + 5 ... (N + (2n - 1), wobei n ≠ 2) gekoppelten Transistoren 73 und den an den Zeilenleiter 5b der Pixelzeile N + 3 gekoppelten Transistor 74 leitend. Somit ist der Zeilenleiter 5b der Pixelzeile N + 3 an die Spannungsversorgungsleitung V++ gekoppelt, während die Zeilenleiter 5b der Pixelzeilen N - 1, N + 1, N + 5.. an die Spannungsversorgungsleitung Vo gekoppelt sind.
Die Schaltdioden D1 und D2 der Pixel 2a in der Pixelzeile N + 1 sind somit in Durchlaßrichtung vorgespannt, wohingegen die Schaltdioden D1 und D2 der Pixel 2a der Pixelzeilen, mit Ausnahme der Zeile N + 1, in Sperrichtung vorgespannt sind. Es fließt Strom durch die Photodiodenkapazitäten C der Pixel der Pixelzeile N + 1, welche durch den zugeordneten, für Ladung empfindlichen Verstärker 8, der ein Ausgangssignal an das Ausgangsschieberegister mit Dekodierschaltung 9 abgibt, von welchem Bildsignale einem entsprechenden Speicher bzw. einem Display (hier nicht dargestellt) durch einen Ausgang O zugeführt werden können, zu integrieren ist.
Wiederum fließt Strom durch die Photodiodenkapazitäten C der Pixel der Pixelzeile N + 1, bis der Durchschnitt der Spannungen der beiden zugeordneten Zeilenleiter erreicht ist, so daß die Photodiodenkapazität C während des entsprechenden Ausleseimpulses vollständig wiederaufgeladen werden kann und infolgedessen keine bzw. eine wesentlich verringerte Verschiebung zu verzeichnen ist.
Das heißt, daß, wenn das dem Bildsensor zugeordnete Rauschen gering ist, der Bildsensor bei geringer Lichtstärke ohne übermäßige Verschiebungsprobleme arbeiten kann. Ebenso sollte die Möglichkeit bestehen, die Pixel schneller zu lesen, da die Schaltdioden D1 und D2 der ausgewählten Pixelzeile in Durchlaßrichtung stark vorgespannt sind und die Pixelkapazitäten schnell wiederaufladen können. Darüber hinaus sollte bei einer vorgegebenen Rahmenzeit (das heißt, der Zeit zum Auslesen des gesamten Bildsensors) der Bildsensor eine sehr geringe vertikale, gestörte Totalreflexion, das heißt, eine Störung zwischen Spaltenleitern, aufweisen, da eine solche gestörte Totalreflexion eine Wirkungsweise der Zeit darstellt, in welcher eine Zeile ausgelesen wird und die Rahmenzeit und, im vorliegenden Falle, die Zeilenauswahlzeit reduziert werden können. Zudem bedeutet die Tatsache, daß die Anzahl Zeilenleiter halb so groß wie diese eines konventionellen Bildsensors, wie zum Beispiel des in Fig. 1 dargestellten, und ein Viertel so groß wie diese der in EP- A-233489 dargestellten Anordnung ist, daß ein Bildsensor gemäß der vorliegenden Erfindung im besonderen dazu geeignet ist, diesen auf einem gemeinsamen Substrat zusammen mit anderen, ähnlichen Bildsensoren in der in EP-A-555907 beschriebenen Weise anzubringen.
Darüber hinaus wird die auf dem Bildsensor vorhandene Fläche, welche nicht von den Leitern in Anspruch genommen wird, vergrößert, wodurch der Bildsensor dann eine höhere Lichtdurchlässigkeit aufweisen kann, wenn dieses wünschenswert ist, zum Beispiel, wenn der Bildsensor über einem Display anzubringen ist. Als Alternative können die photoempindlichen Elemente dadurch größer sein, was im besonderen bei Einrichtungen für Röntgenuntersuchungen wünschenswert sein kann, wobei die Lichtintensität gering und eine hohe Empfindlichkeit infolgedessen erforderlich sein kann.
Jede Pixelzeile kann durch Anlegen entsprechender Spannungen an die entsprechenden Zeilenleiter 5, 6 der Reihe nach ausgelesen werden. Bei Auslesen der Pixel einer bestimmten Zeile werden die den verbleibenden Pixeln zugeordneten Schaltdioden D1 und D2 in Sperrichtung vorgespannt; infolgedessen befinden sich diese Pixel in ihrer Integrationsperiode, in welcher, aus der photoelektrischen Erzeugung von Ladungsträgern in der photoempfindlichen Diode durch auf das Pixel auffallendes Licht resultierende Ladung in dem Pixel gespeichert wird. Somit wird die in einer Pixelzeile im Laufe der Integrationsperiode gespeicherte Ladung während der anschließenden Ausleseperiode ausgelesen, wobei die Pixelzeilen sequentiell ausgelesen werden. Die Spalten können, wie gewünscht, gleichzeitig oder sequentiell ausgelesen werden.
Fig. 9 zeigt eine graphische Darstellung des Verhältnisses zwischen der Ausgangsspannung Vout eines für Ladung empfindlichen Verstärkers 8 und der Anzahl Bilder bzw. Ausleseimpulse F, die an ein bestimmtes Pixel, welches lediglich während der Integrationszeit unmittelbar vor dem ersten Ausleseimpuls bzw. Bild 1 belichtet worden ist, abgegeben wurden. Die gestrichelte Linie 40 zeigt die Resultate bei einem Pixel der in Fig. 1 dargestellten Art und macht das Vorhandensein der Verschiebung deutlich, während die Streifenlinie 41 die Ergebnisse bei einem Pixel eines Bildsensors gemäß der Erfindung darstellt und eine nur geringfügige, im Grunde genommen nahezu keine Verschiebung aufweist.
Selbstverständlich kann die Anordnung 1 durch eine andere Anordnung als einen Bildsensor, zum Beispiel durch eine Speicheranordnung oder eine Temperaturmeßeinrichtung, dargestellt sein und kann anstelle der oben beschriebenen Dünnschichttechnik unter Anwendung einer anderen geeigneten Technik ausgebildet werden.
Bei den bisher beschriebenen Ausführungsbeispielen von Bildsensoren gemäß der Erfindung kann, obgleich, wie oben erörtert, im Vergleich zu konventionellen Anordnungen eine vertikale, gestörte Totalreflexion wesentlich reduziert werden soll, bei Auslesen eines ausgewählten Pixels in der gleichen Spalte dennoch eine geringfügige vertikale, gestörte Totalreflexion aus unerwünschten, von nicht ausgewählten Pixeln 2a die Spaltenleiter 4 hinunterfließenden Strömen entstehen. Das Resultat dieser vertikalen, gestörten Totalreflexion ist, daß der integrierte Ausgang von dem für Ladung empfindlichen Verstärker 8 bei dem ausgewählten Pixel Kontributionen von sämtlichen anderen Pixeln in dieser Spalte aufweisen kann. Der Hauptursprung der unerwünschten Spaltenströme ist ein "dynamischer Übertritt" von dem nicht ausgewählten Pixel in diese Spalte. Sobald somit ein Pixel Licht wahrnimmt, wird die intrinsische Kapazität der photoempfindlichen Diode 3 durch die photoelektrische Erzeugung von Ladungsträgern in der photoempfindlichen Diode 3 entladen, was wiederum heißt, daß sich die Spannung an der Schaltdiode D1 verändert. Die sich verändernde Spannung Vx an dem Mittelpunkt J zwischen den beiden Schaltdioden D1 und D2 bewirkt, daß ein Strom
durch die Kapazität CD der Schaltdiode D1 und damit den zugeordneten Spalteleiter 4 hinunter fließt, wodurch eine vertikale, gestörte Totalreflexion verursacht wird. Dieses könnte zum Ergebnis haben, daß Informationen aus einer Abbildung entfernt werden, da zum Bei spiel ein schwarzer Text auf einem weißen Hintergrund weiß aussehen und so im Hintergrund verschwinden könnte.
Fig. 10 zeigt ein Pixel 2b eines modifizierten Bildsensors 1a gemäß der Erfindung, welcher eine vertikale, gestörte Totalreflexion eliminieren oder zumindest wesentlich reduzieren soll. Der modifizierte Bildsensor 1a unterscheidet sich von dem ober erörterten dadurch, daß die ersten Gleichrichterelemente bzw. Dioden D1' und D1" (da zum Zwecke einer vereinfachten Darstellung lediglich ein Pixel gezeigt wird, werden die ersten und zweiten Gleichrichterelemente bzw. Dioden im folgenden lediglich als D1 und D2 bezeichnet) photoempfindlich ausgebildet sind. Dieses kann dadurch erreicht werden, daß in dem durch die Fig. 5 und 6 dargestellten Ausführungsbeispiel die Elektroden 15a und 16a mit einem Abschnitt ausgebildet werden, welcher durchlässig für das wahrzunehmende Licht ist. Dieses kann am einfachsten durch Modifizieren der die Metallisierung definierenden Maske erzielt werden, um ein Kontaktloch in den Elektroden 15a und 16b vorzusehen. Die aus Fig. 10 ersichtlichen Kapazitäten Cx und Cy stellen jeweils die intrinsischen Kapazitäten der Dioden D1 und D2 dar, während die Kapazität Cp die intrinsische Kapazität der photoempfindlichen Diode 3 zeigt.
Fig. 11 stellt ein äquivalentes, elektrisches Schaltbild für das aus Fig. 10 ersichtliche Pixel 2b dar. In Fig. 11 ist die photoempfindliche Schaltdiode D1 als eine Stromquelle ID parallel zu der Kapazität Cx dargestellt, während die photoempfindliche Diode 3 als eine Stromquelle Ip parallel zu der Kapazität Cp dargestellt ist. Die nichtphotoempfindliche Schaltdiode D2 wird einfach als Kapazität Cy parallel zu der Kapazität Cx dargestellt, da diese auf einfallendes Licht selbstverständlich nicht anspricht.
Betrachten wir nun die Situation, in welcher das Pixel 2a Licht wahrnimmt, während ein weiteres Pixel ausgelesen wird. Aus Fig. 11 und unter Anwendung des Kirchhoffschen Gesetzes ergibt sich ein, von dem nichtausgewählten Pixel 2a den Spaltenleiter 4 hinunterfließender Leckstrom IL
IP - IL = IY (2)
wobei IY den durch die Kapazität CP fließenden Strom darstellt, und
IL - ID = IX (3)
wobei IX den durch die Kapazität CX fließenden Strom darstellt,
sowie
Aus Gleichungen 2, 3 und 4 kann sich für IL nachstehende Formel ergeben:
Aus Gleichung 5 ergibt sich die Bedingung für Leckstrom IL Null:
(CX * CY) IP = CPID
Wenn somit
entspricht IL Null, und die vertikale, gestörte Totalreflexion wird eliminiert.
Der photoempfindliche Strom IPHOTO entspricht KAC, wobei K eine Konstante und AC die Fläche der Photodiode darstellt, welche Licht ausgesetzt wird (normalerweise ist diese Fläche durch die Fläche des Loches in der lichtundurchlässigen Elektrode bzw. des Kontaktes der Photodiode, zum Beispiel der Elektrode 4 der photoempfindlichen Diode 3 in Fig. 5. dargestellt). Infolgedessen kann die Bedingung für Leckstrom Null durch die Geometrie der photoempfindlichen Dioden D1 und 3 bestimmt werden. Wird davon ausgegangen, daß die Schaltdioden D1 und D2 identische Flächen aufweisen und die Dicke aller drei Dioden D1, D2 und 3 eines Pixels gleich ist, ergibt Gleichung 7 unter Zugrundelegung dieser Geometrie:
wobei ADD1 und AD3 jeweils die Flächen der Schaltdiode D1 und photoempfindlichen Diode 3 darstellen und somit proportional zu ihren jeweiligen Kapazitäten sind, während ACD1 und AC3 jeweils die Flächen der Schaltdiode D1 und photoempfindlichen Diode 3 3S darstellen, welche einfallendem Licht ausgesetzt und somit proportional zu dem, durch, auf die jeweilige Diode auffallendes Licht erzeugten Photostrom sind. Der Begriff "Fläche", wie hier verwendet, in Bezug auf die Dioden D1, D2 und 3, stellt die Fläche der Diode in einer Ebene parallel zu den Diodenelektroden, das heißt, in Bezug auf die Fig. 5 und 6, in einer Ebene parallel zu der Oberfläche 10a des Substrates 10, auf welchem die Dioden ausgebildet sind, dar. Die Stärken der Dioden werden in einer Richtung senkrecht zu der Oberfläche des Substrates 10 gemessen.
Infolgedessen fließt der Leckstrom durch entsprechende Wahl der relativen Geometrien der Dioden D1, D2 und 3 von einem nicht ausgewählten Pixel in der Spalte des ausgewählten Pixels innen in der Kapazitäts-/Photostromschleife der Diode D1 des nicht ausgewählten Pixels und nicht durch den Spaltenleiter 4, wodurch die vertikale, gestörte Totalreflexion eliminiert oder zumindest wesentlich reduziert wird. Somit sollte, wenn zum Beispiel die Flächen der Kontaktlöcher der beiden photoempfindlichen Dioden ACD1 und AC3 gleich sind, für eine vertikale, gestörte Totalreflexion Null die Fläche AD3 der Photodiode 3 doppelt so groß wie die Fläche ADD1 der photoempfindlichen Schaltdiode D1 sein.
Es steht für Fachkundige außer Frage, daß weitere Ansteuerungsschemen möglich sind und ein einzelner Zeilentreiber verwendet werden kann, wenn eine geeignete Spannungsquelle vorhanden ist, um vier unterschiedliche Spannungspegel vorzusehen. Ebenso können bei entsprechender Umkehr der Spannungen die photoempfindlichen Dioden 3 so umgekehrt werden, daß deren Anoden an die Übergänge J zwischen den ersten und zweiten Schaltdioden D1 und D2 angeschlossen sind.
Ebenso müssen sich die Zeilen- und Spaltenleiter nicht unbedingt horizontal und vertikal erstrecken, wie in der Zeichnung dargestellt. Die Zeilenleiter können sich in der Tat vertikal, die Spaltenleiter dagegen horizontal erstrecken, das heißt, daß die Anordnung, wie diese in den Fig. 3 bis 7 dargestellt ist, um 90º gedreht werden kann. Gleichermaßen müssen die Zeilen- und Spaltenleiter nicht unbedingt senkrecht zueinander vorgesehen werden; hier kann jede geeignete Anordnung verwendet werden.
Es versteht sich von selbst, daß die Ausrichtungen der Dioden umgekehrt werden können, obgleich dieses selbstverständlich entsprechende Änderungen der zur Steuerung der Anordnung benötigten Spannungen erforderlich machen würde.
Die Gleichrichterelemente müssen nicht unbedingt durch Dioden, sondern können durch jedes geeignete, im allgemeinen zweipolige Element dargestellt sein, welches eine asymmetrische Charakteristik aufweist und dabei so wenig Strom wie möglich in eine Richtung (Sperrichtung) und der erforderliche Strom in die andere Richtung (Durchlaßrichtung) durchgelassen wird. Gleichermaßen müssen die photoempfindlichen Elemente nicht unbedingt durch Dioden, sondern können durch andere Arten photoempfindlicher Elemente dargestellt sein, welche Strom ausschließlich bei Belichtung hindurchleiten. So mit könnten die photoempfindlichen Dioden zum Beispiel durch Photoleiter, welche beispielsweise aus Bleioxid hergestellt sind und jeweils in Reihe mit einer entsprechenden Kapazität vorgesehen werden, ersetzt werden.
Bei Lesen der vorliegenden Offenbarung sind für Fachkundige weitere Modifikationen und Variationen naheliegend. Solche Modifikationen und Variationen können weitere Merkmale umfassen, welche auf diesem Gebiet bereits bekannt sind und welche anstelle der hier bereits beschriebenen Merkmale oder zusätzlich zu diesen verwendet werden können.

Claims

1. Ladungsspeicheranordnung (1) mit einer Anordnung (2) aus Speicherelementen (3) zur Ladungsspeicherung, wobei die Speicherelemente (3) in Zeilen und Spalten angeordnet sind und die Speicherelemente (3) in jeder Spalte an einen jeweiligen ersten Leiter (4) und die Speicherelemente in jeder Zeile an einen jeweiligen zweiten (5a, 5b) und einen jeweiligen dritten (6a, 6b) Leiter gekoppelt sind, jedes Speicherelement (3) in einer Zeile durch ein erstes Gleichrichterelement (D1) mit dem zugeordneten zweiten Leiter (5a, 5b) und durch ein zweites Gleichrichterelement (D2) mit dem zugeordneten dritten Leiter (6a, 6b) verbunden ist, wobei das erste und zweite Gleichrichterelement (D1, D2) bei Vorspannung in Durchlaßrichtung durch angelegte Spannungen den Stromdurchgang ermöglichen, dadurch gekennzeichnet, daß in aneinandergrenzenden Zeilen aus Speicherelementen (3) der dritte Leiter (6a, 6b) einer Zeile ebenfalls den zweiten Leiter (5a, 5b) der benachbarten Zeile bildet, daß das, Speicherelementen (3) in wechselweisen Zeilen (N - 2, N, N + 2, N + 4) zugeordnete, erste und zweite Gleichrichterelement (D1, D2) auf das, Speicherelementen (3) in den verbleibenden Zeilen (N - 1, N + 1, N + 3, N + 5) zugeordnete, erste und zweite Gleichrichterelement (D1, D2) entgegengesetzt ausgerichtet sind, so daß das, Speicherelementen in den wechselweisen Zeilen (N - 2, N, N + 2, N + 4) zugeordnete, erste und zweite Gleichrichterelement (D1, D2) so orientiert sind, daß sie einen Stromfluß in einer Richtung zwischen dem zweiten (5a) und dritten (6b) Leiter ermöglichen, wohingegen das, Speicherelementen in den verbleibenden Zeilen (N - 1, N + 1, N + 3, N + 5) zugeordnete, erste und zweite Gleichrichterelement (D1, D2) so orientiert sind, daß sie einen Stromfluß in der entgegengesetzten Richtung zwischen dem zweiten (5b) und dritten (6a) Leiter ermöglichen, und daß Mittel (7) zum Anlegen von Spannungen an den zweiten (5a, 5b) und dritten Leiter (6a, 6b) vorgesehen sind, damit lediglich die, einer ausgewählten Zeile aus Ladungsspeicherelementen (3) zugeordneten Gleichrichterelemente in Durchlaßrichtung vorgespannt werden können, um ein Ablesen der in den Speicherelementen der ausgewählten Zeile gespeicherten Ladung von den zugeordneten, ersten Leitern (4) zu ermöglichen.

2. Ladungsspeicheranordnung nach Anspruch 1, wobei die Ladungsspeicherelemente (3) jeweils ein photoempfindliches Element aufweisen, um in Reaktion auf, auf das photoempfindliche Element auftreffendes Licht in einem Betriebsmodus Ladung zu speichern.

3. Ladungsspeicheranordnung nach Anspruch 2, wobei die photoempfindlichen Elemente photoempfindliche Dioden aufweisen.

4. Ladungsspeicheranordnung nach Anspruch 2 oder 3, wobei eines der, jedem Speicherelement (3) zugeordneten Gleichrichterelemente (D1, D2) ebenfalls ein photoempfindliches Element aufweist.

5. Ladungsspeicheranordnung nach einem der vorangegangenen Ansprüche, wobei die Gleichrichterelemente (D1, D2) Dioden aufweisen.

6. Ladungsspeicheranordnung nach Anspruch 1, wobei die Speicher- (3) und Gleichrichterelemente (D1, D2) Flächendioden aufweisen, wobei die Speicherelemente (3) sowie ein, jedem Speicherelement zugeordnetes, erstes und zweites Gleichrichterelement photoempfindlich sind und wobei die Gleichrichterelemente und Speicherelemente so ausgewählt sind, daß bei jedem Speicherelement und dem zugeordneten ersten und zweiten Gleichrichterelement

(Cx + Cy)lP = CPlD

wobei Cx, Cy und CP jeweils die intrinsischen Kapazitäten des photoempfindlichen Gleichrichterelementes, des weiteren Gleichrichterelementes sowie des photoempfindlichen Speicherelementes und lP und lD die Ströme darstellen, welche durch, auf das photoempfindliche Speicherelement und das photoempfindliche Gleichrichterelement auffallendes Licht erzeugt werden.

7. Ladungsspeicheranordnung nach Anspruch 6, wobei die zugeordneten Gleichrichterelemente (D1, D2) bei jedem Speicherelement (3) eine vorgegebene Fläche aufweisen und das Speicherelement (3) und das photoempfindliche Gleichrichterelement eine zweite, vorgegebene Fläche aufweisen, welche einfallendem Licht ausgesetzt ist, wobei die jeweiligen Flächen der Gleichrichter- und Speicherelemente so vorgesehen sind, daß

wobei AD3 und ADD1 jeweils die Flächen eines Speicherelementes und der zugeordneten Gleichrichterelemente darstellen, wohingegen AC3 und ACD1 jeweils die zweiten, vorgegebenen Flächen eines Speicherelementes und des zugeordneten, photoempfindlichen Gleichrichterelementes darstellen, welche einfallendem Licht ausgesetzt sind.

8. Ladungsspeicheranordnung nach einem der vorangegangenen Ansprüche, wobei die Mittel (7)zum Anlegen von Spannungen an den zweiten (5a, 5b) und dritten (6a, 6b) Leiter, damit lediglich die, einer ausgewählten Zeile aus Ladungsspeicherelementen (3) zugeordneten Gleichrichterelemente (D1, D2) in Durchlaßrichtung vorgespannt werden können, um ein Auslesen der in den Speicherelementen der ausgewählten Zeile gespeicherten Ladung zu ermöglichen, ein erstes Spannungsversorgungsmittel aufweisen, um den zweiten Leitern Spannungen zuzuführen und ein zweites Spannungsversorgungsmittel vorsehen, um den dritten Leitern Spannungen zuzuführen.

9. Verfahren zum Betreiben einer Anordnung nach einem der vorangegangenen Ansprüche, welches eine sequentielle Auslesung der in jedem Ladungsspeicherelement (3) einer Spalte gespeicherten Ladung unter Verwendung des zugeordneten, ersten Leiters (4) durch Anlegen einer ersten Spannung an den einen und einer zweiten Spannung an den anderen der zweiten (5a, 5b) und dritten Leiter (6a, 6b), welche der, das auszulesende Ladungsspeicherelement (3) enthaltenden, ausgewählten Zeile zugeordnet sind, um das zugeordnete erste und zweite Gleichrichterelement (D1, D2) in Durchlaßrichtung vorzuspannen, und durch Anlegen von Spannungen an den zweiten (5a, 5b) und dritten Leiter (6a, 6b) sämtlicher Zeilen, mit Ausnahme der ausgewählten Zeile, vorsieht, so daß die, den Zeilen aus Ladungsspeicherelementen zugeordneten, ersten und zweiten Gleichrichterelemente (D1, D2) in Sperrichtung vorgespannt werden.