JPH07264106A - 少なくとも２つのモジュール間の接続路のテストのための測定装置及びテスト信号等受信、供給用モジュール - Google Patents
少なくとも２つのモジュール間の接続路のテストのための測定装置及びテスト信号等受信、供給用モジュールInfo
- Publication number
- JPH07264106A JPH07264106A JP29709794A JP29709794A JPH07264106A JP H07264106 A JPH07264106 A JP H07264106A JP 29709794 A JP29709794 A JP 29709794A JP 29709794 A JP29709794 A JP 29709794A JP H07264106 A JPH07264106 A JP H07264106A
- Authority
- JP
- Japan
- Prior art keywords
- test
- module
- subassembly
- signal
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318558—Addressing or selecting of subparts of the device under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
Abstract
(57)【要約】
【目的】 モジュラーシステムにて大してコストなしで
システムのモジュール間の接続（路）のテストを可能に
する測定装置を提供すること。 【構成】 テスト装置（１）はモジュール（３，４，
５）に設けられている制御装置（１０，１１，１２）へ
スイッチング制御信号の供給をするようにも構成され、
更に、モジュール（３，４，５）は所属の制御装置（１
０，１１，１２）により制御されるスイッチング装置
（７，８，９）を有し、該スイッチング装置はテスト信
号又はテスト信号から形成された中間信号をモジュール
テスト入力側へ転送するよう、少なくとも１つの更なる
中間信号をモジュール−テスト出力側から受信するよう
に構成されている。
システムのモジュール間の接続（路）のテストを可能に
する測定装置を提供すること。 【構成】 テスト装置（１）はモジュール（３，４，
５）に設けられている制御装置（１０，１１，１２）へ
スイッチング制御信号の供給をするようにも構成され、
更に、モジュール（３，４，５）は所属の制御装置（１
０，１１，１２）により制御されるスイッチング装置
（７，８，９）を有し、該スイッチング装置はテスト信
号又はテスト信号から形成された中間信号をモジュール
テスト入力側へ転送するよう、少なくとも１つの更なる
中間信号をモジュール−テスト出力側から受信するよう
に構成されている。
Description
【０００１】
【産業上の利用分野】本発明は少なくとも２つのモジュ
ール間の接続路のテストのための測定装置及びテスト信
号等受信、供給用モジュールであって、テスト装置出力
側にて送出されるテスト信号の生成のためと解析信号の
評価のためのテスト装置を有し、上記解析信号はモジュ
ールから供給され、テスト信号から形成され、テスト装
置入力側にて受信されるものに関する。
ール間の接続路のテストのための測定装置及びテスト信
号等受信、供給用モジュールであって、テスト装置出力
側にて送出されるテスト信号の生成のためと解析信号の
評価のためのテスト装置を有し、上記解析信号はモジュ
ールから供給され、テスト信号から形成され、テスト装
置入力側にて受信されるものに関する。
【０００２】
【従来の技術】その種測定装置は例えば米国特許第５０
２９１６６号明細書から公知であり、テスト信号（ＴＤ
Ｉ）、テストクロック信号（ＴＣＫ）、テスト制御信号
（ＴＭＳ）の生成のため、及び解析信号（ＴＤＯ）の受
信ためテスト装置を有する。上記測定装置を用いてバウ
ンダリースキャンテスト（Ｂｏｕｎｄａｒｙ−Ｓｃａｎ
−Ｔｅｓｔ）が実施される。ここにおいて例えばテスト
さるべき回路装置の入力の前にバウンダリースキャンセ
ルが配置されており、このセルは直接的又は導出された
テスト信号を受信する。バウンダリースキャンにおいて
はテスト信号及び入力信号の結合が行われており、最後
のバウンダリースキャンセルは中間信号または解析信号
を送出する。解析信号は直接的にテスト装置へ供給され
る。中間信号は次のバウンダリースキャン装置に供給さ
れる。上記測定装置によっては個々の回路装置又は各回
路装置又はモジュール（ないしサブアセンブリ）間の接
続(路）がテストされ得る。
２９１６６号明細書から公知であり、テスト信号（ＴＤ
Ｉ）、テストクロック信号（ＴＣＫ）、テスト制御信号
（ＴＭＳ）の生成のため、及び解析信号（ＴＤＯ）の受
信ためテスト装置を有する。上記測定装置を用いてバウ
ンダリースキャンテスト（Ｂｏｕｎｄａｒｙ−Ｓｃａｎ
−Ｔｅｓｔ）が実施される。ここにおいて例えばテスト
さるべき回路装置の入力の前にバウンダリースキャンセ
ルが配置されており、このセルは直接的又は導出された
テスト信号を受信する。バウンダリースキャンにおいて
はテスト信号及び入力信号の結合が行われており、最後
のバウンダリースキャンセルは中間信号または解析信号
を送出する。解析信号は直接的にテスト装置へ供給され
る。中間信号は次のバウンダリースキャン装置に供給さ
れる。上記測定装置によっては個々の回路装置又は各回
路装置又はモジュール（ないしサブアセンブリ）間の接
続(路）がテストされ得る。
【０００３】個々のモジュール（ないしサブアセンブ
リ）がテスト又は測定のためリング状に相互接続されて
いる場合、モジュール（ないしサブアセンブリ）の接続
（路）がテストされ得る。ここにおいて、１つのモジュ
ール（ないしサブアセンブリ）−テスト入力側はテスト
装置出力側又はモジュール（ないしサブアセンブリ）−
テスト出力側に接続される。モジュール（ないしサブア
センブリ）の相互接続(路）が１つのシステムにてテス
トされるべき場合、当該システムのすべてのモジュール
（ないしサブアセンブリ）は可用に存在し、機能し得る
ものでなければならない。その種リングコンフィギレー
ション（構成）はシステムの構成ないしセットアップの
際又はモジュラーシステムの場合（例えば通信技術に
て）容易には補助手段ないでは使用され得ない。
リ）がテスト又は測定のためリング状に相互接続されて
いる場合、モジュール（ないしサブアセンブリ）の接続
（路）がテストされ得る。ここにおいて、１つのモジュ
ール（ないしサブアセンブリ）−テスト入力側はテスト
装置出力側又はモジュール（ないしサブアセンブリ）−
テスト出力側に接続される。モジュール（ないしサブア
センブリ）の相互接続(路）が１つのシステムにてテス
トされるべき場合、当該システムのすべてのモジュール
（ないしサブアセンブリ）は可用に存在し、機能し得る
ものでなければならない。その種リングコンフィギレー
ション（構成）はシステムの構成ないしセットアップの
際又はモジュラーシステムの場合（例えば通信技術に
て）容易には補助手段ないでは使用され得ない。
【０００４】更なる手法の要点とするところは１つのシ
ステムのモジュール（ないしサブアセンブリ）のテスト
のための星形構造に存する。ここで各モジュール（ない
しサブアセンブリ）に対して、それに所属のテスト制御
信号に対する固有の制御接続（路）が必要とされる。
ステムのモジュール（ないしサブアセンブリ）のテスト
のための星形構造に存する。ここで各モジュール（ない
しサブアセンブリ）に対して、それに所属のテスト制御
信号に対する固有の制御接続（路）が必要とされる。
【０００５】
【発明の目的】本発明の目的ないし課題とするところは
モジュラーシステムにて大してコストなしでシステムの
モジュール（ないしサブアセンブリ）間の接続（路）の
テストを可能にする測定装置及び当該モジユールを提供
することにある。
モジュラーシステムにて大してコストなしでシステムの
モジュール（ないしサブアセンブリ）間の接続（路）の
テストを可能にする測定装置及び当該モジユールを提供
することにある。
【０００６】
【発明の構成】上記課題の解決のために本発明によれば
冒頭に述べた形式の測定装置において、上記テスト装置
はモジュールに設けられている制御装置へスイッチング
制御信号の供給をするようにも構成されており、更に、
モジュールは所属の制御装置により制御されるスイッチ
ング装置を有しており、該スイッチング装置はテスト信
号又はテスト信号から形成された中間信号をモジュール
（ないしサブアセンブリ）テスト入力側へ転送するよう
に、また少なくとも１つの更なる中間信号をモジュール
（ないしサブアセンブリ）−テスト出力側から受信する
ように構成されており、更に、スイッチング装置は第１
のスイッチング状態ではモジュール（ないしサブアセン
ブリ）−テスト入力側を、テスト装置出力側と結合した
のである。
冒頭に述べた形式の測定装置において、上記テスト装置
はモジュールに設けられている制御装置へスイッチング
制御信号の供給をするようにも構成されており、更に、
モジュールは所属の制御装置により制御されるスイッチ
ング装置を有しており、該スイッチング装置はテスト信
号又はテスト信号から形成された中間信号をモジュール
（ないしサブアセンブリ）テスト入力側へ転送するよう
に、また少なくとも１つの更なる中間信号をモジュール
（ないしサブアセンブリ）−テスト出力側から受信する
ように構成されており、更に、スイッチング装置は第１
のスイッチング状態ではモジュール（ないしサブアセン
ブリ）−テスト入力側を、テスト装置出力側と結合した
のである。
【０００７】テストさるべきまたは測定さるべきモジュ
ール（ないしサブアセンブリ）は付加的にスイッチング
装置を有し該スイッチング装置はテスト装置への接続
（路）のほかに、少なくとも１つの他のモジュール（な
いしサブアセンブリ）への補助接続（路）を有する。当
該スイッチング装置は制御装置により制御され、該制御
装置は複合的（複雑な）モジュール（ないしサブアセン
ブリ）例えば通信におけるようなものにおいて既に存在
しているものでる。当該制御はスイッチ（ング）制御信
号に依存して実施される。１つのスイッチング装置は第
１のスイッチング装置において１つのモジュール（ない
しサブアセンブリ）−テスト入力側をテスト信号を送出
するテスト装置出力側と結合し、所属のモジュール（な
いしサブアセンブリ）−テスト出力側を補助接続（路）
と結合する。第１のモジュール（ないしサブアセンブ
リ）のスイッチング装置が第１スイッチ状態におかれて
いる場合、第２モジュール（ないしサブアセンブリ）の
スイッチング装置は第２のスイッチ状態をとる。ここに
おいて第２モジュール（ないしサブアセンブリ）のスイ
ッチング装置はそれのモジュール（ないしサブアセンブ
リ）−テスト入力側を補助接続（路）又は更なる補助接
続（路）に結合し（中間接続された第３のモジュール
（ないしサブアセンブリ）を測定しようとする場合）、
そして、それのモジュール（ないしサブアセンブリ）テ
スト出力側をテスト装置入力側と結合する。第３モジュ
ール（ないしサブアセンブリ）のスイッチング装置は一
方では第１の補助接続（路）と所属のモジュール（ない
しサブアセンブリ）−テスト入力側との間の結合を形成
し、他方では第２補助接続（路）とモジュール（ないし
サブアセンブリ）−テスト出力側との間の結合を形成す
る。モジュール（ないしサブアセンブリ）の更なる挿入
も可能である。その際更なる補助接続（路）が実施され
なければならない。
ール（ないしサブアセンブリ）は付加的にスイッチング
装置を有し該スイッチング装置はテスト装置への接続
（路）のほかに、少なくとも１つの他のモジュール（な
いしサブアセンブリ）への補助接続（路）を有する。当
該スイッチング装置は制御装置により制御され、該制御
装置は複合的（複雑な）モジュール（ないしサブアセン
ブリ）例えば通信におけるようなものにおいて既に存在
しているものでる。当該制御はスイッチ（ング）制御信
号に依存して実施される。１つのスイッチング装置は第
１のスイッチング装置において１つのモジュール（ない
しサブアセンブリ）−テスト入力側をテスト信号を送出
するテスト装置出力側と結合し、所属のモジュール（な
いしサブアセンブリ）−テスト出力側を補助接続（路）
と結合する。第１のモジュール（ないしサブアセンブ
リ）のスイッチング装置が第１スイッチ状態におかれて
いる場合、第２モジュール（ないしサブアセンブリ）の
スイッチング装置は第２のスイッチ状態をとる。ここに
おいて第２モジュール（ないしサブアセンブリ）のスイ
ッチング装置はそれのモジュール（ないしサブアセンブ
リ）−テスト入力側を補助接続（路）又は更なる補助接
続（路）に結合し（中間接続された第３のモジュール
（ないしサブアセンブリ）を測定しようとする場合）、
そして、それのモジュール（ないしサブアセンブリ）テ
スト出力側をテスト装置入力側と結合する。第３モジュ
ール（ないしサブアセンブリ）のスイッチング装置は一
方では第１の補助接続（路）と所属のモジュール（ない
しサブアセンブリ）−テスト入力側との間の結合を形成
し、他方では第２補助接続（路）とモジュール（ないし
サブアセンブリ）−テスト出力側との間の結合を形成す
る。モジュール（ないしサブアセンブリ）の更なる挿入
も可能である。その際更なる補助接続（路）が実施され
なければならない。
【０００８】本発明の測定装置ではモジュール（ないし
サブアセンブリ）間の接続（路）の測定又はテストが可
能にされ、ここでは個々の信号に対する接続（路）はモ
ジュール（ないしサブアセンブリ）上のスイッチング装
置により形成され得る。而してモジュラーシステムを
も、テスト制御信号に対して更なる線路を必要とせずテ
ストし得る。
サブアセンブリ）間の接続（路）の測定又はテストが可
能にされ、ここでは個々の信号に対する接続（路）はモ
ジュール（ないしサブアセンブリ）上のスイッチング装
置により形成され得る。而してモジュラーシステムを
も、テスト制御信号に対して更なる線路を必要とせずテ
ストし得る。
【０００９】モジュール（ないしサブアセンブリ）上の
回路装置をテストしようとする場合、スイッチング装置
は第３スイッチ状態に切り換わる。ここでモジュール
（ないしサブアセンブリ）−テスト入力側はテスト装置
出力側に結合され、モジュール（ないしサブアセンブ
リ）−テスト出力側はテスト装置入力側と結合される。
回路装置をテストしようとする場合、スイッチング装置
は第３スイッチ状態に切り換わる。ここでモジュール
（ないしサブアセンブリ）−テスト入力側はテスト装置
出力側に結合され、モジュール（ないしサブアセンブ
リ）−テスト出力側はテスト装置入力側と結合される。
【００１０】テストさるべきでないモジュール（ないし
サブアセンブリ）のスイッチング装置は第４のスイッチ
状態に切り換わる。第４スイッチ状態ではモジュール
（ないしサブアセンブリ）−テスト入力側とテスト装置
出力側との間及びモジュール(ないしサブアセンブリ）
−テスト出力側とテスト装置入力側とのあいだで結合は
なされない。
サブアセンブリ）のスイッチング装置は第４のスイッチ
状態に切り換わる。第４スイッチ状態ではモジュール
（ないしサブアセンブリ）−テスト入力側とテスト装置
出力側との間及びモジュール(ないしサブアセンブリ）
−テスト出力側とテスト装置入力側とのあいだで結合は
なされない。
【００１１】テスト装置はテスト信号及びテストクロッ
ク信号の生成のためテストジェネレータ及び評価回路を
有する。評価回路はモジュール（ないしサブアセンブ
リ）に供給さるべき、テスト過程を表示するテスト制御
信号を生成し、解析信号を評価する。テスト制御信号は
例えばどのような種類のテストが実施されるか、そし
て、どのように個別のスイッチング素子がモジュール
（ないしサブアセンブリ）上でテストの実施のため働く
かを表す。更にスイッチ（ング）制御信号に依存して制
御されるモジュール（ないしサブアセンブリ）のスイッ
チング装置は第１，第２，第３スイッチ状態にて当該モ
ジュール（ないしサブアセンブリ）の回路装置へのテス
トクロック信号の供給に用いられる。
ク信号の生成のためテストジェネレータ及び評価回路を
有する。評価回路はモジュール（ないしサブアセンブ
リ）に供給さるべき、テスト過程を表示するテスト制御
信号を生成し、解析信号を評価する。テスト制御信号は
例えばどのような種類のテストが実施されるか、そし
て、どのように個別のスイッチング素子がモジュール
（ないしサブアセンブリ）上でテストの実施のため働く
かを表す。更にスイッチ（ング）制御信号に依存して制
御されるモジュール（ないしサブアセンブリ）のスイッ
チング装置は第１，第２，第３スイッチ状態にて当該モ
ジュール（ないしサブアセンブリ）の回路装置へのテス
トクロック信号の供給に用いられる。
【００１２】上述のように、１つのモジュール（ないし
サブアセンブリ）上での制御装置は通常作動中他の制御
過程をも実施する。そのような制御装置は概してバスシ
ステムを介して相互に結合されているので、評価回路は
簡単にそのようなバスと結合可能である。要するにバス
はスイッチ（ング）制御信号の伝送のためのみに使用さ
れるものではない。
サブアセンブリ）上での制御装置は通常作動中他の制御
過程をも実施する。そのような制御装置は概してバスシ
ステムを介して相互に結合されているので、評価回路は
簡単にそのようなバスと結合可能である。要するにバス
はスイッチ（ング）制御信号の伝送のためのみに使用さ
れるものではない。
【００１３】新たなモジュール（ないしサブアセンブ
リ）を次のようにすれば簡単にシステム中に挿入し得
る、即ちテスト信号、テストクロック信号、テスト制御
信号、中間信号をそれぞれバス類似に配置構成の線路を
介して伝送するものである。
リ）を次のようにすれば簡単にシステム中に挿入し得
る、即ちテスト信号、テストクロック信号、テスト制御
信号、中間信号をそれぞれバス類似に配置構成の線路を
介して伝送するものである。
【００１４】更に本発明はモジュール（ないしサブアセ
ンブリ）の特異構成に関するものであり、テスト信号等
受信、供給用モジュール（ないしサブアセンブリ）であ
ってテスト装置によりテスト装置出力側を介して送出さ
るべきテスト信号又は他のモジュール（ないしサブアセ
ンブリ）からの中間信号の受信を行うよう構成されか
つ、更なる中間信号を更なるモジュール（ないしサブア
センブリ）へ供給するよう構成され、又はテスト信号か
ら形成されテスト装置入力側に供給さるべき解析信号の
供給を行うように構成されたモジュール（ないしサブア
センブリ）において、テスト装置からスイッチ（ング）
制御信号の受信を行うよう配置構成された制御装置が設
けられており、所属の制御装置により制御されるスイッ
チング装置が設けられており、該スイッチング装置はテ
スト信号又はテスト信号から形成された中間信号をモジ
ュール（ないしサブアセンブリ）−テスト入力側へ転送
するよう構成され、またモジュール（ないしサブアセン
ブリ）−テスト出力側から少なくとも１つの更なる中間
信号の受信を行うよう構成されており、更に、スイッチ
ング装置は第１スイッチング状態ではモジュール（ない
しサブアセンブリ）−テスト入力側をテスト装置出力側
と結合し、モジュール（ないしサブアセンブリ）−テス
ト出力側を補助接続（路）と結合するよう構成され、第
２スイッチング状態ではモジュール（ないしサブアセン
ブリ）−テスト入力側を補助接続（路）と結合し、モジ
ュール（ないしサブアセンブリ）−テスト出力側をテス
ト装置入力側又は更なる補助接続（路）と結合するよう
構成されているのである。
ンブリ）の特異構成に関するものであり、テスト信号等
受信、供給用モジュール（ないしサブアセンブリ）であ
ってテスト装置によりテスト装置出力側を介して送出さ
るべきテスト信号又は他のモジュール（ないしサブアセ
ンブリ）からの中間信号の受信を行うよう構成されか
つ、更なる中間信号を更なるモジュール（ないしサブア
センブリ）へ供給するよう構成され、又はテスト信号か
ら形成されテスト装置入力側に供給さるべき解析信号の
供給を行うように構成されたモジュール（ないしサブア
センブリ）において、テスト装置からスイッチ（ング）
制御信号の受信を行うよう配置構成された制御装置が設
けられており、所属の制御装置により制御されるスイッ
チング装置が設けられており、該スイッチング装置はテ
スト信号又はテスト信号から形成された中間信号をモジ
ュール（ないしサブアセンブリ）−テスト入力側へ転送
するよう構成され、またモジュール（ないしサブアセン
ブリ）−テスト出力側から少なくとも１つの更なる中間
信号の受信を行うよう構成されており、更に、スイッチ
ング装置は第１スイッチング状態ではモジュール（ない
しサブアセンブリ）−テスト入力側をテスト装置出力側
と結合し、モジュール（ないしサブアセンブリ）−テス
ト出力側を補助接続（路）と結合するよう構成され、第
２スイッチング状態ではモジュール（ないしサブアセン
ブリ）−テスト入力側を補助接続（路）と結合し、モジ
ュール（ないしサブアセンブリ）−テスト出力側をテス
ト装置入力側又は更なる補助接続（路）と結合するよう
構成されているのである。
【００１５】
【実施例】次に本発明の１実施例を図を用いて説明し、
この図１には少なくとも２つのモジュール１８の接続路
のテストのため及び１つのモジュール上の回路装置のテ
ストのための測定装置を示す。
この図１には少なくとも２つのモジュール１８の接続路
のテストのため及び１つのモジュール上の回路装置のテ
ストのための測定装置を示す。
【００１６】図１に示す測定装置は評価装置２付きのテ
スト装置１（これは例えばマルチプロセッサ又は信号プ
ロセッサとして実現され得る）及び詳細には説明してい
ないクロツク発生器を有する。テスト装置１を用いては
モジュール（ないしサブアセンブリ）３，４，５のバウ
ンダリースキャンテストを実施し得る。このためにモジ
ュール（ないしサブアセンブリ）３，４，５にはテスト
クロック信号ＴＣＫ，テスト制御信号ＴＭＳ，テスト信
号ＴＤＩがテスト装置１から供給され得る。テスト信号
（これは例えばテスト装置１にて生成される）が１つ又
は複数のモジュール（ないしサブアセンブリ）３，４，
５を通過すると、解析信号ＴＤＯが受信され、この解析
信号は評価回路２により評価され、そして、システム又
はモジュール（ないしサブアセンブリ）が適正に動作し
たか否かを表すものである。テスト信号ＴＤＩはテスト
シーケンスを送出し得、該テストシーケンスはモジュー
ル（ないしサブアセンブリ）３，４，又は５、又はモジ
ュール（ないしサブアセンブリ）３，４，又は５上の回
路装置に供給され、又はモジュール（ないしサブアセン
ブリ）３，４，又は５上の変換回路にて変換される。テ
スト制御信号ＴＭＳは例えばどのようなテストの場合で
あるであるかを表す。
スト装置１（これは例えばマルチプロセッサ又は信号プ
ロセッサとして実現され得る）及び詳細には説明してい
ないクロツク発生器を有する。テスト装置１を用いては
モジュール（ないしサブアセンブリ）３，４，５のバウ
ンダリースキャンテストを実施し得る。このためにモジ
ュール（ないしサブアセンブリ）３，４，５にはテスト
クロック信号ＴＣＫ，テスト制御信号ＴＭＳ，テスト信
号ＴＤＩがテスト装置１から供給され得る。テスト信号
（これは例えばテスト装置１にて生成される）が１つ又
は複数のモジュール（ないしサブアセンブリ）３，４，
５を通過すると、解析信号ＴＤＯが受信され、この解析
信号は評価回路２により評価され、そして、システム又
はモジュール（ないしサブアセンブリ）が適正に動作し
たか否かを表すものである。テスト信号ＴＤＩはテスト
シーケンスを送出し得、該テストシーケンスはモジュー
ル（ないしサブアセンブリ）３，４，又は５、又はモジ
ュール（ないしサブアセンブリ）３，４，又は５上の回
路装置に供給され、又はモジュール（ないしサブアセン
ブリ）３，４，又は５上の変換回路にて変換される。テ
スト制御信号ＴＭＳは例えばどのようなテストの場合で
あるであるかを表す。
【００１７】テスト装置１はバスシステム６を介してモ
ジュール（ないしサブアセンブリ）３，４，５に結合さ
れている。各モジュール（ないしサブアセンブリ）３，
４，５は当該モジュール（ないしサブアセンブリ）の所
定の機能のため設けられた回路装置のほかに、付加的な
スイッチング装置７，８，９を有する。上記スイッチン
グ装置は制御装置１０，１１，１２により制御され、上
記制御装置は通常動作中モジュール（ないしサブアセン
ブリ）３，４，５上にて他の機能を実施し例えばマルチ
プロセッサ又は信号プロセッサとして構成される。制御
装置１０，１１，１２はバスシステム６の線路ＳＴを介
して相互に、そして評価回路２に結合されている。バス
システム６の線路ＳＴを介しては制御装置１０，１１，
１２にスイッチング制御信号が評価回路２から供給され
る。
ジュール（ないしサブアセンブリ）３，４，５に結合さ
れている。各モジュール（ないしサブアセンブリ）３，
４，５は当該モジュール（ないしサブアセンブリ）の所
定の機能のため設けられた回路装置のほかに、付加的な
スイッチング装置７，８，９を有する。上記スイッチン
グ装置は制御装置１０，１１，１２により制御され、上
記制御装置は通常動作中モジュール（ないしサブアセン
ブリ）３，４，５上にて他の機能を実施し例えばマルチ
プロセッサ又は信号プロセッサとして構成される。制御
装置１０，１１，１２はバスシステム６の線路ＳＴを介
して相互に、そして評価回路２に結合されている。バス
システム６の線路ＳＴを介しては制御装置１０，１１，
１２にスイッチング制御信号が評価回路２から供給され
る。
【００１８】更にバスシステム６は線路ＢＣＫを有しこ
のＢＣＫ上ではテストシーケンスＴＣＫが伝送される。
テスト制御信号ＴＭＳはバスシステム６の線路ＢＭＳ上
で伝送される。テスト信号ＴＤＩは線路ＢＤＩに供給さ
れ、解析信号ＴＤＯはバスシステム６の線路ＢＤＯに供
給される。バスシステム６中には線路ＢＲが設けられて
おり、このＢＲによっては２つのモジュール（ないしサ
ブアセンブリ）間の補助接続（路）が可能になる。
のＢＣＫ上ではテストシーケンスＴＣＫが伝送される。
テスト制御信号ＴＭＳはバスシステム６の線路ＢＭＳ上
で伝送される。テスト信号ＴＤＩは線路ＢＤＩに供給さ
れ、解析信号ＴＤＯはバスシステム６の線路ＢＤＯに供
給される。バスシステム６中には線路ＢＲが設けられて
おり、このＢＲによっては２つのモジュール（ないしサ
ブアセンブリ）間の補助接続（路）が可能になる。
【００１９】以下スイッチング装置７，８，又は９の動
作機能に就いて詳述する。スイッチング装置７は３つの
個々のスイッチ１３〜１５を有しこれらスイッチはバス
システム６を介して供給される信号をモジュール（ない
しサブアセンブリ）３に転送する。スイッチング装置７
における第１スイッチ１３はバス線路ＢＣＫとの接続
（路）を形成し得、又は休止位置をとり得る。スイッチ
ング装置１３が休止位置にない場合テストクロック信号
ＴＣＫをモジュール（ないしサブアセンブリ）３の回路
装置へ転送する。スイッチング装置７における第２スイ
ッチ１４はバス線路ＢＤＩ又は補助接続（路）ＢＲ間の
接続路の形成に用いられる。このスイッチ１４も休止位
置（この休止位置ではバスシステムとの接続（路）が形
成されない）をとり得る。スイッチ１４は休止位置をと
らない場合、モジュール３の（ないしサブアセンブリ）
のモジュール（ないしサブアセンブリ）−テスト入力側
にテスト装置１のテスト装置出力側からのテスト信号Ｔ
ＤＩを送出するか、又はバスシステム６の補助接続
（路）ＢＲを介して他のモジュール（ないしサブアセン
ブリ）４又は５の導出されたテスト信号を受信する。ス
イッチ１５はバス線路ＢＤＯとの接続（路）及び補助接
続（路）ＢＲとの接続（路）を形成し得る。スイッチ１
５も休止位置を有する。例えばモジュール（ないしサブ
アセンブリ）３の回路装置を通過したテスト信号はスイ
ッチ１５によりモジュール（ないしサブアセンブリ）３
の−モジュール（ないしサブアセンブリ）−テスト出力
側を介してバスシステム６の補助接続（路）ＢＲへ導か
れるか、又はバス線路ＢＤＯを介してテスト装置１のテ
スト装置入力側へ導かれる。
作機能に就いて詳述する。スイッチング装置７は３つの
個々のスイッチ１３〜１５を有しこれらスイッチはバス
システム６を介して供給される信号をモジュール（ない
しサブアセンブリ）３に転送する。スイッチング装置７
における第１スイッチ１３はバス線路ＢＣＫとの接続
（路）を形成し得、又は休止位置をとり得る。スイッチ
ング装置１３が休止位置にない場合テストクロック信号
ＴＣＫをモジュール（ないしサブアセンブリ）３の回路
装置へ転送する。スイッチング装置７における第２スイ
ッチ１４はバス線路ＢＤＩ又は補助接続（路）ＢＲ間の
接続路の形成に用いられる。このスイッチ１４も休止位
置（この休止位置ではバスシステムとの接続（路）が形
成されない）をとり得る。スイッチ１４は休止位置をと
らない場合、モジュール３の（ないしサブアセンブリ）
のモジュール（ないしサブアセンブリ）−テスト入力側
にテスト装置１のテスト装置出力側からのテスト信号Ｔ
ＤＩを送出するか、又はバスシステム６の補助接続
（路）ＢＲを介して他のモジュール（ないしサブアセン
ブリ）４又は５の導出されたテスト信号を受信する。ス
イッチ１５はバス線路ＢＤＯとの接続（路）及び補助接
続（路）ＢＲとの接続（路）を形成し得る。スイッチ１
５も休止位置を有する。例えばモジュール（ないしサブ
アセンブリ）３の回路装置を通過したテスト信号はスイ
ッチ１５によりモジュール（ないしサブアセンブリ）３
の−モジュール（ないしサブアセンブリ）−テスト出力
側を介してバスシステム６の補助接続（路）ＢＲへ導か
れるか、又はバス線路ＢＤＯを介してテスト装置１のテ
スト装置入力側へ導かれる。
【００２０】スイッチング装置８，９，は同様にそれぞ
れ３つのスイッチ１６〜１８ないし１９〜２１を有す
る。上記スイッチ１６〜１８ないし１９〜２１はスイッ
チング装置７のスイッチ１３〜１５と同じように動作す
る。
れ３つのスイッチ１６〜１８ないし１９〜２１を有す
る。上記スイッチ１６〜１８ないし１９〜２１はスイッ
チング装置７のスイッチ１３〜１５と同じように動作す
る。
【００２１】モジュール（ないしサブアセンブリ）３，
４，又は５における１つ又は複数の回路装置をテスト又
は測定しようとする場合、スイッチ１３はクロック信号
をモジュール（ないしサブアセンブリ）３，４，又は５
の１つ又は複数の回路装置へ通過伝送する。スイッチ１
４は例えばテスト信号ＴＤＩをバス線路ＢＤＩを介して
モジュール（ないしサブアセンブリ）３のモジュール
（ないしサブアセンブリ）−テスト入力側へ通過伝送す
る。モジュール（ないしサブアセンブリ）を通過したテ
スト信号は解析信号としてスイッチング装置７のスイッ
チ１５を介してバス線路ＢＤＯへ導かれる。この場合、
スイッチング装置は第３のスイッチ状態におかれる。ス
イッチング装置８，９，の他のスイッチ１６〜１８ない
し１９〜２１は休止位置におかれる第４スイッチ状
態）。
４，又は５における１つ又は複数の回路装置をテスト又
は測定しようとする場合、スイッチ１３はクロック信号
をモジュール（ないしサブアセンブリ）３，４，又は５
の１つ又は複数の回路装置へ通過伝送する。スイッチ１
４は例えばテスト信号ＴＤＩをバス線路ＢＤＩを介して
モジュール（ないしサブアセンブリ）３のモジュール
（ないしサブアセンブリ）−テスト入力側へ通過伝送す
る。モジュール（ないしサブアセンブリ）を通過したテ
スト信号は解析信号としてスイッチング装置７のスイッ
チ１５を介してバス線路ＢＤＯへ導かれる。この場合、
スイッチング装置は第３のスイッチ状態におかれる。ス
イッチング装置８，９，の他のスイッチ１６〜１８ない
し１９〜２１は休止位置におかれる第４スイッチ状
態）。
【００２２】２つのモジュール（ないしサブアセンブ
リ）間、例えばモジュール（ないしサブアセンブリ）３
と４間の接続のテスト又は測定の際例えばモジュール
（ないしサブアセンブリ）３はスイッチ１４を介してテ
スト信号ＴＤＩを受け取る。当該モジュール（ないしサ
ブアセンブリ）を通過するテスト信号は中間信号として
スイッチング装置７のスイッチ１５を介してバスシステ
ム６の補助接続（路）ＢＲへ伝送される。本事例におい
てスイッチング装置７は第１スイッチ状態におかれてい
るスイッチング装置ないしテスト装置８（モジュール
（ないしサブアセンブリ）４）のスイッチ１７により中
間信号は補助接続（路）ＢＲからモジュール(ないしサ
ブアセンブリ）４のモジュール（ないしサブアセンブ
リ）−テスト入力側へ導かれる。モジュール（ないしサ
ブアセンブリ）４の種々の回路装置を通過する中間信号
は解析信号としてスイッチング装置上のスイッチ１８を
介してバス線路ＢＤＯへ供給され、そしてテスト装置
（テストゼネレータ）１にて受信後評価される。ここに
おいてスイッチング装置８は第２のスイッチ状態におか
れている。他のスイッチング装置９のスイッチ１９〜２
１は休止状態（第４のスイッチ状態）におかれている。
リ）間、例えばモジュール（ないしサブアセンブリ）３
と４間の接続のテスト又は測定の際例えばモジュール
（ないしサブアセンブリ）３はスイッチ１４を介してテ
スト信号ＴＤＩを受け取る。当該モジュール（ないしサ
ブアセンブリ）を通過するテスト信号は中間信号として
スイッチング装置７のスイッチ１５を介してバスシステ
ム６の補助接続（路）ＢＲへ伝送される。本事例におい
てスイッチング装置７は第１スイッチ状態におかれてい
るスイッチング装置ないしテスト装置８（モジュール
（ないしサブアセンブリ）４）のスイッチ１７により中
間信号は補助接続（路）ＢＲからモジュール(ないしサ
ブアセンブリ）４のモジュール（ないしサブアセンブ
リ）−テスト入力側へ導かれる。モジュール（ないしサ
ブアセンブリ）４の種々の回路装置を通過する中間信号
は解析信号としてスイッチング装置上のスイッチ１８を
介してバス線路ＢＤＯへ供給され、そしてテスト装置
（テストゼネレータ）１にて受信後評価される。ここに
おいてスイッチング装置８は第２のスイッチ状態におか
れている。他のスイッチング装置９のスイッチ１９〜２
１は休止状態（第４のスイッチ状態）におかれている。
【００２３】テストクロック信号ＴＣＫは第４スイッチ
状態においてのみモジュール（ないしサブアセンブリ）
３〜５の回路装置へ導かれない。テスト制御信号ＴＭＳ
はモジュール（ないしサブアセンブリ）３〜５の回路装
置との直接的接続（路）を有する。
状態においてのみモジュール（ないしサブアセンブリ）
３〜５の回路装置へ導かれない。テスト制御信号ＴＭＳ
はモジュール（ないしサブアセンブリ）３〜５の回路装
置との直接的接続（路）を有する。
【００２４】
【発明の効果】本発明によれば、モジュラーシステムに
て大してコストなしでシステムのモジュール（ないしサ
ブアセンブリ）間の接続（路）のテストを可能にする測
定装置を実現したという効果が奏される。
て大してコストなしでシステムのモジュール（ないしサ
ブアセンブリ）間の接続（路）のテストを可能にする測
定装置を実現したという効果が奏される。
【図１】本発明の実施例の接続図である。
１ テスト装置 ２ 評価回路 ３ モジュール（ないしサブアセンブリ） ４ モジュール（ないしサブアセンブリ） ５ モジュール（ないしサブアセンブリ） ６ バスシステム ７ スイッチング装置 ８ スイッチング装置 ９ スイッチング装置 １０ 制御装置 １１ 制御装置 １２ 制御装置 １３ スイッチ １４ スイッチ １５ スイッチ
Claims (7)
- 【請求項１】 少なくとも２つのモジュール間の接続路
のテストのための測定装置であって、テスト装置出力側
にて送出されるテスト信号の生成のためと解析信号の評
価のためのテスト装置（１）を有し、上記解析信号はモ
ジュール（３，４，５）から供給され、テスト信号から
形成され、テスト装置入力側にて受信されるものにおい
て、上記テスト装置（１）はモジュール（３，４，５）
に設けられている制御装置（１０，１１，１２）へスイ
ッチング制御信号の供給をするようにも構成されてお
り、更に、モジュール（３，４，５）は所属の制御装置
(１０，１１，１２）により制御されるスイッチング装
置（７，８，９）を有しており、該スイッチング装置は
テスト信号又はテスト信号から形成された中間信号をモ
ジュール（ないしサブアセンブリ）テスト入力側へ転送
するように、また少なくとも１つの更なる中間信号をモ
ジュール（ないしサブアセンブリ）−テスト出力側から
受信するように構成されており、更に、スイッチング装
置（７，８，９）は第１のスイッチング状態ではモジュ
ール（ないしサブアセンブリ）−テスト入力側を、テス
ト装置出力側と結合し、モジュール（ないしサブアセン
ブリ）−テスト出力側を補助接続（路）（ＢＲ）と結合
するように構成されており、又第２のスイッチング状態
ではモジュール（ないしサブアセンブリ）−テスト入力
側を補助接続（路）（ＢＲ）と結合するよう、またモジ
ュール（ないしサブアセンブリ）−テスト出力側をテス
ト装置入力側又は更なる補助接続（路）（ＢＲ）と結合
するように構成されていることを特徴とする少なくとも
２つのモジュール間の接続路のテストのための測定装
置。 - 【請求項２】 ある１つのモジュール（ないしサブアセ
ンブリ）（３，４，５）上にて少なくとも１つの回路装
置のテストのため、当該スイッチング装置(７，８，
９）は第３のスイッチング状態にてモジュール（ないし
サブアセンブリ）−テスト入力側をテスト装置出力側と
結合し、モジュール（ないしサブアセンブリ）−テスト
出力側をテスト装置入力側と結合するように構成されて
いる請求項１記載の測定装置。 - 【請求項３】 テストさるべきでないモジュール（ない
しサブアセンブリ）（３，４，５）のスイッチング装置
（７，８，９）は第４スイッチング状態にてモジュール
（ないしサブアセンブリ）−テスト入力側とテスト装置
入力側との間の結合を行わせず、そして、モジュール
（ないしサブアセンブリ）−テスト出力側とテスト装置
入力側との間の結合を行わせないように構成されている
請求項１又は２記載の測定装置。 - 【請求項４】 テスト装置（１）はテスト信号とテスト
クロック信号の生成のためテスト（信号）発生器を有
し、上記テスト装置（１）はモジュール（ないしサブア
センブリ）（３，４，５）に供給さるべきテスト過程を
表示するテスト制御信号の生成のため、及び解析信号の
評価のため評価回路（２）を有し、更にスイッチ（ン
グ）制御信号に依存して制御される、モジュール（ない
しサブアセンブリ）（３，４，５）のスイッチング装置
（７，８．，９）は第１，第２，第３スイッチング状態
にてテストクロック信号をモジュール（ないしサブアセ
ンブリ）（３，４，５）の回路装置へ供給するように構
成されている請求項１から３までのうちいずれか１項記
載の測定装置。 - 【請求項５】 モジュール（ないしサブアセンブリ）
（３，４，５）上の制御装置（１０〜１２）は所属のス
イッチング装置（７，８，９）の制御のみならずそれ以
外の作用をもするように構成されており、又モジュール
（ないしサブアセンブリ）（３，４，５）の制御装置
（１０，１１，１２）及び評価回路（２）はバス線路
（６）を介して相互に接続され、上記バス線路はスイッ
チ（ング）制御信号の伝送のみならずそれ以外の作用を
もするように構成されている請求項１からは４までのう
ちいずれか１項記載の測定装置。 - 【請求項６】 テスト信号、テストクロック信号、テス
ト制御信号及び中間信号はそれぞれ、バス同様に配置さ
れた線路（６）を介して伝送される請求項１又は５まで
のうちいずれか１項記載の測定装置。 - 【請求項７】 テスト信号等受信、供給用モジュール
（ないしサブアセンブリ）であって、テスト装置（１）
によりテスト装置出力側を介して送出さるべきテスト信
号又は他のモジュール（ないしサブアセンブリ）（３，
４，５）からの中間信号の受信を行うよう構成されか
つ、更なる中間信号を更なるモジュール(ないしサブア
センブリ）（３，４，５）へ供給するよう構成され、又
はテスト信号から形成されテスト装置入力側に供給さる
べき解析信号の供給を行うように構成されたモジュール
（ないしサブアセンブリ）（３，４，５）において、テ
スト装置（１）からスイッチ（ング）制御信号の受信を
行うよう配置構成された制御装置（１０〜１２）が設け
られており、所属の制御装置（１０〜１２）により制御
されるスイッチング装置（７，８，９）が設けられてお
り、該スイッチング装置はテスト信号又はテスト信号か
ら形成された中間信号をモジュール（ないしサブアセン
ブリ）−テスト入力側へ転送するよう構成され、またモ
ジュール（ないしサブアセンブリ）−テスト出力側から
少なくとも１つの更なる中間信号の受信を行うよう構成
されており、更に、スイッチング装置（７，８，９）は
第１スイッチング状態ではモジュール（ないしサブアセ
ンブリ）−テスト入力側をテスト装置出力側と結合し、
モジュール（ないしサブアセンブリ）−テスト出力側を
補助接続（路）（ＢＲ）と結合するよう構成され、第２
スイッチング状態ではモジュール（ないしサブアセンブ
リ）−テスト入力側を補助接続（路）（ＢＲ）と結合
し、モジュール（ないしサブアセンブリ）−テスト出力
側をテスト装置入力側又は更なる補助接続（路）（Ｂ
Ｒ）と結合するよう構成されていることを特徴とするモ
ジュール（ないしサブアセンブリ）。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4340899A DE4340899A1 (de) | 1993-12-01 | 1993-12-01 | Meßvorrichtung zum Testen der Verbindungen zwischen wenigstens zwei Baugruppen |
| DE4340899.0 | 1993-12-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07264106A true JPH07264106A (ja) | 1995-10-13 |
| JP3756209B2 JP3756209B2 (ja) | 2006-03-15 |
Family
ID=6503888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29709794A Expired - Fee Related JP3756209B2 (ja) | 1993-12-01 | 1994-11-30 | 少なくとも２つのモジュール間の接続路のテストのための測定装置及びモジュール |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5581565A (ja) |
| EP (1) | EP0656590B1 (ja) |
| JP (1) | JP3756209B2 (ja) |
| DE (2) | DE4340899A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5796938A (en) * | 1996-12-11 | 1998-08-18 | International Business Machines Corporation | Diagnostic subsystem and method for SCSI Interface |
| US6425101B1 (en) | 1998-10-30 | 2002-07-23 | Infineon Technologies North America Corp. | Programmable JTAG network architecture to support proprietary debug protocol |
| JP2003520967A (ja) * | 2000-01-21 | 2003-07-08 | サン・マイクロシステムズ・インコーポレイテッド | 構成可能なバウンダリ・スキャン・パスを有するプリント回路アセンブリ |
| ES2187279B1 (es) * | 2001-06-27 | 2004-09-01 | Aplicacions Tecnologiques Per Al Control De Qualitat, S.L. | Sistema para la comprobacion de cableados. |
| US7340659B2 (en) * | 2002-05-15 | 2008-03-04 | Infineon Technologies, A.G. | Method of testing multiple modules on an integrated circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4860290A (en) * | 1987-06-02 | 1989-08-22 | Texas Instruments Incorporated | Logic circuit having individually testable logic modules |
| US5155432A (en) * | 1987-10-07 | 1992-10-13 | Xilinx, Inc. | System for scan testing of logic circuit networks |
| JPH0758319B2 (ja) * | 1989-02-07 | 1995-06-21 | 株式会社東芝 | テスト容易化回路 |
| US5029166A (en) * | 1989-05-31 | 1991-07-02 | At&T Bell Laboratories | Method and apparatus for testing circuit boards |
| JP2561164B2 (ja) * | 1990-02-26 | 1996-12-04 | 三菱電機株式会社 | 半導体集積回路 |
| DE4037687A1 (de) * | 1990-11-27 | 1992-06-04 | Standard Elektrik Lorenz Ag | Einrichtung zur pruefung von baugruppen in digitalen elektronischen systemen |
-
1993
- 1993-12-01 DE DE4340899A patent/DE4340899A1/de not_active Withdrawn
-
1994
- 1994-11-29 EP EP94203457A patent/EP0656590B1/de not_active Expired - Lifetime
- 1994-11-29 DE DE59410048T patent/DE59410048D1/de not_active Expired - Fee Related
- 1994-11-30 JP JP29709794A patent/JP3756209B2/ja not_active Expired - Fee Related
- 1994-12-01 US US08/349,094 patent/US5581565A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0656590B1 (de) | 2002-02-13 |
| EP0656590A3 (de) | 1997-11-19 |
| DE59410048D1 (de) | 2002-03-21 |
| EP0656590A2 (de) | 1995-06-07 |
| US5581565A (en) | 1996-12-03 |
| JP3756209B2 (ja) | 2006-03-15 |
| DE4340899A1 (de) | 1995-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5450415A (en) | Boundary scan cell circuit and boundary scan test circuit | |
| WO2001079863A3 (en) | Method and apparatus for testing signal paths between an integrated circuit wafer and a wafer tester | |
| JPH02268281A (ja) | 多数ピン集積回路の試験方法及び試験装置 | |
| EP1706752B1 (en) | Jtag test architecture for multi-chip pack | |
| JPS61155877A (ja) | 集積回路 | |
| WO1998058317A1 (en) | Communication system | |
| US7888955B2 (en) | Method and apparatus for testing devices using serially controlled resources | |
| JPH07264106A (ja) | 少なくとも２つのモジュール間の接続路のテストのための測定装置及びテスト信号等受信、供給用モジュール | |
| JPS63122342A (ja) | テスト装置およびテスト方法を伴う回路装置と通信ネットワーク | |
| US20170192056A1 (en) | Multi-chassis test device and test signal transmission apparatus of the same | |
| KR20080104991A (ko) | 반도체 테스트 시스템 | |
| JP2000209680A (ja) | 通信素子及びこれを用いた通信装置 | |
| EP0558231A3 (ja) | ||
| JP2001318128A (ja) | 自己テスト機能を備える半導体装置および当該半導体装置のテスト方法 | |
| JP2869314B2 (ja) | バウンダリースキャンセル回路，バウンダリースキャンテスト回路及びその使用方法 | |
| US6915495B2 (en) | Process and system for management of test access port (TAP) functions | |
| US6321355B1 (en) | Semiconductor integrated circuit and method of testing the same | |
| JPH0337582A (ja) | Ｉｃテスタ | |
| KR100280509B1 (ko) | 테스트 데이터의 병렬 시프트 장치 | |
| JP3262284B2 (ja) | 半導体試験装置 | |
| JP2000206182A (ja) | プロ―ブカ―ド | |
| JPH10505916A (ja) | バイアス発生器のｉ▲下ｄｄｑ▼試験用設備を設けられた回路 | |
| JPS63283345A (ja) | クロスコネクト装置の診断方式 | |
| JPS6378695A (ja) | 回線接続装置 | |
| KR100496653B1 (ko) | 슬레이브 테스트 버스 제어기능을 갖는 ｐｃｉ 버스 제어기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041203 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050228 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050308 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050603 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051202 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051221 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |