JPS63122342A - テスト装置およびテスト方法を伴う回路装置と通信ネットワーク - Google Patents

テスト装置およびテスト方法を伴う回路装置と通信ネットワーク

Info

Publication number
JPS63122342A
JPS63122342A JP62268016A JP26801687A JPS63122342A JP S63122342 A JPS63122342 A JP S63122342A JP 62268016 A JP62268016 A JP 62268016A JP 26801687 A JP26801687 A JP 26801687A JP S63122342 A JPS63122342 A JP S63122342A
Authority
JP
Japan
Prior art keywords
signal
test
signal path
circuit
test signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62268016A
Other languages
English (en)
Inventor
ギュンター・カルトバイツエル
ミヒアエル・クライン
マルテイン・レー
ヨアヒム・ベルク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent NV
Original Assignee
Alcatel NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel NV filed Critical Alcatel NV
Publication of JPS63122342A publication Critical patent/JPS63122342A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0421—Circuit arrangements therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/22—Arrangements for supervision, monitoring or testing
    • H04M3/24—Arrangements for supervision, monitoring or testing with provision for checking the normal operation
    • H04M3/244—Arrangements for supervision, monitoring or testing with provision for checking the normal operation for multiplex systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Monitoring And Testing Of Exchanges (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野１ 本発明は信号入力と、信号出力と、信号入力から信号出
力への信号路と、信号路が開かれテスト信号が信号路の
残りの部分へ注入されることを許容する選択マルチプレ
クサと、選択マルチプレクサを１９１ｍするためのＭ御
データを入力するための制御入力と、および動作パラメ
ータを出力するためのデータ出力とを備える回路装置と
、選択可能な信号路によって内部連結されているかまた
はこのような信号路を確立するように動作する複数の装
置を備えている通信ネットワーク、およびこのような通
信ネットワークのテスト方法に関するものである。
［従来の技術］ 上記のような特徴を備える回路装置は、ヨーロッパ特許
公報０　１２３　２４３　　Ａ２で明らかにされている
。その装置において、信号入力および正常信号路を介し
て外側からのテスト信号を注入することが可能である。
このテスト信号はそれから信号入力の直後に取出され、
そしてバイパスされている一部の信号路によって、選択
マルチプレクサを経てもう一方の点で信号路へと再注入
され得る。もしこのような装置が、動作中規則的な間隔
でテストされるなら、それは、例えば電話スイッチング
システムにおいては慣例的であるように、規則的に除去
され測定設備へ連結さ、れなければならないか、あるい
は存在する信号路を経て測定設備へ連結されなければな
らない。一方では、これは測定設備からおよび測定設備
への２つの付加的な連結を必要とし、それは付加的なト
ラフィック負荷を表し、他方では、このような付加的路
上のエラーは完全にエラー測定へと入る。これらの従来
技術の装置において、はんのわずかのテストのみが同時
、に成され得る１、長期測定はそれ故実質的には不可能
である。
［発明の解決すべきｒｍ題点〕 ＤＥ−Ｏ８３３３１４０３から、要求に応じて装置をテ
ストし、そのテストの結果をアクセスできる電子装置へ
完全なテスト装置を組込むことは知られている。原則と
して、例えば電話交換機においては、このようなテスト
装置を備えた全てのまたは多数の組立体を装備すること
は可能である。大規模集積組立体の場合、付加的な費用
はこのことをほとんど妨げない。テストを始め、慢に結
果についてテスト装置に質問することが必要とされるの
みであるので、環境に伴う情報の必要な交換もまた認め
られる。しかしながら２つ以上の組立体をカバーするテ
ストについて、このような集積テスト装置は不適切であ
る。即ち、そのような場合は付加的テスト装置が必要と
される。
［問題点解決のための手段］ 本発明は信号入力と、信号出力と、信号入力から信号出
力への信号路と、信号路が開かれテスト信号が信号路の
残りの部分へ注入されることを許容する選択マルチプレ
クサと、選択マルチプレクサを１ＩｉＩＪＩｌｌするた
めの制卯データを入力するための制御入力と、および動
作パラメータを出力するためのデータ出力とを備える回
路装置において、選択マルチプレクサを経てテスト信号
を注入するためのテスト信号発生器と、テスト信号が送
信エラーについてチェックされ得ることができ、この信
号が少な（とも信号路の１点でテストの目的のためアク
セスできるエラー検出回路とを具備し、エラーメツセー
ジがデータ出力を経て出力されることができる回路装置
によってこれを解決する。本発明の更に有利な特徴は特
許請求の範囲第２項乃至第４１１に記載されている。通
信ネットワークにおいて本発明に従った回路装置の使用
は特許請求の範囲第５項で特徴を述べられている。この
ような通信ネットワークは特許請求の範囲第６項で記載
されたような方法によってテストされ得る。
本発明に従った回路装置は、組込まれたテスト信号発生
器と、テスト信号発生器とは独立した組込まれたエラー
検出回路とを含む。外部の刺激によって、信号路は与え
られた点で開放されることができ、そしてテスト発生器
からの信号はそこへ注入される。他方から得られた信号
は、信号路の外部の選択可能な点と同様にエラー検出回
路中でチェックされる。その結果は与えられる。
このような回路装置では、同様の多数の回路装置が大き
な通信ネットワークに合体される。本発明は多数の広帯
域スイッチングモジュールを含む広帯域スイッチングネ
ットワークに適用されるとして説明される。テスト信号
発生器とエラー検出回路は互いに独立であり、システム
テストは全く付加的テスト路を形成する必要を伴わず実
行され得る。
提案された回路装置はまた、加えられそして取除かれた
高周波数テスト信号がないので、ウェハ上で既に大規模
に集積された回路のテストを容易にする。
［実施例］ 本発明の実施例を添附図面を参照して詳細に説明する。
まず、本発明に従った回路の基本的な構造は第１図によ
って説明される。この図は、スイッチングマトリックス
Ｋによって任意の１６の入口Ｅ１・・・Ｅ１６を任意の
１６の出口Ａ１・・・Ａ１６へ選択的に連結できる広帯
域スイッチングモジュールの部分を示す。スイッチング
マトリックスには内部制御データバスｓｔｂを介して解
読および制御ロジック６によって制御される。解読およ
び制御ロジック６は外部の制御データバスＢＵＳによっ
て外部制御装置へ連結される。制御データバスＢｔＪＳ
上で、新しい制御データが入力するだけでなく、スイッ
チングマトリックスに中の交差点の電流結線のように、
様々な動作パラメータを出力することもまた可能である
。入力マルチプレクサＥＭＵＸは入口Ｅ１・・・Ｅ１６
とスイッチングマトリックスにの間に挿入きれる。同様
に、出力マルチプレクサＡＭ（ＪＸはスイッチングマト
リックスにと出口Ａ１・・・Ａ１６の間に挿入される。
入力マルチプレクサＥＭＵＸと出力マルチプレクサＡＭ
ＵＸはＩＩ！ｌｊ　１０データバスｓｔｂを介して解読
および制御ロジック６によって制御される。
入力マルチプレクサＥＭＵＸは任意の入口Ｅ１・−［１
８から来る任意の信号路が開けられ、テスト信号ＴＳが
開いた信号路へ注入されることを許容する。出力マルチ
プレクサＡＭＵＸは出口Ａ１・・・Ａ１６へ導く任意の
１６の信号路へ選択的にアクセスすることを許容する。
この目的のため出力マルチプレクサＡＭＬＩＸ中の信号
路の中断は必要とされない。
第１図の回路装置は更にテスト信号発生器ＴＧおよびテ
スト受信器ＰＥを含む。テスト信号発生器ＴＧにおいて
、テスト信号ＴＳはフィードバックシフトレジスタＲ８
Ｒによって疑似ランダム２進シーケンスとして生成され
、スイッチ可能な遅延ラインＶＬによって位相が変えら
れる。遅延ラインＶＬは制御データバスｓｔｂを介して
解読およびＭＩａロジック６によって制御される。テス
ト信号発生器ＴＧ、従って、フィードバックシフトレ・
ジスタＳＲに対してシステムクロックＴが供給さ。
れる。このテスト信号ＴＳの位相がスイッチ可能な遅延
ラインＶＬ中のシステムクロックＴ１．：関して選択的
に変えらることができるので、位相エラーを含む入力信
号中の回路の反応がシミュレーションされる。
このテスト受信器ＰＥの構造は図には示されていない。
フィードバックシフトレジスタ中で生成された疑似ラン
ダム信号がいかにして検出され得るかということは当業
者においてよ（知られている。フィードバック路が開い
ており、信号フィードバックが入力信号と比較されるこ
とを除いてフィードバックシフトレジスタＲ８Ｒと同じ
方法で結線されているシフトレジスタは簡単な方法でこ
の目的を果たす。たとえテスト信号発生器ＴＧが連続的
に循環しても、そしてテスト信号ＴＳが任意の時間にテ
スト受信器ＰＥに供給されても、テスト受信器ＰＥ中の
シフトレジスタの入力での信号およびフィードバックに
よって得られた信号は、もしシフトレジスタがシステム
クロックＴにょっ４てクロックされ、テスト信＠ＴＳが
テスト受信器ＰＥにエラーなく到達するなら、最後にお
ける全体のシフトレジスタを通る１ビツトの通過侵同−
である。テスト受信器ＰＥは、エラーが一体起こるかど
うかを（第１のピットの経過慢）検出するためのみに設
計されても良く、あるいは与えられたゲーティング時間
の設定のためまたはエラーを数えるためのカウンタ、お
よび例えばエラー分布統計を作土げるためのエラー評価
用装置によって拡張されても良い。実行される測定の種
類、特に測定結果のための所望されたゲーティング時間
と質問は、制御データバスｓｔｂ上の解読および制御ロ
ジック６によって設定される。
複数の異なる信号路への上述のアクセスは１つのおよび
同じ信号路の異なる点へのアクセスによりて置換される
ことができた。更に、テストのため用いられたシステム
クロックがないときは、周波数選択の可能なりロックが
テスト信号発生器ＴＧ中で発生される。テスト受信器Ｐ
Ｅ中で、このクロックはまた通常の方法で信号自身から
得られる。
第２図は広帯域スイッチングモジュールの完全なブロッ
ク図を示す。このモジュールは第１図に゛よつて既に説
明された素子を含む。それは更に、′入力同期器１、出
力量ＷＡ器２、入力分離増ＩＩ器３、出力分離増幅器４
、およびモニター装置５を含む。
各出口Ａ１・・・Ａ１６は、スイッチングモジュールの
カスケード連結を可能にするような拡張入口ＥＸＩ・・
・ＥＸ１６を割当てられる。システムクロックＴはクロ
ック入力ＴＥを経て供給され、クロック出力ＴＡを経て
通過する。スイッチングマトリックスには出力マルチプ
レクサＡＭＵＸに連結される付加的出力を有し、テスト
の付加的な可能性を与える。テスト信号発生１ｌＴＧ中
に含まれるスイッチ可能な遅延ラインＶＬは同期器１と
２の効果的なテストを許容する。モニター装Ｍ５は、信
号が全部送信されているかどうかを動作中に決定するよ
うに設計されている。信号の正確さはチェックできない
。
このような広帯域スイッチングモジュールの動作は、い
かなる高価な付加的設備をも必要とせず、特に多数の高
周波数入力信号を供給し、多数の高周波数出力信号を取
出すことも必要としない門生な方法によって非常に大き
なＲ囲に対してテストされ得る。このことは正当な費用
でつＩハ上で既にこのようなＬＳＩ広帯域スイッチング
モジュールをテストすることを可能にするだけである。
このことはまた、ＤＥ−Ｏ３３３３１４０３号の参照文
献により上述されたようなテスト装Ｗ２により可能にさ
れるけれども、本発明に従った回路配列はまたＩＩ単な
方法でシステムワイドのテストを実施することを可能に
する。このことは第３図によって説明される。
第３図は、大きな広帯域スイッチングネットワークの部
分であり、個々の広帯域スイッチングモジュール３１１
・・・３３４から構成されている広帯域スイッチングユ
ニットを示す。このような広帯域スイッチングユニット
は６４の広帯域信号入口および６４の広帯域信号出口を
有する。このユニットの中で、非常に多数の異なる信号
路が可能である。もしこれらの広帯域スイッチングモジ
ュール８１１・・・１３３４の各々が第２図に示されて
いるように設計されているなら、即ち、テスト信号発生
器ＴＧおよびこのテスト発生器と独立したテスト受信Ｂ
ＰＥを含むなら、テスト信号を任意の信号路の入力へ供
給し、通常もう１つの広帯域スイッチングモジュール中
のこの信号路の出力からこのテスト信号を得ることが可
能であり、それをテストする。いくつかのスイッチング
ユニットを横切る信号路をテストすることもまた可能で
ある。もし同種のテスト受信器がそこにあるなら、ある
いはリモートコントロール下の反対側の方向で信号路へ
のループを確立することが可能なら、加入者または遠い
交換機への信号路でさえテストされ得る。このような可
能性は多分将来は普通になるであ械ろう。
例えば、接続は確立され、加入者のビデオ電話への広帯
域スイッチングネットワーク中のテスト信号発生器から
、そして広帯域スイッチングネットワーク中の任意のテ
スト受信器へ戻る優者からテストされる。このことはた
だ、この要求は通常他の目的のため果ださ・れるのだが
、個々の広帯域スイッチングモジュールが中心的な制御
ユニットまたは内部連結された分散した制御ユニットＳ
Ｔへ連結されることを必要とするだけである。
従って、もう一方の方法でほとんど実施され得ない、特
に広帯域スイッチングネットワークおよび広帯域スイッ
チングモジュールにおいて、テストの様々な可能性は比
較的低コストで与えられる。
【図面の簡単な説明】
第１図は本発明に従った回路装置のブロック図である。 第２図は本発明に従った回路装置として実施された広帯
域スイッチングモジュールのブロック図である。 第３図は、本発明に従った通信ネットワークの例として
、第２図で示されたいくつかの広帯域スイッチングモジ
ュールから構成された広帯域スイッチングユニットを示
す。 Ｅ１〜Ｅ１６・・・入口、Ａ１−Ａ１６・・・出口、Ｋ
・・・スイッチングマトリックス、ｓｔｂ・・・内部制
御データバス、ＢＵＳ・・・外部制御データバス、ＥＭ
ｔＪＸ・・・入力マルチプレクサ、ＡＭＬＪＸ・・・出
力マルチプレクサ、ＴＧ・・・テスト信号発生器、ＰＥ
・・・テスト受信器、ＴＳ・・・テスト信号、Ｒ８Ｒ・
・・、フィード・バックシフトレジスタ、ＶＬ・・・遅
延ライン、Ｔ・・・システムクロック、１・・・入力同
期器、２・・・出力同期器、３・・・入力分離増幅器、
４・・・出力分離増幅器、５・・・モニター装置、６・
・・解読および制御ロジック。

Claims (6)

    【特許請求の範囲】
  1. （１）信号入力と、信号出力と、信号入力から信号出力
    への信号路と、信号路が開かれテスト信号が信号路の残
    りの部分へ注入されることを許容する選択マルチプレク
    サと、選択マルチプレクサを制御するための制御データ
    を入力するための制御入力と、および動作パラメータを
    出力するためのデータ出力とを備える回路装置において
    、 選択マルチプレクサを経てテスト信号を注入するための
    テスト信号発生器と、テスト信号が送信エラーについて
    チェックされることができ、この信号が少なくとも信号
    路の１点でテストの目的のためアクセスできるエラー検
    出回路とを具備し、エラーメッセージがデータ出力を経
    て出力されることができることを特徴とする回路装置。
  2. （２）テスト信号発生器が基準信号に関してテスト信号
    の位相を調整するための装置を含み、この装置が制御入
    力によって調整可能であることを特徴とする特許請求の
    範囲第１項記載の回路装置。
  3. （３）位相を調整するための装置がスイッチ可能な遅延
    ラインであることを特徴とする特許請求の範囲第２項記
    載の回路装置。
  4. （４）信号路の２つ以上の点または２つ以上の信号路が
    選択マルチプレクサを経てテスト信号発生器によって到
    達され得、信号路の２つ以上の点または２つ以上の信号
    路がエラー検出回路にアクセスされることを特徴とする
    特許請求の範囲第１項乃至第３項のいずれか１項に記載
    の回路装置。
  5. （５）選択可能な信号路によって内部連結されているか
    またはこのような信号路を確立するように動作する複数
    の装置を備えている通信ネットワークにおいて、 少なくともいくつかのこの装置が特許請求の範囲第１項
    乃至第４項に記載された回路装置のように設計され、制
    御装置が制御ラインによって前記装置に連結されること
    を提供することを特徴とする通信ネットワーク。
  6. （６）テストされる信号路が特許請求の範囲第１項乃至
    第４項のいずれかに記載された回路装置のように設計さ
    れた第１の装置から特許請求の範囲第１項乃至第４項の
    いずれかに記載された回路装置のように設計された第２
    の装置へ設定され、第１の装置のテスト信号発生器が前
    記信号路へテスト信号を注入することを行われ、第２の
    装置のエラー検出回路が前記信号路上の信号をチェック
    することを特徴とする特許請求の範囲第５項記載の通信
    ネットワークをテストする方法。
JP62268016A 1986-10-25 1987-10-23 テスト装置およびテスト方法を伴う回路装置と通信ネットワーク Pending JPS63122342A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3636427.4 1986-10-25
DE19863636427 DE3636427A1 (de) 1986-10-25 1986-10-25 Schaltungsanordnung und nachrichtennetzwerk mit pruefeinrichtung und pruefverfahren

Publications (1)

Publication Number Publication Date
JPS63122342A true JPS63122342A (ja) 1988-05-26

Family

ID=6312511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62268016A Pending JPS63122342A (ja) 1986-10-25 1987-10-23 テスト装置およびテスト方法を伴う回路装置と通信ネットワーク

Country Status (6)

Country Link
US (1) US4881229A (ja)
EP (1) EP0265837B1 (ja)
JP (1) JPS63122342A (ja)
AT (1) ATE76546T1 (ja)
DE (2) DE3636427A1 (ja)
ES (1) ES2033281T3 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3816948A1 (de) * 1988-05-18 1989-11-30 Siemens Ag Schaltungsanordnung fuer fernmeldeschaltanlagen und/oder fernmeldevermittlungsanlagen, insbesondere cross-connect-schaltstationen, mit closschem koppelfeld
DE3832491A1 (de) * 1988-09-22 1990-03-29 Siemens Ag Verfahren zum messen im teilnehmerbereich eines integrated services digital network (isdn)-systems
US5051996A (en) * 1989-03-27 1991-09-24 The United States Of America As Represented By The United States Department Of Energy Built-in-test by signature inspection (bitsi)
US5072447A (en) * 1989-11-08 1991-12-10 National Semiconductor Corporation Pattern injector
DE9111798U1 (ja) * 1991-09-20 1993-01-28 Siemens Ag, 8000 Muenchen, De
US5317439A (en) * 1992-07-17 1994-05-31 At&T Bell Laboratories Automatic on-line monitoring and optimization of optical network switching nodes
DK0590182T3 (da) * 1992-09-29 1998-04-27 Siemens Ag Fremgangsmåde til drift af et tidstrinelement eller et kombineret tids-rumtrinelement i en koblingsindrretning i en digitalt tidsmultiplextelefonomstillingscentral
ES2210232T3 (es) * 1993-05-05 2004-07-01 Siemens Aktiengesellschaft Procedimiento para la verificacion de las vias de voz en una red de acoplamiento de un centro de conmutacion telefonica digital en modo de eacceso multiple por division de tiempo.
US6039709A (en) * 1998-12-16 2000-03-21 Orthosis Corrective Systems Orthopedic hinge assembly
WO2001051940A1 (en) * 2000-01-14 2001-07-19 Parthus Technologies Plc An algorithmic test pattern generator, with built-in-self-test (bist) capabilities, for functional testing of a circuit
US8775888B2 (en) * 2012-03-30 2014-07-08 Lsi Corporation Methods and structure for correlating multiple test outputs of an integrated circuit acquired during separate instances of an event

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5970349A (ja) * 1982-10-15 1984-04-20 Hitachi Ltd 通話路導通試験方式

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2523912C3 (de) * 1975-05-30 1982-02-25 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Prüfsystem zur Überprüfung des Schaltzustandes von Koppelpunkten eines Kreuzschaltfeldes
US4538269A (en) * 1983-04-18 1985-08-27 International Telephone And Telegraph Corporation Programmable coding and decoding arrangement
DE3331403A1 (de) * 1983-08-31 1985-03-21 Robert Bosch Gmbh, 7000 Stuttgart Mikroprozessorgesteuertes elektronisches geraet
JPS60208124A (ja) * 1984-03-30 1985-10-19 Nec Corp 回線接続確認方式
US4577312A (en) * 1984-07-05 1986-03-18 At&T Bell Laboratories Arrangement for wideband transmission via a switched network
US4686628A (en) * 1984-07-19 1987-08-11 Fairchild Camera & Instrument Corp. Electric device or circuit testing method and apparatus
US4654851A (en) * 1984-12-24 1987-03-31 Rockwell International Corporation Multiple data path simulator
US4672610A (en) * 1985-05-13 1987-06-09 Motorola, Inc. Built in self test input generator for programmable logic arrays
US4754215A (en) * 1985-11-06 1988-06-28 Nec Corporation Self-diagnosable integrated circuit device capable of testing sequential circuit elements
US4669081A (en) * 1986-02-04 1987-05-26 Raytheon Company LSI fault insertion

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5970349A (ja) * 1982-10-15 1984-04-20 Hitachi Ltd 通話路導通試験方式

Also Published As

Publication number Publication date
ATE76546T1 (de) 1992-06-15
US4881229A (en) 1989-11-14
EP0265837A3 (en) 1989-11-15
EP0265837A2 (de) 1988-05-04
EP0265837B1 (de) 1992-05-20
ES2033281T3 (es) 1993-03-16
DE3636427A1 (de) 1988-05-05
DE3779254D1 (de) 1992-06-25

Similar Documents

Publication Publication Date Title
CA1163721A (en) Apparatus for the dynamic in-circuit testing of electronic digital circuit elements
US5602855A (en) Integrated test circuit
US4635261A (en) On chip test system for configurable gate arrays
US6304987B1 (en) Integrated test circuit
US5228042A (en) Method and circuit for testing transmission paths
EP0273821B1 (en) Semiconductor integrated circuit with a test function
US5329188A (en) Clock pulse measuring and deskewing system and process
KR890702124A (ko) 디지탈 회로를 테스트하는 집적회로 애널라이저
JPS63122342A (ja) テスト装置およびテスト方法を伴う回路装置と通信ネットワーク
US6347387B1 (en) Test circuits for testing inter-device FPGA links including a shift register configured from FPGA elements to form a shift block through said inter-device FPGA links
US5809040A (en) Testable circuit configuration having a plurality of identical circuit blocks
KR20010042730A (ko) 자동 테스트 장비용 고속, 실시간, 스테이트 상호접속
US5305325A (en) Method and a device for supervising and testing majority voting
US4876501A (en) Method and apparatus for high accuracy measurment of VLSI components
KR910008920B1 (ko) 다중-모우드 카운터 회로망 및 이 회로망의 동작 검사 방법
JPS6284646A (ja) デイジタル加入者線伝送品質の評価試験方式
EP0358371A2 (en) Enhanced test circuit
JPH0213095A (ja) データ経路検査装置及び方法
KR19990072173A (ko) 에이디변환기에서의제어신호테스트장치및그방법
US6898748B1 (en) Test circuit method and apparatus
KR0135501B1 (ko) 전전자교환기의 통화로계 경로시험 분석 시스템
JP2001228213A (ja) 半導体集積回路装置及びクロックスキューの検証方法
JP2914322B2 (ja) 超伝導素子の動作試験装置
JPH10276176A (ja) 誤り測定装置
KR960701371A (ko) 일정 논리값을 출력하는 수단의 출력과 회로 입력간의 접속 테스팅 소자(Device for testing connection between an output of a means which outputs a fixed logic value and the input of a circuit)