JPH07263635A - キャパシタおよび半導体装置 - Google Patents
キャパシタおよび半導体装置Info
- Publication number
- JPH07263635A JPH07263635A JP6048220A JP4822094A JPH07263635A JP H07263635 A JPH07263635 A JP H07263635A JP 6048220 A JP6048220 A JP 6048220A JP 4822094 A JP4822094 A JP 4822094A JP H07263635 A JPH07263635 A JP H07263635A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- capacitor
- electrode
- semiconductor device
- ruo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 239000003990 capacitor Substances 0.000 title claims abstract description 21
- 239000003989 dielectric material Substances 0.000 claims abstract description 12
- 229910052707 ruthenium Inorganic materials 0.000 claims abstract description 4
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical group [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 19
- 229910002370 SrTiO3 Inorganic materials 0.000 abstract 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 13
- 229910002367 SrTiO Inorganic materials 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 description 2
- 229910004121 SrRuO Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- WOIHABYNKOEWFG-UHFFFAOYSA-N [Sr].[Ba] Chemical compound [Sr].[Ba] WOIHABYNKOEWFG-UHFFFAOYSA-N 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Inorganic Compounds Of Heavy Metals (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 高誘電率酸化物をキャパシタとして成長する
とき導電率を低下されず、下地半導体との良好なコンタ
クトが可能な下部電極を提供する。 【構成】 Ｒｕ／（Ｓｒx Ｃａ1-x ）ＲｕＯ3 の２層電
極（４／５）を下部電極とし、その上にＰＺＴ，ＳｒＴ
ｉＯ3 などの酸化物高誘電体材料（６）を成長し、さら
に上部電極（７）を成膜する。このキャパシタは特に半
導体基板（１）上に作製するとき有効である。
とき導電率を低下されず、下地半導体との良好なコンタ
クトが可能な下部電極を提供する。 【構成】 Ｒｕ／（Ｓｒx Ｃａ1-x ）ＲｕＯ3 の２層電
極（４／５）を下部電極とし、その上にＰＺＴ，ＳｒＴ
ｉＯ3 などの酸化物高誘電体材料（６）を成長し、さら
に上部電極（７）を成膜する。このキャパシタは特に半
導体基板（１）上に作製するとき有効である。
Description
【０００１】
【産業上の利用分野】本発明はキャパシタおよび半導体
装置、とりわけ酸化物高誘電体材料を用いたキャパシタ
を有する半導体装置に係る。
装置、とりわけ酸化物高誘電体材料を用いたキャパシタ
を有する半導体装置に係る。
【０００２】
【従来の技術】ＤＲＡＭの高集積化に伴い、セルの容量
を確保する事が年々困難になってきている。このため電
極面積を稼ぐ事により容量を確保しようというのが一般
的動向である。即ち、電極構造を立体化し電極面積を稼
ぐわけであるが、これはプロセスの非常な複雑化を招い
ており現在では限界に近づいている。さらに集積化が進
行すればこの方法での容量の確保は難しくなる。一方、
誘電体自身の薄膜化も限界に来ている。そこで誘電体を
酸化物高誘電率材料に置き換えて容量を確保しようとい
う方法が検討されている。
を確保する事が年々困難になってきている。このため電
極面積を稼ぐ事により容量を確保しようというのが一般
的動向である。即ち、電極構造を立体化し電極面積を稼
ぐわけであるが、これはプロセスの非常な複雑化を招い
ており現在では限界に近づいている。さらに集積化が進
行すればこの方法での容量の確保は難しくなる。一方、
誘電体自身の薄膜化も限界に来ている。そこで誘電体を
酸化物高誘電率材料に置き換えて容量を確保しようとい
う方法が検討されている。
【０００３】現在の１トランジスタ／１キャパシタで構
成されるメモリセルを有するＤＲＡＭにおいてはキャパ
シタの下部電極はトランジスタのソース／ドレインに接
続されねばならない。従って下部電極はＳｉ基板に設け
られた拡散層、あるいはＳｉ基板上に形成された金属膜
で構成される。シリコンを電極として酸化物誘電体膜を
形成するとその界面にＳｉＯ2 が形成されて実効的な誘
電率は低下してしまう。そこで、シリコン上に金属電極
を形成する場合はＰｔ／Ｔａの複合電極が検討されてい
る。
成されるメモリセルを有するＤＲＡＭにおいてはキャパ
シタの下部電極はトランジスタのソース／ドレインに接
続されねばならない。従って下部電極はＳｉ基板に設け
られた拡散層、あるいはＳｉ基板上に形成された金属膜
で構成される。シリコンを電極として酸化物誘電体膜を
形成するとその界面にＳｉＯ2 が形成されて実効的な誘
電率は低下してしまう。そこで、シリコン上に金属電極
を形成する場合はＰｔ／Ｔａの複合電極が検討されてい
る。
【０００４】
【発明が解決しようとする課題】しかしながら、Ｐｔ／
Ｔａを電極とした場合にも、その上に酸化物誘電体膜を
形成した場合には白金が酸素を透過するため実際にはＴ
ａが酸化されてしまいＳｉ基板とコンタクトできなくな
ってしまう。このために酸素のバリア性に優れた導電性
酸化物の検討が必要である。
Ｔａを電極とした場合にも、その上に酸化物誘電体膜を
形成した場合には白金が酸素を透過するため実際にはＴ
ａが酸化されてしまいＳｉ基板とコンタクトできなくな
ってしまう。このために酸素のバリア性に優れた導電性
酸化物の検討が必要である。
【０００５】そこで、本発明は、酸化物誘電体の下部電
極に導電性酸化物でしかも誘電体と結晶の整合性の優れ
た物を用いて、高い誘電率と低リーク電流を確保したま
まＳｉ基板とコンタクトすることを可能にした半導体装
置を提供することを目的とする。
極に導電性酸化物でしかも誘電体と結晶の整合性の優れ
た物を用いて、高い誘電率と低リーク電流を確保したま
まＳｉ基板とコンタクトすることを可能にした半導体装
置を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は上記目的を達成
するために、金属ルテニウム層とその上の（Ｓｒx Ｃａ
1-x ）ＲｕＯ3 （式中、０≦ｘ≦１）の層の積層構造
（２層電極）からなる下部電極と、その下部電極上に酸
化物高誘電体材料からなるキャパシタ層と、キャパシタ
層上の上部電極とから構成されるキャパシタ、およびこ
のキャパシタを有することを特徴とする半導体装置を提
供する。
するために、金属ルテニウム層とその上の（Ｓｒx Ｃａ
1-x ）ＲｕＯ3 （式中、０≦ｘ≦１）の層の積層構造
（２層電極）からなる下部電極と、その下部電極上に酸
化物高誘電体材料からなるキャパシタ層と、キャパシタ
層上の上部電極とから構成されるキャパシタ、およびこ
のキャパシタを有することを特徴とする半導体装置を提
供する。
【０００７】本発明は、主にシリコンなどの半導体基板
の導電性領域上に酸化物高誘電体材料からなるキャパシ
タを形成するための下地電極に関する。酸化物高誘電体
材料としては、チタン酸ストロンチウム、チタン酸スト
ロンチウムバリウム、チタンジルコニウム酸鉛（ＰＺ
Ｔ）などが知られているが、これらの誘電率は従来のＳ
ｉＯ2 ，Ｓｉ3 Ｎ4 ，Ｔａ2 Ｏ3 などと比べて約２桁ほ
ども大きい。
の導電性領域上に酸化物高誘電体材料からなるキャパシ
タを形成するための下地電極に関する。酸化物高誘電体
材料としては、チタン酸ストロンチウム、チタン酸スト
ロンチウムバリウム、チタンジルコニウム酸鉛（ＰＺ
Ｔ）などが知られているが、これらの誘電率は従来のＳ
ｉＯ2 ，Ｓｉ3 Ｎ4 ，Ｔａ2 Ｏ3 などと比べて約２桁ほ
ども大きい。
【０００８】本発明では、この酸化物高誘電体材料の下
地電極として（Ｓｒx Ｃａ1-x ）ＲｕＯ3 ／Ｒｕの複合
構造を採用する。（Ｓｒx Ｃａ1-x ）ＲｕＯ3 の結晶構
造はペロブスカイトであり、酸化物高誘電率材料である
ＳｒＴｉＯ3 ，（Ｓｒx Ｂａ1-x ）ＴｉＯ3 ，ＰＺＴ等
と同じ結晶構造である。しかも、格子のマッチングもと
れている。ＳｒＲｕＯ3 の格子定数はａ＝５．５３，ｂ
＝５．５７，Ｃ＝７．８５であるが９０回転し擬立方晶
とみなすとａ′＝３．９３となりＳｒＴｉＯ3 のａ＝
３．９０５と＋０．６４％のミスマッチである。ＣａＲ
ｕＯ3 を同様に９０回転するとａ′＝３．８５となりＳ
ｒＴｉＯ3 に対して−１．４１％のミスマッチである。
（Ｓｒx Ｃａ1-x ）ＲｕＯ3 としてＳｒ：Ｃａの固溶比
を変えた場合、ミスマッチはＳｒＴｉＯ3 に対して−
１．４１〜＋０．６４％となり、良好なマッチングがと
れている。
地電極として（Ｓｒx Ｃａ1-x ）ＲｕＯ3 ／Ｒｕの複合
構造を採用する。（Ｓｒx Ｃａ1-x ）ＲｕＯ3 の結晶構
造はペロブスカイトであり、酸化物高誘電率材料である
ＳｒＴｉＯ3 ，（Ｓｒx Ｂａ1-x ）ＴｉＯ3 ，ＰＺＴ等
と同じ結晶構造である。しかも、格子のマッチングもと
れている。ＳｒＲｕＯ3 の格子定数はａ＝５．５３，ｂ
＝５．５７，Ｃ＝７．８５であるが９０回転し擬立方晶
とみなすとａ′＝３．９３となりＳｒＴｉＯ3 のａ＝
３．９０５と＋０．６４％のミスマッチである。ＣａＲ
ｕＯ3 を同様に９０回転するとａ′＝３．８５となりＳ
ｒＴｉＯ3 に対して−１．４１％のミスマッチである。
（Ｓｒx Ｃａ1-x ）ＲｕＯ3 としてＳｒ：Ｃａの固溶比
を変えた場合、ミスマッチはＳｒＴｉＯ3 に対して−
１．４１〜＋０．６４％となり、良好なマッチングがと
れている。
【０００９】このため（Ｓｒx Ｃａ1-x ）ＲｕＯ3 の上
部に形成された誘電体は良好な結晶性を有しており、高
い誘電率と低いリーク電流を保持している。また（Ｓｒ
x Ｃａ1-x ）ＲｕＯ3 は酸素のバリア性に優れているた
め酸化物誘電体を形成する際に（Ｓｒx Ｃａ1-x ）Ｒｕ
Ｏ3 ／Ｒｕの２層電極を酸素が透過して半導体界面を酸
化し酸化物を形成する事が無い。またＰｔ／Ｔａ系のよ
うに電極自身が酸化する事も無い。
部に形成された誘電体は良好な結晶性を有しており、高
い誘電率と低いリーク電流を保持している。また（Ｓｒ
x Ｃａ1-x ）ＲｕＯ3 は酸素のバリア性に優れているた
め酸化物誘電体を形成する際に（Ｓｒx Ｃａ1-x ）Ｒｕ
Ｏ3 ／Ｒｕの２層電極を酸素が透過して半導体界面を酸
化し酸化物を形成する事が無い。またＰｔ／Ｔａ系のよ
うに電極自身が酸化する事も無い。
【００１０】しかし、（Ｓｒx Ｃａ1-x ）ＲｕＯ3 を直
接に半導体基板上に堆積すると、その堆積時に半導体基
板表面が酸化されることを防止するために、先ず金属ル
テニウム層を（Ｓｒx Ｃａ1-x ）ＲｕＯ3 層の下地バリ
ヤ層とする。金属Ｒｕは堆積時に下地半導体基板を酸化
することはなく、しかもその上に（Ｓｒx Ｃａ1-x ）Ｒ
ｕＯ3 を堆積する際に表面が酸化されても導電性は失な
われない。
接に半導体基板上に堆積すると、その堆積時に半導体基
板表面が酸化されることを防止するために、先ず金属ル
テニウム層を（Ｓｒx Ｃａ1-x ）ＲｕＯ3 層の下地バリ
ヤ層とする。金属Ｒｕは堆積時に下地半導体基板を酸化
することはなく、しかもその上に（Ｓｒx Ｃａ1-x ）Ｒ
ｕＯ3 を堆積する際に表面が酸化されても導電性は失な
われない。
【００１１】従って、Ｒｕ層の厚みは（Ｓｒx Ｃ
ａ1-x ）ＲｕＯ3 の堆積時に下地半導体基板まで酸化が
及ばないようにできる厚さがあればよく、一般に２０nm
以上、好ましくは５０nm以上であるが、上限は特にな
い。生産性の点から適当な厚さを採用すればよい。一
方、（Ｓｒx Ｃａ1-x ）ＲｕＯ3 層の厚みは、酸化物高
誘電体材料の堆積時に酸素が半導体基板に至ることを防
止できる厚さが必要であるが、その厚さは下地Ｒｕ層の
厚さによっても異なる。一般的には、良好な結晶を成長
させるためにＣＶＤ法では１００nm以上、スパッタ法で
は５０nm以上必要である。また、より厚くなると柱状結
晶が成長して表面荒れが生じる傾向があるので限定され
ないが２５０nm以下にするのが好ましい。
ａ1-x ）ＲｕＯ3 の堆積時に下地半導体基板まで酸化が
及ばないようにできる厚さがあればよく、一般に２０nm
以上、好ましくは５０nm以上であるが、上限は特にな
い。生産性の点から適当な厚さを採用すればよい。一
方、（Ｓｒx Ｃａ1-x ）ＲｕＯ3 層の厚みは、酸化物高
誘電体材料の堆積時に酸素が半導体基板に至ることを防
止できる厚さが必要であるが、その厚さは下地Ｒｕ層の
厚さによっても異なる。一般的には、良好な結晶を成長
させるためにＣＶＤ法では１００nm以上、スパッタ法で
は５０nm以上必要である。また、より厚くなると柱状結
晶が成長して表面荒れが生じる傾向があるので限定され
ないが２５０nm以下にするのが好ましい。
【００１２】（Ｓｒx Ｃａ1-x ）ＲｕＯ3 層上には酸化
物高誘電体層、さらに上層電極を設けてキャパシタを完
成する。酸化物高誘電体層の厚みは所望の誘電率に依存
すると、材質によって異なる。例えば、誘電率２５０に
するには５０nm以上、３５０では１００nm以上の厚さが
必要であろう。
物高誘電体層、さらに上層電極を設けてキャパシタを完
成する。酸化物高誘電体層の厚みは所望の誘電率に依存
すると、材質によって異なる。例えば、誘電率２５０に
するには５０nm以上、３５０では１００nm以上の厚さが
必要であろう。
【００１３】
【実施例】図１〜３は実施例の半導体装置を証明する断
面図である。図１を参照すると、導電性領域１ａを表面
に有するシリコン基板１を表面酸化してＳｉＯ2 膜２
（厚さ３００nm）を形成し、導電性領域１ａ上に下部電
極形成部のＳｉＯ2 を開口し（３μｍ□）、ここに堆積
とエッチバックを用いてポリシリコン膜３を埋め込む。
面図である。図１を参照すると、導電性領域１ａを表面
に有するシリコン基板１を表面酸化してＳｉＯ2 膜２
（厚さ３００nm）を形成し、導電性領域１ａ上に下部電
極形成部のＳｉＯ2 を開口し（３μｍ□）、ここに堆積
とエッチバックを用いてポリシリコン膜３を埋め込む。
【００１４】次いで、ポリシリコン膜３上に、スパッタ
法で及び雰囲気３mTorr 、基板温度４００℃の条件でＲ
ｕ層４を厚さ３０nmに成長した後、ＭＯＣＶＤ法で、Ｓ
ｒ−ＤＰＭ（dipivaloylmetanato）、Ｃａ−ＤＰＭをソ
ースガスとし、Ｏ2 気流中、基板温度５００〜６００℃
の条件で（Ｓｒx Ｃａ1-x ）ＲｕＯ3 （ｘ＝０．５）層
５を厚さ７０nmに成長した。
法で及び雰囲気３mTorr 、基板温度４００℃の条件でＲ
ｕ層４を厚さ３０nmに成長した後、ＭＯＣＶＤ法で、Ｓ
ｒ−ＤＰＭ（dipivaloylmetanato）、Ｃａ−ＤＰＭをソ
ースガスとし、Ｏ2 気流中、基板温度５００〜６００℃
の条件で（Ｓｒx Ｃａ1-x ）ＲｕＯ3 （ｘ＝０．５）層
５を厚さ７０nmに成長した。
【００１５】（Ｓｒx Ｃａ1-x ）ＲｕＯ3 はスパッタ法
を用い、例えば、（ＳｒＣａ）ＲｕＯターゲット、Ｏ2
雰囲気（Ｏ2 ／Ａｒ＝９／１）、２０mTorr の圧力、基
板温度４００〜５００℃でも堆積できる。図２を参照す
ると、Ｒｕ層４／（ＳｒＣａ）ＲｕＯ3 層５をアルゴン
雰囲気中でミリングしてパターニングした後、スパッタ
法でＯ2 ／Ａｒ＝９／１の雰囲気、２０mTorr の圧力、
基板温度３５０〜５００℃でＳｒＴｉＯ3 層６を１００
nm厚に成長した。
を用い、例えば、（ＳｒＣａ）ＲｕＯターゲット、Ｏ2
雰囲気（Ｏ2 ／Ａｒ＝９／１）、２０mTorr の圧力、基
板温度４００〜５００℃でも堆積できる。図２を参照す
ると、Ｒｕ層４／（ＳｒＣａ）ＲｕＯ3 層５をアルゴン
雰囲気中でミリングしてパターニングした後、スパッタ
法でＯ2 ／Ａｒ＝９／１の雰囲気、２０mTorr の圧力、
基板温度３５０〜５００℃でＳｒＴｉＯ3 層６を１００
nm厚に成長した。
【００１６】さらに、この上に上部電極としてＰｔ膜７
をスパッタ法でＡｒ雰囲気中、３mTorr の圧力下、常温
で１００nm厚に成膜した。こうして作製したキャパシタ
を有する半導体装置を図３に示す。ここで、Ｓｉ基板１
の背面をＨＦでエッチングしてＡｕ膜を蒸着後、上部の
Ｐｔ電極との間でキャパシタンス測定とリーク電流の測
定を行なった。この結果、比誘電率は２２０、リーク電
流は２Ｖ印加時で１．０×１０-9Ａ／cm2 であった。
をスパッタ法でＡｒ雰囲気中、３mTorr の圧力下、常温
で１００nm厚に成膜した。こうして作製したキャパシタ
を有する半導体装置を図３に示す。ここで、Ｓｉ基板１
の背面をＨＦでエッチングしてＡｕ膜を蒸着後、上部の
Ｐｔ電極との間でキャパシタンス測定とリーク電流の測
定を行なった。この結果、比誘電率は２２０、リーク電
流は２Ｖ印加時で１．０×１０-9Ａ／cm2 であった。
【００１７】因みに、従来提案されているＰｔ／Ｔａ複
合下部電極の場合には、Ｔｉ又はＴａが完全に酸化され
て、Ｓｉ基板の背面のＰｔ電極では全くコンタクトが取
れなかった。図２にこの従来例のキャパシタ下部電極
（ＳｒＴｉＯ3 ／Ｐｔ／Ｔａ＝１００／１００／１００
nm）をラザフォードバックスキャタリング（ＲＢＳ）分
析した結果を図４に示すが、Ｔａが酸化し、Ｓｉ表面も
酸化しているのが見られる。
合下部電極の場合には、Ｔｉ又はＴａが完全に酸化され
て、Ｓｉ基板の背面のＰｔ電極では全くコンタクトが取
れなかった。図２にこの従来例のキャパシタ下部電極
（ＳｒＴｉＯ3 ／Ｐｔ／Ｔａ＝１００／１００／１００
nm）をラザフォードバックスキャタリング（ＲＢＳ）分
析した結果を図４に示すが、Ｔａが酸化し、Ｓｉ表面も
酸化しているのが見られる。
【００１８】
【発明の効果】本発明によれば、ＳｒＴｉＯ3 ，ＰＺＴ
などの高誘電率酸化物誘電体を用いたキャパシタを下地
半導体と良好にコンタクトすることが可能になる。従っ
て、半導体側からコンタクトが可能になる。
などの高誘電率酸化物誘電体を用いたキャパシタを下地
半導体と良好にコンタクトすることが可能になる。従っ
て、半導体側からコンタクトが可能になる。
【図１】実施例のキャパシタを含む半導体装置の製造工
程を示す。
程を示す。
【図２】実施例のキャパシタを含む半導体装置の製造工
程を示す。
程を示す。
【図３】実施例のキャパシタを含む半導体装置の断面を
示す。
示す。
【図４】従来例のＳｒＴｉＯ3 ／Ｐｔ／ＴａのＳＢＲ分
析チャートである。
析チャートである。
１…Ｓｉ基板 １ａ…ドープ領域 ２…ＳｉＯ2 層 ３…ポリシリコン層 ４…Ｒｕ層 ５…（ＳｒＣａ）ＲｕＯ3 層 ６…ＳｒＴｉＯ3 層 ７…Ｐｔ膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/8242 27/108 // Ｈ０１Ｇ 4/33 9174−5Ｅ Ｈ０１Ｇ 4/06 １０２
Claims (6)
- 【請求項１】 金属ルテニウム層とその上の（Ｓｒx Ｃ
ａ1-x ）ＲｕＯ3 （式中、０≦ｘ≦１）の層の積層構造
からなる下部電極と、該下部電極上の酸化物高誘電体材
料層と、該酸化物高誘電体材料層上の上部電極とから構
成されることを特徴とするキャパシタ。 - 【請求項２】 請求項１記載のキャパシタを含むことを
特徴とする半導体装置。 - 【請求項３】 前記金属ルテニウム層の厚さが２０nm以
上である請求項２記載の半導体装置。 - 【請求項４】 前記（Ｓｒx Ｃａ1-x ）ＲｕＯ3 層の厚
さが５０nm以上である請求項２又は３記載の半導体装
置。 - 【請求項５】 前記ｘが０．５である請求項２，３又は
４記載の半導体装置。 - 【請求項６】 前記酸化物高誘電体材料層がチタン酸ス
トロンチウムである請求項２，３，４又は５記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04822094A JP3414481B2 (ja) | 1994-03-18 | 1994-03-18 | キャパシタおよび半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04822094A JP3414481B2 (ja) | 1994-03-18 | 1994-03-18 | キャパシタおよび半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07263635A true JPH07263635A (ja) | 1995-10-13 |
| JP3414481B2 JP3414481B2 (ja) | 2003-06-09 |
Family
ID=12797340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04822094A Expired - Fee Related JP3414481B2 (ja) | 1994-03-18 | 1994-03-18 | キャパシタおよび半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3414481B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100264429B1 (ko) * | 1995-07-28 | 2000-08-16 | 니시무로 타이죠 | 반도체장치 |
-
1994
- 1994-03-18 JP JP04822094A patent/JP3414481B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100264429B1 (ko) * | 1995-07-28 | 2000-08-16 | 니시무로 타이죠 | 반도체장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3414481B2 (ja) | 2003-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5489548A (en) | Method of forming high-dielectric-constant material electrodes comprising sidewall spacers | |
| JP3319994B2 (ja) | 半導体記憶素子 | |
| EP0697718B1 (en) | Method of making electrical connections to materials with high dielectric constant | |
| JP3452763B2 (ja) | 半導体記憶装置および半導体記憶装置の製造方法 | |
| US6873517B2 (en) | Ferroelectric capacitor | |
| JPH06350029A (ja) | 微小電子回路構造とその製法 | |
| US6573542B2 (en) | Capacitor electrodes arrangement with oxygen iridium between silicon and oxygen barrier layer | |
| KR970008552A (ko) | 반도체 장치의 캐패시터 제조방법 | |
| JP3931113B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0563156A (ja) | 半導体装置の製造方法 | |
| US6297085B1 (en) | Method for manufacturing ferroelectric capacitor and method for manufacturing ferroelectric memory | |
| JPH0794680A (ja) | 半導体装置の製造方法 | |
| JPH09246490A (ja) | 半導体装置及びその製造方法 | |
| JP4421814B2 (ja) | 容量素子の製造方法 | |
| JP3173451B2 (ja) | 半導体装置及びその製造方法 | |
| JP3353833B2 (ja) | 半導体装置およびその製造方法 | |
| US20010010956A1 (en) | Method for manufacturing semiconductor memory device incorporating therein copacitor | |
| JP3414481B2 (ja) | キャパシタおよび半導体装置 | |
| JP2002151654A (ja) | 誘電体キャパシタ素子及びその製造方法 | |
| JP2002198495A (ja) | 半導体装置およびその製造方法 | |
| JP2002329845A (ja) | 強誘電体メモリ素子の製造方法および強誘電体メモリ装置 | |
| KR0165487B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| JP4315676B2 (ja) | 半導体記憶装置およびその製造方法 | |
| KR0165408B1 (ko) | 고유전막 캐패시터의 제조방법 | |
| JP2000174228A (ja) | 半導体集積回路及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030218 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080404 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |