JPH07249984A - クロック発生回路 - Google Patents

クロック発生回路

Info

Publication number
JPH07249984A
JPH07249984A JP6038926A JP3892694A JPH07249984A JP H07249984 A JPH07249984 A JP H07249984A JP 6038926 A JP6038926 A JP 6038926A JP 3892694 A JP3892694 A JP 3892694A JP H07249984 A JPH07249984 A JP H07249984A
Authority
JP
Japan
Prior art keywords
clock
output
value
time
counter means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6038926A
Other languages
English (en)
Other versions
JP3125562B2 (ja
Inventor
Kenichi Mori
賢一 森
Shotaro Yokoyama
章太郎 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP06038926A priority Critical patent/JP3125562B2/ja
Priority to US08/402,030 priority patent/US5488645A/en
Publication of JPH07249984A publication Critical patent/JPH07249984A/ja
Application granted granted Critical
Publication of JP3125562B2 publication Critical patent/JP3125562B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
    • H04N1/047—Detection, control or error compensation of scanning velocity or position
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
    • H04N2201/04—Scanning arrangements
    • H04N2201/047—Detection, control or error compensation of scanning velocity or position
    • H04N2201/04753—Control or error compensation of scanning position or velocity
    • H04N2201/04758—Control or error compensation of scanning position or velocity by controlling the position of the scanned image area
    • H04N2201/04767—Control or error compensation of scanning position or velocity by controlling the position of the scanned image area by controlling the timing of the signals, e.g. by controlling the frequency o phase of the pixel clock
    • H04N2201/04768—Controlling the frequency of the signals
    • H04N2201/04774—Controlling the frequency of the signals using a reference clock or oscillator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
    • H04N2201/04—Scanning arrangements
    • H04N2201/047—Detection, control or error compensation of scanning velocity or position
    • H04N2201/04753—Control or error compensation of scanning position or velocity
    • H04N2201/04758—Control or error compensation of scanning position or velocity by controlling the position of the scanned image area
    • H04N2201/04767—Control or error compensation of scanning position or velocity by controlling the position of the scanned image area by controlling the timing of the signals, e.g. by controlling the frequency o phase of the pixel clock
    • H04N2201/04768—Controlling the frequency of the signals
    • H04N2201/04775—Controlling the frequency of the signals using a counter

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Facsimile Scanning Arrangements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】 【目的】イメージセンサ10等による複数の時間信号TSを
刻んでデータ化するためのクロックの周期に生じる得る
誤差を補正する。 【構成】オアゲート等の手段20により時間信号TSがもつ
基準時間を示す基準信号Srを発生させ、その発生時まで
分周クロック手段30に基本クロックφを計数させかつ1/
Ｎに分周した分周クロックφN を出力させ、基準値カウ
ンタ手段40にそれを計数させて基準値Ｓとして記憶さ
せ、基準信号Srの発生後に出力カウンタ手段50に基本ク
ロックφを与えてそれを所定数受けたつどに出力クロッ
クφo を出力させ、累積手段60に基準信号Srの発生時の
分周カウンタ手段30内の計数値を出力クロックφo に応
じて累積させ、出力カウンタ手段50に出力クロックφo
を発生させるまでの基本クロックφの計数値を常時は基
準値Ｓに, 累積手段60内の累積値がＮに達した時はこれ
に１を加えた値に設定する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は複数の時間信号がそれぞ
れ表す時間を刻んでデータに変換するためのクロックを
作るクロック発生回路, 例えば電荷蓄積形のイメージセ
ンサから映像データを取り出すためのクロックの発生用
に適する回路に関する。
【０００２】
【従来の技術】種々な事象にはそれぞれ継続時間がある
場合が多く、この時間をディジタルなデータに変換する
には周知のように適宜な周期をもつクロックで刻んで刻
み数をデータとするのが実際的であるが、このためには
まず事象の継続時間を表す時間信号を発生させる必要が
ある。この時間信号は例えばその論理状態がハイまたは
ローである時間により事象の継続時間を表すようにする
のが便利である。上述のデータ化に際しては、かかる時
間信号が表す時間を刻むクロックの周期を決める必要が
あるが、事象が複数個ある場合はそれらの継続時間の中
から基準とすべき時間を見付けてそれに基づいてクロッ
ク周期を設定するのがよい。図４はかかる目的に適する
特開平1-119118号公報に記載されている従来のクロック
発生回路を本発明との対応の都合上から符号を変えて示
すものである。
【０００３】オアゲート20が受ける複数個の時間信号TS
は同時に発生した事象の継続時間をローの論理状態でそ
れぞれ表し、従ってオアゲート20は最短継続時間に対応
するタイミングでハイの基準信号Srを発する。分周回路
30は基本クロックφを受けてその周波数を1/Ｎに分周し
た分周クロックφN を出力するもので、その分周比は前
述の複数事象の継続時間に対する基準時間をできるだけ
高精度で見付ける上で好都合な値に設定される。この分
周クロックφN はカウンタ40にオアゲート41を介して与
えられる。このオアゲート41はオアゲート20の出力も受
け、上述の基準信号Srが発生するまでそのローの状態に
よってイネーブルされている。従って、カウンタ40は事
象発生と同時にリセットされた後に分周クロックφN を
計数し、基準信号Srのハイによりオアゲート41がディセ
ーブルされたときその計数動作を停止する。いま、この
計数停止時のカウンタ40の計数値をＳ, 基本クロックφ
の周期をＴとすると基準信号Srの発生までの経過時間は
ＳＮＴであり、これを複数事象の継続時間を測る上での
基準時間Trとする。
【０００４】出力カウンタ50は出力クロックφo 発生用
のプログラマブルカウンタであり、基準信号Srの発生後
にアンドゲート51を介して基本クロックφを受け、終段
からキャリーをオアゲート52を介し出力クロックφo と
して出力する。基準信号Srの発生前はオアゲート20の出
力がローであるからオアゲート52はインバータ21からハ
イを受けてその出力のハイを出力カウンタ50のプログラ
ム入力PRに対し与えており、従って出力カウンタ50は基
準信号Srの発生時にカウンタ40内の計数値Ｓにプログラ
ムないし初期設定されている。また、基準信号Srの発生
と同時にアンドゲート51がそのハイにより, オアゲート
52がインバータ21を介するその補信号のローによりそれ
ぞれイネーブルされる。
【０００５】この後、出力カウンタ50はその初期設定値
Ｓに応じた個数の基本クロックφのパルスをアンドゲー
ト51を介して受けたとき、その終段からキャリー出力を
オアゲート52を介して出力クロックφo として発する。
同時に出力カウンタ50は出力クロックφo のハイをプロ
グラム入力PRに受けて再び初期設定され、以後は同じ動
作を繰り返しながら設定値Ｓに応じた個数の基本クロッ
クφのパルスを受けるつど出力クロックφo を発する。
なお、上述の出力カウンタ50の当初およびその後の初期
設定時には、カウンタ40の各段出力Qo〜Qnの補信号が出
力カウンタ50の対応段のデータ入力Do〜Dnに読み込まれ
る。
【０００６】以上のように図４のクロック発生回路で
は、複数の時間信号TSがそれぞれ表す事象の継続時間を
測る尺度としての基準時間Trをオアゲート20によって検
出して基準信号Srを発生させ、各事象の継続時間を刻む
ための出力クロックφo を出力カウンタ50に基準信号Sr
の発生時のカウンタ40内の計数値Ｓに応じた個数の基本
クロックφのパルスごとに出力させる。この出力クロッ
クφo は計数値Ｓが０の場合はもちろん基本クロックφ
と同じ周期をもち、一般的には基本クロックφのＳ＋１
倍の周期をもっている。
【０００７】このように基準時間Trに応じた周期で発生
される出力クロックφo はもちろんそのまま各時間信号
TSが表す時間を刻むため使用できるが、ふつうこれを適
宜に分周したクロックが時間を刻むため用いられる。ま
た、時間信号TSが表す時間が非常に広い範囲に変化する
場合は出力クロックφo から周期が経時的に変化するク
ロックを作って時間を刻むのが望ましい。
【０００８】
【発明が解決しようとする課題】図４の従来のクロック
発生回路では、上述のように基本クロックφを分周した
クロックφN を受けるカウンタ40の基準信号Srの発生時
における計数値Ｓにより基準時間Trを決めるので、基準
時間Trが分周クロックφN の周期で割り切れないとき端
数の時間が便宜上切り捨てられてしまうことになる。こ
の切り捨てによる誤差は端数の時間が分周クロックφN
の周期に近いほど大きくなる。また、基準時間Trは前述
のように基本クロックφの周期をＴ, 分周クロックφN
の分周比を1/ＮとしてTr＝ＳＮＴであるから、Ｎが大き
いほどこの誤差が大きくなり、かつ計数値Ｓが小さいほ
ど相対誤差が大きくなる。
【０００９】各事象の継続時間を刻むためのクロックは
基準時間Trに応じた周期をもつ出力クロックφo から作
られるから、基準時間Trの誤差が大きいと適切でない周
期をもつクロックで継続時間が刻まれてディジタル化さ
れ、データの精度が低下するおそれがある。分周クロッ
クφN の分周比をＮを小にするよう設定すれば誤差は減
少するが、広範囲内に変化しやすい継続時間のデータ化
に不便になる。また、この分周比を適切に設定しても基
準時間Trが短くて計数値Ｓが小さくなる場合があるの
で、ある程度の誤差の発生は不可避である。
【００１０】本発明の目的はかかる問題を解決して、実
際の基準時間に極力正確に基づいた出力クロックを発生
させ得るクロック発生回路を提供することにある。
【００１１】
【課題を解決するための手段】本発明のクロック発生回
路では、複数の時間信号から基準時間を検出して基準信
号を発する手段と, 基準信号の発生まで基本クロックを
計数しかつそれを分周したクロックを作る分周カウンタ
手段と, 分周クロックを計数して基準値として記憶する
基準値カウンタ手段と, 基準信号の発生後に基本クロッ
クを受けてその計数値が設定値に達したつどに出力クロ
ックを発する出力カウンタ手段と、基準信号の発生時の
分周カウンタ手段内の計数値を受けて出力クロックの発
生のつどそれを順次加算する累積手段とを用い、出力ク
ロックの発生のつど出力カウンタ手段の設定値を基準値
カウンタ手段内の基準値，ただし累積手段の加算値が分
周カウンタ手段の分周比設定数の倍数に達した時はそれ
に１を加えた値に更新することによって上述の目的を達
成する。
【００１２】なお、上記構成にいう基準時間検出手段に
は従来と同様にオアゲート等の論理ゲートを用い、複数
の時間信号をこれに与えてそれらが表す時間中の最短時
間を基準時間として検出させるのが最も簡単かつ実用的
である。出力カウンタ手段についても従来と同様にプロ
グラマブルカウンタを利用するのが有利である。分周カ
ウンタ手段も従来の分周回路とほぼ同じものでよいが、
本発明ではこれに基本クロックを計数する動作をさせる
のでこれを通常のカウンタに構成して終段から分周クロ
ックを取り出すことでよい。
【００１３】本発明回路で用いる累積手段としては、累
積値の各ビットを記憶するフリップフロップと, その記
憶値および分周カウンタ手段内の計数値の各ビットを受
ける加算回路からなる組を複数段設け、かつ各加算回路
からのキャリー出力を次段の加算回路に与えて、累積値
が分周カウンタ手段の分周比設定数に達した旨を示すキ
ャリー出力を終段の加算回路から取り出すのがよい。さ
らに、本発明回路ではこの累積手段のキャリー出力を受
ける加算手段を設け、基準値カウンタ手段内の基準値に
１を加えて出力カウンタ手段にその設定値として与えさ
せるのがよい。なお、基準信号の発生後に出力カウンタ
手段に与える基本クロックは一般的には分周カウンタ手
段に与える基本クロックと異ならせてもよいが、ふつう
は共通の基本クロックを両手段に与えることで充分であ
る。
【００１４】
【作用】本発明は前述の基準時間の検出誤差，すなわち
分周クロックの周期で割り切れない基準時間の端数を基
準信号の発生時に分周カウンタ手段に計数値として記憶
させておき、これを累積手段により出力クロックの発生
のつどに累積して行き、この累積値が分周カウンタ手段
の分周比の設定数に達したつどに出力クロックの周期を
一時的に延ばして誤差を逐次補正することにより、実際
の基準時間にほぼ正確に基づいた出力クロックを発生さ
せるものである。
【００１５】このため、本発明では分周カウンタ手段が
基本クロックの分周機能のほかその計数機能を備えるこ
とに着目して、基準信号が発生したとき分周カウンタ手
段に対する基本クロックの供給を止めて端数時間分に相
当するその時の計数値をそのまま記憶させておき、それ
以降に出力カウンタ手段から出力クロックが発生したつ
ど累積手段にこの計数値を逐次累積させる。
【００１６】この累積手段による累積値は端数時間によ
る誤差が出力クロックの発生回数の増加に従って累積さ
れて行く状態を表すので、本発明ではそれが基準値カウ
ンタ手段の計数値の１個分に相当する分周カウンタ手段
の分周比設定数に達したつど基準値カウンタ手段内の基
準値に一時的に１を加えた数値を出力カウンタ手段に初
期設定して、次の出力クロックの発生時期を基本クロッ
クの１周期だけ延ばすことにより誤差を補正して誤差が
順次累積されるのを防止する。なお、実際には累積手段
に累積値の分周カウンタ手段の分周比設定数に対する未
満分を記憶するだけの容量をもたせておき、累積値がこ
の容量を溢れ出したつどに出力カウンタ手段の初期設定
値に１を加えることでよい。
【００１７】以上からわかるように本発明のクロック発
生回路では、累積手段内の累積値が分周カウンタ手段の
分周比設定数の倍数に達しない間は誤差を補正できない
が、到達のつど誤差を逐次補正して行くので、出力カウ
ンタ手段から出力クロックが発生する回数が増加するに
伴って基準時間の端数による誤差が従来のように順次累
積されて行くのを完全に防止することができる。
【００１８】
【実施例】以下、図を参照して本発明の実施例を説明す
る。図１は本発明によるクロック発生回路の実施例を関
連する回路とともに示すブロック回路図、図２はその累
積手段の構成例を示す回路図、図３は出力カウンタ手段
の設定値に１を加える加算手段の構成例を示す回路図で
あり、図１中の図４に対応する部分には同じ符号が付さ
れているので重複部分の説明は適宜省略することとす
る。なお、実施例では出力クロックによって刻むべき時
間信号は光センサの受光強度に対応した電荷蓄積時間を
表すものとするが、もちろん本発明の適用はこれに限定
されるものではない。
【００１９】図１の上部に示すイメージセンサ10は例え
ば電荷蓄積形のフォトダイオードを用いたｍ個の光セン
サ11からなり、これらから電荷蓄積時間を示す時間信号
TSがそれぞれ出力される。この実施例ではこれら時間信
号TSはリセット後のローの論理状態により光センサ11の
電荷蓄積時間を表し、基準時間検出手段20用のオアゲー
トはｍ個の時間信号TSを受けてそれらの内の最短電荷蓄
積時間に対応するタイミングで基準信号Srをハイの論理
状態で発する。前の図４と同様にこの基準信号Srが表す
最短電荷蓄積時間を基準時間Trとする。
【００２０】分周カウンタ手段30は基本クロックφを１
／Ｎに分周して分周クロックφN を出力するのは従来と
同じであるが、本発明ではこれを基本クロックφのカウ
ンタとしても利用する。このため、付属のオアゲート31
に基本クロックφと基準時間検出手段20の出力を与え
て、基準信号Srが発生するまではイネーブル状態のオア
ゲート31を介して分周カウンタ手段30に基本クロックφ
を与えてその分周動作と計数動作を行なわせるが、基準
信号Srの発生後はそのハイによりオアゲート31をディセ
ーブル状態にして基本クロックφの供給を止め分周クロ
ックφN の出力を停止させ、かつ発生当時の基本クロッ
クφの計数値をそのまま保持させる。この分周カウンタ
手段30の分周比の設定数Ｎを 128とした場合は、基本ク
ロックφの計数値を７ビットのデータとして記憶させる
ようにする。
【００２１】基準値カウンタ手段40は従来と同じく分周
クロックφN の計数手段であるが、基準信号Srが発生し
て上述のように分周カウンタ手段30が動作を停止した以
降はその時までの分周クロックφN の計数値Ｓをそのま
ま記憶する。この計数値Ｓは分周カウンタ手段30の分周
比の設定数Ｎおよび基本クロックφの周期Ｔで決まる分
周クロックφN の周期ＮＴにより前述の基準時間Trを除
した値であるが、基準時間Trが一般にはこの周期ＮＴで
割り切れないのでその剰余である端数の時間をTsとする
とTr＝ＳＮＴ＋Tsとなり、容易にわかるように分周カウ
ンタ手段30内の前述の記憶値をｓ, ただしｓ＜Ｎ, とす
るとTs＝ｓＴである。
【００２２】出力カウンタ手段50には本発明でもプログ
ラマブルカウンタが用いられ、かつ従来と同様にその入
力側にアンドゲート51を, 出力側にオアゲート52をそれ
ぞれ設け、いずれも基準信号Srの発生後にイネーブル状
態にする。この出力カウンタ手段50は上述の端数時間Ts
に関連する補正を施すとき以外は従来と同様に基準値カ
ウンタ手段40の基準値Ｓに初期設定され、アンドゲート
61を介し初段に受ける基本クロックφの計数値がこの初
期設定値に達したつど終段からオアゲート51を介し出力
クロックφo を出力し、かつそのハイをプログラム入力
PRに受けて再び初期設定されて同じ動作を繰り返す。な
お、分周カウンタ手段30と出力カウンタ手段50に与える
基本クロックの周期は原理的には互いに独立に選定して
もなんら差し支えは生じないが、この実施例のように同
じ基本クロックφを共通に与えるのが簡単でもありふつ
うは充分である。
【００２３】累積手段60は基準信号Srの発生時の前述の
分周カウンタ手段30内の記憶値ｓを出力カウンタ手段50
から出力クロックφo を受けるつど順次累積して行くた
めのものであり、この実施例では分周比設定数Ｎが 128
である分周カウンタ手段30の７個の段出力Ｑを受ける。
図２にその具体回路例を示す。図２の上部に示された７
個の加算回路61はそれぞれ１ビットの加算用であり、２
個の加算入力Ｘ, Ｙと前のビットからのキャリー入力ci
を受け、Ｘ＋Ｙ＋Ci＝Ａ＋coである加算結果をそのビッ
トの加算出力Ａと次のビットへのキャリー出力coとして
出力するものである。これら加算回路61はＸ入力に分周
カウンタ手段30の対応段の出力Q0〜Q6をそれぞれ受け、
かつ各ビットのキャリー出力coを次のビットのキャリー
入力ciとして与えるように相互接続されている。
【００２４】加算回路61に対応して設けられた７個のＤ
形のフリップフロップ62は累積値の各ビットの記憶用で
あり、それぞれ図示のようにＤ入力に対応する加算回路
61の加算出力Ａを受け、逆にＱ出力を対応する加算回路
61のＹ入力に与えるよう接続され、かつすべてのクロッ
ク入力Ｃには出力クロックφo を共通に受けている。こ
の出力クロックφo を受けるとフリップフロップ62は例
えばその立ち上がりのタイミングで加算回路61からそれ
までの累積値を表す加算出力ＡをＤ入力に読み込み、次
に立ち下がりのタイミングでこれをＱ出力として加算回
路61のＹ入力に与えるので、加算回路61はそれに分周カ
ウンタ手段30から受けている記憶値ｓを加算して累積値
を更新する。
【００２５】このように累積手段60は出力クロックφo
を受けるつど分周カウンタ手段30の記憶値ｓを逐次累積
して行くが、更新後の累積値が分周比設定数Ｎに達しな
いしそれを越える場合は最上位ビット用の加算回路61か
らその旨を示すキャリーcoが必ず出るので、これをキャ
リー出力Coとして後述の加算手段70に与える。なお、必
要に応じてこのキャリー出力Coには例えばワンショット
回路を利用して所定のパルス幅をもたせることができ
る。
【００２６】加算手段70は累積手段60からこのキャリー
出力Coが発生したときこれを受けて基準値カウンタ手段
40の記憶値Ｓに１を加算した値を出力カウンタ手段50に
初期設定するもので、そのＸ入力に記憶値Ｓを, Ｙ入力
にキャリー出力Coをそれぞれ受けて加算出力Ａの補数を
出力カウンタ手段50に与える。図３にこの加算手段70の
回路構成例を示す。加算手段70は図示のように基準値カ
ウンタ手段40の段数と同個数の加算回路71からなり、図
２の加算回路61とほぼ同じ構成の加算回路71は基準値カ
ウンタ手段40の対応段の出力Q0〜QnをＸ入力にそれぞれ
受け、キャリー出力coを次のビットのキャリー入力ciに
与えるよう相互接続される点も図２と同じであるが、図
のように最下位ビット用の加算手段71のＹ入力のみが累
積手段60によるキャリー出力Coを受け、各ビットの加算
出力Ａの補の信号を出力カウンタ手段50の対応する段の
データ入力D0〜Dnに対しそれぞれ与えるようになってい
る。かかる構成の加算手段70により出力カウンタ手段50
は出力クロックφo の出力のつどふつうは基準値カウン
タ手段40内の基準値Ｓに，累積手段60内の累積値が分周
カウンタ手段30の分周比の設定数Ｎに達したときはそれ
に１を加えたＳ＋１にそれぞれ初期設定される。
【００２７】以上からわかるように本発明のクロック発
生回路では、基準時間Trに生じ得る端数の時間Tsを基準
信号Srが発生した時の分周カウンタ手段30の計数値ｓの
形で記憶しておき、出力クロックφo の発生のつどこの
記憶値ｓを累積手段60に累積させてその累積値が分周比
の設定数Ｎに達した時は出力カウンタ手段50を基準値カ
ウンタ手段40の基準値Ｓに１を加えた値に初期設定する
ことにより、次の出力クロックφo の発生時期を基本ク
ロックφの１周期だけ延ばして端数の時間Tsに起因する
誤差を正確に補正し、出力クロックφo の発生回数が増
加するにつれて誤差が累積されて行くのを完全に防止す
ることができる。
【００２８】以上のほかに図１には本発明回路により作
られる出力クロックφo を利用して各時間信号TSが表す
時間をクロックで刻んでデータ化する回路が示されてい
る。図の右下部が量子化クロック手段80であり、この例
では時間信号TSが表す時間を刻む量子化クロックDCを経
時的に変化する周期で発生できるようになっている。図
示のようにこのクロック手段80は出力クロックφo を計
数するカウンタ81と,量子化クロックDCの周期を指定す
るＲＯＭ82と, 前者の計数値を後者の指定値と比較する
コンパレータ回路83と, ＲＯＭ82用のアドレスカウンタ
84とからなり、コンパレータ回路83から比較出力を量子
化クロックDCとして取り出すとともに、それをアドレス
カウンタ84に計数させ, 同時にそれによりカウンタ81の
計数値を０にリセットするようになっている。
【００２９】量子化クロックDCを受けるアドレスカウン
タ84は例えば若干の下位ビット分を除く計数値をＲＯＭ
82に対しアドレスとして与えるので、所定パルス数の量
子化クロックDCの発生後にＲＯＭ82から出力させる周期
指定値を切り換えて、上述のようにその周期を経時的に
変化させることができる。図１の右上部に示す量子化手
段90は上述の量子化クロックDCで各時間信号TSが表す時
間を刻んでデータに変換するもので、図のように量子化
クロックDCを計数するカウンタ91と, イメージセンサ10
内の光センサ11からそれぞれ時間集合TSを受けるｍ個の
ラッチ93を含む量子化回路92とからなる。ラッチ93はカ
ウンタ91の計数値を共通に受けており、光センサ11の電
荷蓄積時間が経過して時間信号TSがローからハイに変わ
ると、それをラッチ指令として受けてカウンタ91の計数
値を読み取って電荷蓄積時間を表すデータとして記憶す
る。
【００３０】このデータを量子化回路92から取り出すた
めのバスは各ラッチ93と接続されており、図示しない手
段から出力指令をそのラッチ93に順次に与えることによ
り、ｍ個のラッチ93内のデータをこのバスに順次乗せて
イメージセンサ10による映像データIDとして取り出すこ
とができる。なお、量子化クロックDCの周期を前述のよ
うに経時変化させて次第に長くなるようＲＯＭ82により
設定することにより、イメージセンサ10の各光センサ11
が受ける光の強度, 従ってその電荷蓄積時間が非常に広
い範囲にばらついても、それらを互いに正確に区別しな
がら比較的短い例えば８ビット構成のデータに変換でき
る。
【００３１】
【発明の効果】以上のように本発明のクロック発生回路
では、複数の時間信号から基準時間を検出して基準信号
を作り、分周カウンタ手段により基準時間内に基本クロ
ックを計数しかつ所定の分周比で分周したクロックを出
力して、基準値カウンタ手段にこの分周クロックを計数
させて基準値として記憶させ、かつ基準信号の発生後に
基本クロックを受ける出力カウンタ手段に計数値が初期
設定値に達したつど出力クロックを発生させてそのつど
累積手段に基準信号の発生時の分周カウンタ手段の計数
値を累積させ、この累積値が分周カウンタ手段の分周比
の設定数の倍数に達した時は出力カウンタ手段を基準値
カウンタ手段内の基準値に１を加えた値に初期設定する
ことにより、次の効果を得ることができる。
【００３２】(a) 基準時間が分周クロックの周期で割り
切れないため出力クロックの周期に生じる誤差を累積手
段による累積値が分周カウンタ手段の分周比設定数の倍
数に達したつど補正するので、従来のように出力クロッ
クの発生回数の増加に伴って誤差が順次累積されて行く
のを完全に防止できる。 (b) 分周クロックの周期の設定のいかんに関せず常に誤
差を正確に補正できるので、分周カウンタ手段の分周比
の設定数を充分大きくとることにより、複数の時間信号
の基準時間が非常に広範囲内に変動しても同構成のクロ
ック発生回路によって基準時間の変化に対応できる。
【００３３】かかる特長をもつ本発明によるクロック発
生回路はとくに自動焦点カメラ用のイメージセンサから
実施例で説明したように映像データを取り出す際に電荷
蓄積時間を刻むクロックの発生に適し、被写体の明るさ
や明暗コントラストが大きく変化する場合にもその映像
を常に高精度で検出してカメラの合焦精度を従来より一
層向上させることができる。
【００３４】なお、基準時間検出手段により複数の時間
信号が示す最短の時間を基準時間として検出する本発明
の態様では、基準時間検出手段に簡単な論理ゲートを用
いて回路構成を簡易化し、しかも合理的に基準時間を検
出できる。基準値カウンタ手段および出力カウンタ手段
に対し同じ基本クロックを与える態様と, 出力カウンタ
手段にプログラマブルカウンタを用いる態様では、回路
の全体構成を簡単化することができる。
【００３５】また、累積手段として累積値を記憶するフ
リップフロップおよびその記憶値と分周カウンタ手段内
の計数値を受ける加算回路をビットごとに設けて各加算
回路からのキャリー出力を次ビットの加算回路に与える
態様, および基準値カウンタ手段の基準値に１を加えて
出力カウンタ手段に与える加算手段を設けて累積手段か
らのキャリー出力により動作させる態様は、いずれも基
準時間の誤差に対する補正動作を確実にし、かつ回路構
成を比較的簡単にできる利点を有する。
【図面の簡単な説明】
【図１】本発明によるクロック発生回路の実施例を関連
する回路とともに示すブロック回路図である。
【図２】累積手段の構成例を示す回路図である。
【図３】加算手段の構成例を示す回路図である。
【図４】従来のクロック発生回路を示すブロック回路図
である。
【符号の説明】
10 複数の時間信号を発するイメージセンサ 20 基準時間検出手段ないしはオアゲート 30 分周カウンタ手段 40 基準値カウンタ手段 50 出力カウンタ手段 60 累積手段 61 累積手段を構成する加算回路 62 累積手段を構成するフリップフロップ 70 加算手段 71 加算手段を構成する加算回路 80 量子化クロック回路 90 量子化回路 Co 累積手段のキャリー出力 DC 量子化クロック ID 時間信号を量子化した映像データ Ｎ 分周カウンタ手段の分周比設定数 Ｓ 基準値 Sr 基準信号 TS 時間信号 φN 分周クロック φo 出力クロック

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】複数の時間信号がそれぞれ表す時間を刻む
    クロックを発生するための回路であって、複数の時間信
    号から基準時間を検出して基準信号を発する手段と、基
    準信号の発生まで基本クロックを計数しかつ所定の分周
    比で分周したクロックを出力する分周カウンタ手段と、
    分周クロックを計数して基準値として記憶する基準値カ
    ウンタ手段と、基準信号の発生後に基本クロックを受け
    てその計数値が設定値に達したつどに出力クロックを発
    する出力カウンタ手段と、基準信号の発生時の分周カウ
    ンタ手段内の計数値を受け出力クロックの発生のつどに
    それを順次加算する累積手段とを備え、出力クロックの
    発生のつど出力カウンタ手段の設定値を基準値カウンタ
    手段内の基準値，ただし累積手段の加算値が分周カウン
    タ手段の分周比設定数の倍数に達した時はそれに１を加
    えた値に更新するようにしたことを特徴とするクロック
    発生回路。
  2. 【請求項２】請求項１に記載の回路において、複数の時
    間信号が示す最短の時間を基準時間検出手段によって検
    出するようにしたことを特徴とするクロック発生回路。
  3. 【請求項３】請求項１に記載の回路において、共通の基
    本クロックを基準値カウンタ手段と出力カウンタ手段に
    与えるようにしたことを特徴とするクロック発生回路。
  4. 【請求項４】請求項１に記載の回路において、出力カウ
    ンタ手段としてプログラマブルカウンタを用いることを
    特徴とするクロック発生回路。
  5. 【請求項５】請求項１に記載の回路において、累積手段
    として累積値を記憶するフリップフロップおよびその記
    憶値と分周カウンタ手段内の計数値を受ける加算回路を
    ビットごとに設け、各加算回路からのキャリー出力を次
    ビットの加算回路に与えるようにしたことを特徴とする
    クロック発生回路。
  6. 【請求項６】請求項１に記載の回路において、基準値カ
    ウンタ手段の基準値に１を加えて出力カウンタ手段に与
    える加算手段を設け、累積手段の出力により動作させる
    ようにしたことを特徴とするクロック発生回路。
JP06038926A 1994-03-10 1994-03-10 クロック発生回路 Expired - Fee Related JP3125562B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP06038926A JP3125562B2 (ja) 1994-03-10 1994-03-10 クロック発生回路
US08/402,030 US5488645A (en) 1994-03-10 1995-03-10 Clock signal generating device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06038926A JP3125562B2 (ja) 1994-03-10 1994-03-10 クロック発生回路

Publications (2)

Publication Number Publication Date
JPH07249984A true JPH07249984A (ja) 1995-09-26
JP3125562B2 JP3125562B2 (ja) 2001-01-22

Family

ID=12538840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06038926A Expired - Fee Related JP3125562B2 (ja) 1994-03-10 1994-03-10 クロック発生回路

Country Status (2)

Country Link
US (1) US5488645A (ja)
JP (1) JP3125562B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960010758B1 (ko) * 1994-06-27 1996-08-08 엘지반도체 주식회사 주파수 측정회로
FR2730830B1 (fr) * 1995-02-22 1997-06-06 Dassault Electronique Chronometrie electronique tres precise d'un evenement
US5666390A (en) * 1995-09-28 1997-09-09 Micron Technology, Inc. High speed programmable counter
US6124764A (en) * 1999-01-22 2000-09-26 Telefonaktiebolaget Lm Ericsson Stable low-power oscillator
US6840629B2 (en) * 2000-11-14 2005-01-11 Yamaha Corporation Ventilating structure and mounting structure for electronic apparatus
US7272078B1 (en) * 2006-10-12 2007-09-18 Telefonaktiebolaget L M Ericsson (Publ) Efficient clock calibration in electronic equipment
US7881895B2 (en) * 2008-05-27 2011-02-01 Sony Ericsson Mobile Communications Ab Methods of calibrating a clock using multiple clock periods with a single counter and related devices and methods
US20100303185A1 (en) * 2009-06-02 2010-12-02 Jacobus Cornelis Haartsen Methods of Operating Wireless Communications Devices Including Detecting Times of Receipt of Packets and Related Devices
EP2757352B1 (fr) * 2013-01-17 2015-11-18 EM Microelectronic-Marin SA Système de contrôle et méthode de gestion de capteur

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4702595A (en) * 1980-10-15 1987-10-27 Smithkline Beckman Corporation Pattern recognition system with working area detection
DE3328540A1 (de) * 1983-08-06 1985-02-14 Robert Bosch Gmbh, 7000 Stuttgart Vorrichtung zur messung der zeit zwischen zwei ereignissen
JPH0761004B2 (ja) * 1987-10-31 1995-06-28 富士電機株式会社 クロック発生回路
US5291534A (en) * 1991-06-22 1994-03-01 Toyoda Koki Kabushiki Kaisha Capacitive sensing device
JP3023238B2 (ja) * 1992-04-09 2000-03-21 株式会社東芝 パワ−オンリセットシステムおよびこのパワ−オンリセットシステムを具備する半導体記憶装置

Also Published As

Publication number Publication date
JP3125562B2 (ja) 2001-01-22
US5488645A (en) 1996-01-30

Similar Documents

Publication Publication Date Title
JP5040427B2 (ja) データ処理方法、データ処理装置、固体撮像装置、撮像装置、電子機器
USRE43761E1 (en) Jitter measuring method and device
JPH07249984A (ja) クロック発生回路
JP2917519B2 (ja) データスライス回路
JPH06283984A (ja) パルス位相差符号化回路
CA2329374C (en) A pulse width modulated weighing platform
US5828717A (en) Time counting circuit and counter circuit
US4492452A (en) Picture blur-alarm device for a camera
US5493212A (en) Electricity meter with variable gain sigma-delta converter
US7117384B2 (en) Timing method and apparatus for digital logic circuits
JPS6083995A (ja) 輝度変調回路
US5477174A (en) Ramp generator
JPH07218252A (ja) イメージセンサの映像データ回路
US20050138094A1 (en) Triggered DDS pulse generator architecture
JP2007232864A (ja) 閃光装置の発光制御回路
US5408293A (en) Camera system and photometry circuit in an electronic flash device
US4107704A (en) Circuit for digitally computing exposure control information
WO1994007150A1 (en) Full and partial cycle counting apparatus and method
US7102693B2 (en) Data acquisition circuit which changes a range of a reference potential
JPH063193A (ja) カラーセンサ回路
JP2580809B2 (ja) イメージセンサ回路
JP2642669B2 (ja) 固体撮像装置
JP2723748B2 (ja) タイマ回路
JPS6025552Y2 (ja) ディジタル露出計
JPS5830741A (ja) ストロボ用集積回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071102

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 11

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees