JPH07249757A - Ｈｅｍｔ用エピタキシャルウエハの製造方法 - Google Patents
Ｈｅｍｔ用エピタキシャルウエハの製造方法Info
- Publication number
- JPH07249757A JPH07249757A JP7350592A JP7350592A JPH07249757A JP H07249757 A JPH07249757 A JP H07249757A JP 7350592 A JP7350592 A JP 7350592A JP 7350592 A JP7350592 A JP 7350592A JP H07249757 A JPH07249757 A JP H07249757A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- growth
- planar
- time
- hemt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【構成】 高電子移動度トランジスタ（ＨＥＭＴ）用エ
ピタキシャルウエハをプレーナドープ法により製造する
方法において、エピタキシャル成長を６２０〜６６０℃
の範囲で行い、プレーナドープ層生成後、１８０秒以内
で最終の電極層の成長までを終了する。 【効果】 Ｓｉ等のチャネル層への拡散量を低減できる
ので、電子移動度の高い素子が得られる。
ピタキシャルウエハをプレーナドープ法により製造する
方法において、エピタキシャル成長を６２０〜６６０℃
の範囲で行い、プレーナドープ層生成後、１８０秒以内
で最終の電極層の成長までを終了する。 【効果】 Ｓｉ等のチャネル層への拡散量を低減できる
ので、電子移動度の高い素子が得られる。
Description
【０００１】
【産業上の利用分野】本発明は、高電子移動度トランジ
スタ（以下、ＨＥＭＴという）用薄膜構造エピタキシャ
ルウエハの製造方法に関するものであり、さらに詳しく
は、プレーナドープ法を用いたエピタキシャルウエハの
製造方法に関するものである。
スタ（以下、ＨＥＭＴという）用薄膜構造エピタキシャ
ルウエハの製造方法に関するものであり、さらに詳しく
は、プレーナドープ法を用いたエピタキシャルウエハの
製造方法に関するものである。
【０００２】
【従来の技術】従来、エピタキシャルウエハにＳｉ、Ｓ
等の電子供給源を添加する際は、エピタキシャル成長を
続けながらドーピングする方法が主であった。しかしな
がら、近年、エピタキシャル成長を中断してドーピング
するプレーナドープ（原子層ドープ、デルタドープとも
呼ばれる）法が開発され、実用化されている。このプレ
ーナドープ法をＨＥＭＴ用エピタキシャルウエハに適用
することにより、ウエハの電子移動度等の電気特性が高
まり、各種増幅率の高い素子が得られる。プレーナドー
プ法によるＨＥＭＴ用エピタキシャルウエハとしては、
ＧａＡｓ基板１上にチャネル層２としてＧａＡｓを厚さ
５０００Å、その後スペーサ層３としてＡｌＧａＡｓを
厚さ５０Å成長後、Ｓｉ等をプレーナドープし、プレー
ナドープ終了後、ＡｌＧａＡｓ層５を厚さ２００Å、そ
の後電極層６としてＳｉをドープしたＧａＡｓ層を厚さ
５００Å成長させた構造や、ＧａＡｓ基板１上にバッフ
ァ層７としてＧａＡｓを厚さ５０００Å、次にチャネル
層２としてＩｎＧａＡｓを厚さ１００Å、その後スペー
サ層３としてＡｌＧａＡｓを厚さ５０Å成長後、Ｓｉ等
をプレーナドープし、プレーナドープ終了後、ＡｌＧａ
Ａｓ層５を厚さ２００Å、その後電極層６としてＳｉを
ドープしたＧａＡｓ層を厚さ５００Å成長させた構造が
代表的な例であり、これらをそれぞれ図１、図２に示
す。
等の電子供給源を添加する際は、エピタキシャル成長を
続けながらドーピングする方法が主であった。しかしな
がら、近年、エピタキシャル成長を中断してドーピング
するプレーナドープ（原子層ドープ、デルタドープとも
呼ばれる）法が開発され、実用化されている。このプレ
ーナドープ法をＨＥＭＴ用エピタキシャルウエハに適用
することにより、ウエハの電子移動度等の電気特性が高
まり、各種増幅率の高い素子が得られる。プレーナドー
プ法によるＨＥＭＴ用エピタキシャルウエハとしては、
ＧａＡｓ基板１上にチャネル層２としてＧａＡｓを厚さ
５０００Å、その後スペーサ層３としてＡｌＧａＡｓを
厚さ５０Å成長後、Ｓｉ等をプレーナドープし、プレー
ナドープ終了後、ＡｌＧａＡｓ層５を厚さ２００Å、そ
の後電極層６としてＳｉをドープしたＧａＡｓ層を厚さ
５００Å成長させた構造や、ＧａＡｓ基板１上にバッフ
ァ層７としてＧａＡｓを厚さ５０００Å、次にチャネル
層２としてＩｎＧａＡｓを厚さ１００Å、その後スペー
サ層３としてＡｌＧａＡｓを厚さ５０Å成長後、Ｓｉ等
をプレーナドープし、プレーナドープ終了後、ＡｌＧａ
Ａｓ層５を厚さ２００Å、その後電極層６としてＳｉを
ドープしたＧａＡｓ層を厚さ５００Å成長させた構造が
代表的な例であり、これらをそれぞれ図１、図２に示
す。
【０００３】
【発明が解決しようとする課題】しかしながら、プレー
ナドープ法を適用しても従来のエピタキシャルウエハの
製造方法では電子移動度の向上に限界があり、さらに電
子移動度を高めることができる製造方法の開発が要求さ
れていた。
ナドープ法を適用しても従来のエピタキシャルウエハの
製造方法では電子移動度の向上に限界があり、さらに電
子移動度を高めることができる製造方法の開発が要求さ
れていた。
【０００４】
【課題を解決するための手段】本発明者らは研究を重ね
た結果、プレーナドープ後の成長時間が、電子移動度の
向上に影響を及ぼすことを知見し、本発明を完成するに
至った。すなわち本発明は、ＨＥＭＴ用エピタキシャル
ウエハをプレーナドープ法により製造する方法におい
て、エピタキシャル成長を６２０℃〜６６０℃の温度範
囲で行い、かつ、プレーナドープ層生成後、最終の電極
層の成長までを１８０秒以内で終了することを特徴とす
る、ＨＥＭＴ用エピタキシャルウエハの製造方法を提供
するものである。
た結果、プレーナドープ後の成長時間が、電子移動度の
向上に影響を及ぼすことを知見し、本発明を完成するに
至った。すなわち本発明は、ＨＥＭＴ用エピタキシャル
ウエハをプレーナドープ法により製造する方法におい
て、エピタキシャル成長を６２０℃〜６６０℃の温度範
囲で行い、かつ、プレーナドープ層生成後、最終の電極
層の成長までを１８０秒以内で終了することを特徴とす
る、ＨＥＭＴ用エピタキシャルウエハの製造方法を提供
するものである。
【０００５】
【作用】ここでプレーナドープ後の成長時間を限定した
理由について説明する。プレーナドープ法では、電子供
給源のＳｉ、Ｓ等が従来のドーピング法に比して非常に
高密度に添加されるため、Ｓｉ等の薄膜内での拡散が活
発に行われる。このＳｉ等が高純度層であるべきチャネ
ル層にまで拡散すると、不純物として働くようになり、
電子移動度の向上を妨げる原因となる。本発明のように
プレーナドープ後の成長時間を短時間に限定することに
より、拡散速度が大きい高温下にさらされる時間が短く
なるので、拡散距離を短縮することができ、チャネル層
まで拡散するＳｉ等の量を低減することができた。従来
の製造方法ではプレーナドープ後、５００秒程度の成長
時間を要しており、この間にＳｉ等がチャネル層にまで
拡散していたため、電子移動度の向上に限界があったの
である。プレーナドープ層生成後、最終の電極層の成長
終了までの成長時間が１８０秒以内であれば、チャネル
層へのＳｉ等の拡散量を充分に抑制することができる
が、１８０秒をこえるとＳｉ等の拡散量が増え、電子移
動度が低下する。したがって、本発明においては、プレ
ーナドープ層生成後、最終の電極層の成長終了までの成
長時間を１８０秒以内と限定した。なお、成長終了後は
速やかに降温し、薄膜が高温にさらされるのを極力避け
なければならない。
理由について説明する。プレーナドープ法では、電子供
給源のＳｉ、Ｓ等が従来のドーピング法に比して非常に
高密度に添加されるため、Ｓｉ等の薄膜内での拡散が活
発に行われる。このＳｉ等が高純度層であるべきチャネ
ル層にまで拡散すると、不純物として働くようになり、
電子移動度の向上を妨げる原因となる。本発明のように
プレーナドープ後の成長時間を短時間に限定することに
より、拡散速度が大きい高温下にさらされる時間が短く
なるので、拡散距離を短縮することができ、チャネル層
まで拡散するＳｉ等の量を低減することができた。従来
の製造方法ではプレーナドープ後、５００秒程度の成長
時間を要しており、この間にＳｉ等がチャネル層にまで
拡散していたため、電子移動度の向上に限界があったの
である。プレーナドープ層生成後、最終の電極層の成長
終了までの成長時間が１８０秒以内であれば、チャネル
層へのＳｉ等の拡散量を充分に抑制することができる
が、１８０秒をこえるとＳｉ等の拡散量が増え、電子移
動度が低下する。したがって、本発明においては、プレ
ーナドープ層生成後、最終の電極層の成長終了までの成
長時間を１８０秒以内と限定した。なお、成長終了後は
速やかに降温し、薄膜が高温にさらされるのを極力避け
なければならない。
【０００６】また、成長温度については、６２０℃より
低温では結晶性が悪いため好ましくなく、６６０℃をこ
えるとＳｉ等の拡散速度が大きくなるため、成長時間
（すなわち拡散時間）を短くし、拡散距離を短縮すると
いう本発明の効果が必ずしも現れなくなる。したがっ
て、本発明においては、成長温度を６２０℃〜６６０℃
と限定した。
低温では結晶性が悪いため好ましくなく、６６０℃をこ
えるとＳｉ等の拡散速度が大きくなるため、成長時間
（すなわち拡散時間）を短くし、拡散距離を短縮すると
いう本発明の効果が必ずしも現れなくなる。したがっ
て、本発明においては、成長温度を６２０℃〜６６０℃
と限定した。
【０００７】ＨＥＭＴ用薄膜構造エピタキシャルウエハ
の製造方法としては、急峻な界面がえられるため、分子
線エピタキシャル成長法（ＭＢＥ法という）、有機金属
気相成長法（以下、ＭＯＣＶＤ法という）が用いられる
が、本発明はこのいずれの方法にも適用されるものであ
る。
の製造方法としては、急峻な界面がえられるため、分子
線エピタキシャル成長法（ＭＢＥ法という）、有機金属
気相成長法（以下、ＭＯＣＶＤ法という）が用いられる
が、本発明はこのいずれの方法にも適用されるものであ
る。
【０００８】
【実施例】次に実施例により本発明を詳細に説明する。
【０００９】実施例１ ＭＯＣＶＤ法により、常圧で、６２０℃および６６０℃
の条件で図１と同様の薄膜構造のＨＥＭＴ用エピタキシ
ャルウエハを作製した。プレーナドープは、原料として
ジシランを用い、ｎ＝５×1018cm-3の濃度で行った。プ
レーナドープ後、原料供給量を変化させることにより成
長速度を変化させ、プレーナドープ後の成長時間を１５
０秒、１８０秒（以上、実施例）、２１０秒、２４０秒
（比較例）とした。成長終了後は、速やかに降温し、成
長中のエピタキシャルウエハが高温にさらされる時間を
極力短くした。このように作製したＨＥＭＴ用エピタキ
シャルウエハの７７Ｋにおける電子移動度を測定した。
これらの結果を図３に示す。なお、６２０℃と６６０℃
で作製したウエハの電子移動度には有意差は認められな
かったので、６２０℃で成長させたウエハの測定結果を
代表して示した。図３からＨＥＭＴ用エピタキシャルウ
エハにとって重要な特性である電子移動度が、成長時間
が１８０秒をこえるものでは急激に悪化していることが
分かる。
の条件で図１と同様の薄膜構造のＨＥＭＴ用エピタキシ
ャルウエハを作製した。プレーナドープは、原料として
ジシランを用い、ｎ＝５×1018cm-3の濃度で行った。プ
レーナドープ後、原料供給量を変化させることにより成
長速度を変化させ、プレーナドープ後の成長時間を１５
０秒、１８０秒（以上、実施例）、２１０秒、２４０秒
（比較例）とした。成長終了後は、速やかに降温し、成
長中のエピタキシャルウエハが高温にさらされる時間を
極力短くした。このように作製したＨＥＭＴ用エピタキ
シャルウエハの７７Ｋにおける電子移動度を測定した。
これらの結果を図３に示す。なお、６２０℃と６６０℃
で作製したウエハの電子移動度には有意差は認められな
かったので、６２０℃で成長させたウエハの測定結果を
代表して示した。図３からＨＥＭＴ用エピタキシャルウ
エハにとって重要な特性である電子移動度が、成長時間
が１８０秒をこえるものでは急激に悪化していることが
分かる。
【００１０】実施例２ 成長温度を６２０℃のみとし、プレーナドープの原料を
硫化水素に変えた以外は実施例１と同様にＨＥＭＴ用エ
ピタキシャルウエハを作製し、電子移動度を測定した。
測定結果を図４に示す。図４からも１８０秒をこえる成
長時間のウエハは、電子移動度が劣ることが分かる。
硫化水素に変えた以外は実施例１と同様にＨＥＭＴ用エ
ピタキシャルウエハを作製し、電子移動度を測定した。
測定結果を図４に示す。図４からも１８０秒をこえる成
長時間のウエハは、電子移動度が劣ることが分かる。
【００１１】
【発明の効果】以上詳述したように、本発明では、プレ
ーナドープ後の成長時間を短時間に限定したので、チャ
ネル層へ不純物として拡散するＳｉ等の量を低減するこ
とができ、電子移動度の高い、優れた素子を得ることが
できるものである。また、成長時間を短縮したことによ
り、生産性も向上した。このように本発明は、工業上顕
著な効果を奏するものである。
ーナドープ後の成長時間を短時間に限定したので、チャ
ネル層へ不純物として拡散するＳｉ等の量を低減するこ
とができ、電子移動度の高い、優れた素子を得ることが
できるものである。また、成長時間を短縮したことによ
り、生産性も向上した。このように本発明は、工業上顕
著な効果を奏するものである。
【図１】ＨＥＭＴ用薄膜構造エピタキシャルウエハの一
例の断面図である。
例の断面図である。
【図２】ＩｎＧａＡｓ型ＨＥＭＴ用薄膜構造エピタキシ
ャルウエハの一例の断面図である。
ャルウエハの一例の断面図である。
【図３】本発明（実施例１）によるＨＥＭＴ用エピタキ
シャルウエハの電子移動度の測定結果を表すグラフであ
る。
シャルウエハの電子移動度の測定結果を表すグラフであ
る。
【図４】本発明（実施例２）によるＨＥＭＴ用エピタキ
シャルウエハの電子移動度の測定結果を表すグラフであ
る。
シャルウエハの電子移動度の測定結果を表すグラフであ
る。
１ ＧａＡｓ基板 ２ チャネル層 ３ スペーサ層 ４ プレーナドープ層 ５ ＡｌＧａＡｓ層 ６ 電極層 ７ バッファ層
Claims (1)
- 【請求項１】 ＨＥＭＴ用エピタキシャルウエハをプレ
ーナドープ法により製造する方法において、エピタキシ
ャル成長を６２０℃〜６６０℃の温度範囲で行い、か
つ、プレーナドープ層生成後、最終の電極層の成長まで
を１８０秒以内で終了することを特徴とする、ＨＥＭＴ
用エピタキシャルウエハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7350592A JPH07249757A (ja) | 1992-02-25 | 1992-02-25 | Ｈｅｍｔ用エピタキシャルウエハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7350592A JPH07249757A (ja) | 1992-02-25 | 1992-02-25 | Ｈｅｍｔ用エピタキシャルウエハの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07249757A true JPH07249757A (ja) | 1995-09-26 |
Family
ID=13520180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7350592A Pending JPH07249757A (ja) | 1992-02-25 | 1992-02-25 | Ｈｅｍｔ用エピタキシャルウエハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07249757A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9564525B2 (en) | 2015-05-14 | 2017-02-07 | Mitsubishi Electric Corporation | Compound semiconductor device |
-
1992
- 1992-02-25 JP JP7350592A patent/JPH07249757A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9564525B2 (en) | 2015-05-14 | 2017-02-07 | Mitsubishi Electric Corporation | Compound semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5284782A (en) | Process for formation of delta-doped quantum well field effect transistor | |
| JP3093904B2 (ja) | 化合物半導体結晶の成長方法 | |
| JP3330218B2 (ja) | 半導体装置の製造方法，及び半導体装置 | |
| US5856209A (en) | Method of making compound semiconductor device having a reduced resistance | |
| US5952672A (en) | Semiconductor device and method for fabricating the same | |
| JP3478005B2 (ja) | 窒化物系化合物半導体のエッチング方法および半導体装置の製造方法 | |
| JPH0799305A (ja) | Ｉｉｉ ／ｖ系化合物半導体装置とその製造方法 | |
| JPH07249757A (ja) | Ｈｅｍｔ用エピタキシャルウエハの製造方法 | |
| JPH06318606A (ja) | 半導体装置，並びにｈｂｔ素子及びｈｅｍｔ素子 | |
| TWI360186B (ja) | ||
| JPH08213594A (ja) | 電界効果トランジスタ | |
| JP3172958B2 (ja) | 化合物半導体薄膜の製造方法 | |
| JP3416051B2 (ja) | Ｉｉｉ−ｖ族化合物半導体装置の製造方法 | |
| JP3057503B2 (ja) | 化合物半導体の成長方法 | |
| Hiruma et al. | Selective growth of ultra-low resistance GaAs/InGaAs for high performance InGaAs FETs | |
| JP2694260B2 (ja) | 半導体素子 | |
| US7397062B2 (en) | Heterojunction bipolar transistor with improved current gain | |
| JP3399673B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP2006066834A (ja) | 窒化ガリウム系化合物半導体トランジスタおよびその製造方法 | |
| JP3275483B2 (ja) | 電界効果型トランジスタ用エピタキシャルウエハの製造方法 | |
| JP3120436B2 (ja) | 半導体装置用のエピタキシャル結晶の製造方法 | |
| JPH0774100A (ja) | 半導体装置の製造方法 | |
| JPS6329935A (ja) | 多層薄膜構造 | |
| JPH11204438A (ja) | 化合物半導体エピタキシャルウェハおよびその製造方法 | |
| JPH0945896A (ja) | 化合物半導体エピタキシャルウェハ及びその製造方法 |