JPH0724709Y2 - 比例電磁弁駆動用増幅器 - Google Patents
比例電磁弁駆動用増幅器Info
- Publication number
- JPH0724709Y2 JPH0724709Y2 JP1989105228U JP10522889U JPH0724709Y2 JP H0724709 Y2 JPH0724709 Y2 JP H0724709Y2 JP 1989105228 U JP1989105228 U JP 1989105228U JP 10522889 U JP10522889 U JP 10522889U JP H0724709 Y2 JPH0724709 Y2 JP H0724709Y2
- Authority
- JP
- Japan
- Prior art keywords
- solenoid valve
- circuit
- amplifier
- proportional solenoid
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Magnetically Actuated Valves (AREA)
Description
【考案の詳細な説明】 ［産業上の利用分野］ この考案は例えば入力に比例した出力を発生して比例電
磁弁を駆動する比例電磁弁駆動用増幅器、特に単電源に
て作動する増幅器の小形化に関する。
磁弁を駆動する比例電磁弁駆動用増幅器、特に単電源に
て作動する増幅器の小形化に関する。
［従来の技術］ 入力に比例した電気信号により駆動される比例電磁弁の
負荷は連続的又は断続的に制御される。通常比例電磁弁
の励磁は直流電流にて行われこれに係わる増幅器には、
例えば＋15V,−15Vの両方向電圧が用いられ演算増幅器
やダイオードのオフセット電圧の補正や所定の出力特性
を得ることは容易に実施されてきた。
負荷は連続的又は断続的に制御される。通常比例電磁弁
の励磁は直流電流にて行われこれに係わる増幅器には、
例えば＋15V,−15Vの両方向電圧が用いられ演算増幅器
やダイオードのオフセット電圧の補正や所定の出力特性
を得ることは容易に実施されてきた。
第５図は例えば従来の比例電磁弁駆動用増幅器を示す回
路図であり、 図において１は入力部、3は入力に対しその出力に遅れ
機能を持たせ負荷を円滑に駆動する時間遅れ回路、５は
比例電磁弁励磁のため直流電流に変換する出力部、10は
演算増幅器、12は可変抵抗器、13は可変抵抗器12と時定
数回路を形成するキャパシタ、14は比例電磁弁、15は帰
還抵抗器、16は複数の直流電圧を発生する電源部であ
る。
路図であり、 図において１は入力部、3は入力に対しその出力に遅れ
機能を持たせ負荷を円滑に駆動する時間遅れ回路、５は
比例電磁弁励磁のため直流電流に変換する出力部、10は
演算増幅器、12は可変抵抗器、13は可変抵抗器12と時定
数回路を形成するキャパシタ、14は比例電磁弁、15は帰
還抵抗器、16は複数の直流電圧を発生する電源部であ
る。
従来の比例電磁弁駆動用増幅器（以下増幅器という）は
上記のように構成され、入力部１へ加えられる入力はそ
の過大レベルの印加を抑制するため所定のレベルへの変
換が行われる。時間遅れ回路3はインピーダンス変換回
路ならびに可変抵抗器12とキャパシタ13とよりなる時定
数回路にて形成され、前記入力に遅延を与えて入力の急
峻な変化が平滑化されて出力部５へ供給される。出力部
５においては加えられた信号が電流に変換され比例電磁
弁14を励磁する。励磁電流は帰還抵抗器15を介してフィ
ードバックされ比例電磁弁14は入力指令に円滑に応動す
る。しかし増幅器の作動には正および負の両電圧が用い
られて電源部16は複数系統の回路から構成される。
上記のように構成され、入力部１へ加えられる入力はそ
の過大レベルの印加を抑制するため所定のレベルへの変
換が行われる。時間遅れ回路3はインピーダンス変換回
路ならびに可変抵抗器12とキャパシタ13とよりなる時定
数回路にて形成され、前記入力に遅延を与えて入力の急
峻な変化が平滑化されて出力部５へ供給される。出力部
５においては加えられた信号が電流に変換され比例電磁
弁14を励磁する。励磁電流は帰還抵抗器15を介してフィ
ードバックされ比例電磁弁14は入力指令に円滑に応動す
る。しかし増幅器の作動には正および負の両電圧が用い
られて電源部16は複数系統の回路から構成される。
また演算増幅器10を単電源で作動させると電源部16は簡
略化できるがその出力回路はグランドレベル近傍の作動
時に非直線特性を呈する。
略化できるがその出力回路はグランドレベル近傍の作動
時に非直線特性を呈する。
［考案が解決しようとする課題］ 上記のような従来の比例電磁弁駆動用増幅器では、増幅
器の作動に正および負両電圧の複数系統よりなる電源部
16が使用されるのでその構成部品数が増加する。従って
増幅器はコストが増し寸法が大きくなるので比例電磁弁
に搭載するとその寸法が大きくなり、設置空間の寸法が
増し設置位置も制限を受ける。
器の作動に正および負両電圧の複数系統よりなる電源部
16が使用されるのでその構成部品数が増加する。従って
増幅器はコストが増し寸法が大きくなるので比例電磁弁
に搭載するとその寸法が大きくなり、設置空間の寸法が
増し設置位置も制限を受ける。
正負両電圧使用の演算増幅器10出力は通常エミッタフォ
ロワプッシュプル回路をなしている。しかし単電源使用
の演算増幅器10は電源部16と共にその回路が簡略化され
寸法が小さくできるが、グランドレベル近傍において出
力インピーダンスが非直線特性を呈するので、低レベル
からの入力に正しく比例した出力が得られず精度の高い
制御に利用できない。
ロワプッシュプル回路をなしている。しかし単電源使用
の演算増幅器10は電源部16と共にその回路が簡略化され
寸法が小さくできるが、グランドレベル近傍において出
力インピーダンスが非直線特性を呈するので、低レベル
からの入力に正しく比例した出力が得られず精度の高い
制御に利用できない。
また時間遅れ回路3にダイオードを設けたとき順方向電
流によって生じる順電圧などのオフセットの補正回路を
設けなければならないという問題点があった。
流によって生じる順電圧などのオフセットの補正回路を
設けなければならないという問題点があった。
この考案はかかる問題点を解決するためになされたもの
で、単電源作動の増幅器が搭載できて比例電磁弁の寸法
が小形化され、その設置空間の容積が小さく設置位置の
選定が容易にできて、入力指令の広い範囲に亙り比例電
磁弁の動作が迅速且つ円滑に高精度に行える比例電磁弁
駆動用増幅器を得ることを目的とする。
で、単電源作動の増幅器が搭載できて比例電磁弁の寸法
が小形化され、その設置空間の容積が小さく設置位置の
選定が容易にできて、入力指令の広い範囲に亙り比例電
磁弁の動作が迅速且つ円滑に高精度に行える比例電磁弁
駆動用増幅器を得ることを目的とする。
［課題を解決するための手段］ この考案に係わる比例電磁弁駆動用増幅器は、正または
負何れか一方の単電源にて作動する演算増幅器を含み入
力信号に遅延を与える時間遅れ回路を介して、比例電磁
弁を駆動する比例電磁弁駆動用増幅器において、上記時
間遅れ回路を入力信号のレベルが増加する立上がり部に
応答して遅延を与える立上り回路と入力信号のレベルが
減少する立下がり部に応答して遅延を与える立下り回路
とから構成し、さらに、上記時間遅れ回路へ供給される
信号に上記演算増幅器出力特性の非直線領域や時間遅れ
回路におけるオフセットなどに相当する補正信号を付加
する加算器と、上記時間遅れ回路出力信号から上記補正
信号相当の信号を減算する減算器とを設けたものであ
る。
負何れか一方の単電源にて作動する演算増幅器を含み入
力信号に遅延を与える時間遅れ回路を介して、比例電磁
弁を駆動する比例電磁弁駆動用増幅器において、上記時
間遅れ回路を入力信号のレベルが増加する立上がり部に
応答して遅延を与える立上り回路と入力信号のレベルが
減少する立下がり部に応答して遅延を与える立下り回路
とから構成し、さらに、上記時間遅れ回路へ供給される
信号に上記演算増幅器出力特性の非直線領域や時間遅れ
回路におけるオフセットなどに相当する補正信号を付加
する加算器と、上記時間遅れ回路出力信号から上記補正
信号相当の信号を減算する減算器とを設けたものであ
る。
［作用］ この考案においては、正または負何れか一方の単電源に
て作動する増幅器は、時間遅れ回路の入力側に補正信号
を付加する加算器ならびに出力側に上記補正信号とほぼ
同値の信号を減算する減算器とが設けられたので、 演算増幅器のグランドレベル近傍の低レベル動作におけ
る非直線特性の影響やダイオードなどによるオフセット
が補正回路を付加することなく容易に回避できる。従っ
て入力指令の広い範囲に亙って入力に正しく比例した出
力が得られると共に、その信号の立上り部や立下り部に
おける急峻な変化が平滑化され比例電磁弁ならびに負荷
の作動に適合するように修正されるので、負荷の起動、
停止あるいは速度変換などにおいて迅速且つ円滑に動作
が行える。
て作動する増幅器は、時間遅れ回路の入力側に補正信号
を付加する加算器ならびに出力側に上記補正信号とほぼ
同値の信号を減算する減算器とが設けられたので、 演算増幅器のグランドレベル近傍の低レベル動作におけ
る非直線特性の影響やダイオードなどによるオフセット
が補正回路を付加することなく容易に回避できる。従っ
て入力指令の広い範囲に亙って入力に正しく比例した出
力が得られると共に、その信号の立上り部や立下り部に
おける急峻な変化が平滑化され比例電磁弁ならびに負荷
の作動に適合するように修正されるので、負荷の起動、
停止あるいは速度変換などにおいて迅速且つ円滑に動作
が行える。
また、時間遅れ回路は、立上り回路と立下り回路から構
成するので、それぞれの時間遅れの時定数をそれぞれの
回路で個別に設定、修正することができる。
成するので、それぞれの時間遅れの時定数をそれぞれの
回路で個別に設定、修正することができる。
更に増幅器は単電源にて作動できるので電源部と共に簡
略化できて寸法が小形化され、これらが搭載された比例
電磁弁の寸法が小形になり設置位置の選定が容易にな
る。
略化できて寸法が小形化され、これらが搭載された比例
電磁弁の寸法が小形になり設置位置の選定が容易にな
る。
［実施例］ この考案の一実施例を添付図面を参照して詳細に説明す
る。
る。
第１図はこの考案の一実施例を示す回路図であり、 図において、1,3,5,10,12,13,14,15は上記増幅器と同一
である。２は入力部１出力へ補正信号を付加する加算
器、４は時間遅れ回路３出力から上記補正信号相当の信
号を減算する減算器、６は正または負何れか一方の単一
電圧よりなる電源部、8は入力の立上り部に応答して時
間を遅らせる立上り回路、9は入力の立下り部に応答し
て時間を遅らせる立下り回路、11はダイオード、V+は直
流電圧を示している。
である。２は入力部１出力へ補正信号を付加する加算
器、４は時間遅れ回路３出力から上記補正信号相当の信
号を減算する減算器、６は正または負何れか一方の単一
電圧よりなる電源部、8は入力の立上り部に応答して時
間を遅らせる立上り回路、9は入力の立下り部に応答し
て時間を遅らせる立下り回路、11はダイオード、V+は直
流電圧を示している。
上記のように構成された比例電磁弁駆動用増幅器におい
ては、正または負の単電源にて作動する増幅器に入力を
与えてこの出力により比例電磁弁を応動させている。過
大入力の印加が抑制される入力部１へ加えられた入力
は、所定レベルに変換されて単一極性の出力E1を発生し
加算器２へ加えられる。加算器２においては出力E1に単
電源作動の演算増幅器10出力インピーダンスの非直線特
性領域や時間遅れ回路3におけるオフセットなどに相当
する補正信号eaを加算して出力される。その出力はE1＋
eaとなる。
ては、正または負の単電源にて作動する増幅器に入力を
与えてこの出力により比例電磁弁を応動させている。過
大入力の印加が抑制される入力部１へ加えられた入力
は、所定レベルに変換されて単一極性の出力E1を発生し
加算器２へ加えられる。加算器２においては出力E1に単
電源作動の演算増幅器10出力インピーダンスの非直線特
性領域や時間遅れ回路3におけるオフセットなどに相当
する補正信号eaを加算して出力される。その出力はE1＋
eaとなる。
時間遅れ回路3は加えられた信号のレベルが増加する立
上り部に応答する立上り回路8と、該信号のレベルが減
少する立下り部に応答する立下り回路9とから成る。上
記回路は共に演算増幅器10とダイオード11のインピーダ
ンス変換回路ならびに可変抵抗器12とキャパシタ13の時
定数回路から形成され、その時定数は個別に設定され
る。従って時間遅れ回路3へ加えられる信号はその立上
りならびに立下りの特性が上記時定数回路によりそれぞ
れ修正される。例えばステップ状の急峻な変化をする入
力は応動する比例電磁弁ならびに負荷の過渡特性と整合
するように時定数を設定して波形の修正が行なわれる。
キャパシタ13に発生した電圧E0は、減算器４にて前記補
正信号eaに相当する信号より成る信号edにて補正され、
その出力はE0−edとなる。この信号は入力部１への入力
に正しく比例して出力部５へ供給される。
上り部に応答する立上り回路8と、該信号のレベルが減
少する立下り部に応答する立下り回路9とから成る。上
記回路は共に演算増幅器10とダイオード11のインピーダ
ンス変換回路ならびに可変抵抗器12とキャパシタ13の時
定数回路から形成され、その時定数は個別に設定され
る。従って時間遅れ回路3へ加えられる信号はその立上
りならびに立下りの特性が上記時定数回路によりそれぞ
れ修正される。例えばステップ状の急峻な変化をする入
力は応動する比例電磁弁ならびに負荷の過渡特性と整合
するように時定数を設定して波形の修正が行なわれる。
キャパシタ13に発生した電圧E0は、減算器４にて前記補
正信号eaに相当する信号より成る信号edにて補正され、
その出力はE0−edとなる。この信号は入力部１への入力
に正しく比例して出力部５へ供給される。
出力部５においては、信号の微小変動や外乱による誤動
作防止が図られて変換された電流信号により比例電磁弁
14が励磁される。
作防止が図られて変換された電流信号により比例電磁弁
14が励磁される。
上記のとおりダイオード11の順方向電流によって生じる
電圧降下の順電圧などによるオフセットや単電源動作に
おける演算増幅器10出力インピーダンスの非直線性など
によるグランドレベル近傍の低レベル作動時における非
直線特性の影響がオフセット補正回路を設けることなく
容易に回避できる。従って低レベルからの広い範囲の入
力に対して比例電磁弁は迅速且つ円滑に入力指令に正し
く応動し精度の高い動作が行なえる。
電圧降下の順電圧などによるオフセットや単電源動作に
おける演算増幅器10出力インピーダンスの非直線性など
によるグランドレベル近傍の低レベル作動時における非
直線特性の影響がオフセット補正回路を設けることなく
容易に回避できる。従って低レベルからの広い範囲の入
力に対して比例電磁弁は迅速且つ円滑に入力指令に正し
く応動し精度の高い動作が行なえる。
上記増幅器は正または負何れか一方の直流電圧即ち単電
源にて作動できるので、その電源部６は例えば所定電圧
を発生する３端子レギュレータにて構成でき、回路が簡
略化され著るしく小形化できる。
源にて作動できるので、その電源部６は例えば所定電圧
を発生する３端子レギュレータにて構成でき、回路が簡
略化され著るしく小形化できる。
第２図は時間遅れ回路の他の一例を示す回路図、上記例
は入力の立上り部ならびに立下り部をそれぞれ異なる時
定数にて修正できる回路に係わるが、立上り部と立下り
部を同一時定数にて修正するときは時定数回路は一個で
共用でき時間遅れ回路3が簡略化される。
は入力の立上り部ならびに立下り部をそれぞれ異なる時
定数にて修正できる回路に係わるが、立上り部と立下り
部を同一時定数にて修正するときは時定数回路は一個で
共用でき時間遅れ回路3が簡略化される。
第３図は動作波形の一例を示し、は入力部１からの出
力E1を示し、は加算器２から時間遅れ回路3への入力E
iを示す。これは入力部１の出力と補正信号eaとが加
算器２にて加算された信号Ei＝E1＋eaである。は入力
の立上り部ならびに立下り部がそれぞれ時定数回路にて
修正された時間遅れ回路3出力を示す。は時間遅れ回
路3出力即ちE0＝E2＋edから補正信号eaに相当する信
号edを減算器４にて減算した信号E2を示す。基本的には
ea＝edとされる。信号は入力に比例し且つ時間遅れ
回路3にて変化の急峻な部分が所定の時定数にて修正さ
れた平坦な波形になる。
力E1を示し、は加算器２から時間遅れ回路3への入力E
iを示す。これは入力部１の出力と補正信号eaとが加
算器２にて加算された信号Ei＝E1＋eaである。は入力
の立上り部ならびに立下り部がそれぞれ時定数回路にて
修正された時間遅れ回路3出力を示す。は時間遅れ回
路3出力即ちE0＝E2＋edから補正信号eaに相当する信
号edを減算器４にて減算した信号E2を示す。基本的には
ea＝edとされる。信号は入力に比例し且つ時間遅れ
回路3にて変化の急峻な部分が所定の時定数にて修正さ
れた平坦な波形になる。
第４図は単電源作動の演算増幅器出力吸込み電流特性を
示し、単電源作動の演算増幅器10は低レベル出力電圧を
グランド電位に近づけるためＣ級プッシュプルを構成す
る出力段の改良に定電流電源が用いられている。しかし
図示のとおり出力段のグランド電位近傍のインピーダン
ス特性は非直線となるが、補正信号eaを用いてこの領域
での動作を回避しその影響が避けられる。
示し、単電源作動の演算増幅器10は低レベル出力電圧を
グランド電位に近づけるためＣ級プッシュプルを構成す
る出力段の改良に定電流電源が用いられている。しかし
図示のとおり出力段のグランド電位近傍のインピーダン
ス特性は非直線となるが、補正信号eaを用いてこの領域
での動作を回避しその影響が避けられる。
上記のとおり単電源作動のため電源部６ならびに本増幅
器はその回路が簡略化されて小形にでき、これらが搭載
された比例電磁弁は小形化され設置容積が小さくなるの
で設置位置の選定が容易にできる。
器はその回路が簡略化されて小形にでき、これらが搭載
された比例電磁弁は小形化され設置容積が小さくなるの
で設置位置の選定が容易にできる。
［考案の効果］ この考案は以上説明したとおり、単電源作動の増幅器の
時間遅れ回路に加算器ならびに減算器を配設する簡単な
構造により、 ダイオードなどのオフセットや演算増幅器のグランドレ
ベル近傍における出力インピーダンスの非直線性が容易
に回避でき、比例電磁弁は低レベルからの広い範囲の入
力に正しく応動できる。
時間遅れ回路に加算器ならびに減算器を配設する簡単な
構造により、 ダイオードなどのオフセットや演算増幅器のグランドレ
ベル近傍における出力インピーダンスの非直線性が容易
に回避でき、比例電磁弁は低レベルからの広い範囲の入
力に正しく応動できる。
更に時間遅れ回路にて修正された信号により比例電磁弁
ならびに負荷は迅速且つ円滑に作動できる。また、時間
遅れ回路は、立上り回路と立下り回路から構成するの
で、それぞれの時間遅れの時定数をそれぞれの回路で個
別に設定、修正することができる。
ならびに負荷は迅速且つ円滑に作動できる。また、時間
遅れ回路は、立上り回路と立下り回路から構成するの
で、それぞれの時間遅れの時定数をそれぞれの回路で個
別に設定、修正することができる。
単電源作動の本増幅器は電源部と共に回路が簡略化され
て小形になり、本増幅器を搭載した比例電磁弁の寸法が
小さくでき設置位置の選定が容易にできるという効果が
ある。
て小形になり、本増幅器を搭載した比例電磁弁の寸法が
小さくでき設置位置の選定が容易にできるという効果が
ある。
第１図はこの考案の一実施例を示す回路図、第２図は時
間遅れ回路の他の一例を示す回路図、第３図は動作波形
の一例、第４図は単電源作動の演算増幅器出力特性、第
５図は従来の比例電磁弁駆動用増幅器の回路図である。 図において、１は入力部、２は加算器、3は時間遅れ回
路、４は減算器、５は出力部、６は電源部、8は立上り
回路、9は立下り回路、10は演算増幅器、11はダイオー
ド、14は比例電磁弁である。 なお、各図中同一符号は同一または相当部分を示す。
間遅れ回路の他の一例を示す回路図、第３図は動作波形
の一例、第４図は単電源作動の演算増幅器出力特性、第
５図は従来の比例電磁弁駆動用増幅器の回路図である。 図において、１は入力部、２は加算器、3は時間遅れ回
路、４は減算器、５は出力部、６は電源部、8は立上り
回路、9は立下り回路、10は演算増幅器、11はダイオー
ド、14は比例電磁弁である。 なお、各図中同一符号は同一または相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (72)考案者 菊地 健雄 東京都大田区南蒲田２丁目16番46号 株式 会社東京計器内 (72)考案者 安藤 毅 東京都大田区南蒲田２丁目16番46号 株式 会社東京計器内 (56)参考文献 特開 昭60−59806（ＪＰ，Ａ)
Claims (1)
- 【請求項１】正または負何れか一方の単電源にて作動す
る演算増幅器を含み入力信号に遅延を与える時間遅れ回
路を介して、比例電磁弁を駆動する比例電磁弁駆動用増
幅器において、 上記時間遅れ回路を入力信号のレベルが増加する立上が
り部に応答して遅延を与える立上り回路と入力信号のレ
ベルが減少する立下がり部に応答して遅延を与える立下
り回路とから構成し、さらに、上記時間遅れ回路へ供給
される信号に上記演算増幅器出力特性の非直線領域や時
間遅れ回路におけるオフセットなどに相当する補正信号
を付加する加算器と、上記時間遅れ回路出力信号から上
記補正信号相当の信号を減算する減算器とを備えたこと
を特徴とする比例電磁弁駆動用増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989105228U JPH0724709Y2 (ja) | 1989-09-07 | 1989-09-07 | 比例電磁弁駆動用増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989105228U JPH0724709Y2 (ja) | 1989-09-07 | 1989-09-07 | 比例電磁弁駆動用増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0344283U JPH0344283U (ja) | 1991-04-24 |
| JPH0724709Y2 true JPH0724709Y2 (ja) | 1995-06-05 |
Family
ID=31653997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989105228U Expired - Fee Related JPH0724709Y2 (ja) | 1989-09-07 | 1989-09-07 | 比例電磁弁駆動用増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0724709Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6059806A (ja) * | 1983-09-12 | 1985-04-06 | Koito Mfg Co Ltd | 演算増幅器のオフセツト処理方法 |
-
1989
- 1989-09-07 JP JP1989105228U patent/JPH0724709Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0344283U (ja) | 1991-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201120626A (en) | Method and system for supplying output voltage to graphics processing unit | |
| JPH0473803B2 (ja) | ||
| JPH0724709Y2 (ja) | 比例電磁弁駆動用増幅器 | |
| JP2579069B2 (ja) | 定電圧電源装置の出力電圧リモートコントロール回路 | |
| JPH067374Y2 (ja) | 直流高圧安定化電源 | |
| JP2707581B2 (ja) | スイッチング安定化電源 | |
| JPH03100814A (ja) | 定電圧回路 | |
| US5014020A (en) | Amplifier for outputting motor controlling signal in motor controlling circuit | |
| JP2726212B2 (ja) | モータ制御回路およびこれを用いたモータシステム | |
| JP2681969B2 (ja) | 可変構造系によるクーロン摩擦の補償方法 | |
| JP3284613B2 (ja) | Ｐｗｍコンバータの制御回路 | |
| JPH04280170A (ja) | 受像管駆動回路 | |
| JPH0622166A (ja) | フォーカス回路 | |
| JP2629379B2 (ja) | サーボドライブシステム | |
| JP3291741B2 (ja) | ゲインコントロール装置 | |
| JPH0830574B2 (ja) | 燃焼制御装置 | |
| JPH09190232A (ja) | 電圧安定化電源 | |
| JPH08204466A (ja) | 低損失駆動回路 | |
| JPH0314814Y2 (ja) | ||
| JP2644476B2 (ja) | レーザダイオードの駆動回路 | |
| JP2539476B2 (ja) | 水平偏向高圧回路 | |
| JPH0526947Y2 (ja) | ||
| SU1205133A2 (ru) | Система стабилизации электрической величины (ее варианты) | |
| JPS607548Y2 (ja) | 電力増幅器 | |
| JPH0412607A (ja) | 磁気浮上装置の電流アンプ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |