JPH07245324A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH07245324A
JPH07245324A JP6035565A JP3556594A JPH07245324A JP H07245324 A JPH07245324 A JP H07245324A JP 6035565 A JP6035565 A JP 6035565A JP 3556594 A JP3556594 A JP 3556594A JP H07245324 A JPH07245324 A JP H07245324A
Authority
JP
Japan
Prior art keywords
tape carrier
resin
chip
type semiconductor
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6035565A
Other languages
English (en)
Other versions
JP3243920B2 (ja
Inventor
Ichiro Miyano
一郎 宮野
Koji Serizawa
弘二 芹沢
Masaru Sakaguchi
勝 坂口
Toshiharu Ishida
寿治 石田
Munehiro Yamada
宗博 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP03556594A priority Critical patent/JP3243920B2/ja
Publication of JPH07245324A publication Critical patent/JPH07245324A/ja
Application granted granted Critical
Publication of JP3243920B2 publication Critical patent/JP3243920B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 (修正有) 【構成】樹脂封止するテープキャリア型半導体に搭載さ
れるICチップ上に、銅箔等の放熱板3を後付けで装着
するか、テープキャリア上パターン形成の際に一括して
設けてある。放熱板3付きのテープキャリア型半導体を
複数積層する場合は、リードフレームを用いそれに各層
の該半導体を熱圧着する。4層以上の多層化や異なるI
Cチップを搭載した該型半導体を積層する場合は、両面
2層以上の配線パターンを設けた小型基板を該半導体各
層間、及び該半導体とリードフレーム間に介在させる。
リードフレームにテープキャリアを直接接続積層する際
は、テープ上の放熱板またはテープに対し樹脂の流動抵
抗板となる形状に加工する。 【効果】放熱効率が向上で大電力用ICチップが搭載可
能となり、熱応力の低減で接続部の信頼性が向上する。
さらに樹脂の流入調整板の利用により樹脂成形の際の気
泡巻き込みやICチップの移動を防止可能となる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はテープキャリア型半導体
と放熱板、リードフレームを用いたレジンモールド型半
導体装置に関する。
【0002】
【従来の技術】テープキャリア型半導体を積層状態でリ
ードフレームに接続し、全体をレジンモールドする構造
は既に発表されている。
【0003】またテープキャリア型半導体をそのまま基
板に実装する際、放熱板付テープキャリア型半導体を用
いることで放熱効率を向上させる構造が既に特開平4−
69963号に出願されている。しかしモールドされた
テープキャリア型半導体からの放熱効率を高めるため放
熱板を装着する構造は無く、この放熱板をレジンモール
ドの際にレジン流動バランスを調整する抵抗板、もしく
は複数個のチップを積層配置してモールドする際の、各
層ICチップの間隔を一定に保つ位置決め部材として積
層的に利用する記述は無い。
【0004】さらにテープキャリア型半導体を用いたモ
ールド型の積層マルチチップ半導体装置において、テー
プキャリア型半導体積層時の各層間と、リードフレーム
とテープキャリア型半導体接続に小型の回路基板を介在
させる構造、およびこの小型基板をモールドレジンの流
動抵抗板となるように加工し利用する記述も見当らな
い。
【0005】
【発明が解決しようとする課題】多数の入出力電極が必
要な大型半導体チップに対し、従来のワイヤーボンディ
ングを用いてリードフレームと電気的に接続するプラス
チック半導体パッケージと比較して、ICチップ上電極
への端子電極の電気的接続の際、より微細な電極を複数
一括して接続することが可能で、薄い外形の端子電極付
きのパッケージを形成することが可能な、テープキャリ
ア型半導体装置を用いることが多くなってきている。こ
のような大発熱量を持つ大型ICチップを搭載するテー
プキャリア型半導体では、接続部の信頼性確保とICチ
ップの保護、基板搭載工程での取扱い易さの向上を目的
に、外周をモールドレジンにより封止する構造が考えら
れているが、ICチップがモールドレジンにかこまれる
ため放熱が効果的に行えず、ICチップに動作不能及び
誤動作を生じさせるような高温となることがあった。さ
らにモールドの際に従来のリードフレーム上のダイパッ
ドと呼ばれる部分にICチップを固定し、ワイヤボンデ
ィングにより電気的接続を行う構造へのレジンモールド
と比較して、キャリアテープ型半導体を用いる場合に
は、モールド型内部でのICチップの固定が不十分とな
りレジン流入時の抵抗でICチップが移動し、レジンの
外部に露出したり、リード電極部分の断線を起したりす
ることがあった。同時にモールドレジンの流動バランス
が崩れ、気泡巻き込み等の成型不良を生じることが有っ
た。
【0006】テープキャリア型半導体の薄い外形を活か
して、テープキャリア型半導体を高さ方向に積層する状
態で配置して複数のICチップを内蔵し、実装面積の縮
小と高機能実装化を目的とする、マルチチップ型レジン
モールド半導体パッケージが考えられているが、この構
造ではICチップ数の増加でパッケージ内部の発熱量が
倍増することとなり、単体のテープキャリア型半導体を
モールドした場合と比較して発熱密度が高まり、半導体
の動作上限温度を越えることが予想され、各層ICチッ
プから効果的な放熱を行う手段が必要とされた。
【0007】この場合にもまた各層のテープキャリア型
半導体の間隔と、モールド型とテープキャリア型半導体
装置の間隔が異なるためレジンの流動バランスが崩れ、
各層のチップどうしの短絡や気泡の巻き込み、電極の断
線が起きやすかった。
【0008】積層テープキャリア型マルチチップモジュ
ールでは数種類のLSIを用いた積層型モジュールとす
る場合、ICチップ上の電極位置や数が異なるためにテ
ープキャリア半導体のリードどうしを直接電気的に接続
するだけで積層構造とすることが難しく、テープキャリ
ア型半導体以外の部分で回路を設けることが必要であっ
た。小型回路基板を介在させることによりレジンモール
ドの際には気泡の巻き込み等が起きやすかった。
【0009】
【課題を解決するための手段】リードフレームに接続さ
れるか、そのままの状態で外周をレジンモールドする単
体もしくは積層したテープキャリア半導体上のICチッ
プへ放熱板を装着する。
【0010】放熱板は後付けもしくは、テープキャリア
のパターン形成時一括してテープ上に形成したものを用
いる。この放熱板とリードの一部を露出させた形状でモ
ールドし放熱板を放熱フィンもしくは基板への放熱を目
的としたヒートパイプとして使用し高効率の放熱を行
う。
【0011】このとき放熱板もしくはテープキャリアの
一部をレジンモールドの際にレジンの流動を調整して気
泡の巻き込み等を防止する流動抵抗板の形状に加工す
る。また同時にモールド型の内部における各層ICチッ
プの位置を固定する部材となるように加工しモールドの
際にICチップがレジンの流入に受ける抵抗で移動する
ことを防止する。
【0012】積層型テープキャリア半導体で各層に搭載
されるLSIが各層ごとに異なる場合には、少なくとも
2層もしくはそれ以上の層数の配線層を持つ額縁状の小
型回路基板を各層テープキャリア型半導体のリードとリ
ードの接続、及びリードフレームとテープキャリア型半
導体リードの電気的接続部に介在させる。さらにこの小
型回路基板にレジンの流動抵抗板となるような加工を施
しレジンモールドの際にレジン内部への気泡巻き込み等
が無いようにする。
【0013】
【作用】本発明を用いるならば、リードフレームを伝導
して基板へ伝導するか、モールドレジンを介してパッケ
ージ表面から大気へ熱伝達されていた熱が、熱伝導率の
良い金属もしくはセラミックスを材料とする放熱板を伝
導し、ICチップからパッケージの外部に直接導出され
るため、従来型のパッケージに比較して高効率の放熱を
行うことができ、外形寸法が同じパッケージでも、放熱
板の無いものより大きな消費電力のLSIの内蔵を許容
できる。一方、同じ消費電力であれば高効率な放熱を行
えることから、ICチップの動作時温度の低下と各電極
接続部で発生する熱応力の低減が可能となり接続部信頼
性を向上できる。
【0014】さらにレジンモールドの際、レジンの流動
バランス制御とチップ及びテープキャリアの位置決めに
放熱板部分を用いることにより気泡巻き込み、ICチッ
プのレジン外部への露出、ICチップの移動によるモー
ルドレジン内部での電極の断線等の不良を低減すること
が可能となる。
【0015】小型基板を介在させてテープキャリアを積
層し外周をモールドすることにより、部品内部での配線
の引き回し自由度が増大し、使用するICチップの種類
に左右されること無く複数のICチップを内蔵したレジ
ンモールド型半導体パッケージを構成することが可能と
なる。またこの小型基板をレジンの流動調整板に使用す
ることにより、モールド時の気泡巻き込み等の不良の発
生を抑えることもできる。
【0016】
【実施例】
(実施例1)テープキャリアでは放熱板とリードが干渉
を起さずかつレジンモールドの際にレジンの流動を妨げ
ない位置で、図1に示す様にICチップ上の並行する2
辺側にリード5の引出しを集中させておく。もしICチ
ップ上の4辺に電極が配置されるのであれば、テープキ
ャリア上のインナーリード部分の強度確保と、テープキ
ャリアの端子電極となるアウターリードまでの配線のピ
ッチ拡大を行うガードリングと呼ばれる部分で引き回
し、並行する2辺にリードの引出しが集中する構造とす
る。
【0017】ICチップ2とキャリアテープ1の電気的
接続を完了後、この電気的接続部分へ断線防止と保護を
目的とするSiフィラー入りエポキシ系のポッティング
レジンを塗布する。リール状態にあるテープキャリア型
半導体装置をレジンモールド型に入る形状で、複数のI
Cチップごとの短冊にきりだす。ここで搭載されたIC
チップの裏面に、0.035mm程度の銅箔または0.5mm
程度の薄いセラミックス板といった熱伝導率の高い材料
による放熱板3を、やはり熱伝導率が高く、且つ電気的
に絶縁性を持つシリカ系もしくはcopper oxide系のフ
ィラーが混入された接着剤を用いて、パターンの形成さ
れていないICチップ裏面に装着する。放熱板は図2の
様にリード5との干渉が無い位置とする。
【0018】その後外周に所定形状となるようにエポキ
シ系レジンのモールドを行う。さらに余分なテープキャ
リア、アウターリードを切断し、放熱板を成型しパッケ
ージを完成させる。モールドの際、放熱板の端部はモー
ルドレジンの外周に露出させておき、モールドレジンに
よる封じの後、アウターリードの成型と併せて、放熱フ
ィンまたはICチップから基板へのヒートパイプとなる
ように成型加工を施す。放熱板部分のモールドレジンと
の密着性を向上させるには、放熱板の部分に図3の様に
穴明け加工等6の成型加工を行うか、図4の様に折り曲
げ加工などを施しておく。
【0019】放熱板を基板への放熱を目的としたヒート
パイプに利用するのであれば、図5の様に搭載基板上に
設けた所定の放熱用パターン部分7へはんだ接続する
か、もしくは熱伝導性の接着剤を用いる接着や熱伝導性
のペーストの充填で接触させておく。尚、放熱板がIC
チップの裏面に装着されていることから、ICチップ上
回路の静電破壊防止のため、放熱板にたいしては電圧が
直接加わらない状態としておく。
【0020】具体的には放熱板として幅8mm×厚さ0.
025mmの銅箔を用いた場合、何も装着しない場合に比
較して、0.5Wの消費電力で上昇温度を31.8℃から
18.2℃までと43%減少できる。
【0021】(実施例2)実施例1に記載した通常のリ
ード5だけを形成したテープキャリア1ではなく、リー
ド形成時、エッチングにより放熱板3も一体形成したテ
ープキャリアを用いる。この場合、銅箔と放熱板はテー
プキャリアのベースフィルム上でリードが存在する面と
同じ側に形成されることとなる。従って図6のようにキ
ャリアテープ上のパターン配置でインナーリードとの干
渉を避ける様にしておく。放熱板とICチップの熱伝導
路の確保には、ICチップ上にダミーの電極8を設けて
おきテープ上のインナーリードとICチップの熱圧着に
よる電気的接続の際にヒートツールにより図7の様に一
括して接続を行うか、インナーリード及びICチップ表
面パータンとの干渉を避けた位置で図6の様にICチッ
プと接触する状態にしておく。ICチップ表面にパター
ンの保護と短絡防止を図るためのポリイミド、Si34
等が塗布されているため、放熱板が銅箔等の導体であっ
た場合でも、外部から放熱板に加わる電圧が特に大きな
値でない限りは、チップ上回路の電気的絶縁性が保て
る。
【0022】放熱板とICチップの接触部分及びテープ
キャリアとチップの電極接続部11にたいしては、電極
の断線防止と保護を図る目的で、Siフィラー入りのエ
ポキシ系ポッティングレジン4または接着剤を塗布して
おく。
【0023】放熱板はリード及びICチップ上の各電極
との干渉を避ける目的で様々な形状に加工することも考
えられるが、ICチップ上にはダミーの電極等必ず放熱
板との熱伝導部を形成しておく。
【0024】以上の工程はすべてICチップごとの短冊
に切りだす以前にリール状態で行うことが出来る。
【0025】複数のICチップを基準とする短冊にリー
ル状態から切り出し、所定のモールド型を用いて、基板
実装時の電極となるテープキャリア上のアウターリー
ド、および放熱板の一部を露出させて、低熱抵抗化を図
る目的でSiフィラー等を混入した熱硬化性エポキシレ
ジンにより封じする。レジンから露出した放熱板はそれ
ぞれ不要な部分を切断した後放熱フィンまたは基板への
ヒートパイプ9となるように加工する。
【0026】放熱板を基板へのヒートパイプとするので
あれば図5の様に基板上の所定の位置に設けた放熱用パ
ターンへ、はんだもしくは熱伝導性の良好な接着剤で接
着する。放熱板を放熱フィンとするのであれば、小さな
スペースで大きな表面積を確保できるように折り曲げ加
工を施す。
【0027】リード5の露出部分についても基板搭載時
の端子電極となるように曲げ成型加工を施す。
【0028】(実施例3)実施例1に記載した、ガード
リングと呼ばれる部分でのパターンの引き回しを行うこ
とで、できるだけリードがICチップの並行する2辺側
からのみ引き出され、放熱板をリードとの干渉の無く取
り付けることが可能な形状としたテープキャリア型半導
体装置を用いる。
【0029】ICチップを熱圧着によりテープキャリア
と電気的に接続した後、電極部分の保護を目的とするポ
ッティングレジン4を塗布する。テープキャリア型半導
体装置のそれぞれのICチップに対応する構成単位を、
リール状態からスプロケットホールも含めた短冊に切り
出す。この後耐腐食性を持たせるためSn,Au等のめ
っきを表面に施した放熱板となる銅箔を材料とする薄板
を、ICチップ上のパターンの存在しない面に、リード
との干渉の無い位置で熱伝導率が高く電気的絶縁性の確
保できる、Siまたはcopper oxide系フィラーの混入
されたエポキシ系接着剤により装着する。放熱板の材料
は銅箔以外でも良好な熱伝導率と加工性をもつものであ
れば構わない。テープキャリア上のスプロケットホール
等、不要な部分を切り取った後、リード5部分を図8に
示すように積層時の各層の段差に合わせて高さ設定し
て、ガルウィング状に成型しておく。
【0030】テープキャリア上のアウターリードとリー
ドフレームを接続するには、図8に示すようにキャリア
テープ上に位置合わせを目的としたガイド穴12となる
部分を設けておき、リードフレーム上の所定の位置に対
して位置合わせ後一括接続する。リードフレーム上には
Au系のめっきを施し、テープキャリア上のSn系めっ
きに対して熱圧着を行う。このSn−Auの熱圧着温度
は部品の基板搭載時のはんだ付け温度の210℃前後、
レジンモールドの際の175℃よりも高温なため、部品
内部でテープキャリアリード5とリードフレーム10接
続部での断線を起こしにくくなる。めっきの組合せは例
えばリードフレームにたいしてAg系めっきを施し、テ
ープキャリア上のリードに対してSn系めっきを施す組
合せも考えられる。リードフレームとテープキャリアの
アウターリード部で熱圧着を行った後、所定の型にて実
装の際の電極端子となるリードフレーム、放熱板の一部
を露出させ全体をモールドする。
【0031】放熱板3はレジンモールドの際、モールド
型と渉せずにモールド可能な位置に来るように図9に示
すとおり成型しておく。このときリードフレーム10の
形状も放熱板との干渉を避けた形状に加工する。各層の
放熱板はそのままモールドレジンの外部に引き出すか、
もしくは図10の様にリードフレームに設けた放熱板接
続部分にリードと同様に熱圧着する。この場合はテープ
キャリア上の放熱板と接続されたリードフレームのレジ
ン外部に露出した部分が放熱板となる。放熱板の端部は
図11の様にモールド終了後加工を施し基板へのヒート
パイプ9か、放熱フィン13となるように加工する。
【0032】テープキャリア型半導体の厚さは1個で約
0.5mmであり、放熱板も0.035mmの銅箔を用いると
すると、4層積層した状態でも、全体の高さは3mm程度
に収まり、従来のSOJタイプのパッケージと同等の外
形寸法におさめることができる。リードフレームの成型
加工時の寸法精度とテープキャリア型半導体の自重、リ
ードの機械的な強度を考慮すると、この構造ではICチ
ップ4個つまりはテープキャリア型半導体4層程度まで
であれば一つのパッケージの中に組み込むことが可能と
なる。
【0033】テープキャリア型半導体の積層では図12
に示すようにICチップのパターン形成面を上か下どち
らか一方に向けて4層配置し、電気的に接続する構造が
考えられる。このようにすると、例えば搭載されるIC
チップが同じ種類のメモリLSIであった場合に動作す
るICチップを指定するチップセレクトリード以外は、
アドレス指定リード、入出力リード等を共通のリードフ
レーム上に接続することができる。
【0034】積層されるテープキャリア型半導体装置の
各層ICチップ部分で図12の様に放熱板を層間に挟み
込んだ形状としてレジンによる仮固定をしておくと、リ
ードフレームとの接続の簡略化と、モールドレジン封じ
の際に各層間でのボイドの発生を防止することができ
る。また放熱板からの放熱効率の向上と、積層された各
層ICチップ間相互の低熱抵抗化が図れ、パッケージ内
部からの放熱効率をより向上できる。
【0035】図13の様に上側2層と下側2層がリード
フレームを間に挟んで、積層配置される構造をとるので
あれば、それぞれ2層ずつのテープキャリア型半導体装
置の仮固定を行っておくことで、リードフレームとの接
続では2つの構成要素をリードに対して接続するだけで
済み、位置合わせと電気的接続の簡略化を図ることかで
きる。
【0036】キャリアテープのパターンを複数種類製作
する場合、動作するICチップを規定するチップセレク
トのリードも複数パターン用意し、それぞれ異なる位置
でリードフレームと接続されるようにしておく。図14
に示すように例えば4層積層構造の場合には各テープと
もに3か所のダミーリード14を設けておき、4層とも
に異なる位置でリードフレーム上の4カ所のチップセレ
クト端子15に対して接続されるものとしておく。
【0037】(実施例4)キャリアテープ上のリード5
形成時にエッチングにより一括して放熱板3を成型し
た、放熱板一体型のテープキャリア型半導体装置を用い
る。テープキャリア1上のリード5は放熱板3との干渉
を避けた位置で、並行する2辺からできるだけ集中して
引き出される形状に設計する。半導体チップを搭載した
後、電極部の保護と低熱抵抗化を目的として、放熱板と
チップの接触部分及び電極部分をレジンによってポッテ
ィングする。ここまでの工程はリール状態で行うことが
出来る。この後それぞれ半導体チップごとの構成単位を
リール状態から切り出す、リード部分を積層の際に必要
となる層間のすきまに合わせて図8の様に成型する。
【0038】各テープキャリア型半導体装置を、キャリ
アテープ又は図8に示すように位置合わせ用パターン
と、ピン立て治具を用いてリードフレームに対し所定の
位置に配置し、キャリアテープ上のリードに施したAu
めっきとリードフレーム表面のSnめっきを用いた熱圧
着により電気的接続を行い、テープキャリア型半導体装
置を積層した状態とする。積層時の位置合わせ用パター
ンはまた図8のように放熱板上に設けることもできる。
ここまでの工程は実施例3に示すものと同様とする。各
層のICチップに対応してチップセレクト端子の位置が
異なるテープを設けておく。この後モールド型を用いて
基板実装の際に端子電極となるリードフレームの一部、
放熱板の一部を残して全体をレジンにより封止する。封
止後それぞれの単位にきりだしと成型加工を行い完成さ
せる。
【0039】(実施例5)テープキャリア型半導体装置
に対するICチップの搭載、電極部分の保護を目的とし
たポッティングレジンの塗布の完了後、ICチップごと
の構成単位に切り出す。この時用いるテープキャリア型
半導体装置は放熱板を後付けするものもしくは、放熱板
一体型のものどちらを用いることもできる。
【0040】少なくとも表裏2層以上の配線パターンが
設けられ、テープキャリアのリード電極が接続される面
から裏面までスルーホール等により配線をした、ガラス
エポキシまたはセラミックスを材料とした小型基板16
を、テープキャリア型半導体とリードフレームの接続の
際に図15の様に挟み込む形で存在させる。
【0041】小型基板上では上下表面での電極配置が、
必ずしも一致する必要がなく、両表面の間に設けられた
配線層17とスルーホール18で、図16に示すように
配線をしておく。小型基板上の配線引き回しにより、搭
載基板19のフットパターンを基準としたリードフレー
ムの形状とテープキャリア上の電極配置を整合させる、
このためテープキャリアの電極配置の設計と基板上のフ
ットパターンの設計を独立して行うことができる。
【0042】基板実装時の小型基板にはテープキャリア
型半導体が搭載される位置に打ち抜き穴、もしくは凹部
分を設け、図17に示すような形状としてテープキャリ
ア型半導体が小形基板からできるだけ突出しない形状に
しておく。これにより部品外形をできるだけ薄くでき
る。小型基板とテープキャリア型半導体、リードフレー
ムと小型基板の電気的接続では、それぞれの部材に施さ
れためっきによる熱圧着を用いることとする。
【0043】例えばテープキャリア半導体上のリードに
Snめっきを施し、小型基板上の搭載電極にAuめっ
き、リードフレームにはSnめっきを施して熱圧着を行
うのであれば、基板には耐熱性と基板上の配線の耐剥離
性が優れたセラミックスを材料として用いる、セラミッ
クスは伝導率が高いこともあり部品内の低熱抵抗化が図
れる。
【0044】小型基板の形状は放熱板との干渉を避けら
れる形状としておく。
【0045】ガラスエポキシ基板を用いるのであれば、
高温の熱圧着を用いることが出来ないため融点が183
℃の60wt%Sn−40wt%Pb組成の共晶はんだを用
いることになる。しかしこのときはレジンモールドの際
の温度と、本部品の基板搭載時のリフロー温度が接続部
のはんだ融点に近くなるため、接続部分で断線の起るこ
とが予想される。それを防止するためリードと小型基
板、小型基板とリードフレームの接続の完了後、各接続
部分モールドレジンの流動を妨げない位置でエポキシ系
の紫外線及び熱硬化性の接着剤により固定しておく。
【0046】一方はんだだけで温度階層を付けることも
できる、この場合にはpbに比較してSnの割合を増加
させたはんだ例えば80wt%Sn−20wt%Pbなどを
用いる。
【0047】以上の接続方法により形成した積層型のテ
ープキャリア型半導体装置の外周を、放熱板とリードフ
レームの一部を露出した形状で、所定のモールド型によ
りエポキシレジンでモールドする。モールド完了後リー
ドフレームの不要な部分を切り落し、基板実装に適した
形状に成型する。
【0048】放熱板は、搭載基板へのヒートパイプとす
るのであれば基板上の所定のパターンにはんだもしくは
熱伝導率の高い接着剤で接続する。放熱フィンとするの
であれば小さなスペースで広い表面積を確保するため折
り曲げ加工などを施す。
【0049】(実施例6)テープキャリア型半導体装置
を複数内蔵し、リードフレームと放熱板を基本構成とす
る半導体装置において、各層で種類が異なり、入出力端
子数の違ったICチップが搭載されたテープキャリア型
半導体を用いて積層構造とする場合に、上下のICチッ
プ間での配線引き回しと機能回路の構成を目的として、
少なくとも両面2層もしくはそれ以上の配線層を持つ、
ガラスエポキシもしくはセラミックスを材料とする、中
央部に凹部か打ち抜き穴を設けた形状の小型基板16
を、リードフレームとテープキャリア型半導体、さらに
はテープキャリア型半導体各層間の電気的接続の際に図
18の様に介在させる。小型基板上では上面に接続され
るテープキャリア型半導体と、下面に接続されるテープ
キャリア型半導体の電極位置に合わせたスルーホールと
各配線層のパターンニングを行う。
【0050】リール状態から個片に切りだし、放熱板の
装着とアウターリードの成型が終了したテープキャリア
型半導体と小型基板そしてリードフレームの積層接続
時、各部材に対する位置合わせでは、それぞれ放熱板を
装着したテープキャリア型半導体上、小型基板上、リー
ドフレーム上に設けた位置決め穴を用いて各部材の位置
合わせを行い、一括して電気的接続を行う。Au−Sn
系の熱圧着による接合を用いるのであれば、小型基板の
耐熱性が要求されることから、材料としてセラミックス
を選択する。基板搭載時のリフロー、エポキシ樹脂によ
るモールドの温度と比較して、Au−Sn系の熱圧着の
接合温度が高いために、部品内部の接続部断線が起きに
くい。
【0051】例えば材料のコストを下げるのであれば、
ガラスエポキシ製の基板を用いる。ガラスエポキシ製小
型基板では耐熱性があまり高くない、熱伝導率が低いた
めにツールを用いた熱圧着では積層時の接続が困難にな
る。この場合は電極とリードフレーム、テープキャリア
型半導体のリードに施された通常の60wt%Sn−40
wt%Pb組成の共晶はんだのめっきを施し、各層を位置
合わせの後、固定治具を用いて一括して210℃前後の
温度でリフローする接続方法を用いる。この一括リフロ
ー方式では各部に直接熱量が与えられるため、多段積層
した場合でも、各接続部において確実な接続を行うこと
ができる。しかしレジンモールドではキュアー温度が1
75℃、基板搭載時のリフロー接続温度がやはり210
℃と、はんだの融点に近い温度で再加熱されるため、各
はんだ接続部で断線を起すことが予想される。これを防
止するためには、加熱硬化及び紫外線硬化性の接着剤を
用いて各電気的接続部分を仮固定しておくことも考えら
れる。
【0052】小型基板の形状は放熱板との干渉を防止す
るため図19に示すように凹み等を設けておき、中間層
の放熱板は小形基板の間から外部に引き出すものとす
る。
【0053】モールドの際は放熱板の一部、リードフレ
ームの一部を露出させておく。小型基板とテープキャリ
ア、各層間のテープキャリア型半導体の隙間に粘土の低
いポッティングレジンまたは接着剤19さらには紫外線
硬化型のモールド樹脂を図20の様に予め充填してお
き、全体のモールドを行うときレジンの未充填部分を生
じないようにすることも考えられる。このときの接着剤
及びレジンには熱膨張の抑制と、高熱伝導率化を図る目
的のフィラーを混入しておくことも考えられる。
【0054】本実施例に示すテープキャリア半導体の間
に小型基板を介在させた積層構造を用いるのであれば、
機械的強度が確保出来ることから、リードの成型加工の
みによってテープキャリア半導体を積層する構造とは異
なり、4層以上のさらなる多段積層モジュールを構成す
ることが可能となる。このとき小型基板上での配線引き
回しが行えるために、テープキャリアに搭載される異な
る種類のICチップ上の電極配置により積層が行えなく
なることがない。
【0055】例えばICチップをメモリLSIとそれに
関したアドレスデコーダとすれば3次元構造のメモリモ
ジュールを構成することができる。
【0056】(実施例7)レジンによるモールドを行う
半導体装置では、テープキャリア型半導体とモールド型
の形状により、ICチップ上下のレジン流路の断面積が
大きく異なる場合を生じ、モールドの際にICチップ上
下のレジンの流動バランスが崩れ、モールド型内部での
レジンの逆流により気泡の巻き込を生じたり、ICチッ
プの上下どちらか一方向のレジンから受ける圧力が大き
くなることでICチップが移動し、ICチップの一部が
外部に露出したり、微細な寸法を持つリードの場合には
断線を生じることがあった。
【0057】ICチップ上下でのレジン流量バランスの
調整部となるように、キャリアテープ上の銅箔パター
ン、またはキャリアテープ自体に対して加工を施す。図
21(a)に示すようにモールド型のレジンの流入口の
近くの内部隙間にキャリアテープが突出する形状とする
か、または図21(b)に示すようにレジン流入の際の
絞り穴となる部分を設け、モールド型に流入するレジン
が、モールド型とテープキャリア型半導体上のICチッ
プの位置関係と隙間の寸法に支配されることなく、IC
チップの上下で同じ流量を持つように調節する。この形
状に加工を施すことによって、レジンはICチップの上
下において図22に示すように一様の速度でモールド型
内部の端部から端部へ流動するため、レジンの逆流によ
りモールド型の内部に気泡が残留することも無くなり、
稠密なレジンモールドを行うことが可能となる。
【0058】(実施例8)テープキャリアをそのままレ
ジンモールドするか、もしくは薄い外形を利用してそれ
らを積層し、複数のICチップを内蔵する状態で外部を
レジンモールドする構造の半導体パッケージにおいて
は、各層ICチップの間隔及びモールド型とICチップ
の間隔が異なるために、レジンモールドの際にレジンの
流量が異なり、ICチップの上下に加えられる圧力に差
を生じてしまい、ICチップがモールド型内部を移動
し、テープキャリア半導体のリードが切断されたり、も
しくは上下のICチップどうしが接触したりすることが
あった。また1枚のテープキャリア型半導体装置をレジ
ンモールドする半導体パッケージでは、ICチップが移
動しモールド型の外部に露出するなどの不良を生じるこ
とがあった。テープキャリア上の放熱板かパターン、ま
たはキャリアテープの一部に図23の様に支点となる折
り返し等の突起部分を設け、レジンからICチップに圧
力が加わっても、そこを支点として各層ICチップの間
隔およびモールド型とICチップの間隔が一定に保持で
きるようにする。
【0059】図23(a)に示すように、放熱板か放熱
板と同様にキャリアテープ上に設けた銅箔部分に加工を
施すのであれば、レジンモールドを行う前、テープキャ
リア型半導体装置を個辺に切断し、リード部分を成型す
る際同時に加工を行う。また図23(b)に示すように
キャリアテープに加工を行うのであれば、キャリアテー
プ上のインナーリード部分の補強を目的としたガードリ
ングと呼ばれる部分に成型のための部分を設けておき、
やはり切り出しを行う際同時にリードと干渉しない位置
で折曲げ加工を施しておく。
【0060】特に図24の断面図で示すように積層配置
のテープキャリア型半導体装置をモールドする際には、
ICチップの移動防止部をキャリアテープ上に設けるこ
とで、上下のICチップが接触による短絡を起さなくな
るために、テープキャリア型半導体の状態でICチップ
上に、各層ICチップ間相互の短絡防止を目的としたポ
ッティングレジンを塗布する必要も無くなる。ポッティ
ングレジンを省くことで各層テープキャリア型半導体上
のICチップどうしの間隔を多少とも広く確保できるた
めに、モールドレジンの流路の確保にも貢献する。
【0061】さらに図25のように実施例8に記載のレ
ジン流量調整部と併用することでさらに効果を高めるこ
とが可能になる。
【0062】(実施例9)実施例6に記載の小型基板を
介してテープキャリア半導体を積層してリードフレーム
に接続し、その外周部分をレジンによりモールドする半
導体装置において、レジンモールドの際、モールド型の
レジンが流入する位置の小型基板の一部分を、図26に
示すようにレジン流動量のバランス調整板となる形状に
加工し、モールド型と各層LSIチップ間でレジンの流
量が一定となるようにし、一部のレジンの充填が不十分
になったり、モールド型内部でのレジンの逆流により気
泡の巻き込みを生じる等の不良の発生を防止する。
【0063】
【発明の効果】テープキャリア型半導体装置の耐湿性、
機械的強度、接続部の信頼性向上、さらには部品取扱い
の容易化を目的として、外周をレジンモールドする半導
体パッケージにおいて、放熱板の装着により大消費電力
を持つICチップを搭載する際の放熱効率の向上を図り
ICチップ動作時の過昇温に伴う誤動作の防止と、接続
部に発生する熱応力の低減による接続部信頼性の向上を
はかる。またこの放熱板をレジンモールドの際の流動抵
抗板およびモールド内でのLSIの移動を防止するため
の固定部材に利用することで、モールドの際にレジン内
部への気泡の巻き込みや、LSIチップのレジン外部へ
の露出といった不良を防止する。
【0064】テープキャリア型半導体装置の薄い外形を
利用して積層位置で接続し、この外周をレジンモールド
することで、単位実装面積当たりの集積密度を増加する
半導体パッケージで、実装された基板表面から距離の離
れた、放熱の期待出来ない中間層のICチップで生じた
熱が、ヒートパイプもしくはフィンとなる放熱板を伝導
して直接外部に引き出されるため放熱効率が増加する。
このときもやはり放熱板部分に成型加工を施すことでレ
ジンモールドの際の流動バランスを調整でき、テープキ
ャリアの積層構造をモールドする際に生じるレジン流路
寸法の不釣合いに関係無く、気泡の巻き込みやLSIの
露出、リードの断線等の不良を防止することができる。
【0065】テープキャリア型半導体の積層の際、各テ
ープキャリア型半導体の間に小型基板を介在させて積層
を行うことで、積層時の機械的強度が確保でき、リード
部分の成型で積層する構造と比較して、さらなる多段積
層構造に対応することが出来る。さらに異なる種類のI
Cチップを搭載したテープキャリア型半導体を積層する
機能モジュール部品の形成の際に、電極配置、電極数等
に左右されず、ICチップの組合せ自由度が増す。小型
基板をレジンの流入調整板となるように成型加工し気泡
の巻き込み等の不良を防止することもできる。
【図面の簡単な説明】
【図1】テープキャリア上のリード取り回しを示す平面
図。
【図2】放熱板の装着状態を示す斜視図。
【図3】レジン密着性を向上させるための放熱板形状
(穴明け)を示す平面図。
【図4】レジン密着性を向上させるための放熱板形状
(折り曲げ)を示す斜視図。
【図5】ヒートシンクの放熱パターンへの接続を示す斜
視図。
【図6】テープキャリア上の放熱パターンの配置を示す
平面図。
【図7】放熱板装着用のダミー電極を示す平面図。
【図8】テープキャリアとリードフレーム接続時のリー
ドの成型斜視図。
【図9】放熱板の成型(外部に直接露出)を示す斜視
図。
【図10】放熱板の成型(リードフレームに接続)を示
す斜視図。
【図11】ヒートパイプへの放熱板の加工及び放熱フィ
ンへの放熱板の加工を示す斜視図。
【図12】テープキャリアとリードフレームの接続(上
部に4個配置)を示す側面図。
【図13】テープキャリアとリードフレームの接続(上
側に2個配置、下側に2個配置)を示す側面図。
【図14】チップセレクト端子の配置とリードフレーム
上のダミーリード配置を示す平面図。
【図15】小型基板を介したテープキャリアとリードフ
レームの接続を示す斜視図。
【図16】複数配線層を内蔵した小型基板による配線引
き回し(4分の1部分)を示す斜視図。
【図17】小型基板の形状を示す斜視図。
【図18】複数積層の場合の小型基板内での配線引き回
しを示す斜視図。
【図19】小型基板を介在するモールド型積層テープキ
ャリア半導体を示す斜視図。
【図20】ポッティングレジンまたは接着剤による層間
の空隙の充填状態を示す側面図。
【図21】テープキャリア上のレジン流量調整部分(絞
り溝型及び絞り穴型)を示す平面図。
【図22】レジン流量調整部とICチップ上下のレジン
の流量を示す上面図及び側面図。
【図23】スペーサを用いたテープキャリア及びICチ
ップ固定(銅箔の加工及びキャリアテープ上の加工)を
示す斜視図。
【図24】積層構造の場合のスペーサの位置を示す上面
図及び側断面図。
【図25】スペーサとレジン流量調節部の併用構造を示
す側面図。
【図26】小型基板上にレジン流量調節部を設ける構造
を示す斜視図。
【符号の説明】
1…テープキャリア、 2…ICチップ、 3…放熱板、 4…ポッティングレジン、 5…リード、 6…穴明け加工、 7…放熱パターン、 8…ダミーバンプ、 9…ヒートシンク、 10…リードフレーム、 11…IC上電極、 12…位置合わせマーク、 13…放熱フィン、 14…リードフレーム上のダミーリード、 15…チップセレクト端子、 16…小型基板、 17…小型基板内部配線層、 18…スルーホール、 19…搭載基板、 20…ICチップ変位防止部材、 21…レジン流量調整部、 22…小型基板上のレジン流量調整部、 23…モールドレジン、 24…モールド型。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石田 寿治 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内 (72)発明者 山田 宗博 東京都小平市上水本町五丁目20番1号株式 会社日立製作所半導体事業部内

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】テープキャリア型半導体を基本構成単位と
    する半導体パッケージにおいて、該パッケージのアウタ
    ーリードをテープキャリア上のガードリング部分での引
    き回しにより放熱板との干渉が無い位置で配線してお
    き、ICチップの裏面へ、リードとの干渉が無い位置で
    放熱板を装着し、全体をレジンモールドしたパッケージ
    において、アウターリードと放熱板の端部をモールドレ
    ンジより露出する形状としたことを特徴とする半導体パ
    ッケージ。
  2. 【請求項2】テープキャリアのリード形成時、テープキ
    ャリア上のリードとの干渉を生じない位置でエッチング
    等の工程によりリードとともに一括して放熱板も形成し
    た放熱板付のテープキャリア型半導体の外周をレジンモ
    ールドし、アウターリードと放熱板の端部が露出する形
    状としたことを特徴とする半導体パッケージ。
  3. 【請求項3】請求項1に記載した放熱板を装着する構造
    のテープキャリア型半導体において、放熱板リードとも
    に出来るだけ長辺側に配置した該テープキャリアを複数
    個積層状態に配置し、各層テープキャリア半導体のアウ
    ターリードを成型の後、実装時の電極端子となるリード
    フレームへ電気的に接続しておき、これら外周を、端子
    電極となるリードフレームと、放熱板の端部を露出して
    樹脂モールドしたことを特徴とする請求項1記載の半導
    体パッケージ。
  4. 【請求項4】請求項2に記載した放熱板付のテープキャ
    リア型半導体装置において、放熱板はもとよりリードを
    出来るだけ長辺側に配置しておき、アウターリードと放
    熱板に成型加工を施したあと、複数個積層状態でリード
    フレームへ電気的に接続し、リードフレームの一部と、
    放熱板の端部が露出する形状として外周を樹脂モールド
    したことを特徴とする請求項2記載の半導体装置。
  5. 【請求項5】テープキャリア型半導体とリードフレー
    ム、放熱板を用いる、レジンモールド型半導体パッケー
    ジにおいて、機能回路を構成した少なくとも2層もしく
    はそれ以上の層数で配線層を設けた小型基板を介してテ
    ープキャリア上のリードとリードフレームの電気的接続
    を行い、外周を放熱板の一部とリードフレームのみ露出
    する形状でモールドしたことを特徴とする請求項1又は
    2記載の半導体装置。
  6. 【請求項6】放熱板付きテープキャリア型半導体複数個
    を積層した状態でリードフレームに接続し、これらの外
    周をレジンモールドした半導体パッケージにおいて、リ
    ードフレームとテープキャリア型半導体および各層のテ
    ープキャリア型半導体装置を積層状態に配置する電気的
    接続で、リードフレームとテープキャリア型半導体装
    置、および各層のテープキャリア型半導体装置の間に、
    機能回路を構成する少なくとも2層もしくはそれ以上の
    層数の配線層を設けた小型基板を介在させたことを特徴
    とする請求項3又は4記載の半導体装置。
  7. 【請求項7】請求項1から請求項4のいずれかに記載の
    放熱板付テープキャリア型半導体を用いたレジンモール
    ド型パッケージにおいて、テープキャリア上に形成した
    テープキャリアと一体型、もしくは後付けになる放熱板
    部分を、レジンモールドの際のレジンの流動バランスを
    とり、気泡巻き込み等の不良の発生を防止するモールド
    レジンの流動抵抗板の形状に成型加工を施すことを特徴
    とする半導体パッケージ。
  8. 【請求項8】請求項1から請求項4のいずれかに記載の
    放熱板付テープキャリア型半導体を用いるレジンモール
    ドパッケージにおいて、テープキャリア型半導体上に、
    レジンモールドの際レジンの流動抵抗による各層ICチ
    ップの移動を抑制し、ICチップの位置を一定に保つス
    ペーサの形状に成型加工を施したことを特徴とする半導
    体パッケージ。
  9. 【請求項9】請求項5又は請求項6に記載した半導体装
    置において、テープキャリア型半導体装置とリードフレ
    ーム、およびテープキャリアどうしの積層配置の電気的
    接続時に介在させる小型基板の一部を成型し、レジンモ
    ールドの際にテープキャリア型半導体装置及びモールド
    型の間でレジン流動を調整しモールドレジン内部への気
    泡の巻き込み等の不良を防止する流動抵抗板として利用
    することを特徴とする半導体パッケージ。
JP03556594A 1994-03-07 1994-03-07 半導体装置 Expired - Fee Related JP3243920B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03556594A JP3243920B2 (ja) 1994-03-07 1994-03-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03556594A JP3243920B2 (ja) 1994-03-07 1994-03-07 半導体装置

Publications (2)

Publication Number Publication Date
JPH07245324A true JPH07245324A (ja) 1995-09-19
JP3243920B2 JP3243920B2 (ja) 2002-01-07

Family

ID=12445282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03556594A Expired - Fee Related JP3243920B2 (ja) 1994-03-07 1994-03-07 半導体装置

Country Status (1)

Country Link
JP (1) JP3243920B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332549A (ja) * 2002-05-17 2003-11-21 Fuji Photo Film Co Ltd 実装構造および撮像装置
US7045392B2 (en) 1998-07-28 2006-05-16 Seiko Epson Corporation Semiconductor device and method of fabrication thereof, semiconductor module, circuit board, and electronic equipment
WO2009069696A1 (ja) * 2007-11-30 2009-06-04 Sharp Kabushiki Kaisha ソースドライバ、ソースドライバの製造方法、および液晶モジュール
JP2012533784A (ja) * 2009-07-21 2012-12-27 維男 中村 メモリ・ボトルネックが無い、低エネルギー消費で高速計算機
CN104269385A (zh) * 2014-10-21 2015-01-07 矽力杰半导体技术(杭州)有限公司 封装组件及其制造方法
US10314161B2 (en) 2016-05-02 2019-06-04 Mitsubishi Electric Corporation Circuit board and on-board structure of semiconductor integrated circuit
US10573359B2 (en) 2012-02-13 2020-02-25 Tadao Nakamura Marching memory, a bidirectional marching memory, a complex marching memory and a computer system, without the memory bottleneck

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7045392B2 (en) 1998-07-28 2006-05-16 Seiko Epson Corporation Semiconductor device and method of fabrication thereof, semiconductor module, circuit board, and electronic equipment
JP2003332549A (ja) * 2002-05-17 2003-11-21 Fuji Photo Film Co Ltd 実装構造および撮像装置
WO2009069696A1 (ja) * 2007-11-30 2009-06-04 Sharp Kabushiki Kaisha ソースドライバ、ソースドライバの製造方法、および液晶モジュール
US8373262B2 (en) 2007-11-30 2013-02-12 Sharp Kabushiki Kaisha Source driver, method for manufacturing same, and liquid crystal module
TWI416640B (zh) * 2007-11-30 2013-11-21 Sharp Kk 源極驅動器、源極驅動器之製造方法、及液晶模組
JP2012533784A (ja) * 2009-07-21 2012-12-27 維男 中村 メモリ・ボトルネックが無い、低エネルギー消費で高速計算機
US8949650B2 (en) 2009-07-21 2015-02-03 Tadao Nakamura Processor embedded memory structure with lower energy consumption and high speed without memory bottleneck
US10573359B2 (en) 2012-02-13 2020-02-25 Tadao Nakamura Marching memory, a bidirectional marching memory, a complex marching memory and a computer system, without the memory bottleneck
US11164612B2 (en) 2012-02-13 2021-11-02 Tadao Nakamura Marching memory, a bidirectional marching memory, a complex marching memory and a computer system, without the memory bottleneck
CN104269385A (zh) * 2014-10-21 2015-01-07 矽力杰半导体技术(杭州)有限公司 封装组件及其制造方法
US10314161B2 (en) 2016-05-02 2019-06-04 Mitsubishi Electric Corporation Circuit board and on-board structure of semiconductor integrated circuit

Also Published As

Publication number Publication date
JP3243920B2 (ja) 2002-01-07

Similar Documents

Publication Publication Date Title
US6373131B1 (en) TBGA semiconductor package
US7993967B2 (en) Semiconductor package fabrication method
US7350293B2 (en) Low profile ball-grid array package for high power
US5843808A (en) Structure and method for automated assembly of a tab grid array package
US7575955B2 (en) Method for making electronic packages
US7511365B2 (en) Thermal enhanced low profile package structure
US8125080B2 (en) Semiconductor power module packages with simplified structure and methods of fabricating the same
US8951847B2 (en) Package leadframe for dual side assembly
EP0865082A1 (en) Semiconductor device, process for producing the same, and packaged substrate
JP2004537849A (ja) リードレスマルチダイキャリアの構造およびその作製のための方法
US20040195701A1 (en) Electronic package and method
US5796038A (en) Technique to produce cavity-up HBGA packages
US6323065B1 (en) Methods for manufacturing ball grid array assembly semiconductor packages
JP2006196709A (ja) 半導体装置およびその製造方法
KR20170128781A (ko) 반도체 패키지 및 그 제조방법
CN112201653A (zh) 半导体装置和制造半导体装置的方法
JP2000077576A (ja) 半導体装置及びその製造方法
JP3243920B2 (ja) 半導体装置
US6573595B1 (en) Ball grid array semiconductor package with resin coated metal core
JP2000323610A (ja) フィルムキャリア型半導体装置
JP2005109088A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2612468B2 (ja) 電子部品搭載用基板
US20040021213A1 (en) Thermally-enhanced integrated circuit package
JP4652428B2 (ja) 半導体装置およびその製造方法
JP2000058699A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071026

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081026

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081026

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091026

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091026

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees