JPH07244295A

JPH07244295A - 液晶表示装置及びその製造方法

Info

Publication number: JPH07244295A
Application number: JP3270094A
Authority: JP
Inventors: Takuya Hirano; ▲琢▼也平野; Kenichi Yanai; 健一梁井; Kenichi Oki; 賢一沖; Hiroshi Ogata; 公士大形; Yutaka Takizawa; 裕瀧沢; Tamotsu Wada; 保和田; Mari Hodate; 真理甫立
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-03-02
Filing date: 1994-03-02
Publication date: 1995-09-19
Anticipated expiration: 2017-01-21
Also published as: JP3249284B2

Abstract

(57)【要約】【目的】本発明は、アクテイブマトリクス型の液晶表示
装置の画素間を相互に配線する配線／電極を有する液晶
表示装置に関し、ドレインバスライン、ドレイン端子、
ゲート端子及び画素電極を形成する工程においてパター
ニング回数を減らしつつ、抵抗値の低いドレインバスラ
インと信頼性の高いドレイン端子やゲート端子を形成す
る。【構成】薄膜トランジスタを介して画素電極２１と接続
するドレインバスライン２３と、ドレインバスライン２
３と接続するドレイン端子２２と、薄膜トランジスタの
ゲート電極26ａと接続するゲートバスライン２６と、ゲ
ートバスライン２６と接続するゲート端子２５とを透明
基板５１上に有する液晶表示装置であって、ドレイン端
子２２は第１の導電体膜からなり、ドレインバスライン
２３はドレイン端子２２と分離して形成された第２の導
電体膜５２及び５３からなり、接続導電体層２４により
ドレイン端子２２に接続されていることを含む。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置及びその
製造方法に関し、より詳しくは、アクテイブマトリクス
型の液晶表示装置の画素間を相互に配線する配線／電極
を有する液晶表示装置及びその作成方法に関する。アク
ティブマトリクス型液晶表示装置は単純マトリクス型表
示装置とともに薄型の情報端末用表示装置として用いら
れており、表示媒体としては液晶が用いられている。

【０００２】アクティブマトリクス型は多数ある画素を
それぞれ単独に駆動するのと同様の動作をさせることが
できる。そのため、表示容量の増大にともなってライン
数が増加しても、単純マトリクス型のように駆動のデュ
ーティー比が低下し、コントラストの低下や視野角の減
少をきたす等の問題が生じない。また、ＣＲＴ並みのカ
ラー表示が得られる。

【０００３】このため、アクティブマトリクス型液晶表
示装置は薄型のフラットディスプレイとして用途を広げ
つつあり、コスト低減が望まれている。

【０００４】

【従来の技術】従来のアクティブマトリクス型液晶表示
装置には、主に図９（ａ）又は図９（ｂ）に示すような
配線／電極の配置及び構造を有するドレインバスライ
ン、ドレイン端子、ゲート端子及び画素電極が用いられ
ている。どちらの配線／電極の配置及び構造において
も、画素電極はＩＴＯ膜からなる透明電極を用いること
が必須条件であり、またドレインバスラインは大電流を
流すために低抵抗化を図ることが必要である。更に、コ
スト低減や歩留り向上を図るため、工程を簡略化するこ
とが重要である。

【０００５】図９（ａ）の上図は上面図、下図はそのＡ
−Ａ線断面図である。また、図９（ｂ）の上図は上面
図、下図はそのＢ−Ｂ線断面図である。図９（ａ）にお
いて、ドレインバスライン１及びドレイン端子２は一体
的に形成されており、ドレインバスライン１，ドレイン
端子２及びゲート端子３はともに下部層のＣｒ膜７と上
部層のＩＴＯ膜８の２層構造となっている。また、画素
電極４はＩＴＯ膜８一層からなる。

【０００６】図９（ａ）の配線／電極を形成するには、
図１０（ａ）に示すように、透明基板６上、画素電極４
を形成すべき領域を除いてドレインバスライン１，ドレ
イン端子２及びゲート端子３を形成すべき領域に、Ｃｒ
膜７からなる下部層をパターニングにより形成する。次
に、図１０（ｂ）に示すように、下部層を被覆してＩＴ
Ｏ膜８を形成した後、ＩＴＯ膜８をパターニングし、下
部層上にＩＴＯ膜８からなる上部層を作成する。このと
き、同時にＩＴＯ膜８からなる画素電極４を形成する。

【０００７】一方、図９（ｂ）において、ドレインバス
ライン１１及びドレイン端子１２とは一体的に形成され
ており、ドレインバスライン１１及びドレイン端子１２
はともに下部層のＩＴＯ膜１７と上部層のＣｒ膜１８の
２層構造となっている。また、ゲート端子１３と画素電
極１４は一層のＩＴＯ膜８からなる。図９（ｂ）の配線
／電極を形成するには、図１１（ａ）に示すように、透
明基板１６上、ドレインバスライン１１，ドレイン端子
１２，ゲート端子１３及び画素電極１４を形成すべき領
域にＩＴＯ膜１７からなる下部層をパターニングにより
形成する。

【０００８】次に、図１１（ｂ）に示すように、電気メ
ッキ法によりドレインバスライン１１及びドレイン端子
１２のＩＴＯ膜１７上に選択的にＣｒ膜１８からなる上
部層を形成する。

【０００９】

【発明が解決しようとする課題】しかし、図９（ａ）の
配線／電極を作成する場合、パターニングを２回行うこ
とになり、工程数が多い。また、図９（ｂ）の配線／電
極の配置及び構造を有する液晶表示装置では、図１１
（ａ），（ｂ）に示すように、配線／電極を作成する場
合、パターニングは１回でよいが、ドレイン端子１２に
外部リードを接続して放置しておくと、抵抗が高くな
り、周辺回路との接続に関して高い信頼性を確保するこ
とができないという問題が生じる。これはＣｒ膜の表面
が酸化しやすく、薄い酸化膜が形成されたためであると
考えられる。

【００１０】本発明は、係る従来例の問題点に鑑みて創
作されたものであり、ドレインバスライン、ドレイン端
子、ゲート端子及び画素電極を形成する工程においてパ
ターニング回数を減らしつつ、抵抗値の低いドレインバ
スラインと信頼性の高いドレイン端子やゲート端子を形
成することが可能な液晶表示装置及びその製造方法を提
供することを目的とするものである。

【００１１】

【課題を解決するための手段】上記課題は、第１に、薄
膜トランジスタを介して画素電極と接続するドレインバ
スラインと、前記ドレインバスラインと接続するドレイ
ン端子と、前記薄膜トランジスタのゲート電極と接続す
るゲートバスラインと、前記ゲートバスラインと接続す
るゲート端子とを透明基板上に有する液晶表示装置であ
って、前記ドレイン端子は第１の導電体膜からなり、前
記ドレインバスラインは前記ドレイン端子と分離して形
成された第２の導電体膜からなり、接続導電体層により
前記ドレイン端子に接続されていることを特徴とする液
晶表示装置によって達成され、第２に、前記第２の導電
体膜は前記第１の導電体膜及び第１の金属膜を有する多
層膜からなることを特徴とする第１の発明に記載の液晶
表示装置によって達成され、第３に、前記画素電極及び
前記ゲート端子は前記第１の導電体膜からなることを特
徴とする第１又は第２の発明に記載の液晶表示装置によ
って達成され、第４に、前記第１の導電体膜はＩＴＯ膜
であることを特徴とする第１，第２又は第３の発明に記
載の液晶表示装置によって達成され、第５に、前記接続
導電体層は、前記薄膜トランジスタの構成材料である半
導体膜及び前記ゲート電極の構成材料である第２の金属
膜のうち少なくともいずれかを有することを特徴とする
第１，第２，第３又は第４の発明に記載の液晶表示装置
によって達成され、第６に、透明基板上に第１の導電体
膜を形成する工程と、前記第１の導電体膜上に第２の導
電体膜を形成する工程と、前記第１の導電体膜及び前記
第２の導電体膜をパターニングして画素電極，ドレイン
端子，ドレインバスライン及びゲート端子を形成すべき
領域に互いに分離して残す工程と、前記ドレインバスラ
インを形成すべき領域の前記第２の導電体膜上に選択的
に耐エッチング性膜を形成する工程と、前記耐エッチン
グ性膜をマスクとして前記画素電極，前記ドレイン端子
及び前記ゲート端子を形成すべき領域の前記第２の導電
体膜を除去する工程とを有する液晶表示装置の製造方
法。

【００１２】第７に、前記第２の導電体膜は第１の金属
膜であることであることを特徴とする請求項６記載の液
晶表示装置の製造方法によって達成され、第８に、前記
第１の導電体膜はＩＴＯ膜であることを特徴とする第６
又は第７の発明に記載の液晶表示装置の製造方法によっ
て達成され、第９に、前記耐エッチング性膜は電着性レ
ジスト膜であることを特徴とする第６，第７又は第８の
発明に記載の液晶表示装置の製造方法によって達成さ
れ、第１０に、前記耐エッチング性膜は陽極酸化法によ
り前記第１の金属膜上に形成された酸化膜であることを
特徴とする第６，第７又は第８の発明に記載の液晶表示
装置の製造方法によって達成され、第１１に、透明基板
上に第１の導電体膜を形成する工程と、前記第１の導電
体膜をパターニングして画素電極，ドレイン端子，ドレ
インバスライン及びゲート端子を形成すべき領域に互い
に分離して残す工程と、前記ドレインバスラインを形成
すべき領域の前記第１の導電体膜上に選択的に第１の金
属膜を形成する工程とを有する液晶表示装置の製造方法
によって達成され、第１２に、前記第１の導電体膜はＩ
ＴＯ膜であることを特徴とする第１１の発明に記載の液
晶表示装置の製造方法によって達成され、第１３に、前
記第１の金属膜は、電気メッキ法により形成することを
特徴とする第１１又は第１２の発明に記載の液晶表示装
置の製造方法によって達成され、第１４に、前記画素電
極，前記ドレイン端子，前記ドレインバスライン及び前
記ゲート端子を互いに分離して形成した後、接続導電体
層により前記ドレイン端子と前記ドレインバスラインと
を接続することを特徴とする第６，第７，第８，第９，
第１０，第１１，第１２又は第１３の発明に記載の液晶
表示装置の製造方法によって達成され、第１５に、前記
接続導電体層は、前記薄膜トランジスタの構成材料であ
る半導体膜及び前記ゲート電極の構成材料である第２の
金属膜のうち少なくともいずれかを有することを特徴と
する第１４の発明に記載の液晶表示装置の製造方法によ
って達成される。

【００１３】

【作用】本発明の液晶表示装置によれば、ドレイン端子
及びゲート端子は第１の導電体膜からなり、ドレインバ
スラインは第２の導電体膜、例えば第１の導電体膜及び
第１の金属膜を有するので、第１の導電体膜に例えばＩ
ＴＯ膜を用い、かつ第１の金属膜に例えばＣｒ膜等を用
いることにより、ドレイン端子及びゲート端子と周辺回
路との接続に関して信頼性を高くし、ドレインバスライ
ンの抵抗値を低くすることができる。

【００１４】また、ドレイン端子とドレインバスライン
が分離されているので、以下に説明する本発明の液晶表
示装置の製造方法のように、第１の導電体膜のドレイン
端子と第１の導電体膜及び第１の金属膜を有する多層膜
のドレインバスラインをパターニング工程を増やすこと
なく形成することができる。更に、接続導電体層は薄膜
トランジスタの構成材料からなるので、薄膜トランジス
タを形成する際等に同時に形成することが可能であり、
特別な工程を必要としない。このため、工程の簡略化を
図ることが可能である。

【００１５】また、本発明の液晶表示装置の製造方法に
よれば、第１の導電体膜と第２の導電体膜、例えば第１
の金属膜からなる２層膜をパターニングして画素電極，
ドレイン端子，ゲート端子，及びドレインバスラインを
形成すべき領域に互いに分離して残し、ドレインバスラ
インを形成すべき領域の第２の導電体膜上に選択的に耐
エッチング性膜を選択的に形成した後、耐エッチング性
膜をマスクとして第２の導電体膜を選択的に除去してい
る。耐エッチング性膜として例えば電着レジスト法によ
りレジスト膜を形成し、又は陽極酸化法により酸化膜を
形成することができる。

【００１６】更に、パターニングにより画素電極，ドレ
イン端子，ゲート端子及びドレインバスラインを形成す
べき領域に第１の導電体膜を互いに分離して残し、ドレ
インバスラインを形成すべき領域の第１の導電体膜上に
第１の金属膜を例えば電気メッキ法により選択形成して
いる。上記の場合ともにパターニング回数は一回で済
む。従って、第１の導電体膜からなるドレイン端子及び
ゲート端子と、第１の導電体膜と第２の導電体膜又は第
１の金属膜とを有する多層構造のドレインバスラインと
を工程を増やすことなく形成することが可能である。

【００１７】また、互いに分離して形成されているドレ
インバスラインとドレイン端子を接続する接続導電体層
は、薄膜トランジスタを形成する際又はゲートバスライ
ンを形成する際に同時に形成することが可能なので、特
別な工程を必要としない。このため、工程の簡略化を図
ることが可能である。

【００１８】

【実施例】次に、図面を参照しながら本発明の実施例に
係る液晶表示装置及びその製造方法について説明する。（１）本発明の実施例に係る液晶表示装置についての説
明図１（ａ），（ｂ）及び図２（ａ），（ｂ）は、本発明
の実施例に係る液晶表示装置について示す上面図及び断
面図である。

【００１９】（ｉ）第１の実施例図１（ａ）は、本発明の第１の実施例に係る液晶表示装
置について示す上面図である。図１（ｂ）はドレイン端
子とドレインバスラインとの接続部を示す断面図であ
る。ゲート電極の下には各画素を駆動するアクティブ素
子としてスタガ型薄膜トランジスタ（ＴＦＴ）が形成さ
れている。

【００２０】図１（ａ）において、２１は縦並び及び横
並びに所定の周期で透明基板５１上に設けられた、透明
なＩＴＯ膜（第１の導電体膜）５２からなる画素電極、
２２は縦並びの画素電極２１毎に画素電極２１の集合領
域の上側（図面上上側の領域に相当する。）に設けられ
た透明なＩＴＯ膜５２からなるドレイン端子である。２
３は下部層のＩＴＯ膜５２と上部層のＣｒ膜（第１の金
属膜）５３との２層構造のドレインバスラインであり、
接続導電体層２４を介してドレイン端子２２と電気的に
接続している。ドレインバスライン２３はドレイン端子
２２側から各縦並びの画素電極２１に沿って延び、画素
電極２１を挟んでドレイン端子２２と反対側にある共通
のドレインバスライン２７に接続している。また、ドレ
インバスライン２３は、透明基板５１上、各画素電極２
１から延びるソース電極21ａの両側にこのソース電極21
ａに並行するように突出しているドレイン電極23ａ，23
ｂを有する。

【００２１】上記接続導電体層２４は、ＴＦＴやゲート
バスライン２６の形成と同時に形成され、従ってそれら
を形成する材料と同じ材料を用いて形成されている。図
１（ｂ）は接続導電体層を示す断面図である。図１
（ｂ）に示すように、接続導電体層２４はドレイン端子
２２の端部とドレインバスライン２３の端部とを架橋す
るように形成されており、下から順次、ＴＦＴのコンタ
クト層と同じ材料のｎ⁺ａ-Si 膜（半導体膜）５４，活
性層と同じ材料のａ-Si 膜（半導体膜）５５及びゲート
絶縁膜と同じ材料のSiN 膜５６が積層されている。ま
た、SiN 膜５６上にはゲートバスライン２６及びゲート
電極26ａと同じ材料のＡｌ膜（第２の金属膜）５７が形
成されており、このＡｌ膜５７はドレイン端子２２及び
ドレインバスライン２３上に延び、それぞれコンタクト
ホール58ａ，58ｂを介してドレイン端子２２及びドレイ
ンバスライン２３と直接接触している。これにより、ド
レイン端子２２とドレインバスライン２３との間の電気
的接続は主にｎ⁺ａ-Si膜５５及びＡｌ膜５７によりなさ
れる。

【００２２】２５は透明なＩＴＯ膜５２からなるゲート
端子、２６はＡｌ膜５７からなるゲートバスラインであ
り、各ゲートバスライン２６は各横並びの画素電極２１
に沿って設けられており、各画素電極２１の部分で突出
し、ＴＦＴのコンタクト層，活性層及びゲート絶縁膜を
介して前記ソース電極21ａ及びドレイン電極23ａ，23ｂ
上に延びている。この突出した部分は前記ソース電極21
ａ及びドレイン電極23ａ，23ｂに直交するゲート電極26
ａとなり、ＴＦＴを駆動する。また、各ゲートバスライ
ン２６の端部はそれぞれゲート端子２５上に形成され、
ゲート端子２５との電気的接続がとられている。

【００２３】以上のように、本発明の第１の実施例の液
晶表示装置によれば、ドレイン端子２２及びゲート端子
２５はＩＴＯ膜５２からなるため、従来例のＣｒ膜の場
合と異なり、表面酸化膜の形成による接触抵抗値の増加
を抑制し、ドレイン端子２２及びゲート端子２５と周辺
回路との接続に関して信頼性を高めることができる。ま
た、ドレインバスライン２３はＩＴＯ膜５２及びＣｒ膜
５３の２層構造となっているので、ドレインバスライン
２３の抵抗値を低くすることができる。

【００２４】更に、ドレイン端子２２とドレインバスラ
イン２３が分離されているので、以下に説明する本発明
の実施例の液晶表示装置の製造方法のように、ＩＴＯ膜
５２からなるドレイン端子２２とＩＴＯ膜５２及びＣｒ
膜又はＴａ膜５３からなるドレインバスライン２３をパ
ターニング工程を増やすことなく形成することができ
る。

【００２５】また、接続導電体層２４はＴＦＴの構成材
料からなるので、ＴＦＴを形成する際等に同時に形成す
ることが可能であり、特別な工程を必要としない。この
ため、工程の簡略化を図ることが可能である。（ii）第２の実施例図２（ａ）は、本発明の第２の実施例に係る液晶表示装
置について示す上面図である。図２（ｂ）はドレイン端
子とドレインバスラインとの接続部を示す断面図であ
る。

【００２６】第１の実施例では、図１（ａ）に示すよう
に、マトリクス状に並んだ画素電極２１が集合する領域
の片側の領域のみに（図面上の上側の領域を示す。）ド
レイン端子２２が形成されているが、第２の実施例で
は、マトリクス状に並んだ画素電極２１が集合する領域
の両側に（図面上の上側の領域及び下側の領域の両方を
示す。）ドレイン端子28ａ，28ｂが形成されていること
である。

【００２７】これに伴い、共通のドレインバスライン30
ａ又は30ｂは、各ドレイン端子28ａ又は28ｂ側に形成さ
れており、縦並びの画素電極２１に沿った各ドレインバ
スライン29ａ又は29ｂはそれぞれドレイン端子28ａ又は
28ｂを迂回して共通のドレインバスライン30ａ又は30ｂ
に接続する。また、各ドレインバスライン29ａ又は29ｂ
はそれぞれ各ドレイン端子28ａ又は28ｂと接続導電体層
24ａ又は24ｂにより電気的に接続される。なお、接続部
の接続導電体層24ａ，24ｂは図１（ｂ）に示す第１の実
施例と同じような積層構造を有する。図２（ｂ）に接続
導電体層24ａの断面構造を示す。

【００２８】なお、図２（ａ），（ｂ）中、図１
（ａ），（ｂ）と同じ符号で示すものは図１（ａ），
（ｂ）と同じものを示す。第２の実施例の場合、第１の
実施例と比べて、片側の領域に並ぶドレイン端子28ａ又
は28ｂの個数が少なくなるので、ドレイン端子28ａ又は
28ｂの幅を充分に大きくとれ、かつ横幅を狭められると
いう特徴を有する。

【００２９】上記第２の実施例の場合も、第１の実施例
と同様に、ドレイン端子28ａ，28ｂ及びゲート端子２５
がＩＴＯ膜５２からなるので、ドレイン端子28ａ，28ｂ
及びゲート端子２５と周辺回路との接続に関して信頼性
が高い。また、ドレインバスライン29ａ，29ｂはＩＴＯ
膜５２とＣｒ膜又はＴａ膜５３との２層構造となってい
るので、電気抵抗値が低くなる。（２）本発明の実施例に係る液晶表示装置の製造方法に
ついての説明本発明の実施例に係る液晶表示装置の製造方法におい
て、電気化学的手法として、電着レジスト法，陽極酸化
法及びメッキ法を用いる。以下、各電気化学的手法を用
いた実施例について説明する。

【００３０】（ｉ）第３の実施例図３（ａ），（ｂ），図４（ａ），（ｂ）は、本発明の
第３の実施例に係る液晶表示装置の製造方法についての
説明図で、各図面の上の図はドレイン端子等各要素の配
置を示す上面図であり、各要素の配置は図１（ａ）に示
すものと同じである。下の図はドレイン端子とドレイン
バスラインとの接続部を示す断面図である。電気化学的
手法として電着レジスト法を用いる。

【００３１】まず、ガラス基板からなる透明基板５１上
に膜厚５００ÅのＩＴＯ膜（第１の導電体膜）５２と膜
厚1500ÅのＣｒ膜（第１の金属膜）５３とをスパッタ法
により順次形成する。次いで、図３（ａ）に示すよう
に、共通のマスクを用いたホトリソ工程とエッチング工
程により、ＩＴＯ膜５２及びＣｒ膜５３をともにパター
ニングし、画素電極２１、ドレイン端子２２，ドレイン
バスライン２３及びゲート端子２５を形成すべき領域に
互いに分離して残す。

【００３２】次に、図３（ｂ）に示すように、２層膜か
らなる導電体層の形成されたガラス基板５１を電着性レ
ジストに浸し、ドレインバスライン２３となる導電体層
に６Ｖの電圧を２０秒間印加し、そのＣｒ膜５３上に選
択的にレジスト膜５９を形成する。次いで、ガラス基板
５１をＣｒエッチャント、例えば硝酸第２セリウムアン
モニウム，過塩素酸及び水の混合液に浸し、レジスト膜
５９をマスクとして選択的にＣｒ膜５３をエッチングす
る。これにより、図４（ａ）に示すように、ドレイン端
子２２、ゲート端子２５、画素電極２１を形成すべき領
域に形成された２層の導電体層のうち上層のＣｒ膜５３
のみをエッチングして、ＩＴＯ膜５２を露出する。な
お、ドレインバスライン２３となる導電体層はレジスト
膜５９により保護されているので、２層構造のままで残
る。続いて、レジスト膜５９を剥離する。

【００３３】次に、プラズマＣＶＤにより、ｎ⁺ａ−Ｓ
ｉ膜（半導体膜）５４，ａ−Ｓｉ膜（半導体膜）５５及
びＳｉＮ膜５６を連続的に成膜する。次いで、図４
（ｂ）に示すように、ｎ⁺ａ−Ｓｉ膜５４，ａ−Ｓｉ膜
５５及びＳｉＮ膜５６をパターニングして、ドレイン端
子２２及びドレインバスライン２３上にそれぞれコンタ
クトホール58ａ，58ｂを形成し、またゲート端子２５上
にも不図示のコンタクトホールを形成する。

【００３４】次に、膜厚約3000ÅのＡｌ膜（第２の金属
膜）５７をスパッタ法により形成する。このとき、Ａｌ
膜５７はコンタクトホール58ａ，58ｂを介してドレイン
端子２２及びドレインバスライン２３と直接接続する。
また、コンタクトホールを介してゲート端子２５とも直
接接続する。次いで、共通のマスクを用いたホトリソ工
程及びエッチング工程により、Ａｌ膜５７，ＳｉＮ膜５
６，ａ−Ｓｉ膜５５及びｎ⁺ａ−Ｓｉ膜５４をパターニ
ングして、前記ドレイン端子２２とドレインバスライン
２３との接続部に接続導電体層２４を形成するととも
に、幅約１０μｍのゲートバスライン２６を形成する。
このとき、ゲートバスライン２６をゲート端子２５上ま
で延ばし、ゲートバスライン２６とゲート端子２５を電
気的に接続する。更に、ゲートバスライン２６からソー
ス電極21ａ及びドレイン電極23ａ，23ｂと直交する領域
に各膜５７〜５４を延ばし、それぞれＴＦＴのゲート電
極26ａ，ゲート絶縁膜，活性層及びコンタクト層を形成
する。

【００３５】なお、接続部の断面図を図４（ｂ）の下の
図に示す。接続導電体層２４の断面構造は上記説明した
図１（ｂ）と同様な断面構造を有する。図中、図１
（ｂ）と同じ符号で示すものは図１（ｂ）と同じものを
示す。以上のように、本発明の液晶表示装置の製造方法
によれば、下部層のＩＴＯ膜５２と上部層のＣｒ膜５３
からなる２層膜を形成した後、パターニングによりドレ
イン端子２２，ゲート端子２５，ドレインバスライン２
３及び画素電極２１をそれぞれ分離して形成し、その後
電着レジスト法によりドレインバスライン２３のＣｒ膜
５３上にレジスト膜５９を選択的に形成した後、レジス
ト膜５９をマスクとしてＣｒ膜５３を選択的に除去して
いる。

【００３６】従って、パターニング回数は一回で済む。
このため、ＩＴＯ膜５２からなる画素電極２１，ドレイ
ン端子２２及びゲート端子２５と、ＩＴＯ膜５２及びＣ
ｒ膜５３からなる２層構造のドレインバスライン２３と
を工程を増やすことなく形成することが可能である。ま
た、互いに分離して形成されているドレインバスライン
２３とドレイン端子２２を接続する接続導電体層２４
は、ＴＦＴを形成する際又はゲートバスライン２６を形
成する際に同時に形成することが可能なので、特別な工
程を必要としない。このため、工程の簡略化を図ること
が可能である。

【００３７】しかも、ドレイン端子２２及びゲート端子
２５と周辺回路との接続に関してドレイン端子２２及び
ゲート端子２５の信頼性が高く、かつドレインバスライ
ン２３の電気抵抗値が小さくなる。（ii）第４の実施例図５（ａ），（ｂ），図６（ａ），（ｂ）は、本発明の
第４の実施例に係る液晶表示装置の製造方法についての
説明図である。各図面の上の図はドレイン端子等各要素
の配置を示す上面図であり、各要素の配置は図２（ａ）
に示すものと同じである。下の図はドレイン端子とドレ
インバスラインとの接続部を示す断面図である。この場
合は、陽極酸化法について示す。

【００３８】まず、ガラス基板からなる透明基板５１上
に、膜厚５００ÅのＩＴＯ膜（第１の導電体膜）５２と
膜厚1500ÅのＴａ膜（第１の金属膜）５３とをスパッタ
法により連続形成する。次いで、図５（ａ）に示すよう
に、共通のマスクを用いたホトリソ工程とエッチング工
程により、ＩＴＯ膜５２及びＴａ膜５３をともにパター
ニングし、画素電極２１，ドレイン端子28ａ，28ｂ，ド
レインバスライン29ａ，29ｂ及びゲート端子２５を形成
すべき領域にそれぞれ互いに分離されたＩＴＯ膜５２及
びＴａ膜５３の２層膜からなる導電体層を形成する。

【００３９】次に、図５（ｂ）に示すように、画素電極
２１等の形成されたガラス基板５１をリン酸アンモニウ
ム水溶液に浸して、ドレインバスライン29ａ，29ｂとな
る導電体層に電流を流すことにより、ドレインバスライ
ン29ａ，29ｂとなる導電体層の上部層のＴａ膜５３のみ
の表面を陽極酸化し、Ta₂O₅膜53ａを形成する。次い
で、Ta₂O₅膜53ａをマスクとして、塩素を含むガスでＴ
ａ膜５３をドライエッチングする。これにより、図６
（ａ）に示すように、ドレイン端子28ａ，28ｂ，ゲート
端子２５及び画素電極２１を形成すべき領域に形成され
た２層の導電体層のうち上部層のＴａ膜５３のみをエッ
チングし、ＩＴＯ膜５２を露出する。なお、ドレインバ
スライン29ａ，29ｂとなる導電体層はTa₂O₅膜53ａによ
り保護されているので、２層構造のままで残る。続い
て、Ta₂O₅膜53ａを剥離する。

【００４０】次に、図４（ｂ）と同じ工程を経て、ドレ
イン端子28ａ，28ｂとドレインバスライン29ａ，29ｂと
の接続部に接続導電体層24ａ，24ｂを形成するととも
に、ゲートバスライン２６を形成してゲートバスライン
２６とゲート端子２５を電気的に接続する。更に、ゲー
トバスライン２６からソース電極21ａ及びドレイン電極
23ａ，23ｂと直交する領域に各膜を延ばし、ＴＦＴのゲ
ート電極26ａ，ゲート絶縁膜，活性層及びコンタクト層
を形成する。

【００４１】なお、各接続部の接続導電体層24ａ，24ｂ
は同じ断面構造を有する。図６（ｂ）の下の図に接続導
電体層24ａの断面構造を示す。接続導電体層24ａの断面
構造は上記説明した図２（ｂ）と同様な断面構造を有す
る。図中、図２（ｂ）と同じ符号で示すものは図２
（ｂ）と同じものを示す。以上のように、本発明の液晶
表示装置の製造方法によれば、下部層のＩＴＯ膜５２と
上部層のＴａ膜５３からなる２層膜を形成した後、パタ
ーニングによりドレイン端子28ａ，28ｂ，ゲート端子２
５，ドレインバスライン29ａ，29ｂ及び画素電極２１を
形成すべき領域に相互に分離して残し、ドレインバスラ
イン29ａ，29ｂのＣｒ膜５３上に陽極酸化法によりTa₂O
₅膜53ａを選択的に形成した後、Ta ₂O₅膜53ａをマスク
としてＴａ膜５３を選択的に除去している。

【００４２】従って、パターニング回数は一回で済む。
更に、互いに分離して形成されているドレインバスライ
ン29ａ，29ｂとドレイン端子28ａ，28ｂを接続する接続
導電体層24ａ，24ｂは、ＴＦＴを形成する際及びゲート
バスライン２６を形成する際に同時に形成することが可
能なので、特別な工程を必要としない。このため、工程
簡略化を図ることが可能である。

【００４３】しかも、ドレイン端子28ａ，28ｂ及びゲー
ト端子２５の露出面がＩＴＯ膜５２となり、かつドレイ
ンバスライン29ａ，29ｂはＩＴＯ膜５２とＴａ膜５３と
の２層構造となる。従って、周辺回路との接続に関して
ドレイン端子28ａ，28ｂ及びゲート端子２５の信頼性が
高く、かつドレインバスライン29ａ，29ｂの電気抵抗値
が小さくなる。

【００４４】（iii ）第５の実施例図７（ａ），（ｂ），図８は、本発明の第５の実施例に
係る液晶表示装置の製造方法についての説明図である。
各図面の上の図はドレイン端子等各要素の配置を示す上
面図であり、各要素の配置は図１（ａ）に示すものと同
じである。下の図はドレイン端子とドレインバスライン
との接続部を示す断面図である。この場合は、電気メッ
キ法について示す。

【００４５】まず、透明基板５１上に、膜厚５００Åの
ＩＴＯ膜（第１の導電体膜）５２をスパッタ法により形
成する。次いで、図７（ａ）に示すように、露光マスク
を用いたホトリソ工程とエッチング工程により、ＩＴＯ
膜５２をパターニングし、画素電極２１，ドレイン端子
２２，ドレインバスライン２３及びゲート端子２５を形
成すべき領域に相互に分離されたＩＴＯ膜５２からなる
導電体層を残す。

【００４６】次に、図７（ｂ）に示すように、Ｃｒを含
む金属塩溶液にガラス基板５１を浸し、ドレインバスラ
イン２３となる導電体層に正の電極を接続するととも
に、負の電極を溶液中に浸して電流を流す。これによ
り、ドレインバスライン２３となる導電体層上にのみＣ
ｒ膜（第１の金属膜）５３が選択的に付着する。次に、
図４（ｂ）と同じ工程を経て、ドレイン端子２２とドレ
インバスライン２３との接続部に接続導電体層２４を形
成するとともに、ゲートバスライン２６を形成してゲー
トバスライン２６とゲート端子２５を電気的に接続す
る。更に、ゲートバスライン２６からソース電極21ａ及
びドレイン電極23ａ，23ｂと直交する領域に各膜を延ば
し、ＴＦＴのゲート電極26ａ，ゲート絶縁膜，活性層及
びコンタクト層を形成する。

【００４７】なお、接続部の断面図を図８（ｂ）の下の
図に示す。接続導電体層２４の構造は上記説明した図１
（ｂ）と同様な断面構造を有する。図中、図１（ｂ）と
同じ符号で示すものは図１（ｂ）と同じものを示す。以
上のように、本発明の第３の実施例の液晶表示装置の製
造方法によれば、パターニングによりドレイン端子２
２，ゲート端子２５，ドレインバスライン２３及び画素
電極２１を形成すべき領域に互いに分離されたＩＴＯ膜
５２を残し、ドレインバスライン２３のＩＴＯ膜５２上
にＣｒ膜５３を電気メッキにより選択的に形成してい
る。

【００４８】従って、パターニング回数は一回で済む。
更に、互いに分離して形成されているドレインバスライ
ン２３とドレイン端子２２を接続する接続導電体層２４
は、ＴＦＴを形成する際及びゲートバスライン２６を形
成する際に同時に形成することが可能なので、特別な工
程を必要としない。このため、工程簡略化を図ることが
可能である。

【００４９】しかも、ドレイン端子２２及びゲート端子
２５の露出面がＩＴＯ膜５２となり、かつドレインバス
ライン２３はＩＴＯ膜５２とＣｒ膜５３との２層構造と
なる。従って、周辺回路との接続に関してドレイン端子
２２及びゲート端子２５の信頼性が高く、かつドレイン
バスライン２３の電気抵抗値が小さくなる。

【００５０】

【発明の効果】以上のように、本発明の液晶表示装置に
よれば、ドレイン端子及びゲート端子は第１の導電体膜
からなり、ドレインバスラインは第１の導電体膜及び第
１の金属膜を有するので、ドレイン端子及びゲート端子
と周辺回路との接続に関して信頼性を高くし、ドレイン
バスラインの抵抗値を低くすることができる。

【００５１】また、ドレイン端子とドレインバスライン
が分離されているので、本発明の液晶表示装置の製造方
法のように、電着レジスト法，陽極酸化法や電気メッキ
法を用いることより、第１の導電体膜のドレイン端子と
第１の導電体膜及び第１の金属膜を有する多層膜のドレ
インバスラインをパターニング工程を増やすことなく形
成することができる。

【００５２】更に、接続導電体層は薄膜トランジスタの
構成材料からなるので、本発明の液晶表示装置の製造方
法のように、薄膜トランジスタを形成する際等に同時に
形成することが可能であり、特別な工程を必要としな
い。このため、工程の簡略化を図ることが可能である。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係る液晶表示装置の配
線／電極の配置及び構造について示す上面図及びドレイ
ン端子とドレインバスラインとの接続部の構造について
示す断面図である。

【図２】本発明の第２の実施例に係る液晶表示装置の配
線／電極の配置及び構造について示す上面図及びドレイ
ン端子とドレインバスラインとの接続部の構造について
示す断面図である。

【図３】本発明の第３の実施例に係る液晶表示装置の作
成方法について示す断面図（その１）である。

【図４】本発明の第３の実施例に係る液晶表示装置の作
成方法について示す断面図（その２）である。

【図５】本発明の第４の実施例に係る液晶表示装置の作
成方法について示す断面図（その１）である。

【図６】本発明の第４の実施例に係る液晶表示装置の作
成方法について示す断面図（その２）である。

【図７】本発明の第５の実施例に係る液晶表示装置の作
成方法について示す断面図（その１）である。

【図８】本発明の第５の実施例に係る液晶表示装置の作
成方法について示す断面図（その２）である。

【図９】従来例に係る液晶表示装置のの配線／電極の配
置及び構造について示す上面図及びドレイン端子とドレ
インバスラインとの接続部の構造について示す断面図で
ある。

【図１０】従来例に係る液晶表示装置の作成方法につい
て示す断面図である。

【図１１】他の従来例に係る液晶表示装置の作成方法に
ついて示す断面図である。

【符号の説明】

２１画素電極、 21ａソース電極、２２，28ａ，28ｂドレイン端子、２３，29ａ，29ｂドレインバスライン、 23ａ，23ｂドレイン電極、２４，24ａ，24ｂ接続導電体層、２５ゲート端子、２６ゲートバスライン、 26ａゲート電極、２７，30ａ，30ｂ共通のドレインバスライン、５１透明基板、５２ＩＴＯ膜（第１の導電体膜）、５３Ｃｒ膜又はＴａ膜（第１の金属膜）、 53ａ Ta₂O₅膜（酸化膜）、５４ｎ⁺ａ−Ｓｉ膜（半導体膜）、５５ａ−Ｓｉ膜（半導体膜）、５６ＳｉＮ膜、５７Ａｌ膜（第２の金属膜）、 58ａ，58ｂコンタクトホール、５９レジスト膜。

───────────────────────────────────────────────────── フロントページの続き (72)発明者大形公士神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者瀧沢裕神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者和田保神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者甫立真理神奈川県川崎市中原区上小田中1015番地富士通株式会社内

Claims

【特許請求の範囲】

【請求項１】薄膜トランジスタを介して画素電極と接
続するドレインバスラインと、前記ドレインバスライン
と接続するドレイン端子と、前記薄膜トランジスタのゲ
ート電極と接続するゲートバスラインと、前記ゲートバ
スラインと接続するゲート端子とを透明基板上に有する
液晶表示装置であって、前記ドレイン端子は第１の導電体膜からなり、前記ドレ
インバスラインは前記ドレイン端子と分離して形成され
た第２の導電体膜からなり、接続導電体層により前記ド
レイン端子に接続されていることを特徴とする液晶表示
装置。
【請求項２】前記第２の導電体膜は前記第１の導電体
膜及び第１の金属膜を有する多層膜からなることを特徴
とする請求項１記載の液晶表示装置。
【請求項３】前記画素電極及び前記ゲート端子は前記
第１の導電体膜からなることを特徴とする請求項１又は
請求項２記載の液晶表示装置。
【請求項４】前記第１の導電体膜はＩＴＯ膜であるこ
とを特徴とする請求項１，請求項２又は請求項３記載の
液晶表示装置。
【請求項５】前記接続導電体層は、前記薄膜トランジ
スタの構成材料である半導体膜及び前記ゲート電極の構
成材料である第２の金属膜のうち少なくともいずれかを
有することを特徴とする請求項１，請求項２，請求項３
又は請求項４記載の液晶表示装置。
【請求項６】透明基板上に第１の導電体膜を形成する
工程と、前記第１の導電体膜上に第２の導電体膜を形成する工程
と、前記第１の導電体膜及び前記第２の導電体膜をパターニ
ングして画素電極，ドレイン端子，ドレインバスライン
及びゲート端子を形成すべき領域に互いに分離して残す
工程と、前記ドレインバスラインを形成すべき領域の前記第２の
導電体膜上に選択的に耐エッチング性膜を形成する工程
と、前記耐エッチング性膜をマスクとして前記画素電極，前
記ドレイン端子及び前記ゲート端子を形成すべき領域の
前記第２の導電体膜を除去する工程とを有する液晶表示
装置の製造方法。
【請求項７】前記第２の導電体膜は第１の金属膜であ
ることであることを特徴とする請求項６記載の液晶表示
装置の製造方法。
【請求項８】前記第１の導電体膜はＩＴＯ膜であるこ
とを特徴とする請求項６又は請求項７記載の液晶表示装
置の製造方法。
【請求項９】前記耐エッチング性膜は電着性レジスト
膜であることを特徴とする請求項６，請求項７又は請求
項８記載の液晶表示装置の製造方法。
【請求項１０】前記耐エッチング性膜は陽極酸化法に
より前記第１の金属膜上に形成された酸化膜であること
を特徴とする請求項６，請求項７又は請求項８記載の液
晶表示装置の製造方法。
【請求項１１】透明基板上に第１の導電体膜を形成す
る工程と、前記第１の導電体膜をパターニングして画素電極，ドレ
イン端子，ドレインバスライン及びゲート端子を形成す
べき領域に互いに分離して残す工程と、前記ドレインバスラインを形成すべき領域の前記第１の
導電体膜上に選択的に第１の金属膜を形成する工程とを
有する液晶表示装置の製造方法。
【請求項１２】前記第１の導電体膜はＩＴＯ膜である
ことを特徴とする請求項１１記載の液晶表示装置の製造
方法。
【請求項１３】前記第１の金属膜は、電気メッキ法に
より形成することを特徴とする請求項１１又は請求項１
２記載の液晶表示装置の製造方法。
【請求項１４】前記画素電極，前記ドレイン端子，前
記ドレインバスライン及び前記ゲート端子を互いに分離
して形成した後、接続導電体層により前記ドレイン端子
と前記ドレインバスラインとを接続することを特徴とす
る請求項６，請求項７，請求項８，請求項９，請求項１
０，請求項１１，請求項１２又は請求項１３記載の液晶
表示装置の製造方法。
【請求項１５】前記接続導電体層は、前記薄膜トラン
ジスタの構成材料である半導体膜及び前記ゲート電極の
構成材料である第２の金属膜のうち少なくともいずれか
を有することを特徴とする請求項１４記載の液晶表示装
置の製造方法。