JPH07236060A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH07236060A JPH07236060A JP6022917A JP2291794A JPH07236060A JP H07236060 A JPH07236060 A JP H07236060A JP 6022917 A JP6022917 A JP 6022917A JP 2291794 A JP2291794 A JP 2291794A JP H07236060 A JPH07236060 A JP H07236060A
- Authority
- JP
- Japan
- Prior art keywords
- look
- digital
- tables
- data
- image signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目的】画像処理装置において、周波数領域における強
調処理とコアリングに相当する処理を同一のハードウェ
アで実現する。 【構成】画像処理装置において、デジタル画像信号の同
一画素データの少なくとも１画素データ分が、それぞれ
に入力される複数のLook up Table と、該複数のLook u
p Table からの出力を加算する加算器とを有する。
調処理とコアリングに相当する処理を同一のハードウェ
アで実現する。 【構成】画像処理装置において、デジタル画像信号の同
一画素データの少なくとも１画素データ分が、それぞれ
に入力される複数のLook up Table と、該複数のLook u
p Table からの出力を加算する加算器とを有する。
Description
【０００１】
【産業上の利用分野】本発明は周波数領域におけるデジ
タルデータの強調処理等を行う画像処理装置に関するも
のである。
タルデータの強調処理等を行う画像処理装置に関するも
のである。
【０００２】
【従来の技術】従来の一般的なデジタル画像処理装置は
図１８に示すようなブロック構成である。図１８におい
て、撮像素子を含む画像入力装置１０１から出力された
映像信号はＡ／Ｄ変換器１０２でデジタル信号に変換さ
れ、必要に応じてフレームメモリ１０３に記憶され、デ
ジタル画像処理部１０４をへて、Ｄ／Ａ変換器１０５に
よりアナログ信号に変換され、モニタ１０６に表示され
る。また、上記デジタル信号処理に即時性の要求がされ
ない場合には図１９に示すように、フレームメモリ１０
３に蓄えられたデジタルデータをデジタル画像処理部１
０４にて所定の処理を施し、この結果を再びフレームメ
モリ１０３に書きこみ、このデータをＤ／Ａ変換器１０
５でアナログ信号に変換し出力するということが行われ
る。
図１８に示すようなブロック構成である。図１８におい
て、撮像素子を含む画像入力装置１０１から出力された
映像信号はＡ／Ｄ変換器１０２でデジタル信号に変換さ
れ、必要に応じてフレームメモリ１０３に記憶され、デ
ジタル画像処理部１０４をへて、Ｄ／Ａ変換器１０５に
よりアナログ信号に変換され、モニタ１０６に表示され
る。また、上記デジタル信号処理に即時性の要求がされ
ない場合には図１９に示すように、フレームメモリ１０
３に蓄えられたデジタルデータをデジタル画像処理部１
０４にて所定の処理を施し、この結果を再びフレームメ
モリ１０３に書きこみ、このデータをＤ／Ａ変換器１０
５でアナログ信号に変換し出力するということが行われ
る。
【０００３】本発明は、デジタル画像処理装置におい
て、特にデジタル画像処理部１０４で行われる周波数領
域での高域強調処理に関するものである。一般的に、周
波数領域の高域強調処理（エッジ強調）はデジタルフィ
ルタを用いて行われる。今、デジタルフィルタとして図
１４に示すような係数matrix（同係数matrixは高域強調
成分であるので、後に原信号を加算すれば高域強調信号
が得られる）を考え、これに同図中の０，１で示すデジ
タルデータが入力されたとする。そのデジタルデータに
基づくmatrixの演算結果を時間と共に示したのが図１６
である。
て、特にデジタル画像処理部１０４で行われる周波数領
域での高域強調処理に関するものである。一般的に、周
波数領域の高域強調処理（エッジ強調）はデジタルフィ
ルタを用いて行われる。今、デジタルフィルタとして図
１４に示すような係数matrix（同係数matrixは高域強調
成分であるので、後に原信号を加算すれば高域強調信号
が得られる）を考え、これに同図中の０，１で示すデジ
タルデータが入力されたとする。そのデジタルデータに
基づくmatrixの演算結果を時間と共に示したのが図１６
である。
【０００４】図１５はこれを２つのLATCH 回路及び３つ
の乗算器、１つの加算器により実現した従来例である。
図１６、図１７よりわかるように入力データと出力デー
タ（入力＋加算器出力）を比較するとエッジ部の振幅が
大きくなっており、エッジ強調がなされていることがわ
かる。
の乗算器、１つの加算器により実現した従来例である。
図１６、図１７よりわかるように入力データと出力デー
タ（入力＋加算器出力）を比較するとエッジ部の振幅が
大きくなっており、エッジ強調がなされていることがわ
かる。
【０００５】
【発明が解決しようとする課題】図１５に示すような従
来の技術においては画像入力部１０１より出力される映
像信号中のエッジ部の強調がなされるが、それと同時に
ノイズ成分の強調も行われてしまうので、モニタ１０６
にノイズの多い画像が出力されてしまうという問題点が
あった。これを避ける為にコアリングが行われることが
ある。コアリングとは画像データからエッジ部か、ノイ
ズかを判別し、ノイズと判断された場合には周波数領域
の高域強調処理を行わず、エッジ部と判断された場合の
み周波数領域の高域強調処理を行う手法である。通常コ
アリングは、例えば図１４のmatrixの場合には図１５の
演算結果の大小により行われ、この演算結果がある所定
値より小さい場合にはノイズ、ある所定値以上の時には
エッジと判断される。従来のこの種の装置においては、
このコアリングは上記matrix演算部とは別途に行ってお
り、専用のハードウェア又はソフトウェアを必要とする
という問題点があった。本発明は、この様な従来の問題
点に鑑みてなされたものであり、画像処理装置におい
て、周波数領域における強調処理とコアリングに相当す
る処理を同一のハードウェアで実現することを目的とす
る。
来の技術においては画像入力部１０１より出力される映
像信号中のエッジ部の強調がなされるが、それと同時に
ノイズ成分の強調も行われてしまうので、モニタ１０６
にノイズの多い画像が出力されてしまうという問題点が
あった。これを避ける為にコアリングが行われることが
ある。コアリングとは画像データからエッジ部か、ノイ
ズかを判別し、ノイズと判断された場合には周波数領域
の高域強調処理を行わず、エッジ部と判断された場合の
み周波数領域の高域強調処理を行う手法である。通常コ
アリングは、例えば図１４のmatrixの場合には図１５の
演算結果の大小により行われ、この演算結果がある所定
値より小さい場合にはノイズ、ある所定値以上の時には
エッジと判断される。従来のこの種の装置においては、
このコアリングは上記matrix演算部とは別途に行ってお
り、専用のハードウェア又はソフトウェアを必要とする
という問題点があった。本発明は、この様な従来の問題
点に鑑みてなされたものであり、画像処理装置におい
て、周波数領域における強調処理とコアリングに相当す
る処理を同一のハードウェアで実現することを目的とす
る。
【０００６】
【課題を解決するための手段】上記目的のために本発明
では、デジタル画像信号を１クロック分遅延させる遅延
回路を備え前記デジタル画像信号の周波数領域の強調等
の処理をデジタルデータを用いて行う画像処理装置にお
いて、前記デジタル画像信号の同一画素データが、それ
ぞれに入力される複数のLook up Table と、該複数のLo
ok up Table からの出力を加算する加算器と、を有する
こと第１の課題解決の手段とするものである。また、デ
ジタル画像信号を１クロック分遅延させる遅延回路を備
え前記デジタル画像信号の周波数領域の強調等の処理を
デジタルデータを用いて行う画像処理装置において、隣
接画素データがそれぞれに入力される複数のLook up Ta
ble と、該複数のLook up Table からの出力を加算する
加算器と、を有すること第２の課題解決の手段とし、デ
ジタル画像信号を１クロック分遅延させる遅延回路を備
え前記デジタル画像信号の周波数領域の強調等の処理を
デジタルデータを用いて行う画像処理装置において、同
一画素データの少なくとも１画素データ分が入力される
少なくとも２つのLook up Table を含む複数のLook up
Table と、該複数のLook up Table からの出力を加算す
る加算器と、を有することを第３の課題解決の手段とす
るものである。
では、デジタル画像信号を１クロック分遅延させる遅延
回路を備え前記デジタル画像信号の周波数領域の強調等
の処理をデジタルデータを用いて行う画像処理装置にお
いて、前記デジタル画像信号の同一画素データが、それ
ぞれに入力される複数のLook up Table と、該複数のLo
ok up Table からの出力を加算する加算器と、を有する
こと第１の課題解決の手段とするものである。また、デ
ジタル画像信号を１クロック分遅延させる遅延回路を備
え前記デジタル画像信号の周波数領域の強調等の処理を
デジタルデータを用いて行う画像処理装置において、隣
接画素データがそれぞれに入力される複数のLook up Ta
ble と、該複数のLook up Table からの出力を加算する
加算器と、を有すること第２の課題解決の手段とし、デ
ジタル画像信号を１クロック分遅延させる遅延回路を備
え前記デジタル画像信号の周波数領域の強調等の処理を
デジタルデータを用いて行う画像処理装置において、同
一画素データの少なくとも１画素データ分が入力される
少なくとも２つのLook up Table を含む複数のLook up
Table と、該複数のLook up Table からの出力を加算す
る加算器と、を有することを第３の課題解決の手段とす
るものである。
【０００７】
【作用】本発明においては、周波数領域の強調等の処理
をデジタルデータを用いて行う画像処理装置において、
同一画素データが、それぞれに入力される複数のLook u
p Table を有するように、または隣接画素データがそれ
ぞれに入力される複数のLook up Table を有するよう
に、または同一画素データの少なくとも１画素データ分
が入力される少なくとも２つのLook up Table を含む複
数のLook up Tableを有するように構成したので、各々
に共通に入力される画像データが少なくとも１画素デー
タ分あるので、同画素データと周辺画素データの差分を
とることにより、ノイズ、エッジの判別を可能とするこ
とができる。
をデジタルデータを用いて行う画像処理装置において、
同一画素データが、それぞれに入力される複数のLook u
p Table を有するように、または隣接画素データがそれ
ぞれに入力される複数のLook up Table を有するよう
に、または同一画素データの少なくとも１画素データ分
が入力される少なくとも２つのLook up Table を含む複
数のLook up Tableを有するように構成したので、各々
に共通に入力される画像データが少なくとも１画素デー
タ分あるので、同画素データと周辺画素データの差分を
とることにより、ノイズ、エッジの判別を可能とするこ
とができる。
【０００８】
【実施例】図１４のmatrixの演算結果は次の式で得られ
る。 Ｙ＝−（１／２）Ｘt-1 ＋Ｘt −（１／２）Ｘt+1 ．．．（１）となる。 通常画像の量子化bit 数は８bit が使われることが多
い。上記（１）式を単数のLook up Table にて実現しよ
うとすると２４bit （＝１６Ｍ）のアドレスが必要とな
り、１６Ｍ×８bit のメモリが必要となる。（図１３）
（これが１行５列のmatrixとなった場合には４０bit
（≒１０12）のアドレスが必要となる。）すなわち、上
記を１回の演算で実現しようとする為には、メモリ素子
の高集積化に期待せざるを得ない。
る。 Ｙ＝−（１／２）Ｘt-1 ＋Ｘt −（１／２）Ｘt+1 ．．．（１）となる。 通常画像の量子化bit 数は８bit が使われることが多
い。上記（１）式を単数のLook up Table にて実現しよ
うとすると２４bit （＝１６Ｍ）のアドレスが必要とな
り、１６Ｍ×８bit のメモリが必要となる。（図１３）
（これが１行５列のmatrixとなった場合には４０bit
（≒１０12）のアドレスが必要となる。）すなわち、上
記を１回の演算で実現しようとする為には、メモリ素子
の高集積化に期待せざるを得ない。
【０００９】この為、本発明では複数のLUT により、上
記演算を行う構成とした。図１０にこの一例を示す。第
１のLUT ７１にはＸt-1 と、隣接画素データＸt が同時
に入力する。第１のLUT ７１のアドレス部はＸt-1 とＸ
t の全ての組合わせであり、データ部には全てのＸt と
Ｘt-1 の組合わせについてＹ’＝−（１／２）Ｘt-1＋
Ｘt の値が格納されている。ここでは簡単の為、量子化
bit 数を２bit とし、ノイズ成分とエッジ成分の判別値
は十進数で２として考える。第１のLUT ７１の格納デー
タを図１１に示す。（尚、同図中の表記は全て十進法で
ある）図中※は｜Ｘt −Ｘt-1 ｜が２以上であり、エッ
ジと判断される場合である。それ以外はノイズと判断さ
れ、強調成分は０となる。
記演算を行う構成とした。図１０にこの一例を示す。第
１のLUT ７１にはＸt-1 と、隣接画素データＸt が同時
に入力する。第１のLUT ７１のアドレス部はＸt-1 とＸ
t の全ての組合わせであり、データ部には全てのＸt と
Ｘt-1 の組合わせについてＹ’＝−（１／２）Ｘt-1＋
Ｘt の値が格納されている。ここでは簡単の為、量子化
bit 数を２bit とし、ノイズ成分とエッジ成分の判別値
は十進数で２として考える。第１のLUT ７１の格納デー
タを図１１に示す。（尚、同図中の表記は全て十進法で
ある）図中※は｜Ｘt −Ｘt-1 ｜が２以上であり、エッ
ジと判断される場合である。それ以外はノイズと判断さ
れ、強調成分は０となる。
【００１０】ここで図９に示すデジタルデータが図１０
のLUT ７１に入力した際のＬＵＴ７１の出力データを求
めると図９の（ｂ）のようになる。図９の（ａ）０→１
の変化時はノイズとみなされ強調信号は０であるが、１
→３の変化はエッジとみなされ強調信号が出力される。
図１２にLUT ７３のデータアドレスを示す。ここでのデ
ータＹはＹ＝Ｙ’−（１／２）Ｘt+1 により計算され
る。ここでLUT ７１より０が入力された１つの場合につ
いて考える。図１１中の→の場合Ｙ’出力は０にな
る。この時Ｘt-1 、Ｘt は各々２、１であり、LUT ７１
内部のコアリング処理によりこの変化分はノイズと判断
されＹ’は０となる。次にＸt+1 として１又は２が入っ
た場合の出力は各々−（１／２）、−１になるが、Ｘt
は１であるのでＸt+1 との差分は１である。これはノイ
ズと判断され、本来はＹ出力として０が得られるはずで
ある。これはLUT ７３において、ノイズ、エッジの判定
が行えない為である。本発明ではこれを解決する為、例
えば上の例で説明すると２つのLUT 各々にＸt の画像デ
ータを入力する構成とした。
のLUT ７１に入力した際のＬＵＴ７１の出力データを求
めると図９の（ｂ）のようになる。図９の（ａ）０→１
の変化時はノイズとみなされ強調信号は０であるが、１
→３の変化はエッジとみなされ強調信号が出力される。
図１２にLUT ７３のデータアドレスを示す。ここでのデ
ータＹはＹ＝Ｙ’−（１／２）Ｘt+1 により計算され
る。ここでLUT ７１より０が入力された１つの場合につ
いて考える。図１１中の→の場合Ｙ’出力は０にな
る。この時Ｘt-1 、Ｘt は各々２、１であり、LUT ７１
内部のコアリング処理によりこの変化分はノイズと判断
されＹ’は０となる。次にＸt+1 として１又は２が入っ
た場合の出力は各々−（１／２）、−１になるが、Ｘt
は１であるのでＸt+1 との差分は１である。これはノイ
ズと判断され、本来はＹ出力として０が得られるはずで
ある。これはLUT ７３において、ノイズ、エッジの判定
が行えない為である。本発明ではこれを解決する為、例
えば上の例で説明すると２つのLUT 各々にＸt の画像デ
ータを入力する構成とした。
【００１１】以下、これについて説明する。（１）式
Ｙ＝−（１／２）Ｘt-1 ＋Ｘt −（１／２）Ｘt+1 を変
形すると下記の（２）式のようになる。 Ｙ＝〔−（１／２）Ｘt-1 ＋（１／２）Ｘt 〕 第１項 ＋〔（１／２）Ｘt −（１／２）t-1 〕 第２項 ．．．．（２） この（２）式の第１項、第２項を２つのLUT で構成す
る。
Ｙ＝−（１／２）Ｘt-1 ＋Ｘt −（１／２）Ｘt+1 を変
形すると下記の（２）式のようになる。 Ｙ＝〔−（１／２）Ｘt-1 ＋（１／２）Ｘt 〕 第１項 ＋〔（１／２）Ｘt −（１／２）t-1 〕 第２項 ．．．．（２） この（２）式の第１項、第２項を２つのLUT で構成す
る。
【００１２】このブロックダイアブラムを図１に示す。
また、LUT １１、１２の内容を図２、図３に示す。ここ
でノイズ、エッジの判別基準は図１３の例と同様とす
る。図４は上記条件のもとでＸt-1 、Ｘt 、Ｘt+ 1 より
求めたその値を全てのくみあわせについて示した。これ
より図２、図３より求めたものと図４とが一致している
ことがわかる。先に図１２で説明したＸt- 1 ＝２，Ｘt
＝１，Ｘt+1 ＝１の場合にはノイズと判断され演算結果
は０となる。また、Ｘt+1 ＝２の場合も演算結果は０と
なる。
また、LUT １１、１２の内容を図２、図３に示す。ここ
でノイズ、エッジの判別基準は図１３の例と同様とす
る。図４は上記条件のもとでＸt-1 、Ｘt 、Ｘt+ 1 より
求めたその値を全てのくみあわせについて示した。これ
より図２、図３より求めたものと図４とが一致している
ことがわかる。先に図１２で説明したＸt- 1 ＝２，Ｘt
＝１，Ｘt+1 ＝１の場合にはノイズと判断され演算結果
は０となる。また、Ｘt+1 ＝２の場合も演算結果は０と
なる。
【００１３】本例では水平方向のフィルタについて示し
たが、垂直方向のフィルタについても例えば、図１の中
のLATCH のかわりに垂直方向に同様の処理、即ちインタ
ーレース走査の場合は１Field Deley 、ノンインターレ
ース走査の場合は１Line Deleyを用いれば同様である。
また次に係数matrixの列数を拡張し１×５として考え
る。ここでは、フィルタの位相特性を直線とする為、通
常行われるとおり、係数は対称として考えるmatrixの例
を図５に示す。
たが、垂直方向のフィルタについても例えば、図１の中
のLATCH のかわりに垂直方向に同様の処理、即ちインタ
ーレース走査の場合は１Field Deley 、ノンインターレ
ース走査の場合は１Line Deleyを用いれば同様である。
また次に係数matrixの列数を拡張し１×５として考え
る。ここでは、フィルタの位相特性を直線とする為、通
常行われるとおり、係数は対称として考えるmatrixの例
を図５に示す。
【００１４】この時のLUT を用いたBlock diagram を図
６に示す、図中のLUT ２１〜２４は各々次の式（３）の
第１〜４項を実現している。 Ｙ＝〔−（１／４）Ｘt-2 −（１／８）Ｘt-1 〕 第１項 ＋〔−（１／８）Ｘt-1 ＋（１／２）Ｘt 〕 第２項 ＋〔 （１／２）Ｘt −（１／８）Ｘt+1 〕 第３項 ＋〔−（１／８）Ｘt+1 −（１／４）Ｘt+2 〕 第４項 ．．．．（３） このように隣接画素の画像データが入力されるLUT を用
いることでコアリングに相当する処理と周波数領域での
処理を同時に行うことができる。
６に示す、図中のLUT ２１〜２４は各々次の式（３）の
第１〜４項を実現している。 Ｙ＝〔−（１／４）Ｘt-2 −（１／８）Ｘt-1 〕 第１項 ＋〔−（１／８）Ｘt-1 ＋（１／２）Ｘt 〕 第２項 ＋〔 （１／２）Ｘt −（１／８）Ｘt+1 〕 第３項 ＋〔−（１／８）Ｘt+1 −（１／４）Ｘt+2 〕 第４項 ．．．．（３） このように隣接画素の画像データが入力されるLUT を用
いることでコアリングに相当する処理と周波数領域での
処理を同時に行うことができる。
【００１５】尚上記例では、隣接画素についてノイズ、
エッジの判定を行ったが、中心画素と周辺の画素でこれ
を行ってもよい。図５の例でこれを行うと図７のように
なる。図中のLUT 31〜34は各々、次の（４）式の第１〜
４項を実現する。 Ｙ＝〔−（１／４）Ｘt-2 ＋（１／４）Ｘt 〕 第１項 ＋〔−（１／４）Ｘt-1 ＋（１／４）Ｘt 〕 第２項 ＋〔−（１／４）Ｘt+1 ＋（１／４）Ｘt 〕 第３項 ＋〔−（１／４）Ｘt+2 ＋（１／４）Ｘt 〕 第４項 ．．．．（４） また、図５の例においてノイズ、エッジの判別を中心画
素とその隣接画素についてのみ行ってもよい。これを具
現化したブロックダイアグラムを図８に示す。図中のLU
T ４１〜４３は各々、次の（５）式の第１〜３項を実現
する。
エッジの判定を行ったが、中心画素と周辺の画素でこれ
を行ってもよい。図５の例でこれを行うと図７のように
なる。図中のLUT 31〜34は各々、次の（４）式の第１〜
４項を実現する。 Ｙ＝〔−（１／４）Ｘt-2 ＋（１／４）Ｘt 〕 第１項 ＋〔−（１／４）Ｘt-1 ＋（１／４）Ｘt 〕 第２項 ＋〔−（１／４）Ｘt+1 ＋（１／４）Ｘt 〕 第３項 ＋〔−（１／４）Ｘt+2 ＋（１／４）Ｘt 〕 第４項 ．．．．（４） また、図５の例においてノイズ、エッジの判別を中心画
素とその隣接画素についてのみ行ってもよい。これを具
現化したブロックダイアグラムを図８に示す。図中のLU
T ４１〜４３は各々、次の（５）式の第１〜３項を実現
する。
【００１６】 Ｙ＝〔−（１／４）Ｘt-1 ＋（１／２）Ｘt 〕 第１項 ＋〔−（１／４）Ｘt+1 ＋（１／２）Ｘt 〕 第２項 ＋〔−（１／４）Ｘt-2 −（１／４）Ｘt+2 〕 第３項 ．．．．（５）
【００１７】
【発明の効果】以上の様に本発明によれば、同一画素デ
ータが、それぞれに入力される複数のLook up Table を
有するように、または隣接画素データがそれぞれに入力
される複数のLook up Table を有するように、または同
一画素データが入力される少なくとも２つのLook up Ta
ble を含む複数のLook up Table を有するように画像処
理装置にLUT を構成することで、周波数領域における強
調処理とコアリングに相当する処理を同一のハードウェ
アで実現する如くなしたので、ノイズの少ない画像が得
られると共に専用のハードウェアまたはソフトウェアを
必要としないという効果を奏するものである。
ータが、それぞれに入力される複数のLook up Table を
有するように、または隣接画素データがそれぞれに入力
される複数のLook up Table を有するように、または同
一画素データが入力される少なくとも２つのLook up Ta
ble を含む複数のLook up Table を有するように画像処
理装置にLUT を構成することで、周波数領域における強
調処理とコアリングに相当する処理を同一のハードウェ
アで実現する如くなしたので、ノイズの少ない画像が得
られると共に専用のハードウェアまたはソフトウェアを
必要としないという効果を奏するものである。
【図１】本発明による第１実施例を説明するブロック構
成を示す図である。
成を示す図である。
【図２】本発明による第１実施例のLUT １１の内容を示
す図である。
す図である。
【図３】本発明による第１実施例のLUT １２の内容を示
す図でありある。
す図でありある。
【図４】本発明による第１実施例のLUT １１、LUT １２
の出力とその加算結果を示す図である。
の出力とその加算結果を示す図である。
【図５】本発明による第２実施例を説明する図でありフ
ィルターの係数マトリックスを示す図である。
ィルターの係数マトリックスを示す図である。
【図６】本発明による第２実施例のブロック構成を示す
図である。
図である。
【図７】本発明の第３の実施例を説明するブロック構成
図である。
図である。
【図８】本発明の第４の実施例を説明するブロック構成
図である。
図である。
【図９】従来例におけるLUT のシミュレーションを説明
する図である。
する図である。
【図１０】従来の技術を説明するブロック構成図であ
る。
る。
【図１１】従来技術のLUT ７１の内容を示す図である。
【図１２】従来技術のLUT ７３の内容を示す図である。
【図１３】LUT の説明図である。
【図１４】デジタルフィルタの一般的な説明図であり、
サンプル値とマトリックスを説明する図である。
サンプル値とマトリックスを説明する図である。
【図１５】デジタルフィルタの一般的な説明図であり、
ブロック構成図である。
ブロック構成図である。
【図１６】デジタルフィルタの一般的な説明図であり、
構成から得られる動作を説明する図である。
構成から得られる動作を説明する図である。
【図１７】デジタルフィルタの一般的な説明図であり、
図１５の結果に原信号を加算した際の説明図である。
図１５の結果に原信号を加算した際の説明図である。
【図１８】画像処理装置の構成図である。
【図１９】画像処理装置の構成図である。
11、12、21〜24、31〜34、41〜43、71、73Look up Tabl
e 72 LATCH 回路 101 画像入力装置 102 Ａ／Ｄ変換回路 103 メモリ回路 104 画像処理回路 105 Ｄ／Ａ変換回路 106 モニタ
e 72 LATCH 回路 101 画像入力装置 102 Ａ／Ｄ変換回路 103 メモリ回路 104 画像処理回路 105 Ｄ／Ａ変換回路 106 モニタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 15/68 ４００ Ｊ
Claims (3)
- 【請求項１】 デジタル画像信号を１クロック分遅延さ
せる遅延回路を備え前記デジタル画像信号の周波数領域
の強調等の処理をデジタルデータを用いて行う画像処理
装置において、前記デジタル画像信号の同一画素データ
分が、それぞれに入力される複数のLook up Table と、
該複数のLook up Table からの出力を加算する加算器
と、を有することを特徴とする画像処理装置。 - 【請求項２】デジタル画像信号を１クロック分遅延させ
る遅延回路を備え前記デジタル画像信号の周波数領域の
強調等の処理をデジタルデータを用いて行う画像処理装
置において、前記デジタル画像信号の隣接画素データが
それぞれに入力される複数のLook up Table と、該複数
のLook up Table からの出力を加算する加算器と、を有
することを特徴とする画像処理装置。 - 【請求項３】デジタル画像信号を１クロック分遅延させ
る遅延回路を備え前記デジタル画像信号の周波数領域の
強調等の処理をデジタルデータを用いて行う画像処理装
置において、前記デジタル画像信号の同一画素データが
入力される少なくとも２つのLook up Table を含む複数
のLook up Table と、該複数のLook up Table からの出
力を加算する加算器と、を有することを特徴とする画像
処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6022917A JPH07236060A (ja) | 1994-02-22 | 1994-02-22 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6022917A JPH07236060A (ja) | 1994-02-22 | 1994-02-22 | 画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07236060A true JPH07236060A (ja) | 1995-09-05 |
Family
ID=12096001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6022917A Pending JPH07236060A (ja) | 1994-02-22 | 1994-02-22 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07236060A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7970231B2 (en) | 2004-02-19 | 2011-06-28 | Mitsubishi Denki Kabushiki Kaisha | Image processing method |
-
1994
- 1994-02-22 JP JP6022917A patent/JPH07236060A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7970231B2 (en) | 2004-02-19 | 2011-06-28 | Mitsubishi Denki Kabushiki Kaisha | Image processing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5754163A (en) | Liquid crystal display controlling apparatus | |
| KR100200818B1 (ko) | 분할된 룩업테이블을 이용한 효과적인 앤티에일리어싱 방법 | |
| JP3451722B2 (ja) | 映像データ転送装置 | |
| JPS63121364A (ja) | テレビジヨン特殊効果装置の補間器 | |
| JPH07236060A (ja) | 画像処理装置 | |
| JPH0566751A (ja) | 階調補正回路 | |
| JP2003316331A (ja) | 表示装置 | |
| US6384864B1 (en) | Letter-box filtering circuit and method using the same | |
| KR100771333B1 (ko) | 화상 데이터 처리 장치 및 화상 데이터 처리 방법 | |
| JPH11203467A (ja) | 表示装置および表示方法 | |
| JPH05108026A (ja) | 多階調表示装置 | |
| US6310658B1 (en) | Video signal mixing apparatus and method thereof | |
| US6710784B1 (en) | Method and apparatus for performing a vertical scale filter function in a graphics device using a single line buffer | |
| JP2001249655A (ja) | 表示装置 | |
| Lee et al. | Design of a scan format converter using the bisigmoidal interpolation | |
| JP3338252B2 (ja) | 画像処理装置 | |
| JP3216271B2 (ja) | 走査変換装置 | |
| JPH04354272A (ja) | テレビジョン信号の雑音抑圧装置 | |
| JPH0850653A (ja) | 画像用ディジタルフィルタ | |
| JPH0954571A (ja) | 階調制御装置 | |
| JPH09247588A (ja) | 水平画素数変換回路 | |
| JP2697679B2 (ja) | ディザ画像表示装置 | |
| JP3143194B2 (ja) | ディジタルカメラのキャラクタ挿入回路 | |
| JP3061158B2 (ja) | 映像信号変換方法 | |
| JPH1028239A (ja) | 画像縮小回路 |